KR19990030596U - 튜너의 고주파 증폭회로 - Google Patents

Abstract

본 고안은 고주파에서 튜너의 전체적인 이득이 떨어지는 것을 방지하기 위해 고주파의 이득을 저주파에 비해 상대적으로 높이도록 하는 이득보상회로를 고주파 증폭회로의 내부에 구현함으로써 튜너의 전체적인 이득을 일정하게 유지시킨 튜너의 고주파 증폭회로에 관한 것이다.

이를 구현하기 위한 본 고안에 의한 튜너의 고주파 증폭회로에서는, 자동이득 제어회로, 고주파 필터회로, 고주파 증폭회로, 혼합회로, 국부발진회로등을 포함하는 튜너에 있어서, 고주파 신호의 입력시 출력단의 이득이 감소되는 것을 보상하기 위해 입력단과 트랜지스터의 이미터 단자 사이에 접속된 커패시터와, 상기 트랜지스터의 이미터 단자와 상기 출력단 사이에 접속된 커패시터로 구성된 이득 보상 수단과, 저주파 쪽의 이득을 억압하기 위해 상기 트랜지스터의 이미터 단자 및 출력단과 접지전압 사이에 저항 및 커패시터로 병렬접속된 이득 억압 수단을 구비하여 상기 고주파 필터회로로부터 출력된 신호를 필요한 크기로 증폭시켜 상기 혼합회로로 출력하는 것을 특징으로 한다.

Description

튜너의 고주파 증폭회로

본 고안은 튜너(TUNER)에 관한 것으로, 특히 고주파에서 튜너의 전체적인 이득이 떨어지는 것을 방지하기 위해 고주파의 이득을 저주파에 비해 상대적으로 높이도록 하는 이득보상회로를 고주파 증폭회로의 내부에 구현함으로써 튜너의 전체적인 이득을 일정하게 유지시킨 튜너의 고주파 증폭회로에 관한 것이다.

일반적으로, 튜너(TUNER)는 방송되고 있는 다수의 TV 채널(channer) 중에서 원하는 하나의 채널만을 방해없이 선택하여 중간주파수(IF)로 변환시킨후 세트(SET)의 브이아이에프(VIF)부로 공급해주는 장치를 말한다.

도 1은 일반적인 튜너의 블록구성도로서, 자동이득 제어회로부(11), 고주파 필터부(12), 고주파 증폭 회로부(13), 혼합 회로부(14), 전압제어 발진 회로부(15) 등을 포함하여 구성된다.

일반적으로, 방송국에서 송신된 고주파 신호의 전계강도는 수신 환경에 따라서 일정하지 않고 채널간의 레벨(LEVEL)차가 생겼을 경우 채널마다의 화면에 불안정한 현상이 발생하게 되는데, 이러한 입력 레벨의 변동을 자동적으로 제어해 주는 방식을 자동이득제어라 하며, 이러한 장치가 자동이득 제어회로(Automatic Gain Control ; AGC)(11)이다.

상기 자동이득 제어회로부(11)는 영상중간주파 증폭회로의 증폭도(IF AGC)와 튜너 내부의 무선주파(RF) 증폭회로(RF AGC)로 증폭도를 조정하고 있다. 즉, 전계강도가 강할때는 증폭도를 떨어뜨리고, 전계강도가 낮을때에는 증폭도를 크게하여 항상 일정한 영상출력이 얻어질 수 있도록 한다.

상기 고주파 필터 회로부(12)는 하이 패스 필터(High Pass Filter)로 구성되며, 중간주파수(IF) 신호대역에 의한 방해를 배제하기 위하여 IF 주파수를 소거하는 IF 대역소거 필터가 주로 사용되고 있다. 또, 튜너의 사용지역에 따라 FM신호대역에 의한 방해를 배제하기 위하여 FM 주파수를 소거하는 FM 대역소거 필터, 시티전 밴드(CITIZEN BAND) 신호에 의한 방해를 배제하기 위하여 CB 주파수를 소거하는 CB 대역소거 필터등이 사용된다.

상기 고주파 증폭 회로부(13)는 안테나에 입력된 미약한 신호를 영상으로 재생하기위해 필요한 크기로 증폭하는 회로로 입력단의 정합정도와 함께 세트(SET)의 감도 및 신호대 잡음비(S/N)를 결정하는 가장 중요한 부분으로, 그 구성을 도 4에 도시하였다.

상기 혼합 회로부(14)는 증폭된 고주파(RF) 신호와 전압제어 발진 회로부(15)의 발진 신호를 혼합하여 중간 주파수로 변환시키는 회로로 헤테로다인(Heterodyne) 방식을 사용하고 있다.

상기 전압제어 발진 회로부(15)로 입력되는 위상동기루프(P.L.L)는 미리 정해진 기준 주파수와 튜너의 발진 주파수를 비교하여 기준 주파수보다 높은지 낮은지를 판정하여 높은 경우 튜너의 발진 주파수를 낮아지도록 하고, 낮을 경우는 높이는 쪽으로 컨트롤하여 정확한 발진 주파수를 얻도록 한다.

한편, 상기 구성을 갖는 종래기술에 따른 튜너는, 안테나를 통해 수신된 고주파 입력신호가 상기 자동이득 제어 회로부(11), 고주파 필터 회로부(12), 고주파 증폭 회로부(13), 혼합 회로부(14) 등을 지나면서 전체적인 전압이득이 감소되는 특성을 가지고 있었다.

실예로, 도 2에서는 종래기술에 따른 튜너의 고주파 필터 회로부(12)에서의 응답특성곡선을, 도 3 은 고주파 증폭회로에서의 응답특성곡선을 각각 나타낸 것이다.

도시된 바와 같이, 고주파 필터 회로부(12)와 고주파 증폭회로부(13)에서 주파수가 증가될수록 전압이득이 감소됨을 알 수 있다.

이와 같은 종래의 튜너에 있어서는, 안테나를 통해 수신된 고주파 입력신호가 자동이득제어 회로부(11), 고주파 필터 회로부(12), 고주파 증폭 회로부(13) 및 혼합 회로부(14) 등을 지나면서 이들 모든 회로에서 고주파쪽으로 갈수록 전압이득이 떨어지는 문제점이 있었다.

따라서, 본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 고안의 목적은 고주파에서 튜너의 전체적인 이득이 떨어지는 것을 방지하기 위해 고주파의 이득을 저주파에 비해 상대적으로 높이도록 하는 이득보상회로를 고주파 증폭회로의 내부에 구현함으로써 튜너의 전체적인 이득을 일정하게 유지시킨 튜너의 고주파 증폭회로를 제공하는데 있다.

도 1 은 일반적인 튜너의 블록구성도

도 2 는 종래기술에 따른 튜너의 고주파 필터의 응답특성곡선

도 3 은 종래기술에 따른 튜너의 고주파 증폭회로의 응답특성곡선

도 4 는 종래기술에 따른 튜너의 고주파 증폭회로의 회로도

도 5 는 본 고안에 의한 튜너의 고주파 증폭회로의 회로도

도 6 은 본 고안에 의한 튜너의 고주파 증폭회로의 응답특성곡선

* 도면의 주요 부분에 대한 부호의 설명

11 : 자동이득제어 회로부 12 : 고주파 필터부

13 : 고주파 증폭 회로부 14 : 혼합 회로부

15 : 전압제어발진 회로부

상기 목적을 달성하기 위하여, 본 고안에 의한 튜너의 고주파 증폭회로는,

자동이득 제어회로, 고주파 필터회로, 고주파 증폭회로, 혼합회로, 국부발진회로등을 포함하는 튜너에 있어서,

고주파 신호의 입력시 출력단의 이득이 감소되는 것을 보상하기 위해 입력단과 트랜지스터의 이미터 단자 사이에 접속된 커패시터와, 상기 트랜지스터의 이미터 단자와 상기 출력단 사이에 접속된 커패시터로 구성된 이득 보상 수단과,

저주파 쪽의 이득을 억압하기 위해 상기 트랜지스터의 이미터 단자 및 출력단과 접지전압 사이에 저항 및 커패시터로 병렬접속된 이득 억압 수단을 구비하여 상기 고주파 필터회로로부터 출력된 신호를 필요한 크기로 증폭시켜 상기 혼합회로로 출력하는 것을 특징으로 한다.

이하, 본 고안의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

도 5는 본 고안에 의한 튜너의 고주파 증폭 회로도로서, 입력단자와 노드(N1) 사이에 접속된 커패시터(C1)와, 상기 노드(N1)와 노드(N2) 사이에 접속된 저항(R2)과, 상기 노드(N2)와 접지전압(Vss) 사이에 접속된 저항(R1)과, 상기 노드(N2)와 노드(N3) 사이에 직렬접속된 저항(R4) 및 인덕터(L1)와, 상기 노드(N1)와 노드(N3) 사이에 직렬접속된 저항(R3) 및 커패시터(C2)와, 상기 노드(N1)에 베이스 가 접속되고 상기 노드(N3)에 컬렉터가 접속되며 노드(N5)에 이미터가 접속된 NPN형 바이폴라 트랜지스터(Q1)와, 상기 노드(N3)와 출력단자 사이에 접속된 커패시터(C3)와, 상기 노드(N3)와 노드(N5) 사이에 접속된 커패시터(C5)와, 상기 노드(N1)와 노드(N5) 사이에 접속된 커패시터(C6)와, 상기 노드(N5)와 노드(N4) 사이에 병렬접속된 저항(R6) 및 커패시터(C7)와, 상기 노드(N4)와 접지전압 사이에 병렬접속된 저항(R5) 및 커패시터(C4)로 구성된다.

상기 구성에서도 알수 있듯이, 본 고안의 고주파 증폭회로는 종래의 고주파 증폭회로(도 4)에서 커패시터(C5, C6, C7)와 저항(R6)이 추가로 구성된 것이다.

여기서, 커패시터(C6)는 입력단자로부터 분압된 전압을 저장시키게 되며, 커패시터(C5)는 상기 커패시터(C6) 및 상기 NPN형 바이폴라 트랜지스터(Q1)의 이미터 단자 쪽에서 흐르는 전류를 저장시켜 출력단자 쪽으로 바이패스 시켜줌으로써, 고주파쪽으로 갈수록 이득이 감소하는 것을 보상하여 준다.

또한, 상기 커패시터(C4, C7)는 상기 NPN형 바이폴라 트랜지스터(Q1)를 통해 접지전압쪽으로 흐르는 전류를 저지시킴으로써 저주파 쪽의 이득을 억압시키는 역할을 한다.

그러므로, 상기 고주파 증폭 회로부(13)는 고주파 보상 회로와 저주파 억압 회로를 추가로 구성함으로서 고주파에서 이득이 감소되는 것을 보상시켜 준다.

이상에서 설명한 바와 같이, 본 고안에 의한 고주파 증폭회로를 튜너 내부에 구현하게 되면, 방송국으로부터 수신된 고주파 신호가 튜너의 각 내부회로들을 거치면서 전체적인 이득이 감소되던 것을 고주파 증폭회로에서 이를 보상시켜줌으로써 고주파 신호에서 일정한 이득을 얻을 수 있는 효과가 있다.

본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 실용신안등록청구범위에 개시된 본 고안의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (1)

1. 자동이득 제어회로, 고주파 필터회로, 고주파 증폭회로, 혼합회로, 국부발진회로등을 포함하는 튜너에 있어서,

   고주파 신호의 입력시 출력단의 이득이 감소되는 것을 보상하기 위해 입력단과 트랜지스터의 이미터 단자 사이에 접속된 커패시터와, 상기 트랜지스터의 이미터 단자와 상기 출력단 사이에 접속된 커패시터로 구성된 이득 보상 수단과,

   저주파 쪽의 이득을 억압하기 위해 상기 트랜지스터의 이미터 단자 및 출력단과 접지전압 사이에 저항 및 커패시터로 병렬접속된 이득 억압 수단을 구비하여 상기 고주파 필터회로로부터 출력된 신호를 필요한 크기로 증폭시켜 상기 혼합회로로 출력하는 것을 특징으로 하는 튜너의 고주파 증폭회로.