KR19990024496A - A manufacturing method of a power semiconductor device capable of improving switching characteristics - Google Patents
A manufacturing method of a power semiconductor device capable of improving switching characteristics Download PDFInfo
- Publication number
- KR19990024496A KR19990024496A KR1019970045618A KR19970045618A KR19990024496A KR 19990024496 A KR19990024496 A KR 19990024496A KR 1019970045618 A KR1019970045618 A KR 1019970045618A KR 19970045618 A KR19970045618 A KR 19970045618A KR 19990024496 A KR19990024496 A KR 19990024496A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- conductivity type
- forming
- emitter
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
스위칭 특성을 개선할 수 있는 전력 반도체장치의 제조방법에 대해 개시되어 있다. 이 방법은, 제1 도전형의 불순물이 저농도로 도우프된 제1 기판 내에 제2 도전형의 베이스영역을 형성하는 단계와, 베이스영역 내에 제1 도전형의 에미터영역을 형성하는 단계와, 제1 도전형의 불순물이 고농도로 도우프된 제2 기판의 표면 아래에, 중금속 이온을 증착하는 단계와, 제2 기판의 배면을 소정두께 그라인딩하는 단계와, 제1 기판의 배면과 제2 기판을 접착시키는 단계, 및 제1 기판상에 베이스전극 및 에미터전극을 형성하고, 제2 기판의 배면에 콜렉터전극을 각각 형성하는 단계로 이루어진다.A method of manufacturing a power semiconductor device capable of improving switching characteristics is disclosed. The method includes the steps of forming a base region of a second conductivity type in a first substrate doped with a first conductivity type impurity at a low concentration, forming an emitter region of a first conductivity type in the base region, Depositing heavy metal ions under the surface of the second substrate doped with the impurity of the first conductivity type at a high concentration; grinding the back surface of the second substrate to a predetermined thickness; And a step of forming a base electrode and an emitter electrode on the first substrate and a collector electrode on the back surface of the second substrate, respectively.
Description
본 발명은 전력 반도체장치의 제조방법에 관한 것으로, 특히 스위칭 특성을 향상시킬 수 있는 전력 바이폴라 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a power semiconductor device, and more particularly, to a method of manufacturing a power bipolar transistor capable of improving switching characteristics.
최근, 시스템의 대전력화 및 고주파화에 따라 스위칭용 반도체소자의 스위칭 특성이 점차 증대되어 가고 있다. 특히, 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)의 스위칭 특성에 있어서 가장 중요한 것은 하강시간(fall time)과 캐리어의 잔류시간(tail time)을 가능한 짧게 만드는 것이다. 이 하강시간과 캐리어 잔류시간을 줄이기 위해서는, 콜렉터의 저농도층과 고농도층의 경계부위에 캐리어의 재결합(recombination) 준위를 만들어 주는 것이 효과적이다.BACKGROUND ART [0002] In recent years, the switching characteristics of switching semiconductor devices have been gradually increasing with the increase in power and frequency of the system. Particularly, in the switching characteristic of the bipolar junction transistor, the fall time and the tail time of the carrier are as short as possible. In order to reduce the fall time and the carrier retention time, it is effective to make the recombination level of the carrier at the boundary portion between the low concentration layer and the high concentration layer of the collector.
반도체소자의 스위칭 특성을 개선하기 위한 방법으로, 금(Au)과 같은 전기 전도성이 우수한 중금속을 확산시키는 방법이 널리 사용되고 있다. 특히 , 바이폴라 트랜지스터에 있어서 금 확산을 이용한 제조방법은, 베이스영역에 산화막 창을 열고 금(Au)을 증착한 후 확산시키는 방법이 주로 사용된다.As a method for improving the switching characteristics of semiconductor devices, a method of diffusing a heavy metal having excellent electrical conductivity such as gold (Au) is widely used. Particularly, in a manufacturing method using gold diffusion in a bipolar transistor, a method of opening an oxide film window in a base region and depositing gold (Au) and diffusing it is mainly used.
도 1 내지 도 3은 종래의 금 확산방법을 이용한 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a bipolar transistor using a conventional gold diffusion method.
도 1을 참조하면, 제1 도전형, 예컨대 n형의 불순물이 고농도 및 저농도로 각각 도우프된 콜렉터영역(2, 4)이 형성된 반도체 기판상에, 예컨대 산화막을 형성한 후 통상의 사진식각 공정을 적용하여 상기 산화막을 패터닝함으로써, 베이스영역을 형성하기 위한 마스크층(6a)을 형성한다. 다음에, 상기 베이스용 마스크층(6a)을 사용하여 상기 저농도(n_) 콜렉터영역(4) 내에, 예컨대 보론(B; Boron)과 같은 p형의 불순물을 고농도로 이온 주입한 후 열처리함으로써 베이스영역(8)을 형성한다. 상기 열처리 공정에 의해 반도체 기판 상에는 산화막이 성장되어 필드영역과 액티브영역에서의 산화막의 두께가 다르게 된다.1, an oxide film is formed on a semiconductor substrate on which collector regions 2 and 4 doped with impurities of a first conductivity type, for example, n type, are doped at a high concentration and a low concentration, respectively, The oxide film is patterned to form a mask layer 6a for forming a base region. Next, a p-type impurity such as boron (B), for example, is ion-implanted into the low concentration ( n_ ) collector region 4 using the base mask layer 6a at a high concentration, Regions 8 are formed. The oxide film is grown on the semiconductor substrate by the heat treatment process so that the thickness of the oxide film in the field region and the oxide film in the active region becomes different.
도 2를 참조하면, 사진식각 공정을 적용하여 상기 산화막을 패터닝하여 에미터영역이 형성될 영역의 반도체 기판을 노출시키는 마스크층을 형성한다. 다음에, 상기 에미터용 마스크층을 사용하여 인(P)과 같은 n형의 불순물을 고농도로 이온 주입한 후 열처리함으로써, 상기 베이스영역(8)내에 에미터영역(10)을 형성한다. 상기 열처리 공정에 의해 반도체기판 상에는 산화막이 재차 성장되어 도시된 바와 같이 베이스영역 및 에미터영역 상부의 산화막(6b)의 두께가 서로 다르게 형성된다.Referring to FIG. 2, the oxide layer is patterned by applying a photolithography process to form a mask layer exposing the semiconductor substrate in the region where the emitter region is to be formed. Next, an emitter region 10 is formed in the base region 8 by ion-implanting n-type impurity such as phosphorus (P) at a high concentration by using the above-described emitter mask layer and then performing heat treatment. The oxide film is grown again on the semiconductor substrate by the heat treatment process so that the thickness of the oxide film 6b on the base region and the upper portion of the emitter region is different from each other.
다음에, 상기 산화막(6b)을 부분적으로 식각하여 베이스영역(8) 및 에미터영역(10)의 일부를 노출시킨 다음, 상기 산화막(6b)을 마스크로 사용하여 상기 베이스영역(8) 및 에미터영역(10)의 표면에 전기전도도가 우수한 중금속, 예를 들어 금(Au)을 증착한다. 이렇게 금(Au)이 부분적으로 증착된 상기 결과물을 고온에서 열처리함으로써, 증착된 금(Au)을 반도체 기판 내부로 확산시킨다.Subsequently, the oxide film 6b is partially etched to expose a part of the base region 8 and the emitter region 10, and then the oxide film 6b is used as a mask to expose the base region 8 and the emitter region 10, For example, gold (Au) having a good electrical conductivity is deposited on the surface of the substrate 10. The resultant in which gold (Au) is partially deposited is heat-treated at a high temperature to diffuse the deposited gold (Au) into the semiconductor substrate.
도 3을 참조하면, 베이스영역 및 에미터영역의 일부가 노출된 결과물의 전면에 금속막을 증착한 후 이를 패터닝함으로써, 베이스전극(12) 및 에미터전극(14)을 형성한 다음, 고농도 콜렉터영역의 후면에 금속막을 형성하여 콜렉터전극(16)을 형성한다.Referring to FIG. 3, a metal film is deposited on the entire surface of the exposed base and emitter regions, and then patterned to form a base electrode 12 and an emitter electrode 14. Then, a high concentration collector region A metal film is formed on the rear surface of the collector electrode 16 to form a collector electrode 16.
도 4는 도 3에 도시된 종래의 바이폴라 트랜지스터에 있어서, 기판 표면으로부터 수직 방향으로의 접합깊이에 따른 불순물의 농도 프로파일을 나타내는 그래프이다. 도면에서 실선은 각 불순물영역의 불순물 농도를 나타내고, 점선은 금(Au) 이온의 농도를 나타낸다.4 is a graph showing the concentration profile of impurities according to the junction depth in the vertical direction from the substrate surface in the conventional bipolar transistor shown in FIG. In the figure, the solid line represents the impurity concentration of each impurity region, and the dotted line represents the concentration of gold (Au) ion.
도시된 바와 같이, 종래의 금(Au) 확산을 이용한 바이폴라 트랜지스터의 제조방법에 따르면, 금(Au)이 베이스영역(도 3의 8)으로부터 확산되므로 저농도 콜렉터영역과 고농도 콜렉터영역의 경계부위에서는 금(Au)의 농도가 낮다. 따라서, 실질적으로 스위칭 속도의 개선보다는 콜렉터-에미터 포화전압의 상승효과가 더 크게 된다.As shown in the figure, according to the conventional method of manufacturing a bipolar transistor using gold (Au) diffusion, gold (Au) diffuses from the base region (8 in FIG. 3), so that at the boundary between the low concentration collector region and the high concentration collector region, (Au) is low. Thus, the effect of increasing the collector-emitter saturation voltage is substantially greater than the improvement of the switching speed substantially.
이를 개선하기 위한 방법으로 전자조사 방법이 이용되고 있으나, 전체 영역에 고르게 결정결함을 주게되어 콜렉터-에미터 포화전압이 상승하는 문제가 발생된다. 따라서, 이 점에서는 중성자 조사 방법을 사용하는 것이 유리하지만, 가격이 비싸고 위험한 단점이 있다.As a method for improving this, an electron irradiation method is used, but crystal defects are uniformly distributed in the whole region, and the collector-emitter saturation voltage rises. Therefore, it is advantageous to use the neutron irradiation method at this point, but it is expensive and dangerous.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 콜렉터-에미터 포화전압은 최대한 낮게 하면서 효과적인 스위칭 특성을 갖게 하는 전력 반도체장치의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of fabricating a power semiconductor device that has an effective switching characteristic while minimizing a collector-emitter saturation voltage.
도 1 내지 도 3은 종래의 금 확산방법을 이용한 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a bipolar transistor using a conventional gold diffusion method.
도 4는 도 3에 도시된 종래의 바이폴라 트랜지스터의 기판 표면으로부터 수직 방향으로의 접합깊이에 따른 불순물의 농도 프로파일을 나타내는 그래프이다.4 is a graph showing the concentration profile of impurities according to the junction depth in the vertical direction from the substrate surface of the conventional bipolar transistor shown in FIG.
도 5 내지 도 8은 본 발명에 의한 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a bipolar transistor according to the present invention.
도 9는 도 8에 도시된 본 발명에 의해 제조된 바이폴라 트랜지스터에 있어서 기판 표면으로부터 수직 방향으로의 접합깊이에 따른 불순물의 농도를 나타낸 그래프이다.FIG. 9 is a graph showing the concentration of impurities according to the junction depth in the vertical direction from the substrate surface in the bipolar transistor manufactured by the present invention shown in FIG.
도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
2, 30' : 고농도 콜렉터영역 4, 22 : 저농도 콜렉터영역2, 30 ': high concentration collector region 4, 22: low concentration collector region
6a, 6b, 24a, 24b : 산화막 8, 26 : 베이스영역6a, 6b, 24a, 24b: oxide film 8, 26: base region
10, 28 : 에미터영역 12, 32 : 베이스전극10, 28: Emitter region 12, 32: Base electrode
14, 34 : 에미터전극 16, 36 : 콜렉터전극14, 34: Emitter electrode 16, 36: Collector electrode
상기 과제를 이루기 위하여 본 발명에 의한 전력 반도체장치의 제조방법은, 제1 도전형의 불순물이 저농도로 도우프된 제1 기판 내에 제2 도전형의 베이스영역을 형성하는 단계; 상기 베이스영역 내에 제1 도전형의 에미터영역을 형성하는 단계; 제1 도전형의 불순물이 고농도로 도우프된 제2 기판의 표면 아래에, 중금속 이온을 증착하는 단계; 상기 제2 기판의 배면을 소정두께 그라인딩하는 단계; 상기 제1 기판의 배면과 제2 기판을 접착시키는 단계; 및 상기 제1 기판상에 베이스전극 및 에미터전극을 형성하고, 상기 제2 기판의 배면에 콜렉터전극을 각각 형성하는 단계를 포함하는 것을 특징으로 하여 이루어진다.According to an aspect of the present invention, there is provided a method of manufacturing a power semiconductor device, including: forming a base region of a second conductivity type in a first substrate doped with impurities of a first conductivity type at a low concentration; Forming an emitter region of a first conductivity type in the base region; Depositing heavy metal ions under the surface of the second substrate doped with the impurity of the first conductivity type at a high concentration; Grinding a back surface of the second substrate to a predetermined thickness; Bonding a back surface of the first substrate to a second substrate; And forming a base electrode and an emitter electrode on the first substrate and a collector electrode on a back surface of the second substrate, respectively.
바람직하게는, 상기 제1 기판의 배면과 제2 기판을 접착시키는 단계는 실리콘 직접 본딩(SDB) 방법으로 이루어진다.Preferably, the step of bonding the back surface of the first substrate to the second substrate is performed by a silicon direct bonding (SDB) method.
본 발명에 따르면, 저농도 콜렉터영역과 고농도 콜렉터영역의 계면 부위에 캐리어의 재결합 준위를 다수 만들어 줌으로써, 포화전압을 최대한 낮게 유지하면서 효과적인 스위칭이 이루어지도록 할 수 있다.According to the present invention, a large number of recombination levels of carriers are formed in the interface region between the low concentration collector region and the high concentration collector region, so that effective switching can be achieved while keeping the saturation voltage as low as possible.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 5 내지 도 8은 본 발명에 의한 전력 반도체장치의 제조방법을 설명하기 위한 단면도들이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a power semiconductor device according to the present invention.
도 5를 참조하면, 제1 도전형, 예컨대 n형의 불순물이 저농도로 도우프된 콜렉터영역(22)이 형성된 반도체 기판상에, 예컨대 산화막을 형성한 후 통상의 사진식각 공정을 적용하여 상기 산화막을 패터닝함으로써, 베이스영역을 형성하기 위한 마스크층(24a)을 형성한다. 상기 저농도의 콜렉터영역(22)은 잘 알려진 바와 같이, 확산 또는 에피택셜(epitaxial) 방법을 사용하여 형성할 수 있다.5, an oxide film is formed on a semiconductor substrate having a collector region 22 doped with a first conductivity type, for example, an n-type impurity at a low concentration, and then a normal photolithography process is applied, The mask layer 24a for forming the base region is formed. The low concentration collector region 22 can be formed using diffusion or epitaxial methods, as is well known.
다음에, 상기 베이스용 마스크층(24a)을 사용하여 상기 저농도(n_) 콜렉터영역(22) 내에 제2 도전형, 예컨대 보론(B; Boron)과 같은 p형의 불순물을 고농도로 이온 주입한 후 열처리함으로써 베이스영역(26)을 형성한다. 상기 열처리 공정에 의해 반도체 기판 상에는 산화막이 성장되어 필드영역과 액티브영역에서의 산화막의 두께가 다르게 된다.Next, a p-type impurity such as boron (B) of a second conductivity type is implanted into the low concentration ( n_ ) collector region 22 at a high concentration by using the base mask layer 24a Followed by post-heat treatment to form the base region 26. The oxide film is grown on the semiconductor substrate by the heat treatment process so that the thickness of the oxide film in the field region and the oxide film in the active region becomes different.
도 6을 참조하면, 사진식각 공정을 적용하여 상기 산화막을 패터닝하여 에미터영역이 형성될 영역의 반도체 기판을 노출시키는 에미터용 마스크층을 형성한다. 다음에, 상기 에미터용 마스크층을 사용하여 인(P)과 같은 n형의 불순물을 고농도로 이온 주입한 후 열처리함으로써, 상기 베이스영역(26) 내에 에미터영역(28)을 형성한다. 상기 열처리 공정에 의해 반도체기판 상에는 산화막이 재차 성장되어, 도시된 바와 같이 베이스영역(26) 및 에미터영역(28) 상부의 산화막(24b)의 두께가 서로 다르게 형성된다.Referring to FIG. 6, the oxide layer is patterned by a photolithography process to form an emitter mask layer exposing the semiconductor substrate in the region where the emitter region is to be formed. Next, an emitter region 28 is formed in the base region 26 by ion-implanting an n-type impurity such as phosphorus (P) at a high concentration by using the emitter mask layer and then performing heat treatment. The oxide film is grown again on the semiconductor substrate by the heat treatment process so that the thickness of the oxide film 24b on the base region 26 and the emitter region 28 is different from each other.
도 7을 참조하면, 도 6에 도시된 반도체기판과는 다른 기판, 예컨대 n형의 불순물이 저농도로 도우프된 반도체 기판(30)의 전면에 금(Au)을 증착한다. 상기 불순물이 저농도로 도우프된 반도체 기판(30)은 잘 알려진 바와 같이, 확산 또는 에피택셜(epitaxial) 방법을 사용하여 형성할 수 있다.Referring to FIG. 7, gold (Au) is deposited on the entire surface of a semiconductor substrate 30 different from the semiconductor substrate shown in FIG. 6, for example, a semiconductor substrate 30 doped with n-type impurities at a low concentration. The semiconductor substrate 30 doped with the impurity at a low concentration can be formed using a diffusion or epitaxial method, as is well known.
도 8을 참조하면, 도 6의 저농도 콜렉터영역(22)의 후면에 도 7의 반도체기판(도 7의 30)의 전면을 실리콘 직접 본딩(Silicon Direct Bonding; SDB) 기술을 이용하여 접합시킨 다음 열처리를 실시하면, 두 개의 반도체기판이 접착된다. 이 열처리 공정에 의해 상기 반도체기판(도 7의 30)의 표면에 증착되었던 금(Au) 이온이 내부로 확산된다. 상기 n형의 불순물이 고농도로 도우프된 반도체 기판은 바이폴라 트랜지스터의 고농도 콜렉터영역(30')이 된다.8, the entire surface of the semiconductor substrate 30 (FIG. 7) of FIG. 7 is bonded to the rear surface of the low concentration collector region 22 of FIG. 6 using Silicon Direct Bonding (SDB) The two semiconductor substrates are bonded. By this heat treatment process, gold (Au) ions which have been deposited on the surface of the semiconductor substrate (30 in Fig. 7) are diffused into the inside. The semiconductor substrate doped with the n-type impurity at a high concentration becomes the high concentration collector region 30 'of the bipolar transistor.
그 후, 상기 고농도 콜렉터영역(30')의 후면을 소정 두께 그라인딩한 다음, 상기 산화막(도 6의 24b)을 부분적으로 식각하여 베이스영역(26) 및 에미터영역(28)의 일부를 노출시킨다. 다음에, 결과물의 전면에 금속막을 증착한 후 이를 패터닝함으로써 베이스전극(32) 및 에미터전극(34)을 형성한 다음, 고농도 콜렉터영역의 후면에 금속막을 형성하여 콜렉터전극(36)을 형성한다.Thereafter, the rear surface of the high concentration collector region 30 'is ground to a predetermined thickness, and then the oxide film (24b in FIG. 6) is partially etched to expose a part of the base region 26 and the emitter region 28 . Next, a metal film is deposited on the entire surface of the resultant and then patterned to form a base electrode 32 and an emitter electrode 34, and then a metal film is formed on the rear surface of the high concentration collector region to form a collector electrode 36 .
도 9는 도 8에 도시된 본 발명에 의해 제조된 바이폴라 트랜지스터에 있어서, 기판 표면으로부터 수직 방향으로의 접합깊이에 따른 불순물의 농도를 나타낸 그래프이다. 도면에서 실선은 각 불순물영역에서의 불순물의 농도를 나타내고, 점선은 금(Au) 이온의 농도를 나타낸다.FIG. 9 is a graph showing the concentration of impurities according to the junction depth in the vertical direction from the substrate surface in the bipolar transistor manufactured by the present invention shown in FIG. In the figure, the solid line indicates the concentration of the impurity in each impurity region, and the dotted line indicates the concentration of the gold (Au) ion.
도 9에 도시된 바와 같이, 고농도 콜렉터영역(30')의 표면으로부터 금이 확산되었기 때문에 저농도 콜렉터영역과 고농도 콜렉터영역의 계면 부위에 금(Au) 이온이 가장 많이 분포한다. 따라서, 이 영역에 캐리어의 재결합 준위가 많이 존재하여 짧은 시간에 캐리어의 소멸이 이루어지므로, 포화전압의 상승없이 스위칭 시간을 줄일 수 있다.As shown in FIG. 9, since gold is diffused from the surface of the high concentration collector region 30 ', gold (Au) ions are distributed most in the interface region between the low concentration collector region and the high concentration collector region. Therefore, since there are many recombination levels of the carriers in this region, the carrier disappears in a short time, so that the switching time can be reduced without increasing the saturation voltage.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.It is to be understood that the present invention is not limited to the above-described embodiment, and many modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.
상술한 본 발명에 의한 전력 반도체장치의 제조방법에 따르면, 종래에 베이스영역 표면으로부터 금을 확산시키던 방법과는 달리 표면에 금 이온을 증착하여 확산시킨 고농도 반도체기판을 저농도 콜렉터영역의 후면에 직접 본딩한다. 따라서, 저농도 콜렉터영역과 고농도 콜렉터영역의 계면 부위에 캐리어의 재결합 준위를 만들어 주기 위한 금(Au) 이온이 가장 많이 분포하게 된다. 따라서, 이 영역에 캐리어의 재결합 준위가 많이 존재하여 짧은 시간에 캐리어의 소멸이 이루어지므로, 포화전압을 최대한 낮게 유지하면서 효과적인 스위칭이 이루어지도록 할 수 있다.According to the method of manufacturing a power semiconductor device according to the present invention, unlike the conventional method of diffusing gold from the surface of a base region, a high-concentration semiconductor substrate on which gold ions are deposited and diffused is bonded directly to the back surface of the low- do. Therefore, gold (Au) ions are most distributed in the interfacial regions of the low concentration collector region and the high concentration collector region to make the carrier recombination level. Therefore, since there are many recombination levels of the carriers in this region, the carrier disappears in a short time, so that effective switching can be achieved while keeping the saturation voltage as low as possible.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045618A KR19990024496A (en) | 1997-09-03 | 1997-09-03 | A manufacturing method of a power semiconductor device capable of improving switching characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045618A KR19990024496A (en) | 1997-09-03 | 1997-09-03 | A manufacturing method of a power semiconductor device capable of improving switching characteristics |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990024496A true KR19990024496A (en) | 1999-04-06 |
Family
ID=66043540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045618A KR19990024496A (en) | 1997-09-03 | 1997-09-03 | A manufacturing method of a power semiconductor device capable of improving switching characteristics |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990024496A (en) |
-
1997
- 1997-09-03 KR KR1019970045618A patent/KR19990024496A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| JPH09191110A (en) | Insulated gate bipolar transistor having built-in diode and its fabrication | |
| US3761319A (en) | Methods of manufacturing semiconductor devices | |
| US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
| US4662062A (en) | Method for making bipolar transistor having a graft-base configuration | |
| US5468660A (en) | Process for manufacturing an integrated bipolar power device and a fast diode | |
| JP2573201B2 (en) | Method for forming diffusion layer of semiconductor device | |
| KR19990024496A (en) | A manufacturing method of a power semiconductor device capable of improving switching characteristics | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| EP0774167B1 (en) | A power semiconductor device | |
| KR920000704B1 (en) | Metallic wire film manufacturing method of semiconductor device | |
| KR100264519B1 (en) | Method for fabricating bipolar transistor | |
| JPH07273127A (en) | Semiconductor device | |
| JP3211349B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS59152665A (en) | Semiconductor device and manufacture thereof | |
| JPH06314771A (en) | Semiconductor device and manufacture thereof | |
| KR0158628B1 (en) | A bipolar transistor and method of making thereof | |
| JPS5966168A (en) | Manufacture of semiconductor device | |
| KR100205212B1 (en) | Process for diffusion of gold in semiconductor device | |
| KR0154307B1 (en) | Method of fabricating semiconductor device | |
| KR930008532B1 (en) | Manufacturing method of bipolar transistor | |
| JPH05235009A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0330305B2 (en) | ||
| JPS5972765A (en) | Manufacture of semiconductor device | |
| JPH05102173A (en) | Manufacture of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |