KR19990018061A - Rectangular capacitor storage node and manufacturing method - Google Patents
Rectangular capacitor storage node and manufacturing method Download PDFInfo
- Publication number
- KR19990018061A KR19990018061A KR1019970041154A KR19970041154A KR19990018061A KR 19990018061 A KR19990018061 A KR 19990018061A KR 1019970041154 A KR1019970041154 A KR 1019970041154A KR 19970041154 A KR19970041154 A KR 19970041154A KR 19990018061 A KR19990018061 A KR 19990018061A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- pattern
- material layer
- line
- shape
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 72
- 239000003990 capacitor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
커패시터 스토리지 노드의 형상을 직사각형 평면 형상이 되도록 함으로써 원래의 래이 아웃 상에 설계된 커패시터의 표면적이 정확히 웨이퍼 상에 나타날 수 있게 하는 직사각형 스토리지 노드 및 그 제조방법을 개시한다. 본 발명은 먼저, 반도체 기판 상에 라인 형상의 제1 포토레지스트 패턴을 이용하여 라인 형상의 스토리지 노드 패턴을 형성한다. 다음, 상기 라인 형상인 스토리지 노드 패턴과 수직인 방향으로 라인 형상인 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 마스크로 상기 제1 스토리지 노드 패턴을 식각하여 평면이 직사각형인 스토리지 노드를 형성한다.A rectangular storage node and a method of manufacturing the same are disclosed so that the surface area of a capacitor designed on an original layout can be accurately represented on a wafer by making the shape of the capacitor storage node into a rectangular planar shape. The present invention first forms a line-shaped storage node pattern on a semiconductor substrate by using a line-shaped first photoresist pattern. Next, a second photoresist pattern having a line shape in a direction perpendicular to the line shape storage node pattern is formed, and the first storage node pattern is etched using the second photoresist pattern as a mask to form a storage node having a rectangular plane. To form.
Description
본 발명은 반도체 장치에 대한 것으로, 상세하게는 커패시턴스를 증대시키기 위하여 표면적을 증대시킨 커패시터 스토리지 노드 및 그 제조방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a capacitor storage node having an increased surface area for increasing capacitance and a method of manufacturing the same.
DRAM(Dynamic Random Access Memory)의 축전영역인 스토리지 노드(storage node)의 구조로서 스택형(stack type)이 널리 사용되어 왔다. 스택형 커패시터는 제조방법이 간단하여 양산에 적합하기 때문에 앞으로도 이 스택형이 계속 사용, 개발될 것으로 전망되어지고 있다.Stack type has been widely used as a structure of a storage node which is a storage area of a DRAM (Dynamic Random Access Memory). Stacked capacitors are expected to continue to be used and developed in the future because they are simple to manufacture and suitable for mass production.
종래의 스택형 커패시터 구조는 통상의 포토 리소그래피에 의해 쉽게 제조할 수 있다. 즉, 마스크 상에 원하는 패턴을 그려 사진 작업을 하면 된다. 이때 마스크에 스토리지 노드의 형상을 직사각형으로 그리게 된다. 그러나 실제 사진 작업을 마친 후에 웨이퍼 상에는 모서리가 직사각형이 아닌 원형이 되어 전체적으로 타원형에 가까운 스토리지 노드의 형상이 나타나게 된다. 이는 빛을 쪼여 감광액을 노광시키는 스테퍼의 해상도 한계 때문에 마스크 상의 직사각형 모서리를 완벽하게 재현할 수 없기 때문이다. 이런 현상은 스토리지 노드의 표면적을 감소시키는 결과를 초래한다.Conventional stacked capacitor structures can be readily manufactured by conventional photolithography. In other words, you can draw a desired pattern on a mask and work on a photo. At this time, the shape of the storage node is drawn in the mask as a rectangle. However, after the actual photographing process, the edges are circular rather than rectangular, and the shape of the storage node is almost elliptical. This is because the rectangular edges on the mask cannot be perfectly reproduced because of the resolution limitation of the stepper, which emits light to expose the photoresist. This phenomenon results in reducing the surface area of the storage node.
반도체 장치가 고집적화됨에 따라 스토리지 노드의 크기가 감소하고 스테퍼의 능력에는 한계가 있기 때문에 위와 같은 스토리지 노드 표면적의 감소가 더욱 심각한 문제로 되었다. 종래에는 이와 같이 줄어드는 스토리지 노드 표면적을 보상하기 위해 스택 높이, 즉 커패시터의 단차를 증가시키는 방향으로 개발이 진행되어 왔다. 그러나 아무리 스택의 높이로 커패시터 표면적 감소를 보상하더라도 그 한계가 있어 결국 커패시턴스가 저하되면서 소프트 에러 등의 문제를 발생시킨다.As semiconductor devices become more integrated, the reduction of storage node surface area becomes a more serious problem because the size of the storage node is reduced and the stepper's ability is limited. In the past, development has been conducted to increase the stack height, that is, the step height of the capacitor, in order to compensate for such a reduced storage node surface area. However, no matter how much the stack height compensates for the reduction of the capacitor surface area, there is a limit, resulting in a problem such as soft error due to a decrease in capacitance.
도 1a 내지 도 1b는 종래 기술의 문제점을 설명하기 위하여 도시한 단면도들 및 평면도들이다.1A to 1B are cross-sectional views and plan views illustrating the problems of the prior art.
도 1a를 참조하면, 실리콘 기판 (1) 위에 절연층(3)을 증착한 후 커패시터와 트랜지스터의 연결부위(5)인 콘택 플러그를 형성하고 커패시터의 스토리지 노드 물질층(7)을 증착한다. 다음 스토리지 노드가 될 영역을 한정하기 위하여 포토레지스트 패턴(9)을 형성한다.Referring to FIG. 1A, after depositing an insulating layer 3 on a silicon substrate 1, a contact plug, which is a connection portion 5 of a capacitor and a transistor, is formed, and a storage node material layer 7 of the capacitor is deposited. The photoresist pattern 9 is formed to define an area to be the next storage node.
도 1b를 참조하면, 상기 스토리지 노드 영역의 포토레지스트 패턴(9)을 마스크로 건식식각을 하여 스택형 커패시터 스토리지 노드(11)를 형성한다.Referring to FIG. 1B, the stacked capacitor storage node 11 is formed by dry etching the photoresist pattern 9 of the storage node region using a mask.
도 2a는 마스크 상에 그려진 커패시터 스토리지 노드 영역으로서 그 평면적 형상이 직사각형인 것을 보여준다.2A shows that the capacitor storage node region drawn on the mask is rectangular in planar shape.
도 2b는 사진식각 공정을 거치고 난 후의 웨이퍼 상에 형성된 스토리지 노드의 평면적 형상으로서 모서리가 원형으로 변하여 전체적으로 타원형 평면을 가진 스토리지 노드를 보여준다. 이로부터 스토리지 노드의 표면적이 감소한 것을 알 수 있다.FIG. 2B is a planar shape of a storage node formed on a wafer after a photolithography process, and shows a storage node having an overall elliptical plane with its corners being circular. This shows that the surface area of the storage node is reduced.
본 발명은 커패시터 스토리지 노드의 형상을 스테퍼의 해상도에 구애받지 않고 직사각형 평면 형상이 되도록 함으로써 원래의 래이 아웃 상에 설계된 커패시터의 표면적이 정확히 웨이퍼 상에 나타날 수 있게 하는 것을 기술적 과제로 한다.It is a technical object of the present invention that the surface area of a capacitor designed on the original layout is exactly represented on the wafer by making the shape of the capacitor storage node be a rectangular planar shape regardless of the resolution of the stepper.
도 1a 내지 도 1b는 종래 기술에 의한 커패시터 스토리지 노드의 제조방법을 그 공정 순서대로 간략히 도시한 단면도들이다.1A to 1B are cross-sectional views briefly illustrating a method of manufacturing a capacitor storage node according to the prior art in the order of their processes.
도 2a 내지 도 2b는 상기 도 1a 및 도 1b에 각각 대응하는 평면도들이다.2A and 2B are plan views corresponding to FIGS. 1A and 1B, respectively.
도 3a 내지 도 3d는 본 발명의 방법에 의한 직사각형 커패시터 스토리지 노드의 제조방법을 공정 순서대로 도시한 단면도들이다.3A through 3D are cross-sectional views sequentially illustrating a method of manufacturing a rectangular capacitor storage node according to the method of the present invention.
도 4a 내지 도 4d는 상기 도 3a 내지 도 3d의 단면도들에 각각 대응하는 평면도들이다.4A to 4D are plan views corresponding to cross-sectional views of FIGS. 3A to 3D, respectively.
도 5a 내지 도 5b는 본 발명의 일실시예에 의한 직사각형 커패시터 스토리지 노드 제조방법을 공정순서대로 도시한 단면도들이다.5A through 5B are cross-sectional views illustrating a method of manufacturing a rectangular capacitor storage node according to an embodiment of the present invention in a process sequence.
상기 기술적 과제를 달성하기 위한 스토리지 노드 물질층을 라인 형상으로 사진식각하는 작업을 2회 이상하되, 상기 라인 형상이 연장되는 방향이 수직하게 교차되도록 함으로써 직사각형(rectangular) 평면의 스토리지 노드를 제조한다.In order to accomplish the above technical problem, the storage node material layer may be photo-etched two or more times in a line shape, and a storage node having a rectangular plane is manufactured by vertically crossing a direction in which the line shape extends.
본 발명의 방법은 먼저, 반도체 기판 상에 라인 형상의 제1 포토레지스트 패턴을 이용하여 라인 형상의 스토리지 노드 패턴을 형성한다. 다음, 상기 라인 형상인 스토리지 노드 패턴과 수직인 방향으로 라인 형상인 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 마스크로 상기 제1 스토리지 노드 패턴을 식각하여 평면이 직사각형인 스토리지 노드를 형성한다.The method of the present invention first forms a line-shaped storage node pattern using a line-shaped first photoresist pattern on a semiconductor substrate. Next, a second photoresist pattern having a line shape in a direction perpendicular to the line shape storage node pattern is formed, and the first storage node pattern is etched using the second photoresist pattern as a mask to form a storage node having a rectangular plane. To form.
본 발명의 한 실시예에 의하면, 상기 라인 형상의 스토리지 노드 패턴을 형성하는 단계가, 반도체 기판 상에 콘택 플러그를 구비하는 층간 절연막을 형성하는 단계; 상기 결과물 상에 스토리지 노드 물질층을 증착하는 단계; 라인 형상의 상기 제1 포토리소그래피 패턴을 식각 마스크로 상기 스토리지 노드 물질층을 식각하는 단계를 포함하여 구성된다.According to an embodiment of the present invention, the forming of the line-shaped storage node pattern may include forming an interlayer insulating film having a contact plug on a semiconductor substrate; Depositing a storage node material layer on the resultant; And etching the storage node material layer using the first photolithography pattern having a line shape as an etch mask.
본 발명의 다른 실시예에 의하면, 상기 라인 형상의 스토리지 노드 패턴을 형성하는 단계가, 반도체 기판 상에 콘택 플러그를 구비하는 층간 절연막을 형성하는 단계; 상기 결과물 상에 스토리지 노드 물질층을 증착하는 단계; 상기 스토리지 노드 물질층의 상부에 식각 마스크 물질층을 형성하는 단계; 라인 형상의 상기 제1 포토리소그래피 패턴을 식각 마스크로 상기 식각 마스크 물질층을 식각한 후 이를 마스크로 상기 스토리지 노드 물질층을 식각하는 단계를 포함하여 구성된다. 이때 상기 식각 마스크 물질층은 상기 스토리지 노드 물질층과의 식각 선택비가 큰 물질로 이루어진다.According to another exemplary embodiment of the present disclosure, the forming of the line-shaped storage node pattern may include forming an interlayer insulating layer having a contact plug on a semiconductor substrate; Depositing a storage node material layer on the resultant; Forming an etch mask material layer on top of the storage node material layer; And etching the etch mask material layer using the first photolithography pattern having a line shape as an etch mask and then etching the storage node material layer using the mask. In this case, the etching mask material layer is formed of a material having a high etching selectivity with the storage node material layer.
본 발명에 의하면, 스테퍼의 해상도에 구애받지 않고 직사각형 모양의 스토리지 노드를 제조할 수 있다. 즉, 스테퍼 해상도의 한계는 마스크 상에 그려진 직사각형 모서리를 정확히 구현해 낼 수 없던 것이었던 바, 본 발명의 방법은 서로 수직 방향인 라인 형상들로 사진식각 공정을 진행하여 스토리지 노드의 모서리를 형성하기 때문에 위와 같은 스테퍼 해상도의 한계를 극복할 수 있다.According to the present invention, a rectangular storage node can be manufactured regardless of the resolution of the stepper. In other words, the limitation of the stepper resolution was that the rectangular edges drawn on the mask could not be accurately implemented. Since the method of the present invention forms the edges of the storage node by performing a photolithography process with line shapes perpendicular to each other. The above limitation of stepper resolution can be overcome.
이하 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
(실시예 1)(Example 1)
도 3a 내지 도 3d는 본 발명의 방법을 공정 순서대로 도시한 단면도들이고 도 4a 내지 도 4d는 상기 단면도들에 대응하는 평면도들이다.3A-3D are cross-sectional views illustrating the process of the present invention in process order and FIGS. 4A-4D are top views corresponding to the cross-sectional views.
도 3a 및 도 4a를 참조하면, 실리콘 기판(10) 상에 층간절연막(30)을 증착한 후 커패시터와 트랜지스터의 연결부위(50)인 콘택 플러그를 형성한다. 다음 상기 결과물의 상부에 커패시터의 스토리지 노드 물질층(70)을 증착하고, 스토리지 노드가 될 영역을 한정하기 위하여 제1 포토리소그래피 패턴(90)을 통상의 사진 작업으로 형성한다. 도 3a 및 도 4a로부터 알 수 있듯이, 상기 제1 포토리소그래피 패턴(90)은 스토리지 노드의 한 쪽 방향으로만 패터닝할 수 있도록 라인(line) 형상으로 형성한다. 도 4a로부터 알 수 있듯이. 상기 제1 포토리소그래피 패턴(90)은 스토리지 노드 물질층(70) 상에 라인 형상으로 형성된다.3A and 4A, after depositing the interlayer dielectric layer 30 on the silicon substrate 10, a contact plug, which is a connection portion 50 of the capacitor and the transistor, is formed. Next, a storage node material layer 70 of the capacitor is deposited on top of the resultant, and the first photolithography pattern 90 is formed by a normal photographing operation to define an area to be a storage node. As can be seen from FIGS. 3A and 4A, the first photolithography pattern 90 is formed in a line shape so as to be patterned in only one direction of the storage node. As can be seen from Figure 4a. The first photolithography pattern 90 is formed in a line shape on the storage node material layer 70.
도 3b 및 도 4b를 참조하면, 상기 라인 형상의 제1 포토리소그래피 패턴(90)을 마스크로 상기 층간 절연막(30)이 노출될 때까지 건식식각을 하여 라인 형상인 스토리지 노드의 라인패턴(110)을 제조한다.3B and 4B, the line pattern 110 of the storage node having a line shape is subjected to dry etching until the interlayer insulating layer 30 is exposed using the first photolithography pattern 90 having a line shape as a mask. To prepare.
도 3c 및 도 4c를 참조하면, 상기 제1 포토리소그래피 패턴(90)을 제거한 다음, 상기 제1 포토리소그래피 패턴(90)과 수직인 방향으로 제2 포토리소그래피 패턴(130)을 형성한다. 상기 제2 포토리소그래피 패턴(130)은 상기 스토리지 노드의 라인 패턴(110) 상에 수직 방향으로 형성되어지는 것을 알 수 있다.3C and 4C, after removing the first photolithography pattern 90, a second photolithography pattern 130 is formed in a direction perpendicular to the first photolithography pattern 90. It can be seen that the second photolithography pattern 130 is formed in a vertical direction on the line pattern 110 of the storage node.
도 3d 및 도 4d를 참조하면, 상기 제2 포토리소그래피 패턴(130)을 마스크로 상기 스토리지 노드의 라인 패턴(110)을 건식식각하여 직사각형 모양의 스토리지 노드를 형성한다. 그 결과 타원형 평면을 가진 종래의 것과 달리 직사각형 평면의 스토리지 노드가 제작되어 커패시터의 표면적과 정전용량이 증가하게 된다.3D and 4D, the line pattern 110 of the storage node is dry-etched using the second photolithography pattern 130 as a mask to form a rectangular storage node. The result is a rectangular planar storage node, unlike the conventional one with an elliptical plane, which increases the surface area and capacitance of the capacitor.
(실시예 2)(Example 2)
도 5a를 참조하면, 실시예 1에서와는 달리 스토리지 노드 물질층(70)을 증착한 후 연속하여 스토리지 노드 물질과의 건식식각 선택비가 우수한 식각 마스크 물질층(170)을 증착하고, 그 상부에 포토레지스트 패턴(90)을 형성한다.Referring to FIG. 5A, unlike in Embodiment 1, after depositing the storage node material layer 70, successively, the etching mask material layer 170 having excellent dry etching selectivity with the storage node material is deposited, and the photoresist is formed thereon. The pattern 90 is formed.
도 5b를 참조하면 상기 포토레지스트 패턴(90)을 식각 마스크로 하여 먼저 상기 식각 마스크 물질층(190)을 식각한 다음 이를 마스크로 하부전극 물질층(70)을 식각하여 스토리지 노드의 라인 패턴(110)을 형성한다. 이후 직사각형 스토리지 노드를 형성하는 공정은 제1 실시예와 같다.Referring to FIG. 5B, the etch mask material layer 190 is first etched using the photoresist pattern 90 as an etch mask, and then the lower electrode material layer 70 is etched using the mask to form the line pattern 110 of the storage node. ). The process of forming a rectangular storage node is then the same as in the first embodiment.
본 발명에 의하면, 스테퍼의 해상도에 구애받지 않고도 스토리지 노드의 평면 형상을 직사각형 모양으로 구현함으로써 커패시터의 표면적과 정전용량을 증대시키는 장점이 있다.According to the present invention, the surface area and the capacitance of the capacitor are increased by implementing the planar shape of the storage node in a rectangular shape regardless of the resolution of the stepper.
이상 본 발명을 첨부한 도면과 실시에를 통하여 설명하였으나 이는 본 발명을 한정적인 것으로 해석되게 하기 위한 것이 아니다. 당 업계에서 평균적인 지식을 가진 자가 용이하게 할 수 있는 변형은 본 발명의 범위에 포함되는 것으로 해석되어져야 한다.The present invention has been described above with reference to the accompanying drawings and the embodiments are not intended to be construed as limiting the present invention. Modifications which can be easily made by those skilled in the art should be construed as being included in the scope of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970041154A KR19990018061A (en) | 1997-08-26 | 1997-08-26 | Rectangular capacitor storage node and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970041154A KR19990018061A (en) | 1997-08-26 | 1997-08-26 | Rectangular capacitor storage node and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990018061A true KR19990018061A (en) | 1999-03-15 |
Family
ID=66046697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970041154A KR19990018061A (en) | 1997-08-26 | 1997-08-26 | Rectangular capacitor storage node and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990018061A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434506B1 (en) * | 2002-06-27 | 2004-06-05 | 삼성전자주식회사 | Semiconductor memory device and method for manufacturing the same |
-
1997
- 1997-08-26 KR KR1019970041154A patent/KR19990018061A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434506B1 (en) * | 2002-06-27 | 2004-06-05 | 삼성전자주식회사 | Semiconductor memory device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030089079A (en) | Manufacturing method of storage node of capacitor for semiconductor device and storage node by the same | |
| WO2022160629A1 (en) | Manufacturing method for semiconductor structure and semiconductor structure | |
| JPH0992800A (en) | Semiconductor memory with minute contact hole and its preparation | |
| KR19990018061A (en) | Rectangular capacitor storage node and manufacturing method | |
| KR20070071615A (en) | Method for manufacturing semiconductor device | |
| KR100290588B1 (en) | Method for forming conductive film pattern in semiconductor device | |
| JP3152195B2 (en) | Method for producing conductor and electrode pattern | |
| KR0135246B1 (en) | Method of semiconductor memory | |
| KR950007098A (en) | DRAM cell manufacturing method | |
| KR100218730B1 (en) | Fabricating method of semiconductor device | |
| KR940009619B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| KR100230370B1 (en) | Mask and manufacturing method of capacitor using the same | |
| KR100268938B1 (en) | Method for fabricating semiconductor memory device | |
| KR0140807B1 (en) | Manufacturing method for charge storage electrode of semiconductor device | |
| KR100218295B1 (en) | Semiconductor memory cell manufacturing method | |
| JPH0474427A (en) | Manufacture of mis semiconductor device | |
| KR100275934B1 (en) | A method for forming fine concuctive line of semiconductor device | |
| KR940009620B1 (en) | Method of manufacturing capacitor of semiconductor cell | |
| KR100424177B1 (en) | Method for forming alignment mark for scanner exposure apparatus | |
| KR100454631B1 (en) | Manufacturing method of storage electrode of semiconductor device | |
| KR940009617B1 (en) | Method of manufacturing capacitor of semiconductor memory device | |
| KR100239704B1 (en) | Method of fabricating a straight line type dram cell | |
| KR19980045159A (en) | Method of manufacturing capacitors in semiconductor devices | |
| KR100447258B1 (en) | Method for forming capacitor of semiconductor device with stable three-dimensional lower storage node electrode | |
| KR100202187B1 (en) | Capacitor of semiconductor device and its fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |