KR19990011633A

KR19990011633A - Fine Pattern Formation Method of Semiconductor Device

Info

Publication number: KR19990011633A
Application number: KR1019970034793A
Authority: KR
Inventors: 김영옥; 강용하
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-24
Filing date: 1997-07-24
Publication date: 1999-02-18

Abstract

본 발명은 반도체 장치의 미세 패턴 형성방법에 관해 개시한다. 본 발명은 사용하는 노광장치의 한계를 벗어나지 않는 해상도로 감광막 패턴을 형성한 다음, 이 감광막 패턴을 식각마스크로 사용하여 식각층 상에 형성된 물질층을 먼저 패터닝하여 제1 마스크층 패턴을 형성한다. 이후, 상기 제1 마스크층 패턴의 측면에 스페이서를 형성하여 상기 노광장치의 한계를 넘어서는 해상도의 제2 마스크층 패턴을 형성한다. 이러한 제2 마스크층 패턴을 식각마스크로 사용하여 아래의 식각층을 패터닝함으로써 상기 노광장치의 한계를 넘어서는 선 각격을 갖는 물질층 패턴을 형성할 수 있다. 또한, 이러한 방법을 사용함으로써 상기 형성되는 물질층 패턴간의 간격을 임의로 조절하는 것이 가능하고 균일하고 미세한 선간격을 갖는 패턴을 형성하는 것이 용이해 진다.The present invention discloses a method for forming a fine pattern of a semiconductor device. The present invention forms a photoresist pattern at a resolution that does not deviate from the limitation of an exposure apparatus to be used, and then uses the photoresist pattern as an etching mask to first pattern a material layer formed on the etching layer to form a first mask layer pattern. Thereafter, spacers are formed on side surfaces of the first mask layer pattern to form a second mask layer pattern having a resolution exceeding the limit of the exposure apparatus. By using the second mask layer pattern as an etch mask, the lower etch layer is patterned to form a material layer pattern having a line angle exceeding the limit of the exposure apparatus. In addition, by using such a method, it is possible to arbitrarily adjust the spacing between the formed material layer patterns, and it becomes easy to form a pattern having a uniform and fine line spacing.

Description

Fine Pattern Formation Method of Semiconductor Device

본 발명은 반도체장치의 미세 패턴 형성방법에 관한 것으로서 특히, 노광한계를 넘어서는 미세 패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of forming a fine pattern beyond an exposure limit.

반도체장치의 제조공정에서 광을 이용하는 사진공정에서 형성되는 패턴간의 최소 피치는 노광장치에 사용되는 노광 파장에 따라 결정된다. 따라서 반도체장치가 고집적화가 가속화되는 현 상황에서 피치가 더욱 작은 패턴을 형성하기 위해서는 현재 사용되는 광보다 파장이 더욱 짧은 광을 사용해야 한다. 이를 위해 엑스 선(X-ray)이나 전자 빔(E-beam)을 사용하는 것이 바람직하겠으나, 기술적인 문제와 생산성등에 의해 아직은 실험실 수준에 머무르고 있다.The minimum pitch between patterns formed in the photolithography process using light in the manufacturing process of the semiconductor device is determined in accordance with the exposure wavelength used in the exposure apparatus. Therefore, in the present situation in which semiconductor devices have high integration speed, in order to form a pattern having a smaller pitch, light having a shorter wavelength than that currently used should be used. For this purpose, it is preferable to use X-ray or E-beam, but it is still at the laboratory level due to technical problems and productivity.

따라서 현재 사용하고 있는 I-라인(파장; 3650Å정도)을 사용하여 패턴간의 피치를 가능한 최소화한다. 그런데, I라인을 사용할 경우 0.2㎛정도의 선간격을 갖는 패턴을 형성하기가 불가능하다. 뿐만 아니라 패턴간의 간격을 균일하게 유지하는 것도 어려움 뿐더러 피치의 조절은 더욱 어렵다.Therefore, the pitch between patterns is minimized as much as possible using the current I-line (wavelength: 3650Å). However, when the I line is used, it is impossible to form a pattern having a line interval of about 0.2 μm. In addition, it is difficult to keep the spacing between patterns uniformly, and the pitch is more difficult to adjust.

이하, 종래 기술에 의한 반도체장치의 미세 패턴 형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of forming a fine pattern of a semiconductor device according to the prior art will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 종래 기술에 의한 반도체장치의 미세 패턴 형성방법을 단계별로 나타낸 도면들이다.1 to 5 are diagrams illustrating step-by-step methods of forming a fine pattern of a semiconductor device according to the prior art.

도 1은 노광장치의 임계선폭보다 작은 피치를 한정하는 단계를 나타낸다. 구체적으로, 반도체기판(10)의 전면에 식각층(12)을 형성한다. 상기 식각층(12) 전면에 감광막(14)을 도포한다. 원하는 형태로 감광막(14)을 패터닝하기 위해 감광막(14)의 계면을 노출시키는 마스크 패턴(16)을 감광막 위쪽에 위치시킨다. 마스크 패턴(16)에서 감광막(14) 계면을 노출시키는 부분의 폭(s)은 통상의 노광장치에서 사용되는 광에 의해 형성되는 패턴 간격의 최소치 예컨데 0.2㎛ 정도이거나 0.2㎛보다 작다. 이와 같은 마스크 패턴(16)의 전면에 노광을 실시하면, 감광막(14)의 노출된 부분이 노광되고 현상공정을 거치면서 제거되어 도 2에 도시된 바와 같은 감광막 패턴(14a)이 형성된다. 바람직하게는 감광막 패턴(14a)이 마스크 패턴(16)에 새겨진 패턴과 동일한 형태가 되어야 하지만, 감광막(14)을 노출시키는 마스크(16) 사이의 폭(s)이 사용되는 노광장치의 한계 선폭을 넘어서기 때문에 폭(s)을 통해서 조사된 광은 그 아래의 감광막 기저부분까지 도달되지 못한다. 이에 따라 감광막(14)의 폭(s) 아래에 해당하는 부분은 상부만 약간 제거된 형태가 된다. 이러한 감광막 패턴(14a)을 식각마스크로 사용하여 식각층(12)을 이방성식각(18)하면, 도 3에 도시된 바와 같이, 도 1의 마스크(16)에 새겨진 패턴과는 다른 형태를 갖는 식각층 패턴(12a)이 형성된다. 즉, 한계 선간격보다 좁은 패턴을 형성하기가 어렵게 된다.1 shows a step of defining a pitch smaller than the critical line width of the exposure apparatus. Specifically, the etching layer 12 is formed on the entire surface of the semiconductor substrate 10. The photosensitive film 14 is coated on the entire surface of the etching layer 12. In order to pattern the photoresist 14 in a desired shape, a mask pattern 16 exposing the interface of the photoresist 14 is positioned above the photoresist. The width s of the portion of the mask pattern 16 exposing the photosensitive film 14 interface is the minimum value of the pattern interval formed by the light used in a conventional exposure apparatus, for example, about 0.2 탆 or smaller than 0.2 탆. When the entire surface of the mask pattern 16 is exposed, the exposed portion of the photosensitive film 14 is exposed and removed during the development process to form the photosensitive film pattern 14a as shown in FIG. 2. Preferably, the photoresist pattern 14a should have the same shape as the pattern engraved in the mask pattern 16, but the limit line width of the exposure apparatus in which the width s between the masks 16 exposing the photoresist 14 is used. Because of this, light irradiated through the width s does not reach the base of the photoresist film below it. Accordingly, the portion corresponding to the width s of the photosensitive film 14 is slightly removed only in the upper portion. When the etch layer 12 is anisotropically etched using the photoresist pattern 14a as an etch mask, as shown in FIG. 3, an equation having a shape different from the pattern engraved in the mask 16 of FIG. Each layer pattern 12a is formed. That is, it becomes difficult to form a pattern narrower than the limit line interval.

반대로, 도 1의 마스크(16)의 감광막(14)을 노출시키는 폭(s)이 노광장치의 한계 선간격보다 큰 경우 예컨데, 폭(S)이 0.2㎛보다 훨씬 큰 경우에는 도 4에 도시한 바와 같이, 마스크(도 1의 16)에 새겨진 패턴과 동일한 이분된 형태의 감광막 패턴들(14b, 14c)이 형성된다. 따라서 이들 감광막 패턴들(14b, 14c)을 식각마스크로 사용하면, 도 5에 도시된 바와 같이, 원하는 선간격을 갖는 식각층 패턴들(12a, 12b)이 형성된다.Conversely, when the width s for exposing the photosensitive film 14 of the mask 16 of FIG. 1 is larger than the limit line spacing of the exposure apparatus, for example, the width S is much larger than 0.2 μm, as shown in FIG. 4. As shown in FIG. 1, photoresist patterns 14b and 14c having a bisected shape identical to the pattern engraved in the mask 16 of FIG. 1 are formed. Therefore, when the photoresist patterns 14b and 14c are used as an etching mask, as shown in FIG. 5, the etching layer patterns 12a and 12b having a desired line spacing are formed.

상술한 바와 같이, 종래 기술에 의한 반도체장치의 미세 패턴 형성방법은 사용되는 노광장치의 한계를 넘어서는 패턴을 노광하는 경우 감광막 패턴이 불완전하게 형성되어 마스크 단계에 형성한 패턴과 동일한 패턴으로 식각층을 패터닝하기 어렵게 된다. 또한, 선 간격을 변화시키기 위해서는 마스크를 새로이 제작해야 하므로 패턴간의 피치를 임의로 변화시키는 것이 어려워진다.As described above, in the method of forming a fine pattern of a semiconductor device according to the prior art, when the pattern exceeding the limit of the exposure apparatus used is exposed, the photoresist pattern is incompletely formed to form an etch layer in the same pattern as the pattern formed in the mask step. It becomes difficult to pattern. In addition, in order to change the line spacing, it is difficult to change the pitch between patterns arbitrarily because a mask must be newly manufactured.

따라서 본 발명이 이루고자 하는 기술적 과제는 전술한 종래 기술에 나타나는 문제점을 해소하기 위해, 패턴간의 간격 조절이 용이하고 노광장치의 한계를 넘지 않는 마스크를 사용하여, 패턴간의 간격이 노광장치의 한계를 넘어서는 반도체장치의 미세 패턴 형성방법을 제공함에 있다.Therefore, the technical problem to be achieved by the present invention is to solve the problems of the prior art described above, by using a mask that is easy to adjust the gap between the patterns and does not exceed the limit of the exposure apparatus, the interval between patterns exceeds the limitation of the exposure apparatus. The present invention provides a method for forming a fine pattern of a semiconductor device.

도 6 내지 도 11은 본 발명의 실시예에 의한 반도체장치의 미세 패턴 형성방법을 단계별로 나타낸 도면들이다.6 to 11 are diagrams illustrating step-by-step methods of forming a fine pattern of a semiconductor device according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호설명** Description of Signs of Main Parts of Drawings *

40:반도체기판. 42:식각층.40: Semiconductor substrate. 42: etching layer.

44:마스크층. 46:감광막.44: Mask layer. 46: Photosensitive film.

52:스페이서 형성층. 52a:마스크 스페이서.52: spacer forming layer. 52a: mask spacer.

상기 기술적 과제를 달성하기 위하여, 본 발명의 이루고자 하는 기술적 과제는 (a) 반도체기판 상에 식각층 및 마스크층을 순차적으로 형성한다. (b) 상기 마스크 층을 패터닝하여 상기 식각층 상에 제1 간격을 갖는 제1 마스크 층 패턴을 형성한다. (c) 상기 식각층 상에 상기 제1 간격보다 좁은 제2 간격을 갖는 제2 마스크 층 패턴을 형성한다. (d) 상기 제2 마스크 층 패턴을 식각마스크로 사용하여 상기 반도체기판 상에 상기 제2 간격을 갖는 식각층 패턴을 형성한다.In order to achieve the above technical problem, the technical problem to be achieved of the present invention (a) sequentially forming an etching layer and a mask layer on a semiconductor substrate. (b) patterning the mask layer to form a first mask layer pattern having a first gap on the etching layer. (c) forming a second mask layer pattern having a second interval narrower than the first interval on the etching layer. (d) An etching layer pattern having the second gap is formed on the semiconductor substrate by using the second mask layer pattern as an etching mask.

상기 제2 마스크 층 패턴은 (c1) 상기 제1 마스크층 패턴이 형성된 기판의 전면에 스페이서 형성층을 형성하는 단계와 (c2) 상기 스페이서 형성층의 전면을 이방성식각하는 단계를 거쳐서 형성된다.The second mask layer pattern is formed by (c1) forming a spacer forming layer on the entire surface of the substrate on which the first mask layer pattern is formed and (c2) anisotropically etching the entire surface of the spacer forming layer.

본 발명은 사용하는 노광장치의 한계를 벗어나지 않는 선간격을 갖는 감광막 패턴을 형성한 다음, 이 감광막 패턴을 식각마스크로 사용하여 식각층 상에 형성된 물질층을 먼저 패터닝하여 제1 마스크층 패턴을 형성한다. 이후, 상기 제1 마스크층 패턴의 측면에 스페이스를 형성하여 상기 노광장치의 한계를 넘어서는 선간격을 갖는 제2 마스크층 패턴을 형성한다. 이러한 제2 마스크층 패턴을 식각마스크로 사용하여 아래의 식각층을 패터닝함으로써 상기 노광장치의 한계를 넘어서는 선간격을 갖는 물질층 패턴을 형성할 수 있다. 또한, 이러한 방법을 사용함으로써 상기 형성되는 물질층 패턴의 선간격을 임의로 조절하는 것이 가능하고 패턴간의 간격을 균일하게 유지하는 것이 용이하게 된다.The present invention forms a photoresist pattern having a line interval that does not deviate from the limit of the exposure apparatus to be used, and then, using the photoresist pattern as an etching mask, first patterning a material layer formed on the etching layer to form a first mask layer pattern. do. Thereafter, a space is formed on a side surface of the first mask layer pattern to form a second mask layer pattern having a line interval exceeding the limit of the exposure apparatus. By using the second mask layer pattern as an etching mask, the lower etching layer is patterned to form a material layer pattern having a line interval exceeding the limit of the exposure apparatus. Further, by using this method, it is possible to arbitrarily adjust the line spacing of the material layer pattern to be formed, and to easily maintain the spacing between the patterns uniformly.

상기 본 발명의 이루고자 하는 기술적 과제와 효과는 첨부된 도면과 이를 바탕으로 한 아래의 상세한 설명에 의해 더욱 명확해질 것이다.The technical problems and effects to be achieved of the present invention will be more clearly understood by the following detailed description based on the accompanying drawings and the drawings.

이하, 본 발명의 실시예에 의한 반도체장치의 미세 패턴 형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 6 및 도 7은 마스크 층의 일부영역을 커버링하는 감광막 패턴(46a)을 형성하는 단계를 나타낸다. 구체적으로, 도 6을 참조하면, 반도체기판(40) 상에 식각층(42)과 마스크층(44)을 순차적으로 형성한다. 이어서, 상기 마스크층(44)의 전면에 감광막(46)을 도포한다. 상기 감광막(46)의 위쪽으로 소정거리 만큼 이격된 곳에 제1 간격(S1)을 갖는 마스크(48) 예컨데, 크롬층 마스크를 위치시킨다. 상기 마스크(48) 전면에 상기 감광막(46)을 패터닝하기 위해 노광을 실시한다. 이때, 상기 감광막(46)의 상기 제1 간격(S1)에 대응하는 부분은 노광되어 연성화된다. 상기 마스크(48)를 제거하고 결과물을 현상한다. 상기 제1 간격(S1)은 사용하는 노광장치의 한계 선폭보다 충분히 넓다. 따라서 상기 감광막(46)의 노출된 부분에 충분한 광이 조사되고 이어지는 현상공정에서 상기 감광막(46)의 노광된 부분이 완전히 제거되어 도 7에 도시한 바와 같이, 상기 마스크층(44) 상에 상기 제1 간격(S1)과 동일한 간격을 갖는 감광막 패턴(46a)이 형성된다.6 and 7 illustrate forming a photoresist pattern 46a covering a portion of the mask layer. Specifically, referring to FIG. 6, the etching layer 42 and the mask layer 44 are sequentially formed on the semiconductor substrate 40. Subsequently, the photosensitive film 46 is coated on the entire surface of the mask layer 44. A mask 48 having a first gap S1, for example, a chrome layer mask is positioned at a position spaced above the photosensitive film 46 by a predetermined distance. Exposure is performed to pattern the photosensitive film 46 over the mask 48. In this case, a portion corresponding to the first gap S1 of the photosensitive film 46 is exposed and softened. The mask 48 is removed and the result is developed. The first interval S1 is sufficiently wider than the limit line width of the exposure apparatus to be used. Therefore, sufficient light is irradiated to the exposed portion of the photoresist film 46, and the exposed portion of the photoresist film 46 is completely removed in the subsequent development process. As illustrated in FIG. 7, the mask layer 44 is disposed on the mask layer 44. The photosensitive film pattern 46a having the same interval as the first interval S1 is formed.

도 8은 제1 마스크층 패턴(44a)을 형성하는 단계를 나타낸다. 구체적으로, 상기 감광막 패턴(46a)을 식각마스크로 사용하여 상기 마스크층(44)의 전면을 상기 식각층(42)의 계면이 노출될 때 까지 이방성식각한다. 이어서, 상기 감광막 패턴(46a)을 제거한다. 이 결과, 상기 식각층(42) 상에는 상기 제1 간격(S1)을 갖는 제1 마스크층 패턴(44a)이 형성된다.8 illustrates forming a first mask layer pattern 44a. Specifically, using the photoresist pattern 46a as an etching mask, the entire surface of the mask layer 44 is anisotropically etched until the interface of the etching layer 42 is exposed. Next, the photoresist pattern 46a is removed. As a result, a first mask layer pattern 44a having the first gap S1 is formed on the etching layer 42.

도 9 및 도 10은 상기 식각층(42) 상에 제2 마스크 층 패턴을 형성하는 단계를 나타낸다. 구체적으로, 상기 제1 마스크층 패턴(44a)이 형성된 결과물 전면에 스페이서 형성층(52)을 형성한다. 상기 스페이서 형성층(52)의 두께는 상기 제1 마스크 층 패턴(44a)의 측면에 형성되는 하기 스페이서의 폭을 결정하고 이에 따라 상기 제1 마스크층 패턴(44a)의 간격이 결정되기 때문에 상기 스페이서 형성층(52)의 두께 결정은 매우 중요하다. 또한, 상기 스페이서 형성층(52)의 두께는 ∼10Å정도의 편차를 가지는 미세한 조절이 가능하고 이방성식각공정에서 공정 조건을 조절할 수 있다. 따라서 상기 제1 마스크 층 패턴(44a)의 간격 조절이 상기 감광막 패턴을 이용할 때 보다 쉬워지고 정확해진다. 상기 스페이서 형성층(52)의 전면을 상기 식각층(42)의 계면이 노출될 때 까지 이방성식각한다. 이 결과 도 10에 도시한 바와 같이, 상기 제1 마스크 층 패턴(44a)의 측면에 스페이서(52a)가 형성되어 상기 제1 간격(S1)보다 작은 제2 간격(S2)을 갖는 제2 마스크 층 패턴(54)이 형성된다. 상기 제2 간격(S2)는 상기 사용하는 노광장치의 한계 선간격을 넘어서는 크기를 갖는다.9 and 10 illustrate forming a second mask layer pattern on the etching layer 42. Specifically, the spacer forming layer 52 is formed on the entire surface of the resultant product on which the first mask layer pattern 44a is formed. The thickness of the spacer forming layer 52 determines the width of the spacer formed on the side of the first mask layer pattern 44a and accordingly the spacing of the first mask layer pattern 44a determines the spacer forming layer. Determination of the thickness of 52 is very important. In addition, the thickness of the spacer forming layer 52 can be finely adjusted having a deviation of about ~ 10Å and can be controlled in the process conditions in the anisotropic etching process. Therefore, the spacing of the first mask layer pattern 44a is easier and more accurate when the photosensitive film pattern is used. The entire surface of the spacer forming layer 52 is anisotropically etched until the interface of the etching layer 42 is exposed. As a result, as shown in FIG. 10, a spacer 52a is formed on a side surface of the first mask layer pattern 44a to have a second mask layer having a second spacing S2 smaller than the first spacing S1. Pattern 54 is formed. The second interval S2 has a size exceeding a limit line interval of the exposure apparatus used.

언급하지는 않았지만, 상기 식각층(42)과 상기 마스크층(44) 사이에 식각방지층(도시하지 않음)을 형성하여 상기 제1 마스크층(44a)을 형성하는 과정에서 상기 식각층(42)의 계면이 손상되는 것을 방지할 수 있다.Although not mentioned, an interface of the etching layer 42 is formed in the process of forming the first mask layer 44a by forming an etch stop layer (not shown) between the etching layer 42 and the mask layer 44. This can be prevented from being damaged.

도 11은 식각층 패턴(42a)을 형성하는 단계를 나타낸다. 구체적으로, 상기 제2 마스크층 패턴(54)을 식각마스크로 사용하여 상기 식각층(42)의 노출된 전면을 상기 반도체기판(40)의 계면이 노출될 때 까지 이방성식각한다. 이 결과 상기 반도체기판(40) 상에는 사용하는 노광장치의 한계를 넘어서는 선간격을 갖는 식각층 패턴(42a)이 형성된다.11 illustrates a step of forming the etching layer pattern 42a. Specifically, using the second mask layer pattern 54 as an etching mask, the exposed entire surface of the etching layer 42 is anisotropically etched until the interface of the semiconductor substrate 40 is exposed. As a result, an etching layer pattern 42a is formed on the semiconductor substrate 40 having a line interval exceeding the limit of the exposure apparatus to be used.

상기 제2 마스크 층 패턴(54)은 상기 식각층 패턴(42a)이 형성된 후, 제거하는 것이 바람직하나, 상기 제2 마스크 층 패턴(54)이 사진공정시 광의 산란을 막아주는 반상방지막(Anti Reflective Layer)역할을 하기도 하고 후속 자기정렬(self alignment)을 이용한 식각공정에서 식각저지층 역할을 하므로 그대로 둔 채로 후속공정을 실시하여도 무방하다.Preferably, the second mask layer pattern 54 is removed after the etching layer pattern 42a is formed. However, the second mask layer pattern 54 prevents light scattering during the photolithography process. It acts as an etch stop layer in the etching process using a self alignment, and the subsequent process may be left as it is.

상술한 바와 같이, 본 발명에 의한 반도체 장치의 미세 패턴 형성방법은 사용하는 노광장치의 한계를 벗어나지 않는 감광막 패턴을 형성한 다음, 이 감광막 패턴을 식각마스크로 사용하여 식각층 상에 형성된 물질층을 먼저 패터닝하여 제1 마스크층 패턴을 형성한다. 이후, 상기 제1 마스크층 패턴의 측면에 스페이서를 형성하여 상기 노광장치의 한계를 넘어서는 선간격을 갖는 제2 마스크층 패턴을 형성한다. 이러한 제2 마스크층 패턴을 식각마스크로 사용하여 아래의 식각층을 패터닝함으로써 상기 노광장치의 한계를 넘어서는 선간격을 갖는 물질층 패턴을 형성할 수 있다. 또한, 이러한 방법을 사용함으로써 상기 형성되는 물질층 패턴의 선간격을 임의로 조절하는 것이 가능하고 균일한 선간격을 갖는 패턴을 형성하는 것이 용이해 진다.As described above, the method for forming a fine pattern of a semiconductor device according to the present invention forms a photoresist pattern that does not deviate from the limitation of an exposure apparatus to be used, and then uses the photoresist pattern as an etching mask to form a material layer formed on the etching layer. First patterning is performed to form a first mask layer pattern. Thereafter, spacers are formed on side surfaces of the first mask layer pattern to form a second mask layer pattern having a line interval exceeding the limit of the exposure apparatus. By using the second mask layer pattern as an etching mask, the lower etching layer is patterned to form a material layer pattern having a line interval exceeding the limit of the exposure apparatus. In addition, by using such a method, it is possible to arbitrarily adjust the line spacing of the formed material layer pattern, and it becomes easy to form a pattern having a uniform line spacing.

본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.

Claims

(a) sequentially forming an etching layer and a mask layer on the semiconductor substrate;

(b) patterning the mask layer to form a first mask layer pattern having a first spacing on the etching layer;

(c) forming a second mask layer pattern having a second interval narrower than the first interval on the etching layer; And

and (d) forming an etch layer pattern having the second gap on the semiconductor substrate by using the second mask layer pattern as an etch mask.

The method of claim 1, wherein step (c)

(c1) forming a spacer forming layer on an entire surface of the substrate on which the first mask layer pattern is formed; And

(c2) anisotropically etching the entire surface of the spacer forming layer.

The method of claim 1, further comprising forming an etch stop layer between the etch layer and the mask layer.

The method of claim 1, wherein the second mask layer pattern is removed, and then a subsequent process is performed.

The method of claim 1, wherein the subsequent process is performed while the second mask layer pattern is left as it is.