KR19990002586U - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR19990002586U KR19990002586U KR2019970016160U KR19970016160U KR19990002586U KR 19990002586 U KR19990002586 U KR 19990002586U KR 2019970016160 U KR2019970016160 U KR 2019970016160U KR 19970016160 U KR19970016160 U KR 19970016160U KR 19990002586 U KR19990002586 U KR 19990002586U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead frame
- semiconductor package
- bonding
- semiconductor
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 고안은 반도체 패키지 특히, 반도체 칩과, 그 반도체 칩에 전기적으로 접속된 다수개의 리드 프레임과, 반도체 칩을 봉지하는 봉지체를 구비하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, in particular a semiconductor package comprising a semiconductor chip, a plurality of lead frames electrically connected to the semiconductor chip, and an encapsulation body for sealing the semiconductor chip.
본 고안은, 상면에 수개의 본딩 패드가 배열된 반도체 칩과, 그 반도체 칩의 본딩 패드와 전기적으로 접속되는 수개의 리드 프레임과, 반도체 칩과 리드 프레임을 본딩하기 위한 접착 수단을 구비하는 반도체 패키지에 있어서, 상기 리드 프레임은, 본딩 패드와 대응하는 위치의 홈이 구비되고, 이 홈내에는 전도성 범프가 부착되며, 이 범프는 본딩 패드와 접속되는 것을 특징으로 한다.The present invention provides a semiconductor package including a semiconductor chip having several bonding pads arranged on an upper surface thereof, several lead frames electrically connected to the bonding pads of the semiconductor chip, and adhesive means for bonding the semiconductor chip and the lead frame. The lead frame may include a groove at a position corresponding to the bonding pad, and a conductive bump may be attached to the groove, and the bump may be connected to the bonding pad.
Description
본 고안은 반도체 패키지에 관한 것으로, 보다 구체적으로는, 반도체 칩과, 그 반도체 칩에 전기적으로 접속된 다수개의 리드 프레임과, 반도체 칩을 봉지하는 봉지체를 구비하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package including a semiconductor chip, a plurality of lead frames electrically connected to the semiconductor chip, and an encapsulation body for sealing the semiconductor chip.
일반적인 반도체 패키지의 일 예가 도 1에 도시된다.An example of a general semiconductor package is shown in FIG. 1.
도면에서 1은 반도체 칩이고, 2는 상기 칩(1)의 외부로의 전기적인 접속 경로를 이루는 리드 프레임이다.In the drawing, 1 is a semiconductor chip, and 2 is a lead frame forming an electrical connection path to the outside of the chip 1.
도시된 바와 같이, 반도체 칩(1)의 상면에 리드 프레임(2)의 리드가 접착 테이프(3)의 개재하에 부착되어 있다. 칩(1)의 중앙부에는 본드 패드(1a)가 배열되어 있고, 이 패드(1a)와 리드 프레임(2)의 리드가 금속 와이어(4)에 의해 연결되어 전기적인 접속을 이루고 있다.As shown, a lead of the lead frame 2 is attached to the upper surface of the semiconductor chip 1 under the interposition of the adhesive tape 3. Bond pads 1a are arranged at the center of the chip 1, and the pads 1a and the leads of the lead frame 2 are connected by metal wires 4 to make electrical connections.
한편, 도면에서 부호 5는 봉지체로서, 와이어 본딩된 반도체 칩(1)을 몰드 다이로 이송하여 에폭시 수지 등과 같은 수지를 주입, 충진됨에 의하여 형성된다.In the drawing, reference numeral 5 denotes an encapsulation body, which is formed by transferring the wire-bonded semiconductor chip 1 to a mold die and injecting and filling a resin such as an epoxy resin.
이와 같은 반도체 패키지는, 패키지 몸체(5)의 외측으로 돌출되는 리드 프레임(2)의 아웃리드(2a)는 회로기판(도시되지 않음)에 솔더링에 의하여 부착된다. 이에 따라, 소정의 전기적인 신호가 리드 프레임(2)를 통하여 전달된다. 여기서 미설명 부호 2b는 리드 프레임(2) 본딩 패드와 와이어 본딩되는 이너 리드이다.In such a semiconductor package, the outlead 2a of the lead frame 2 protruding outward of the package body 5 is attached to the circuit board (not shown) by soldering. Thus, a predetermined electrical signal is transmitted through the lead frame 2. Here, reference numeral 2b denotes an inner lead which is wire-bonded with the lead frame 2 bonding pad.
그러나, 상기와 같은 종래의 반도체 패키지는 다음과 같은 문제점이 존재한다.However, the conventional semiconductor package as described above has the following problems.
첫째로, 종래의 반도체 패키지는 와이어(4)와 리드 프레임(2) 사이에 일정한 간격(S)을 유지하여야 한다. 그러나, 이 간격만큼 패키지의 사이즈가 증가되어, 반도체 패키지의 소형화 및 박형화를 실현하여야 하는데 저해가 된다.First, the conventional semiconductor package should maintain a constant gap S between the wire 4 and the lead frame 2. However, the size of the package is increased by this interval, which hinders the miniaturization and thinning of the semiconductor package.
둘째로, 실리콘으로 된 반도체 칩(1)과, 에폭시 수지등으로 된 봉지체(5) 사이의 열 팽창 계수의 차로 인하여, 패키지의 신뢰성 테스트시, 본딩 패드(1a) 부근의 와이어(4)가 손상되는 문제점이 발생된다.Secondly, due to the difference in coefficient of thermal expansion between the semiconductor chip 1 made of silicon and the encapsulation body 5 made of epoxy resin or the like, the wire 4 near the bonding pad 1a is removed during the reliability test of the package. Problems of damage occur.
세째로는, 칩(1)의 본딩패드(1a)와 리드 프레임(2)이 와이어(4)에 의하여 간접적으로 연결되어 있어, 노이즈가 발생되는 문제점이 발생된다.Third, the bonding pad 1a of the chip 1 and the lead frame 2 are indirectly connected by the wire 4, which causes a problem that noise is generated.
따라서, 본 고안은 상기한 종래의 문제점을 해결하기 위한 것으로, 반도체 칩의 본딩 패드와 리드 프레임 간을 연결하는 와이어없이, 본딩 패드와 리드 프레임을 직접 본딩하도록 하는 반도체 패키지를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a semiconductor package for directly bonding a bonding pad and a lead frame, without a wire connecting the bonding pad and the lead frame of the semiconductor chip. .
도 1은 종래의 일반적인 반도체 패키지의 단면도.1 is a cross-sectional view of a conventional general semiconductor package.
도 2 및 도 3은 본 고안에 따른 반도체 패키지의 단면도.2 and 3 are cross-sectional views of a semiconductor package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 반도체 칩12 : 리드 프레임11: semiconductor chip 12: lead frame
13 : 범프14 : 접착제13: bump 14: adhesive
15 : 다이 패들16 : 봉지체15 die paddle 16 encapsulation
상기한 목적을 달성하기 위하여, 본 고안은, 상면에 수개의 본딩 패드가 배열된 반도체 칩과, 그 반도체 칩의 본딩 패드와 전기적으로 접속되는 수개의 리드 프레임과, 반도체 칩과 리드 프레임을 본딩하기 위한 접착 수단을 구비하는 반도체 패키지에 있어서, 상기 리드 프레임은, 본딩 패드와 대응하는 위치의 홈이 구비되고, 이 홈내에는 전도성 범프가 부착되며, 이 범프는 본딩 패드와 접속되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a semiconductor chip in which several bonding pads are arranged on an upper surface, several lead frames electrically connected to the bonding pads of the semiconductor chip, and bonding the semiconductor chip and the lead frame. A semiconductor package having an adhesive means for forming said lead frame, wherein said lead frame is provided with a groove at a position corresponding to said bonding pad, and said groove is attached with a conductive bump, and said bump is connected with said bonding pad. .
본 고안에 의하면, 리드 프레임과 본딩 패드 사이를 연결하는 와이어 대신, 리드 프레임에 소정의 홈을 형성하고, 그 홈내에 전도성 범프를 형성하여, 본딩 패드와 리드 프레임을 직접 연결시키므로서, 와이어의 형성이 배제된다.According to the present invention, instead of the wire connecting the lead frame and the bonding pad, a predetermined groove is formed in the lead frame, and conductive bumps are formed in the groove to directly connect the bonding pad and the lead frame, thereby forming the wire. This is excluded.
[실시예]EXAMPLE
이하 첨부한 도면에 의거하여 본 고안의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2 및 도 3은 본 고안에 따른 반도체 패키지의 단면도이다.2 and 3 are cross-sectional views of a semiconductor package according to the present invention.
먼저, 도 2를 참조하여, 본 고안에 따른 반도체 패키지의 리드 프레임(12)에는 반도체 칩(11)의 본딩 패드(11a)와 대응되는 위치에 소정의 홈부가 구비된다. 이 홈부에는 금(gold) 재질의 범프(13)가 형성된다.First, referring to FIG. 2, the lead frame 12 of the semiconductor package according to the present invention is provided with a predetermined groove at a position corresponding to the bonding pad 11a of the semiconductor chip 11. Gold bumps 13 are formed in the grooves.
이와 같은 구조를 갖는 리드 프레임(12)과 반도체 칩(11)은, 도 3에 도시된 바와 같이, 접착제(14)인 테이프(tape)가 코팅됨에 의하여 부착된다. 여기서, 테이프(14)는 반도체 칩(11)과 반도체 칩(11) 상에 위치하는 이너 리드(12b) 사이, 칩(11) 상에 존재하는 이너 리드(12b) 사이 및 칩(11) 상에 존재하는 이너 리드(12b) 상부에 존재하도록 형성된다. 이때, 테이프(14)는 절연물로서, 리드 프레임(12) 사이를 절연시킨다.The lead frame 12 and the semiconductor chip 11 having such a structure are attached by coating a tape, which is an adhesive 14, as shown in FIG. 3. Here, the tape 14 is between the semiconductor chip 11 and the inner lead 12b positioned on the semiconductor chip 11, between the inner lead 12b existing on the chip 11 and on the chip 11. It is formed so that it exists in the upper part of the inner lead 12b which exists. At this time, the tape 14 is an insulator and insulates between the lead frames 12.
그후, 반도체 칩(11)은 다이 패들(15)에 열합착에 의하여 탑재된다. 이 과정에서, 리드 프레임(12)의 홈에 부착된 범프(13)가 녹게되어, 반도체 칩(11)의 본딩 패드(11a)와 전기적으로 접속된다.Thereafter, the semiconductor chip 11 is mounted on the die paddle 15 by thermal bonding. In this process, the bumps 13 attached to the grooves of the lead frame 12 are melted and electrically connected to the bonding pads 11a of the semiconductor chip 11.
이와 같이 리드 프레임(12)가 부착된 반도체 칩(11)은 몰드 다이로 이송되어, 에폭시 수지 등과 같은 수지 물질이 주입, 충진됨에 반도체 칩(11)을 봉지하는 봉지체(16)가 형성된다.As described above, the semiconductor chip 11 to which the lead frame 12 is attached is transferred to a mold die to form an encapsulation body 16 that encapsulates the semiconductor chip 11 when a resin material such as an epoxy resin or the like is injected and filled.
이러한 구성을 갖는 반도체 패키지는 리드 프레임(12)과 본딩 패드(11a) 사이를 연결하는 와이어가 불필요하게 된다. 더불어, 접착제가 이너 리드(12b) 부분을 둘러싸므로서, 리드 프레임간의 쇼트를 방지한다. 한편, 와이어와 동일한 성분인 범프(13)에 의하여, 리드 프레임(12)과 본딩 패드(11a)를 접속시키므로서, 와이어에 비하여 배선 저항이 감소된다.In the semiconductor package having such a configuration, a wire connecting the lead frame 12 and the bonding pad 11a becomes unnecessary. In addition, the adhesive surrounds the inner lead 12b portion to prevent short between the lead frames. On the other hand, by connecting the lead frame 12 and the bonding pad 11a by the bump 13 which is the same component as a wire, wiring resistance is reduced compared with a wire.
이상에서 자세히 설명한 바와 같이, 본 고안에 의하면, 리드 프레임과 본딩패드 사이를 연결하는 와이어 대신, 리드 프레임에 소정의 홈을 형성하고, 그 홈내에 전도성 범프를 형성하여, 본딩 패드와 리드 프레임을 직접 연결시키므로서, 와이어의 형성이 배제된다.As described in detail above, according to the present invention, instead of a wire connecting the lead frame and the bonding pad, a predetermined groove is formed in the lead frame, and conductive bumps are formed in the groove to directly bond the bonding pad and the lead frame. By connecting, the formation of wires is eliminated.
따라서, 반도체 패키지 사이즈가 감소되고, 와이어간의 전기적 쇼트가 방지되며, 배선저항이 감소되는 효과가 있다.Therefore, the semiconductor package size is reduced, electrical short between wires is prevented, and wiring resistance is reduced.
아울러, 배선 저항이 감소되므로, 노이즈 등의 문제점이 감소된다.In addition, since wiring resistance is reduced, problems such as noise are reduced.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970016160U KR19990002586U (en) | 1997-06-27 | 1997-06-27 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970016160U KR19990002586U (en) | 1997-06-27 | 1997-06-27 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990002586U true KR19990002586U (en) | 1999-01-25 |
Family
ID=69674658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970016160U KR19990002586U (en) | 1997-06-27 | 1997-06-27 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990002586U (en) |
-
1997
- 1997-06-27 KR KR2019970016160U patent/KR19990002586U/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| KR930004246B1 (en) | Resin seal type semiconductor device | |
| US20020158318A1 (en) | Multi-chip module | |
| US20070048903A1 (en) | Multi-chip package type semiconductor device | |
| EP0810655A2 (en) | A package for a semiconductor device | |
| JPH0595015A (en) | Semiconductor device | |
| US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
| KR930002810B1 (en) | Semiconductor device | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| US5223740A (en) | Plastic mold type semiconductor device | |
| KR19990002586U (en) | Semiconductor package | |
| US6310389B1 (en) | Semiconductor package | |
| KR100726762B1 (en) | Semiconductor lead frame and semiconductor package applying the same | |
| KR100214857B1 (en) | Multi-chip package | |
| KR100221918B1 (en) | Chip scale package | |
| KR100201379B1 (en) | Attaching method of semiconductor chip using a solder ball and structure of the same | |
| JPH0582586A (en) | Semiconductor device and manufacture thereof | |
| KR100355639B1 (en) | Resin-sealed type semiconductor element and manufacturing method of semiconductor device using the same | |
| KR200211272Y1 (en) | Chip size package | |
| KR200150930Y1 (en) | Semiconductor wire bonding apparatus | |
| KR200172710Y1 (en) | Chip size package | |
| KR19990003717A (en) | Semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |