KR19990000807A - Self-aligned silicide film formation method using ammonia plasma - Google Patents
Self-aligned silicide film formation method using ammonia plasma Download PDFInfo
- Publication number
- KR19990000807A KR19990000807A KR1019970023909A KR19970023909A KR19990000807A KR 19990000807 A KR19990000807 A KR 19990000807A KR 1019970023909 A KR1019970023909 A KR 1019970023909A KR 19970023909 A KR19970023909 A KR 19970023909A KR 19990000807 A KR19990000807 A KR 19990000807A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- resultant
- region
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 37
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910021529 ammonia Inorganic materials 0.000 title abstract description 8
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 238000009832 plasma treatment Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 45
- 125000006850 spacer group Chemical group 0.000 description 30
- 229910008482 TiSiN Inorganic materials 0.000 description 9
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
암모니아 플라즈마를 사용하는 자기정렬된 금속 실리사이드막 형성방법이 개시되어 있다. 이 방법은 실리콘으로 이루어진 도전막 및 절연막 패턴이 표면에 노출된 반도체기판 전면에 금속막을 형성하고, 금속막 및 도전막을 서로 반응시키어 도전막 상에 선택적으로 금속 실리사이드막을 형성한다. 이어서, 금속 실리사이드막이 형성된 결과물을 특정 화학용액에 담구어 절연막 패턴 표면에 잔존하는 미반응된 금속막을 제거한다. 다음에, 미반응된 금속막이 제거된 결과물에 암모니아 가스를 사용하는 플라즈마 처리공정을 실시하여 절연막 패턴 표면에 잔존하는 금속화합물층을 금속질화막으로 변화시킨다. 그리고, 플라즈마 처리공정이 실시된 결과물을 특정 화학용액에 담구어 금속질화막을 제거한다.A method of forming a self-aligned metal silicide film using ammonia plasma is disclosed. In this method, a metal film is formed over the entire surface of the semiconductor substrate on which the conductive film and the insulating film pattern made of silicon are exposed, and the metal film and the conductive film are reacted with each other to selectively form a metal silicide film on the conductive film. Subsequently, the resultant in which the metal silicide film is formed is immersed in a specific chemical solution to remove the unreacted metal film remaining on the insulating film pattern surface. Next, a plasma treatment process using ammonia gas is performed on the resultant from which the unreacted metal film is removed, thereby changing the metal compound layer remaining on the surface of the insulating film pattern to a metal nitride film. Subsequently, the resultant of the plasma treatment step is immersed in a specific chemical solution to remove the metal nitride film.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 암모니아 플라즈마 공정을 이용하는 자기정렬된 실리사이드막을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a self-aligned silicide film using an ammonia plasma process.
반도체소자의 동작속도는 회로의 설계기술 뿐만 아니라 공정 파라미터, 예컨대 배선의 저항과도 밀접한 관계가 있다. 배선은 금속막으로 형성하는 방법도 있으나, 불순물로 도우핑된 활성영역 또는 불순물로 도우핑된 도전막으로 형성하는 방법도 있다. 이러한 불순물로 도우핑된 활성영역 및 도전막은 주로 모스 트랜지스터의 소오스/드레인 영역 및 게이트 전극으로 사용된다. 이때, 상기 소오스/드레인 영역으로서 실리콘 기판의 소정영역에 불순물을 주입하여 형성된 불순물 영역이 널리 사용되고, 상기 게이트 전극으로서 불순물로 도우핑된 폴리실리콘막이 널리 사용된다. 그러나, 이러한 소오스/드레인 영역 및 게이트 전극은 금속막에 비하여 높은 저항을 가지므로 반도체소자의 동작속도를 개선하는 데 한계가 있다. 따라서, 최근에 모스 트랜지스터의 소오스/드레인 영역 및 게이트 전극 상에 금속막이 선택적으로 반응된 실리사이드막을 형성하는 샐리사이드 공정(salicide process)이 널리 사용되고 있다.The operating speed of the semiconductor device is closely related not only to the design technology of the circuit but also to the process parameters such as the resistance of the wiring. The wiring may be formed of a metal film, but may also be formed of an active region doped with an impurity or a conductive film doped with an impurity. The active region and the conductive film doped with such impurities are mainly used as source / drain regions and gate electrodes of MOS transistors. In this case, an impurity region formed by injecting impurities into a predetermined region of a silicon substrate is widely used as the source / drain region, and a polysilicon film doped with impurities is widely used as the gate electrode. However, since the source / drain regions and the gate electrode have higher resistance than the metal film, there is a limit in improving the operating speed of the semiconductor device. Therefore, in recent years, a salicide process for forming a silicide film in which a metal film is selectively reacted on a source / drain region and a gate electrode of a MOS transistor has been widely used.
도 1 및 도 2는 종래의 샐리사이드 공정을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a conventional salicide process.
도 1을 참조하면, 반도체 기판(1) 상에 게이트 산화막 및 게이트 도전막을 차례로 형성하고, 상기 게이트 도전막을 패터닝하여 상기 게이트 산화막의 소정영역 상에 게이트 전극(5)을 형성한다. 다음에, 상기 게이트 전극(5)의 측벽에 산화물 또는 질화물로 이루어진 스페이서(7)를 통상의 방법으로 형성한다. 이때, 스페이서(7) 옆의 반도체기판(1)을 노출시킴으로써, 게이트 전극(5) 및 스페이서(7) 아래에 게이트 산화막 패턴(3)이 형성된다. 이어서, 상기 노출된 반도체기판(1) 표면에 불순물을 주입하여 소오스/드레인 영역(9)을 형성한다. 계속해서, 상기 소오스/드레인 영역(9) 및 상기 게이트 전극(5) 표면에 잔존하는 자연산화막을 제거하기 위하여 라디오 주파수 스퍼터링 식각 공정을 실시한다. 이때, 소오스/드레인 영역(9)의 실리콘 입자들이 리스퍼터링되어 스페이서(7)의 표면에 실리콘층(10)이 국부적으로 형성된다. 여기서, 상기 라디오 주파수 스퍼터링 식각공정은 생략할 수도 있다.Referring to FIG. 1, a gate oxide film and a gate conductive film are sequentially formed on a semiconductor substrate 1, and the gate conductive film is patterned to form a gate electrode 5 on a predetermined region of the gate oxide film. Next, a spacer 7 made of oxide or nitride is formed on the sidewall of the gate electrode 5 in a conventional manner. At this time, the gate oxide film pattern 3 is formed under the gate electrode 5 and the spacer 7 by exposing the semiconductor substrate 1 next to the spacer 7. Subsequently, an impurity is implanted into the exposed surface of the semiconductor substrate 1 to form a source / drain region 9. Subsequently, a radio frequency sputter etching process is performed to remove the natural oxide film remaining on the surface of the source / drain region 9 and the gate electrode 5. At this time, the silicon particles of the source / drain region 9 are resputtered so that the silicon layer 10 is locally formed on the surface of the spacer 7. Here, the radio frequency sputter etching process may be omitted.
도 2는 제1 실리사이드막(11a) 및 제2 실리사이드막(11b)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 소오스/드레인 영역(9)이 형성된 결과물 전면에 금속막, 예컨대 타이타늄막을 형성한다. 다음에, 상기 금속막이 형성된 결과물을 소정의 열처리 공정으로 어닐링시키어 금속막과 게이트 전극(5) 및 소오스/드레인 영역(9)의 실리콘 원자들을 서로 반응시키어 게이트 전극(5) 및 소오스/드레인 영역(9) 표면에 각각 제1 실리사이드막(11a) 및 제2 실리사이드막(11b)을 선택적으로 형성한다. 이때, 스페이서(7) 표면에는 타이타늄막과 절연물질, 즉 산화물 또는 질화물이 반응하여 생성된 TiSiO막 또는 TiSiN막(11c)이 국부적으로 형성되고, 대부분의 타이타늄막은 반응하지 않은 상태로 존재한다. 그리고, 도 1에서 설명한 라디오 주파수 스퍼터링 식각공정을 실시할 경우에는 스페이서(7) 표면에 실리콘층(10)이 생성되므로 TiSiO막 또는 TiSiN막(11c)은 물론, 타이타늄 실리사이드막이 쉽게 형성된다. 이어서, 상기 열처리 공정이 실시된 결과물을 황산용액에 담구어 상기 반응하지 않은 타이타늄막을 제거한다. 이때, 상기 스페이서(7) 표면에 상기 TiSiO막 또는 TiSiN막(11c)은 물론 타이타늄 실리사이드막이 완전히 제거되지 않고 스페이서(7) 표면에 잔존한다.2 is a cross-sectional view for explaining a step of forming the first silicide film 11a and the second silicide film 11b. Specifically, a metal film, for example, a titanium film, is formed on the entire surface of the resultant source / drain region 9 formed thereon. Next, the resultant metal layer is annealed by a predetermined heat treatment process to react the silicon atoms of the metal layer, the gate electrode 5 and the source / drain region 9 with each other to form the gate electrode 5 and the source / drain region ( 9) The first silicide film 11a and the second silicide film 11b are selectively formed on the surface. At this time, a TiSiO film or a TiSiN film 11c formed by reacting a titanium film with an insulating material, that is, an oxide or nitride, is locally formed on the surface of the spacer 7, and most of the titanium film is in an unreacted state. In the case of performing the radio frequency sputtering etching process described with reference to FIG. 1, since the silicon layer 10 is formed on the surface of the spacer 7, the titanium silicide film as well as the TiSiO film or the TiSiN film 11c are easily formed. Subsequently, the heat treated step is immersed in a sulfuric acid solution to remove the unreacted titanium film. At this time, the TiSiO film or the TiSiN film 11c as well as the titanium silicide film are not completely removed on the spacer 7 but remain on the surface of the spacer 7.
상술한 바와 같이 종래의 자기정렬된 실리사이드막 형성방법에 의하면, 스페이서 표면에 실리사이드막은 물론 TiSiO막 또는 TiSiN막과 같은 금속화합물이 완전히 제거되지 않고 잔존하므로, 모스 트랜지스터의 게이트 전극 및 소오스/드레인 영역이 서로 전기적으로 연결된다. 이에 따라, 모스 트랜지스터의 오동작이 유발된다.As described above, according to the conventional method of forming a self-aligned silicide film, not only the silicide film but also a metal compound such as a TiSiO film or a TiSiN film remains on the spacer surface without being completely removed, so that the gate electrode and the source / drain regions of the MOS transistor are Are electrically connected to each other. This causes a malfunction of the MOS transistor.
본 발명의 목적은 절연막 상에 잔존하는 금속화합물을 완전히 제거할 수 있는 자기정렬된 실리사이드막 형성방법을 제공하는 데 있다.It is an object of the present invention to provide a method for forming a self-aligned silicide film which can completely remove a metal compound remaining on an insulating film.
도 1 및 도 2는 종래의 자기정렬된 실리사이드막 형성방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a conventional self-aligned silicide film forming method.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 자기정렬된 실리사이드막 형성방법을 설명하기 위한 단면도들이다.3 to 5 are cross-sectional views illustrating a method of forming a self-aligned silicide film according to an embodiment of the present invention.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 자기정렬된 실리사이드막 형성방법을 설명하기 위한 단면도들이다.6 to 8 are cross-sectional views illustrating a method of forming a self-aligned silicide film according to another exemplary embodiment of the present invention.
상기 목적을 달성하기 위하여 본 발명은 실리콘으로 이루어진 도전막 및 절연막 패턴이 표면에 노출된 반도체기판 전면에 금속막을 형성하는 단계와, 상기 금속막 및 상기 도전막을 서로 반응시키어 상기 도전막 상에 선택적으로 금속 실리사이드막을 형성하는 단계와, 상기 금속 실리사이드막이 형성된 결과물을 특정 화학용액에 담구어 상기 절연막 패턴 표면에 잔존하는 미반응된 금속막을 제거하는 단계와, 상기 미반응된 금속막이 제거된 결과물에 암모니아 가스를 사용하는 플라즈마 처리공정을 실시하여 상기 절연막 패턴 표면에 잔존하는 금속화합물층을 금속질화막으로 변화시키는 단계와, 상기 플라즈마 처리공정이 실시된 결과물을 상기 특정 화학용액에 담구어 상기 금속질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method of forming a metal film on the entire surface of a semiconductor substrate on which a conductive film made of silicon and an insulating film pattern are exposed, and reacting the metal film and the conductive film with each other to selectively Forming a metal silicide film, immersing the product formed with the metal silicide film in a specific chemical solution to remove the unreacted metal film remaining on the surface of the insulating film pattern, and removing the unreacted metal film from the resulting ammonia gas. Performing a plasma treatment process using the method to convert the metal compound layer remaining on the surface of the insulating film pattern into a metal nitride film; and dipping the resultant product of the plasma treatment process into the specific chemical solution to remove the metal nitride film. Characterized in that it comprises a.
본 발명에 의하면, 암모니아 가스를 사용하는 플라즈마 처리공정을 실시함으로써, 도전막 상에 선택적으로 금속 실리사이드막을 형성할 때 절연막 패턴 표면에 잔존하는 금속화합물을 완전히 제거할 수 있다.According to the present invention, by performing a plasma treatment step using ammonia gas, the metal compound remaining on the surface of the insulating film pattern can be completely removed when the metal silicide film is selectively formed on the conductive film.
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 내지 도 5는 모스 트랜지스터의 제조방법을 예로 하여 본 발명의 일 실시예를 설명하기 위한 단면도들이다.3 to 5 are cross-sectional views illustrating an exemplary embodiment of the present invention by taking a method of manufacturing a MOS transistor as an example.
도 3을 참조하면, 반도체기판(21), 예컨대 제1 도전형, 예컨대 P형의 실리콘 기판 상에 게이트 절연막 및 게이트 도전막을 차례로 형성한다. 여기서, 상기 게이트 절연막 및 게이트 도전막은 각각 열산화막 및 도우핑된 폴리실리콘막으로 형성하는 것이 바람직하다. 이어서, 상기 게이트 도전막을 패터닝하여 상기 게이트 절연막의 소정영역 상에 게이트 전극(25)을 형성한다. 다음에, 상기 게이트 전극(25)이 형성된 결과물 전면에 절연막, 예컨대 실리콘 산화막 또는 실리콘 질화막을 형성한다. 이어서, 상기 절연막을 이방성 식각하여 상기 게이트 전극(25) 측벽에 스페이서(27)를 형성한 다음, 계속해서 게이트 절연막을 식각하여 스페이서(27) 옆의 반도체기판(21)을 노출시킴과 동시에 게이트 전극(25) 및 스페이서(2) 아래에 게이트 절연막 패턴(23)을 형성한다. 다음에, 상기 게이트 전극(25) 및 스페이서(27)를 이온주입 마스크로하여 상기 노출된 반도체기판(21) 표면에 제1 도전형과 반대되는 제2 도전형, 즉 N형의 불순물을 이온주입하여 카운터 도우핑된 불순물 영역, 즉 소오스/드레인 영역(29)을 형성한다. 이어서, 필요에 따라 상기 소오스/드레인 영역(29) 및 게이트 전극(25) 표면에 생성된 자연산화막을 제거하기 위하여 라디오 주파수 스퍼터링 공정을 실시한다. 이때, 상기 스페이서(27) 표면에 소오스/드레인 영역(29)의 표면으로부터 리스퍼터된(resputtered) 실리콘 입자들이 흡착되어 국부적으로 실리콘층(31)이 형성된다.Referring to FIG. 3, a gate insulating film and a gate conductive film are sequentially formed on a semiconductor substrate 21, for example, a first conductive type, for example, a P type silicon substrate. Here, the gate insulating film and the gate conductive film are preferably formed of a thermal oxide film and a doped polysilicon film, respectively. Subsequently, the gate conductive layer is patterned to form a gate electrode 25 on a predetermined region of the gate insulating layer. Next, an insulating film, for example, a silicon oxide film or a silicon nitride film, is formed on the entire surface of the product on which the gate electrode 25 is formed. Subsequently, the insulating layer is anisotropically etched to form spacers 27 on the sidewalls of the gate electrode 25. Then, the gate insulating layer is etched to expose the semiconductor substrate 21 next to the spacer 27 and at the same time, the gate electrode is exposed. A gate insulating film pattern 23 is formed under the 25 and the spacers 2. Next, an ion implantation of a second conductivity type, that is, an N-type impurity opposite to the first conductivity type, is performed on the exposed surface of the semiconductor substrate 21 using the gate electrode 25 and the spacer 27 as an ion implantation mask. To form a counter doped impurity region, that is, a source / drain region 29. Subsequently, a radio frequency sputtering process is performed to remove the native oxide film formed on the surfaces of the source / drain region 29 and the gate electrode 25 as necessary. At this time, the silicon particles 31 which are resputtered from the surface of the source / drain region 29 are adsorbed on the surface of the spacer 27 to locally form the silicon layer 31.
도 4는 제1 실리사이드막(33a) 및 제2 실리사이드막(33b)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 소오스/드레인 영역(29)이 형성된 결과물 전면에 금속막, 예컨대 타이타늄막을 형성하고, 그 결과물을 소정의 온도에서 어닐링시킴으로써 게이트 전극(25) 및 소오스/드레인 영역(29) 상에 각각 상기 금속막과 실리콘 원자들이 서로 반응하여 생성된 제1 및 제2 실리사이드막(33a, 33b)을 형성한다. 이때, 절연막으로 형성된 상기 스페이서(27) 표면에는 미반응된 금속막(unreacted metal layer)이 그대로 잔존한다. 그러나, 스페이서(27) 표면에 상기 금속막 및 절연막 내부의 실리콘 원자들이 서로 반응하여 생성된 금속화합물층, 즉 TiSiO막 또는 TiSiN막 또한 국부적으로 형성된다. 이와 같이 형성된 미반응된 금속막 및 금속화합물층으로 구성된 금속잔여물층(33c)이 도 4의 스페이서(27) 표면에 도시되었다. 여기서, TiSiO막은 스페이서(27)가 산화막으로 형성된 경우에 형성되고, TiSiN막은 스페이서(27)가 실리콘질화막으로 형성된 경우에 형성된다. 또한, 이때 상기 도 3에서 설명한 바와 같이 소오스/드레인 영역(29) 및 게이트 전극(25) 표면의 자연산화막을 제거하기 위하여 라디오 주파수 스퍼터링 공정을 실시한 경우에는 스페이서(27) 표면의 실리콘층(27)과 금속막이 서로 반응하여 스페이서(27) 표면에 금속 실리사이드막이 국부적으로 형성된다. 이와 같이 스페이서(27) 표면에 형성된 금속잔여물층(33c) 내의 금속화합물 또는 금속 실리사이드막은 상기 미반응된 금속막을 제거하기 위한 후속 공정시 용이하게 제거되지 않는다. 이어서, 상기 제1 및 제2 실리사이드막(33a, 33b)이 형성된 결과물을 특정 화학용액, 예컨대 황산용액에 담구어 상기 미반응된 금속막을 제거한다. 그러나 이때, 상술한 바와 같이 스페이서(27) 표면에 국부적으로 형성된 금속화합물층 또는 금속 실리사이드막은 그대로 잔존한다. 이러한 금속화합물층 또는 금속 실리사이드막이 그대로 잔존할 경우에 게이트 전극(25) 및 소오스/드레인 영역(29)이 전기적으로 연결되어 모스 트랜지스터의 오동작을 유발시킨다.4 is a cross-sectional view for explaining a step of forming the first silicide film 33a and the second silicide film 33b. Specifically, a metal film, for example, a titanium film, is formed on the entire surface of the resultant material on which the source / drain regions 29 are formed, and the resultant material is annealed at a predetermined temperature to form the gate electrode 25 and the source / drain region 29. The first and second silicide layers 33a and 33b formed by reacting the metal layer and the silicon atoms with each other are formed in the respective layers. In this case, an unreacted metal layer remains on the surface of the spacer 27 formed of an insulating film. However, a metal compound layer, i.e., a TiSiO film or a TiSiN film, formed by the reaction between the metal film and the silicon atoms inside the insulating film on the surface of the spacer 27 is also locally formed. The metal residue layer 33c composed of the unreacted metal film and the metal compound layer thus formed is shown on the surface of the spacer 27 of FIG. 4. Here, the TiSiO film is formed when the spacer 27 is formed of an oxide film, and the TiSiN film is formed when the spacer 27 is formed of a silicon nitride film. In this case, when the radio frequency sputtering process is performed to remove the natural oxide film on the surface of the source / drain region 29 and the gate electrode 25 as described with reference to FIG. 3, the silicon layer 27 on the surface of the spacer 27 is formed. And the metal film react with each other to form a metal silicide film locally on the surface of the spacer 27. As such, the metal compound or metal silicide film in the metal residue layer 33c formed on the surface of the spacer 27 is not easily removed in a subsequent process for removing the unreacted metal film. Subsequently, the resultant on which the first and second silicide layers 33a and 33b are formed is immersed in a specific chemical solution such as sulfuric acid solution to remove the unreacted metal film. However, at this time, as described above, the metal compound layer or the metal silicide film formed locally on the surface of the spacer 27 remains as it is. When the metal compound layer or the metal silicide layer remains as it is, the gate electrode 25 and the source / drain region 29 are electrically connected to each other, causing malfunction of the MOS transistor.
도 5는 스페이서(27) 표면에 잔존하는 금속화합물층 또는 금속 실리사이드막을 제거하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 미반응된 금속막이 제거된 결과물을 챔버 내의 서셉터 상에 로딩시키고, 상기 챔버 내의 압력을 1기압보다 낮은 압력으로 조절한다. 그리고, 상기 챔버 내에 암모니아 가스 또는 암모니아 가스와 질소가스를 주입시키고 상기 서셉터 및 그 위에 설치된 전극에 라디오 주파수 전력을 공급함으로써, 상기 결과물 상에 암모니아 플라즈마를 형성시킨다. 이와 같이 암모니아 플라즈마가 형성되면, 상기 스페이서(27) 표면에 잔존하는 금속화합물층은 금속질화막 및 실리콘질화막으로 변한다. 이를 좀 더 구체적으로 설명하면, 상기 금속화합물층이 TiSiO막인 경우에는 상기 암모니아 플라즈마와 TiSiO막이 반응하여 TiN막, SiN막 및 H2O 가스로 변한다. 이들 중 H2O 가스는 챔버 외부로 배출되고 TiN막 및 SiN막은 스페이서(27) 표면에 침적된다. 또한, 금속화합물층이 TiSiN막인 경우에는 H2O 가스는 생성되지 않는 반면에, TiN막 및 SiN막이 스페이서(27) 표면에 침적된다. 다음에, 상기 암모니아 플라즈마 처리된 결과물을 상기 특정 화학용액, 즉 황산용액에 담구어 스페이서(27) 표면에 침적된 금속질화막, 즉 TiN막을 제거한다. 이때, 스페이서(27) 표면에 잔존하는 실리콘질화막은 절연막이므로 게이트 전극(25)과 소오스/드레인 영역(29) 사이의 브릿지 역할을 하지 못한다.5 is a cross-sectional view for explaining a step of removing a metal compound layer or a metal silicide film remaining on the surface of the spacer 27. In detail, the result of removing the unreacted metal film is loaded on the susceptor in the chamber, and the pressure in the chamber is adjusted to a pressure lower than 1 atmosphere. Then, ammonia gas or ammonia gas and nitrogen gas are injected into the chamber, and radio frequency power is supplied to the susceptor and the electrode provided thereon, thereby forming an ammonia plasma on the resultant. When the ammonia plasma is formed in this manner, the metal compound layer remaining on the surface of the spacer 27 is changed into a metal nitride film and a silicon nitride film. In more detail, when the metal compound layer is a TiSiO film, the ammonia plasma and the TiSiO film react to change into a TiN film, a SiN film, and a H 2 O gas. Among them, the H 2 O gas is discharged to the outside of the chamber, and the TiN film and the SiN film are deposited on the surface of the spacer 27. In the case where the metal compound layer is a TiSiN film, no H 2 O gas is generated, while the TiN film and SiN film are deposited on the surface of the spacer 27. Next, the ammonia plasma-treated resultant is immersed in the specific chemical solution, that is, sulfuric acid solution, to remove the metal nitride film, that is, the TiN film, deposited on the surface of the spacer 27. At this time, since the silicon nitride film remaining on the surface of the spacer 27 is an insulating film, the silicon nitride film may not serve as a bridge between the gate electrode 25 and the source / drain region 29.
상술한 바와 같이 본 발명의 일 실시예에 의하면, 모스 트랜지스터의 게이트 전극 및 소오스/드레인 영역 상에 금속 실리사이드막을 형성할 때 절연막으로 형성된 스페이서 표면에 생성되는 금속화합물층을 완전히 제거할 수 있다. 따라서, 게이트 전극 및 소오스/드레인 영역이 전기적으로 연결되는 것을 방지할 수 있다. 여기서, 상술한 일 실시예는 모스 트랜지스터의 제조방법에 한정되지 않고 바이폴라 트랜지스터의 제조방법에도 적용될 수 있다.As described above, when the metal silicide film is formed on the gate electrode and the source / drain regions of the MOS transistor, the metal compound layer formed on the spacer surface formed of the insulating film may be completely removed. Thus, the gate electrode and the source / drain regions can be prevented from being electrically connected. Here, the above-described embodiment is not limited to the manufacturing method of the MOS transistor, but may be applied to the manufacturing method of the bipolar transistor.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 자기정렬된 실리사이드막 형성방법을 설명하기 위한 단면도들이다.6 to 8 are cross-sectional views illustrating a method of forming a self-aligned silicide film according to another exemplary embodiment of the present invention.
도 6을 참조하면, 반도체기판(41)의 소정영역에 불순물 영역(43)이 형성된 결과물 전면에 절연막을 형성하고, 이를 패터닝하여 상기 불순물 영역(43)을 노출시키는 절연막 패턴(45)을 형성한다. 여기서, 상기 불순물 영역(43)은 모스 트랜지스터의 소오스/드레인 영역 또는 반도체소자의 배선층일 수 있다. 이어서, 상기 절연막 패턴(45)이 형성된 결과물 전면에 금속막, 예컨대 타이타늄막을 형성한다. 다음에, 상기 금속막이 형성된 결과물을 소정의 온도에서 어닐링시키어 상기 금속막과 불순물 영역(43) 내의 실리콘 원자들이 서로 반응하여 생성된 금속 실리사이드막(47a), 즉 타이타늄 실리사이드막을 불순물 영역(43) 표면에 선택적으로 형성한다. 이때, 상기 금속막은 상기 절연막 패턴과 거의 반응하지 않으므로 절연막 패턴(45) 표면에는 미반응된 금속막이 그대로 잔존함과 아울러, 절연막 패턴(45) 내의 실리콘 원자들과 상기 금속막이 서로 반응하여 생성된 금속결합물층, 예컨대 TiSiO막 또는 TiSiN막이 국부적으로 형성된다. 이와 같이 형성된 미반응된 금속막 및 금속화합물층으로 구성된 금속잔여물층(47b)이 도 6의 절연막 패턴(45) 표면에 도시되었다. 여기서, 상기 TiSiO막은 상기 절연막 패턴이 실리콘산화막으로 형성된 경우에 형성되고, 상기 TiSiN막은 상기 절연막 패턴이 실리콘질화막으로 형성된 경우에 형성된다.Referring to FIG. 6, an insulating film is formed on the entire surface of the resultant product in which the impurity region 43 is formed in a predetermined region of the semiconductor substrate 41, and then patterned to form an insulating layer pattern 45 exposing the impurity region 43. . The impurity region 43 may be a source / drain region of a MOS transistor or a wiring layer of a semiconductor device. Subsequently, a metal film, for example, a titanium film, is formed on the entire surface of the resultant layer on which the insulating film pattern 45 is formed. Next, the resultant metal film is annealed at a predetermined temperature, so that the metal silicide film 47a formed by reacting the silicon atoms in the metal film and the impurity region 43 with each other, that is, the titanium silicide film, is formed on the surface of the impurity region 43. Optionally formed. In this case, since the metal film hardly reacts with the insulating film pattern, an unreacted metal film remains on the surface of the insulating film pattern 45, and the metals generated by the reaction between the silicon atoms and the metal film in the insulating film pattern 45. A bond layer, such as a TiSiO film or a TiSiN film, is locally formed. The metal residue layer 47b composed of the unreacted metal film and the metal compound layer thus formed is shown on the surface of the insulating film pattern 45 of FIG. 6. Here, the TiSiO film is formed when the insulating film pattern is formed of a silicon oxide film, and the TiSiN film is formed when the insulating film pattern is formed of a silicon nitride film.
도 7은 금속잔여물층(47b)을 제거하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 금속 실리사이드막(47a)이 형성된 결과물을 특정 화학용액, 예컨대 황산용액에 담구어 상기 금속잔여물층(47b) 내의 미반응된 금속막을 제거한다. 이때, 절연막 패턴(45) 표면에는 금속잔여물층(47b)을 구성하는 금속화합물층이 그대로 잔존한다. 이어서, 상기 결과물에 본 발명의 일 실시예에서 설명한 방법, 즉 암모니아 가스를 사용하는 플라즈마 처리공정을 적용하고, 그 결과물을 특정 화학용액, 즉 황산용액에 담구어 절연막 패턴 표면의 금속화합물층을 제거한다. 다음에, 상기 결과물 전면에 층간절연막(49), 예컨대 BPSG막과 같은 평탄화 절연막을 형성한다.7 is a cross-sectional view for explaining a step of removing the metal residue layer 47b. Specifically, the unreacted metal film in the metal residue layer 47b is removed by immersing the resultant in which the metal silicide film 47a is formed in a specific chemical solution such as sulfuric acid solution. At this time, the metal compound layer constituting the metal residue layer 47b remains on the surface of the insulating film pattern 45 as it is. Subsequently, the method described in one embodiment of the present invention, that is, a plasma treatment process using ammonia gas, is applied to the resultant, and the resultant is immersed in a specific chemical solution, that is, sulfuric acid solution, to remove the metal compound layer on the surface of the insulating film pattern. . Next, a planarization insulating film such as an interlayer insulating film 49, for example, a BPSG film, is formed on the entire surface of the resultant product.
도 8은 금속 배선(51)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 층간절연막(49)을 패터닝하여 상기 금속 실리사이드막(47a)을 노출시키는 콘택홀을 구비하는 층간절연막 패턴(49a)을 형성한다. 이어서, 상기 결과물 전면에 배선용 금속막을 형성하고, 이를 패터닝하여 상기 노출된 금속 실리사이드막(47a)과 접촉하는 금속 배선(52)을 형성한다.8 is a cross-sectional view for explaining a step of forming the metal wiring 51. In detail, the interlayer insulating layer 49 is patterned to form an interlayer insulating layer pattern 49a having contact holes exposing the metal silicide layer 47a. Subsequently, a wiring metal film is formed on the entire surface of the resultant product, and then patterned to form a metal wiring 52 in contact with the exposed metal silicide layer 47a.
상술한 바와 같이 본 발명의 다른 실시예에 의하면, 서로 이웃한 금속 배선 사이에 브릿지 역할을 하는 금속화합물층을 제거할 수 있다.As described above, according to another exemplary embodiment of the present invention, the metal compound layer serving as a bridge between adjacent metal wires can be removed.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.
상술한 바와 같이 본 발명에 의하면, 절연막 패턴 표면에 형성된 금속화합물층을 암모니아 플라즈마 처리공정을 이용하여 제거할 수 있다. 이에 따라, 자기정렬된 금속 실리사이드막 형성공정의 신뢰성을 개선시킬 수 있다.As described above, according to the present invention, the metal compound layer formed on the insulating film pattern surface can be removed using an ammonia plasma treatment step. Accordingly, the reliability of the self-aligned metal silicide film forming process can be improved.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970023909A KR100455367B1 (en) | 1997-06-10 | 1997-06-10 | Formation method of self-aligned silicide layer using ammonia plasma |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970023909A KR100455367B1 (en) | 1997-06-10 | 1997-06-10 | Formation method of self-aligned silicide layer using ammonia plasma |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990000807A true KR19990000807A (en) | 1999-01-15 |
| KR100455367B1 KR100455367B1 (en) | 2005-01-17 |
Family
ID=37372321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970023909A KR100455367B1 (en) | 1997-06-10 | 1997-06-10 | Formation method of self-aligned silicide layer using ammonia plasma |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100455367B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588686B1 (en) * | 2001-08-10 | 2006-06-13 | 동부일렉트로닉스 주식회사 | Method for manufacturing a silicide layer of semiconductor device |
| CN112151669A (en) * | 2019-06-27 | 2020-12-29 | 联华电子股份有限公司 | Method for manufacturing memory element |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697111A (en) * | 1992-09-11 | 1994-04-08 | Sony Corp | Formation of barrier metal |
| KR0124489B1 (en) * | 1993-11-23 | 1997-12-10 | 김주용 | Forming method of titanium nitride film for semiconductor device |
| KR970077067A (en) * | 1996-05-31 | 1997-12-12 | 박원훈 | Method for manufacturing silicon field emission device |
| KR19980057041A (en) * | 1996-12-30 | 1998-09-25 | 김영환 | Semiconductor device manufacturing method |
-
1997
- 1997-06-10 KR KR1019970023909A patent/KR100455367B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588686B1 (en) * | 2001-08-10 | 2006-06-13 | 동부일렉트로닉스 주식회사 | Method for manufacturing a silicide layer of semiconductor device |
| CN112151669A (en) * | 2019-06-27 | 2020-12-29 | 联华电子股份有限公司 | Method for manufacturing memory element |
| CN112151669B (en) * | 2019-06-27 | 2024-04-09 | 联华电子股份有限公司 | Method for manufacturing memory element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100455367B1 (en) | 2005-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042033B2 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| JP2874626B2 (en) | Method for manufacturing semiconductor device | |
| US6521529B1 (en) | HDP treatment for reduced nickel silicide bridging | |
| US8294220B2 (en) | Method for forming silicide contacts | |
| US7427561B2 (en) | Method for manufacturing semiconductor device | |
| US6559043B1 (en) | Method for electrical interconnection employing salicide bridge | |
| KR100455367B1 (en) | Formation method of self-aligned silicide layer using ammonia plasma | |
| US6372644B1 (en) | Hydrogen passivated silicon nitride spacers for reduced nickel silicide bridging | |
| KR0124489B1 (en) | Forming method of titanium nitride film for semiconductor device | |
| US6440826B1 (en) | NiSi contacting extensions of active regions | |
| US6815768B1 (en) | Semiconductor integrated circuit device incorporating memory cell transistor and logic transistor, and method of manufacturing the same | |
| KR100365409B1 (en) | Method for forming a gate electrode in semiconductor device | |
| KR0172263B1 (en) | Method of manufacturing semiconductor device | |
| KR20030013882A (en) | Method for manufacturing a silicide layer of semiconductor device | |
| KR940004419B1 (en) | Mos type semiconductor device and making method thereof | |
| JP2007134705A (en) | Semiconductor device, and method for manufacturing same | |
| KR100190061B1 (en) | Method for forming a silicide | |
| JP2636787B2 (en) | Method for manufacturing semiconductor device | |
| KR20000050300A (en) | Method for manufacturing ohmic contact of semiconductor device | |
| KR0171315B1 (en) | Silicide forming method of semiconductor device | |
| KR19980053440A (en) | Transistor manufacturing method | |
| KR100260521B1 (en) | Method of manufacturing a semiconductor device | |
| KR19980033877A (en) | Silicide forming method and manufacturing method of semiconductor device using same | |
| KR100469915B1 (en) | Dual Gate Electrode Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |