KR19980083261A - 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조 - Google Patents

Abstract

본 발명은 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조에 관한 것으로, 중앙부에 사각 판 모양으로 형성된 반도체 칩 탑재판과, 상기 반도체 칩 탑재판의 사각 모서리에 외측으로 연장되어 형성된 타이바와, 상기 반도체 칩 탑재판의 바깥 둘레에 소정 거리 떨어져서 방사상으로 형성된 다수의 리드로 이루어진 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조에 있어서, 상기 반도체 칩 탑재판의 바깥 둘레에 형성된 다수의 리드중 적어도 한 개 이상의 리드에는 위치 인식부가 형성된 것을 특징으로 하여 와이어 본딩시 요구되는 리드의 정확한 위치 인식을 가능케 함으로서 결과적으로 와이어 본딩의 불량률을 최소화 할 수 있는 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조.

Description

와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조

본 발명은 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조에 관한 것으로, 보다 상세하게 설명하면 리드 프레임에 위치 인식부를 별도로 구비하여 와이어 본딩시 요구되는 리드의 정확한 위치 인식을 가능케 함으로서 결과적으로 와이어 본딩의 불량률을 최소화 할 수 있는 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조에 관한 것이다.

일반적으로 종래의 리드 프레임(Lead Frame)은 도 1에 도시된 바와 같이 반도체 칩(도시되지 않음)이 접착되는 사각 판 모양의 반도체 칩 탑재판(1')과, 상기 반도체 칩 탑재판(1')을 지지 및 고정시켜 주도록 반도체 칩 탑재판(1')의 사각 모서리에 형성된 타이바(2'; Tie Bar)와, 상기 반도체 칩 탑재판(1')의 바깥 주변에 방사상으로 형성된 다수의 리드(4; Lead)를 포함하여 이루어져 있다. 여기서 상기 각각의 타이바(2')에는 하부로 절곡된 다운셋(3'; Down Set)이 형성되어 있음으로서 반도체 칩 탑재판(1')이 주변에 형성된 리드(4')보다 약간 하부에 위치하도록 되어 있다. 이러한 리드 프레임은 반도체 패키지를 형성하는 한 구성 요소로서 이용되며 이를 이용한 반도체 패키지를 도 2에 도시하였다. 도시된 바와 같이 상기 리드 프레임을 이용한 반도체 패키지의 구성은 반도체 칩(10')이 리드 프레임의 반도체 칩 탑재판(1') 상에 접착제(15')로 접착되어 있고, 상기 반도체 칩(10')은 그 주변에 위치한 리드(4')에 전도성 와이어(11')로 본딩되어 소정의 전기적 기능을 외부로 인출할 수 있도록 되어 있다. 도면중 13'은 반도체 칩(10') 등을 외부의 환경으로부터 보호하기 위해 봉지된 봉지재를 나타낸 것이다.

한편 이러한 반도체 패키지의 제조 공정을 간단히 살펴보면 웨이퍼(Wafer)에서 양호한 반도체 칩을 선별하여 절단하는 절단 공정과, 상기 반도체 칩을 리드 프레임의 반도체 칩 탑재판 상에 접착제로 접착시키는 다이 본딩(Die Bonding) 공정과, 상기 접착된 반도체 칩과 리드 프레임의 리드를 전도성 와이어로 본딩하는 와이어 본딩(Wire Bonding) 공정과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지재(Encapsulating Materials)로 봉지하는 봉지 공정과, 상기 봉지된 반도체 패키지에서 외부로 돌출된 리드를 소정의 모양으로 컷팅(Cutting)하고 구부리는 트림(Trim) 및 포밍(Forming) 공정 등을 포함하여 반도체 패키지가 완성된다.

여기서 상기 와이어 본딩 공정을 좀더 자세히 설명하면 웨이퍼에서 분리된 개개의 반도체 칩이 전기적 신호를 통해 고유의 기능을 발휘할 수 있도록 와이어 본딩 장치를 이용하여 반도체 칩과 그 반도체 칩을 지지하고 있는 반도체 칩 탑재판 주변에 형성된 리드를 미세한 전도성 와이어를 이용해 전기적 연결을 하는 공정이다.

한편 상기 와이어 본딩 장치에는 상기 리드 프레임의 정확한 리드 위치를 감지하기 위해 리드 인식 장치(VLL; Video Lead Locator)가 함께 결합되어 있는데 이것의 역할은 반도체 칩과 리드를 전도성 와이어로 본딩하기 전에 반도체 칩 탑재판의 정확한 위치를 감지하여 이를 기준점으로서 메모리하여 줌으로서 반도체 칩과 리드 사이를 정확하게 와이어 본딩하기 위함이다.

이러한 리드 인식 장치를 이용해 상기 리드 프레임의 위치를 인식하는 방법을 도 1에 도시된 리드 프레임으로서 설명하면 반도체 칩 탑재판(1')과 그 사각모서리에 연결된 타이바(2')의 연결 부분 두곳을 기준 위치(a)로 설정하여 메모리에 기억시키는 방법을 사용하였다.

그러나 리드 프레임의 반도체 칩 탑재판은 다음과 같은 몇 가지 원인에 의해 틸트(Tilt)되거나 휨 현상이 발생한다. 즉, 리드 프레임의 한 구성 요소인 타이바에는 다운셋이 압형(押型)되어 형성되는데 이때 반도체 칩 탑재판의 위치가 휘어지는 현상이 다발적으로 발생하고 또한 상기 반도체 칩 탑재판이 다수의 리드들보다 하부에 위치하게 됨으로서 리드 프레임의 이동중 다른 자재들과 부딪침으로서 틸트 되거나 휨이 발생할 수 있다.

이와 같이 반도체 칩 탑재판의 틸트나 휨이 발생하게 되면 반도체 칩 탑재판의 사각 모서리의 타이바 연결부분 위치가 일정한 기준 위치(a)에서 벗어나게 되고 이는 곳 리드 인식 장치가 반도체 칩 탑재판의 기준 위치를 정확하게 메모리 하지 못하게 됨으로서 도 3에 도시된 바와 같이 반도체 칩(10')과 리드(4') 간을 정확하게 와이어(11')로 본딩하지 못하게 됨으로서 결국 완성된 반도체 패키지가 제 기능을 수행하지 못하게 되어 제품의 신뢰성 및 생산성을 저하시키는 문제점이 있었다. 또한 종래의 리드 프레임에서 리드들이 반도체 칩 탑재판을 중심으로 서로 대칭되어 동일하게 형성되어 있기 때문에 그 리드 프레임이 장비에 거꾸로 투입되어도 이를 인식하지 못하고 계속 작업을 진행하게 됨으로서 완성된 반도체 패키지의 수율을 크게 떨어뜨리는 문제점이 있었다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 리드 프레임에 위치 인식부를 별도로 구비하여 와이어 본딩시 요구되는 리드의 정확한 위치 인식을 가능케 함으로서 결과적으로 와이어 본딩의 불량률을 최소화 할 수 있는 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 제공하는데 있다.

도 1은 일반적인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 2는 리드 프레임을 이용한 반도체 패키지의 구조를 도시한 단면도이다.

도 3은 반도체 칩 탑재판의 휨 현상으로 유발된 와이어 본딩의 불량 상태를 도시한 평면도이다.

도 4는 본 발명의 제1실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 5는 본 발명의 제2실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 6은 본 발명의 제3실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 7은 본 발명의 제4실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 8은 본 발명의 제5실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

도 9는 본 발명의 제6실시예인 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 평면도이다.

*도면의 주요 부분에 대한 부호의 설명*

10:반도체 칩 탑재판11:타이바

12:다운셋13:리드

a:위치 인식부

상기한 목적을 달성하기 위해 본 발명의 와이어 본딩을 위한 리드 프레임의 인식 방법은, 반도체 칩 탑재판의 바깥 둘레에 형성된 다수의 리드중 적어도 한 개 이상의 리드에 형성된 위치 인식부를 감지하는 단계와, 상기 감지된 리드의 위치를 기준 위치로 메모리에 기억시키는 단계와, 상기 기준 위치를 참조값으로 하여 나머지의 리드 위치와 반도체 칩의 입/출력 패드 위치를 계산하는 단계를 포함하여 이루어진 것을 특징으로 한다.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 리드 프레임의 구조는, 중앙부에 사각 판 모양으로 형성된 반도체 칩 탑재판과, 상기 반도체 칩 탑재판의 사각 모서리에 외측으로 연장되어 형성된 타이바와, 상기 반도체 칩 탑재판의 바깥 둘레에 소정 거리 떨어져서 방사상으로 형성된 다수의 리드로 이루어진 리드 프레임 구조에 있어서, 상기 반도체 칩 탑재판의 바깥 둘레에 형성된 다수의 리드중 적어도 한 개 이상의 리드에 위치 인식부를 더 형성한 것을 특징으로 한다.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명에 의한 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도 4 내지 도 9는 본 발명의 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 도시한 제1실시예 내지 제6실시예이다.

먼저 본 발명의 와이어 본딩을 위한 리드 프레임의 인식 방법은 도시된 바와 같이 반도체 칩 탑재판(10)을 중심으로 하여 형성되어 있는 다수의 리드(13)중 소정 리드(13)에 형성된 위치 인식부(a)를 리드 인식 장치가 감지하게 된다.

그런 후 리드 인식 장치는 상기 감지된 위치를 참조 위치로 설정하여 메모리에 기억시킨다.

그런 후 다시 상기 리드 인식 장치는 미리 기억된 소정의 프로그램에 상기 기준 위치를 참조값으로 대입하여 나머지의 리드 위치 및 반도체 칩의 입/출력 패드 위치를 계산하며, 이 계산된 결과를 토대로 상기 리드 프레임의 각 리드와 반도체 칩의 입/출력 패드를 와이어로 본딩하게 되는 것이다.

즉, 종래에는 반도체 칩 탑재판(10)과 타이바(11)가 만다는 지점을 기준 위치로 메모리에 기억시킴으로서 반도체 칩 탑재판(10)의 위치가 약간만 변화하여도 나머지의 리드(13) 위치 및 입/출력 패드의 위치 계산이 잘못되어 와이어 본딩에 불량이 발생하였지만 본 발명은 상기의 반도체 칩 탑재판(10)의 변위에 영향받지 않는 곳에 위치 인식부(a)를 형성함으로서 항상 정확한 리드와 입/출력 패드의 위치 계산이 가능하고 또한 이로서 정확한 와이어 본딩 조건을 제공하는 것이다.

한편, 도 4를 참조하여 본 발명의 제1실시예인 리드 프레임 구조를 설명하면, 중앙부에는 사각 판 모양으로 반도체 칩 탑재판(10)이 형성되어 있고, 상기 반도체 칩 탑재판(10)의 사각 모서리에는 외측으로 연장되어 타이바(11)가 형성되어 있다. 또한 상기 반도체 칩 탑재판(10)의 바깥 둘레에는 소정 거리 떨어져서 방사상으로 다수의 리드(13)가 형성되어 있다. 여기서 상기 타이바(11)에는 하부로 절곡되어 다운셋(12)이 형성되어 있음으로서 반도체 칩 탑재판(10)이 그 주변에 위치한 다수의 리드(13)들보다 더 하부에 위치되어 있으며, 이는 차후에 반도체 칩이 접착된 후 용이한 와이어 본딩 및 용이한 봉지를 위함이다.

한편 상기 리드 프레임에는 리드 인식 장치로서 리드(13)의 기준 위치를 메모리하기 위한 위치 인식부(a)가 더 형성되어 있으며 이는 다수의 리드(13) 중 소정 리드(13)에 확장부를 더 형성하여 이룩하였다. 또한 반도체 칩 탑재판(10)을 중심으로 상기 확장부와 대칭되는 곳의 리드 길이를 다른 여타의 리드(13)들보다 더 짧게 형성함으로서 위치 인식부(a)를 형성할 수 있는 것이다.

여기서 상기 확장부가 형성된 리드(13)의 길이는 여타의 다른 리드(13) 길이와 동일하다. 이와 같은 위치 인식부(a)를 도 5의 제2실시예로서 설명하면, 제1실시예에서와 같이 소정 리드(13)에 확장부가 형성되어 있지만 이는 여타의 다른 리드(13)들의 길이보다 더 연장되어 돌출되어 형성되어 있고 반도체 칩 탑재판(10)을 중심으로 상기 리드(13)와 대칭되는 리드(13)는 그 길이가 다른 리드(13)들보다 더 짧게 이루어져 있다. 여기서 상기 확장부는 제1,2실시예에만 한정되지 않고 다양하게 변형된 모양으로 실시함이 가능하며 또한 반도체 칩 탑재판을 중심으로 서로 대칭된 모양으로 형성하거나 또는 비대칭된 모양으로 형성하는 것이 가능하다.

도 6을 참조하여 본 발명의 제3실시예를 설명하면, 상기 위치 인식부(a)는 소정 리드(13)의 끝부분에 다른 리드(13)를 향하여 절곡부를 형성함으로서 실시하였고, 또한 반도체 칩 탑재판(10)을 중심으로 상기 리드(13)와 대칭되는 리드(13)의 끝부분은 상기 리드(13)의 절곡된 방향과 반대 방향으로 절곡하여 형성하였다. 여기서도 상기 절곡부는 상기의 제3실시예만 한정되지 않고 다양한 모양으로 절곡하여 형성시킬 수 있으며, 반도체 칩 탑재판을 중심으로 서로 대칭된 모양으로 형성하거나 또는 비대칭된 모양으로 형성하는 것은 얼마든지 가능할 것이다.

도 7을 참조하여 본 발명의 제4실시예를 설명하면 상기 위치 인식부(a)는 소정 리드(13)의 두께를 다른 리드(13)들보다 더 두껍게 형성하였고, 반도체 칩 탑재판(10)을 중심으로 상기 리드(13)와 대칭되는 리드(13)의 끝부분에는 확장부를 더 형성하였다. 여기서 상기 리드는 여타의 다른 리드들보다 더 얇게 형성할 수도 있고 또한 상기와 같이 반도체 칩 탑재판을 중심으로 서로 다른 모양의 리드를 형성함으로서 위치 인식부로 사용할 수 있는 것이다.

도 8을 참조하여 본 발명의 제5실시예를 설명하면 상기 위치 인식부(a)는 소정 리드(13) 길이를 다른 리드(13)들의 길이보다 더 길게 형성하였고, 반도체 칩 탑재판(10)을 중심으로 상기 리드(13)와 대칭되는 리드(13)는 그 길이를 다른 리드(13)들의 길이보다 더 짧게 형성하였다. 여기서 상기 리드 길이는 당업자에 의해 임의로 정해질 수 있으며 또한 서로 다른 리드의 길이 이외에도 소정의 확장부 또는 절곡부를 더 형성시켜 위치 인식부(a)로 사용할 수 있는 것이다.

도 9를 참조하여 본 발명의 제6실시예를 설명하면 상기 위치 인식부(a)는 반도체 칩 탑재판(10)의 한변 중앙부에 인접한 다수의 리드(13), 바람직하기로는 약 3개의 리드(13)를 다른 리드(13)들보다 더 짧게 형성하였고, 상기 반도체 칩 탑재판(10)의 한변과 대칭되는 다른 변의 중앙부에 인접한 다수의 리드(13; 약 3개)도 다른 리드(13)들보다 더 짧게 형성하였다. 여기서 상기 리드는 갯수는 당업자에 의하여 얼마든지 변화가 가능하며 제한적이지 않다.

이와 같이, 리드 프레임의 한 구성 요소인 리드에 어떠한 형상으로도 가능한 위치 인식부(a)를 더 형성함으로서 여러 반도체 패키지 제조 공정중 발생할 수 있는 반도체 칩 탑재판(10)의 틸트나 변형에 전혀 영향받지 않고 리드 위치 및 입/출력 패드의 정확한 위치를 계산할 수 있도록 함으로서 결국 정확한 와이어 본딩을 가능하게 하는 것이다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않고 본 발명의 범주와 사상을 크게 벗어나지 않는 범위 내에서 당업자에 의해 여러 가지 변형된 실시예가 가능하다.

따라서 본 발명에 의한 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조는 리드 프레임의 구성 요소중 하나인 리드에 별도의 위치 인식부를 더 구비하여 와이어 본딩시 요구되는 리드의 정확한 위치 인식을 가능케 함으로서 결과적으로 와이어 본딩의 불량률을 최소화 할 수 있는 와이어 본딩을 위한 리드 프레임 인식 방법 및 리드 프레임 구조를 제공하는 것이다.

Claims (8)

1. 와이어 본딩을 위한 리드 프레임 인식 방법에 있어서, 반도체 칩 탑재판의 바깥 둘레에 형성된 다수의 리드중 적어도 한 개 이상의 리드에 형성된 위치 인식부를 감지하는 단계와, 상기 감지된 리드의 위치를 기준 위치로 메모리에 기억시키는 단계와, 상기 기준 위치를 참조값으로 하여 나머지의 리드 위치와 반도체 칩의 입/출력 패드 위치를 계산하는 단계를 포함하여 이루어진 것을 특징으로 하는 와이어 본딩을 위한 리드 프레임 인식 방법.
2. 중앙부에 사각 판 모양으로 형성된 반도체 칩 탑재판과; 상기 반도체 칩 탑재판의 사각 모서리에 외측으로 연장되어 형성된 타이바와; 상기 반도체 칩 탑재판의 바깥둘레에 소정 거리 떨어져서 방사상으로 형성된 다수의 리드로 이루어진 리드 프레임 구조에 있어서, 상기 반도체 칩 탑재판의 바깥 둘레에 형성된 다수의 리드중 적어도 한 개 이상의 리드에는 위치 인식부가 더 형성된 것을 특징으로 하는 리드 프레임 구조.
3. 청구항 2에 있어서, 상기 위치 인식부는 소정 리드의 길이를 다른 리드들보다 더 짧게 형성하여 이루어진 것을 특징으로 하는 리드 프레임 구조.
4. 청구항 2에 있어서, 상기 위치 인식부는 소정 리드의 길이를 다른 리드들보다 더 길게 형성하여 이루어진 것을 특징으로 하는 리드 프레임 구조.
5. 청구항 2에 있어서, 상기 위치 인식부는 소정 리드의 끝부분에 확장부를 형성하여 이루어진 것을 특징으로 하는 리드 프레임 구조.
6. 청구항 2에 있어서, 상기 위치 인식부는 소정 리드의 끝부분에 절곡부를 형성하여 이루어진 것을 특징으로 하는 리드 프레임 구조.
7. 청구항 2 내지 청구항 5에 있어서, 상기 위치 인식부는 반도체 칩 탑재판을 중심으로 서로 대칭되도록 한 것을 특징으로 하는 리드 프레임 구조.
8. 청구항 2 내지 청구항 5에 있어서, 상기 위치 인식부는 반도체 칩 탑재판을 중심으로 서로 비대칭 되도록 한 것을 특징으로 하는 리드 프레임 구조.