KR19980076029A

KR19980076029A - Back Bias Voltage (VBB) Level Detector

Info

Publication number: KR19980076029A
Application number: KR1019970012518A
Authority: KR
Inventors: 송원섭
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1997-04-04
Filing date: 1997-04-04
Publication date: 1998-11-16

Abstract

본 발명은 백 바이어스 전압(VBB)의 안정화 시간을 길게하여 전력 소모가 적으면서도 백 바이어스 전압 전압 절대값의 상승을 억제하기 위한 백 바이어스 전압 레벨 감지기에 관한 것이다.The present invention relates to a back bias voltage level detector for prolonging the stabilization time of the back bias voltage VBB to suppress an increase in the absolute value of the back bias voltage while reducing power consumption.

본 발명의 백 바이어스 전압 레벨 감지기는 풀업 트랜지스터와 풀다운 트랜지스터를 접속하여 형성되는 백 바이어스 전압 레벨 검출 부, 기준 전압 발생기, 제 1 정전류 소자와 바이어스 저항을 가지며 상기 바이어스 저항 일단에 백바이어스 전압이 인가되어 상기 백 바이어스 전압 레벨 검출 부를 바이어싱하는 바이어스 부와 제 2 정전류 소자와 스위칭 소자를 구비하고 상기 백바이어스 전압 레벨 검출 부의 출력을 입력 받아 오실레이터 구동 신호를 출력하는 구동 부를 포함하여 구성됨을 특징으로 한다.The back bias voltage level detector of the present invention has a back bias voltage level detector formed by connecting a pull-up transistor and a pull-down transistor, a reference voltage generator, a first constant current device and a bias resistor, and a back bias voltage is applied to one end of the bias resistor. And a driving unit including a biasing unit for biasing the back bias voltage level detecting unit, a second constant current element, and a switching element, and receiving an output of the back bias voltage level detecting unit and outputting an oscillator driving signal.

Description

Back Bias Voltage (VBB) Level Detector

본 발명은 백 바이어스(VBB) 레벨(Level) 감지기에 관한 것으로, 특히 전력 소모가 적은 백 바이어스 전압 레벨 감지기에 관한 것이다.The present invention relates to a back bias (VBB) level detector, and more particularly to a back bias voltage level detector with low power consumption.

일반적인 백 바이어스 전압 발생기는 도 1에서와 같이, 백 바이어스 전압(VBB)이 원하는 레벨이 될 때까지 오실레이터(Oscillator)를 구동하는 오에스씨이엔(OSCEN:Oscillator Enable) 신호를 발생하는 백 바이어스 전압레벨 감지기(1), 상기 OSCEN 신호를 입력 받아 일정한 주기의 펄스를 발생하는 오실레이터 부(2), 그리고 상기 오실레이터 펄스에 위해 부(-) 전하를 기판에 공급하는 백 바이어스 전압 펌프(Pump) 부(3)로 구성된다.A typical back bias voltage generator is a back bias voltage level detector that generates an oscillator enable (OSCEN) signal that drives an oscillator until the back bias voltage VBB reaches a desired level, as shown in FIG. (1), an oscillator section (2) receiving the OSCEN signal to generate a pulse of a constant cycle, and a back bias voltage pump section (3) for supplying negative charge to the substrate for the oscillator pulses (3) It consists of.

상기 일반적인 백 바이어스 전압 발생기의 구성 성분 중 종래 일예의 백 바이어스 전압레벨 감지기는 도 2에서와 같이, 엔모스(NMOS) 트랜지스터(11), 상기 엔모스(NMOS) 트랜지스터(11)의 게이트와 소오스간 전압을 바이어싱(Biasing)하는 바이어스 부(12), 컬렉터 바이어스 전원(V_CC) 단자(13), 풀업(Pull Up) 저항(14), 상기 풀업 저항(14)과 제 11 노드(15)의 레벨에 따라 하이(High) 또는 로우(Low) 상태의 OSCEN 신호를 출력하는 인버터(Invertor) 부(16)로 구성된다. 여기서 바이어스 부(12)는 직렬로 연결된 제 1 저항(17)과 제 2 저항(18) 즉 바이어스 저항이 소오스 바이어스 전원(V_SS) 단자(19)와 백 바이어스 전압 단자(20)에 연결된다. 그리고 상기 풀업 저항(14)이 상기 NMOS(11)의 드레인과 V_CC단자(13)에 연결되어 있으며, 상기 NMOS(11)의 소오스는 상기 백 바이어스 전압 단자(20)에 연결되어 있고, 상기 인버터 부(12)는 두 개의 인버터로 구성된다.Among the components of the general back bias voltage generator, a back bias voltage level detector according to the related art is provided between an NMOS transistor 11 and a gate of the NMOS transistor 11 as shown in FIG. 2. The bias unit 12 for biasing the voltage, the collector bias power supply (V _CC ) terminal 13, the pull up resistor 14, and the pull up resistor 14 and the eleventh node 15 The inverter unit 16 outputs an OSCEN signal in a high or low state depending on the level. Here, the bias unit 12 has a first resistor 17 and a second resistor 18 connected in series, that is, a bias resistor, connected to the source bias power supply V _SS terminal 19 and the back bias voltage terminal 20. The pull-up resistor 14 is connected to the drain of the NMOS 11 and the V _CC terminal 13, and the source of the NMOS 11 is connected to the back bias voltage terminal 20. The unit 12 is composed of two inverters.

상기와 같은 종래 일예의 백 바이어스 전압레벨 감지기의 동작 설명은 다음과 같다.Operation of the conventional back bias voltage level detector as described above is as follows.

상기 제 1 저항(17)과 제 2 저항(18)의 전압 배분에 의해 상기 NMOS(11)의 게이트에 바이어스를 인가 하는데 백 바이어스 전압 레벨의 변화에 따라 상기 NMOS(11)의 게이트와 소오스간 전압이 변화 되고 상기 풀업 저항(14)에 흐르는 전류는 상기 제 11 노드(15)와 V_CC단자(13)간의 전압차에 따라 {i = (V_CC- V₁₁) / 풀업 저항}으로 나타난다. 여기서 상기 V₁₁은 상기 제 11 노드(15)의 전압이다.The bias is applied to the gate of the NMOS 11 by the voltage distribution of the first resistor 17 and the second resistor 18. The voltage between the gate and the source of the NMOS 11 is changed according to the change of the back bias voltage level. This change and the current flowing through the pull-up resistor 14 is represented by {i = (V _CC -V ₁₁ ) / pull-up resistor} according to the voltage difference between the eleventh node 15 and the V _CC terminal 13. Where V ₁₁ is the voltage of the eleventh node 15.

상기 백 바이어스 전압의 절대값이 커지게 되면 상기 NMOS(11)의 게이트와 소오스간 전압이 커지게 되어 NMOS(11)의 전류 구동 능력이 커지게 되므로 전류를 더 많이 흘리게 되고 상기 풀업 저항(14)에 의한 전압 강하가 증가되어 상기 제 11 노드(15)를 로우(Low) 상태로 만들고 이것에 의해 상기 OSCEN 신호를 로우 상태로 만들어 백 바이어스 전압 발생기의 오실레이터(2)의 동작을 중지 시킨다.When the absolute value of the back bias voltage is increased, the voltage between the gate and the source of the NMOS 11 is increased to increase the current driving capability of the NMOS 11, so that more current flows and the pull-up resistor 14 is increased. An increase in the voltage drop causes the eleventh node 15 to be in a low state, thereby causing the OSCEN signal to be in a low state, thereby stopping the operation of the oscillator 2 of the back bias voltage generator.

이와 반면에, 백 바이어스 전압의 절대값이 낮게되면 상기 NMOS(11)의 게이트와 소오스간 전압이 감소하고 NMOS(11)의 전류 구동 능력이 낮아지면서 상기 풀업 저항(14)에 의한 전압 강하가 작아지게 되어 상기 제 11 노드(15)가 하이(High) 상태가 되고 이로 인해 상기 OSCEN 신호가 하이 상태로 되어 상기 백 바이어스 전압 발생기의 오실레이터(2)를 동작 시킨다.On the other hand, when the absolute value of the back bias voltage is low, the voltage between the gate and the source of the NMOS 11 decreases and the current driving capability of the NMOS 11 decreases, so that the voltage drop by the pull-up resistor 14 is small. As a result, the eleventh node 15 is in a high state, which causes the OSCEN signal to be in a high state to operate the oscillator 2 of the back bias voltage generator.

그리고 상기 오실레이터(2)가 작동하면 펌프 부(3)의 동작에 의하여 기판에 부 전하를 공급하므로써 백 바이어스 전압전압을 일정한 값으로 유지하도록 한다.When the oscillator 2 is operated, the back bias voltage voltage is maintained at a constant value by supplying negative charge to the substrate by the operation of the pump unit 3.

한편, 종래 다른예의 백 바이어스 전압레벨 감지기는 도 3에서와 같이, 풀업 저항(14)대신에 게이트가 V_SS단자(19)와 연결된 피모스(PMOS) 풀업 트랜지스터(21)가 사용된다. 즉 NMOS 트랜지스터(11), 상기 NMOS 트랜지스터(11)의 게이트와 소오스간 전압을 바이어싱하는 바이어스 부(12), V_CC단자(13), PMOS 풀업 트랜지스터(21), 상기 PMOS 풀업 트랜지스터(21)와 제 11 노드(15)의 레벨에 따라 하이 또는 로우 상태의 OSCEN 신호를 출력하는 인버터 부(16)로 구성된다. 여기서 바이어스 부(12)는 직렬로 연결되 제 1 저항(17)과 제 2 저항(18) 즉 바이어스 저항이 소오스 바이어스 전원(V_SS) 단자(19)와 백 바이어스 전압 단자(20)에 연결된다. 그리고 상기 PMOS 풀업 트랜지스터(21)의 드레인은 상기 NMOS(11)의 드레인에, PMOS 풀업 트랜지스터(21)의 소오스는 V_CC단자(13)에 연결되어 있으며, 상기 NMOS(11)의 소오스는 상기 백 바이어스 전압 단자(20)에 연결되어 있고, 상기 인버터 부(12)는 두 개의 인버터로 구성된다.On the other hand, in the conventional back bias voltage level detector, as shown in FIG. 3, instead of the pull-up resistor 14, a PMOS pull-up transistor 21 having a gate connected to the V _SS terminal 19 is used. That is, the NMOS transistor 11, the bias unit 12 for biasing the gate-to-source voltage of the NMOS transistor 11, the V _CC terminal 13, the PMOS pull-up transistor 21, and the PMOS pull-up transistor 21. And an inverter unit 16 for outputting an OSCEN signal in a high or low state according to the level of the eleventh node 15. Here, the bias unit 12 is connected in series, and the first resistor 17 and the second resistor 18, that is, the bias resistor is connected to the source bias power supply (V _SS ) terminal 19 and the back bias voltage terminal 20. . The drain of the PMOS pull-up transistor 21 is connected to the drain of the NMOS 11, the source of the PMOS pull-up transistor 21 is connected to the V _CC terminal 13, and the source of the NMOS 11 is the back. It is connected to the bias voltage terminal 20, the inverter unit 12 is composed of two inverters.

상기 예의 백 바이어스 전압레벨 감지기의 동작 설명은 다음과 같다.The operation description of the back bias voltage level detector of the above example is as follows.

상기 제 1 저항(17)과 제 2 저항(18)의 전압 배분에 의해 상기 NMOS(11)의 바이어스를 인가 하게 되는데 백 바이어스 전압전압의 변동에 따라 상기 NMOS(11)의 게이트와 소오스간 전압이 변화하게 된다.The bias of the NMOS 11 is applied by the voltage distribution between the first resistor 17 and the second resistor 18. The voltage between the gate and the source of the NMOS 11 is changed according to the variation of the back bias voltage. Will change.

즉, 상기 백 바이어스 전압의 절대값이 커지게 되면 상기 NMOS(11)의 게이트와 소오스간 전압이 커지게 되어 전류를 더 많이 흘리게 되고 상기 PMOS 풀업 트랜지스터(21)에 의한 전압 강하가 더 커지게 되므로 상기 제 11 노드(15)가 로우 상태로 되어 상기 OSCEN 신호를 로우 상태로 되고, 이로 인해 백 바이어스 전압 발생기의 오실레이터(2)의 작동이 중지된다.That is, when the absolute value of the back bias voltage is increased, the voltage between the gate and the source of the NMOS 11 is increased to flow more current, and the voltage drop by the PMOS pull-up transistor 21 is increased. The eleventh node 15 is brought low to bring the OSCEN signal low, thereby stopping the operation of the oscillator 2 of the back bias voltage generator.

이와 반면에, 백 바이어스 전압의 절대값이 낮게되면 상기 NMOS(11)의 게이트와 소오스간 전압이 감소하고 NMOS(11)의 전류 구동 능력이 낮아지면서 PMOS 풀업 트랜지스터(21)에 의한 전압 강하가 감소하게 된다. 이어 상기 제 11 노드(15)가 하이 상태가 되어 상기 OSCEN 신호는 하이 상태가 되므로 상기 백 바이어스 전압 발생기의 오실레이터(2)를 동작가 동작하고, 이것에 의해 펌푸 부(3)가 동작되어 기판에 부 전하를 공급되므로 백 바이어스 전압 전압을 일정치로 유지하도록 한다.On the other hand, when the absolute value of the back bias voltage is low, the voltage between the gate and the source of the NMOS 11 decreases, and the current driving capability of the NMOS 11 decreases, thereby reducing the voltage drop by the PMOS pull-up transistor 21. Done. Subsequently, since the eleventh node 15 is in a high state and the OSCEN signal is in a high state, an operation of the oscillator 2 of the back bias voltage generator is operated, whereby the pump unit 3 is operated to attach the substrate The charge is supplied to keep the back bias voltage constant.

그러나, 종래의 백 바이어스 전압레벨 감지기는 다음과 같은 문제점이 있었다.However, the conventional back bias voltage level detector has the following problems.

첫째, V_SS로 부터 바이어스 저항을 통해 양의 전하가 백 바이어스 전압 즉 기판으로 유입되며 또한 V_CC로 부터 풀업 저항과 NMOS를 통해 양의 전하가 기판으로 유입되므로 백 바이어스 전압의 절대값이 낮아지고 이것에 의해 NMOS의 게이트와 소오스간 전압이 감소되므로 백 바이어스 전압전압을 음으로 낮추기 위한 오실레이터와 펌핑(Pumping) 동작이 빈번히 일어나 전력 소모가 크다.First, since the positive charge flows into the back bias voltage, that is, the substrate through the bias resistor from V _SS , and the positive charge flows into the substrate through the pull-up resistor and NMOS from V _CC , the absolute value of the back bias voltage is lowered. As a result, the gate-to-source voltage of the NMOS is reduced, so oscillator and pumping operations are frequently performed to lower the back bias voltage voltage, resulting in high power consumption.

둘째, 풀업 저항의 전류는 외부 전압에 의존하므로 외부 전압이 증가함에 따라 전류가 많아지게 되어 백 바이어스 전압 전압이 음으로 더 내려가야 OSCEN 신호가 로우가 되므로 백 바이어스 전압 전압의 절대값의 상승을 가져오며 부차적으로 백 바이어스 전압 전압의 절대값의 상승으로 인해 NMOS 문턱 전압의 상승을 가져온다.Second, since the current of the pull-up resistor depends on the external voltage, the current increases as the external voltage increases, and the OSCEN signal becomes low only when the back bias voltage voltage goes down to a negative value, thereby increasing the absolute value of the back bias voltage voltage. Secondly, an increase in the absolute value of the back bias voltage causes an increase in the NMOS threshold voltage.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 백 바이어스 전압 전압의 안정화 시간을 길게하여 전력 소모가 적으면서도 백 바이어스 전압 전압 절대값의 상승을 억제하는 백 바이어스 전압 레벨 감지기를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and provides a back bias voltage level detector which suppresses an increase in the absolute value of the back bias voltage voltage while reducing power consumption by prolonging the stabilization time of the back bias voltage voltage. have.

도 1은 일반적인 백 바이어스 전압 발생기를 나타낸 블럭도1 is a block diagram showing a general back bias voltage generator

도 2는 종래 일예의 백 바이어스 전압레벨 감지기를 나타낸 회로도2 is a circuit diagram showing a conventional back bias voltage level detector

도 3은 종래 다른예의 백 바이어스 전압레벨 감지기를 나타낸 회로도3 is a circuit diagram illustrating another conventional back bias voltage level detector.

도 4는 본 발명의 실시예에 따른 백 바이어스 전압레벨 감지기를 나타낸 회로도4 is a circuit diagram illustrating a back bias voltage level detector according to an embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

31: 풀다운 NMOS 32: 바이어스 부31: Pull-down NMOS 32: Bias section

33: 풀업 PMOS 34: 인버터 부33: pull-up PMOS 34: inverter section

35: 제 1 PMOS 36: V_CC단자35: first PMOS 36: V _CC terminal

37: V_REF발생기 38: 제 1 저항37: V _REF generator 38: first resistor

39: 제 2 저항 40: 백 바이어스 전압 단자39: second resistor 40: back bias voltage terminal

41: 제 3 PMOS 42: 제 2 NMOS41: third PMOS 42: second NMOS

43: V_SS단자 44: 제 41 노드43: V _SS terminal 44: 41st node

45: 제 42 노드 46: 백 바이어스 전압 레벨 검출 부45: 42nd node 46: back bias voltage level detection unit

상기와 같은 본 발명에 따른 백 바이어스 전압레벨 감지기의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.A preferred embodiment of the back bias voltage level detector according to the present invention as described above will be described in detail with reference to the accompanying drawings.

본 발명의 실시예에 따른 백 바이어스 전압레벨 감지기는 도 4에서와 같이, 바이어스 부(32), 구동 부(34), 백 바이어스 전압레벨 검출 부(46), V_CC단자(36)와 V_SS단자(43)로 구성된다. 여기서 상기 백 바이어스 전압레벨 검출 부(46)는 풀다운(Pull Down) NMOS(31)와 상기 V_CC단자(36)와 연결된 풀업 PMOS(33)로 구성된다. 그리고 상기 바이어스 부(32)는 정류 소자용의 제 1 PMOS(35), 기준 전압(V_REF) 발생기(37), 직렬로 연결된 제 1, 제 2 저항(38,39)과 백 바이어스 전압 단자(40)로 구성되며 상기 제 1 PMOS(35)의 소오스는 상기 V_CC단자(36)에 연결되고 게이트는 V_CC단자(36)에 일정한 진압차를 갖는 상기 V_REF발생기(37)와 연결되며 드레인은 상기 제 1, 제 2 저항(38,39)과 연결되어 상기 V_CC단자(36)와 상기 백 바이어스 전압 단자(40)사이의 전압을 배분하여 상기 풀다운 NMOS(31)의 게이트와 소오스간 전압을 바이어싱 한다. 또한 상기 드라이버 부(34)는 정류 소자용의 제 3 PMOS(41)와 스위칭용의 제 2 NMOS(42)로 구성되며, 상기 풀업 PMOS(33)의 소오스와 제 3 PMOS(41)의 소오스는 상기 V_CC단자(36)에 연결되고 게이트는 상기 V_REF발생기(37)와 연결되며, 상기 풀업 PMOS(33)와 풀다운 NMOS(31)의 드레인은 OSCEN 신호를 하이 혹은 로우 상태로 만드는 상기 제 2 NMOS(42)의 게이트와 연결된다. 그리고 상기 풀다운 NMOS(31)의 소오스와 제 2 NMOS(42)의 소오스는 상기 V_SS단자(43)에 연결되어진다.As shown in FIG. 4, the back bias voltage level detector according to the embodiment of the present invention includes a bias unit 32, a driving unit 34, a back bias voltage level detecting unit 46, a V _CC terminal 36, and a V _SS. It consists of the terminal 43. Here, the back bias voltage level detector 46 includes a pull down NMOS 31 and a pull-up PMOS 33 connected to the V _CC terminal 36. The bias unit 32 includes a first PMOS 35 for a rectifying element, a reference voltage V _REF generator 37, first and second resistors 38 and 39 connected in series, and a back bias voltage terminal ( 40, wherein the source of the first PMOS 35 is connected to the V _CC terminal 36 and the gate is connected to the V _REF generator 37 having a constant suppression difference at the V _CC terminal 36. Is connected to the first and second resistors 38 and 39 to distribute the voltage between the V _CC terminal 36 and the back bias voltage terminal 40 so that the voltage between the gate and source of the pull-down NMOS 31 is reduced. Bias. In addition, the driver unit 34 is composed of a third PMOS 41 for the rectifying element and a second NMOS 42 for switching, the source of the pull-up PMOS 33 and the source of the third PMOS 41 A second gate connected to the V _CC terminal 36, a gate connected to the V _REF generator 37, and a drain of the pull-up PMOS 33 and the pull-down NMOS 31 to bring the OSCEN signal high or low; Is connected to the gate of the NMOS 42. The source of the pull-down NMOS 31 and the source of the second NMOS 42 are connected to the V _SS terminal 43.

본 발명의 실시예에 따른 백 바이어스 전압레벨 감지기의 동작 설명을 설명하면 다음과 같다.Referring to the operation of the back bias voltage level detector according to an embodiment of the present invention.

상기 제 1, 제 3 PMOS(35,41)와 풀업 PMOS(33)의 바이어싱을 상기 V_REF(37)으로 함으로서 상기 제 1, 제 3 PMOS(35,41)와 풀업 PMOS(33)의 게이트와 소오스간 전압이 외부 전압 상기 V_CC단자(36)에 관계없이 일정한 값을 갖게 되어 즉 안정화되어 상기 제 1, 제 3 PMOS(35,41)와 풀업 PMOS(33)의 전류는 구동 전원 V_CC에 관계없이 일정한 전류가 흐른다. 따라서 상기 백 바이어스 전압(40)의 절대값이 높아지면 상기 제 1, 제 2 저항(38,39)의 전압 배분에 의해 상기 풀다운 NMOS(31)의 게이트 소오스간 전압이 작아지므로 풀다운 NMOS(31)는 턴 오프(Turn-off)되어 제 41 노드(44)의 전압 레벨이 상승하고 상기 제 2 NMOS(42)를 턴온(Turn-on) 시켜 백 바이어스 전압 발생기의 오실레이터 동작을 정지시킨다.By biasing the first and third PMOS 35 and 41 and the pull-up PMOS 33 to the V _REF 37, the gates of the first and third PMOS 35 and 41 and the pull-up PMOS 33 are controlled. The source-to-source voltage has a constant value irrespective of the external voltage _VCC terminal 36, that is, stabilized so that the currents of the first and third PMOS 35 and 41 and the pull-up PMOS 33 are driven power V _CC. Regardless, a constant current flows. Therefore, when the absolute value of the back bias voltage 40 increases, the voltage between the gate sources of the pull-down NMOS 31 decreases due to the voltage distribution of the first and second resistors 38 and 39, so that the pull-down NMOS 31 is reduced. Turn off to increase the voltage level of the forty-first node 44 and turn on the second NMOS 42 to stop the oscillator operation of the back bias voltage generator.

한편, 백 바이어스 전압의 절대값이 낮아지면 제 42 노드(45)의 전압 레벨이 높아지고풀다운 NMOS(31)의 게이트와 소오스간 전압이 커짐으로서 풀다운 NMOS(31)가 턴온되어 제 41 노드(44)의 전압 레벨을 낮추게 되고 상기 제 2 NMOS(42)를 턴오프시켜 백 바이어스 전압 발생기의 오실레이터가 동작되고 이로 인해 펌프 부(3)가 동작되어 기판으로 부 전하를 공급하여 백 바이어스 전압 레벨을 상승하므로써 백 바이어스 전압 레벨을 일정 값으로 안정화 시킨다.On the other hand, when the absolute value of the back bias voltage decreases, the voltage level of the forty-second node 45 increases and the voltage between the gate and the source of the pull-down NMOS 31 increases, so that the pull-down NMOS 31 is turned on so that the forty-first node 44 may turn on. The oscillator of the back bias voltage generator is operated by turning off the second NMOS 42, which causes the pump section 3 to operate to supply a sub charge to the substrate to raise the back bias voltage level. Set the back bias voltage level to a constant value.

본 발명의 백 바이어스 전압 레벨 감지기는 V_CC와 V_SS같은 외부 전압과 백바이어스 전압 사이에 전류 패스를 만들지 않아 백바이어스 전압에 양의 전하가 유입되지 아니하여 백바이어스 전압 레벨의 안정화 시간을 길게 유지시킴에 따라 오실레이터와 펌핑 동작 빈도를 낮추게되므로 전력 소모가 적으며 또한 외부 전압에 의해 백바이어스 전압이 변동되지 않으므로 백바이어스 전압 레벨 절대값의 상승을 억제하는 효과가 있다.The back bias voltage level detector of the present invention does not create a current path between an external voltage such as V _CC and V _SS and the back bias voltage, so that no positive charge flows into the back bias voltage, thereby maintaining a long stabilization time of the back bias voltage level. As the oscillator and the pumping operation frequency are lowered, the power consumption is low and the back bias voltage is not changed by the external voltage, thereby suppressing the increase in the absolute value of the back bias voltage level.

Claims

A back bias voltage level detector formed by connecting a pull-up transistor and a pull-down transistor;

A bias unit having a reference voltage generator, a first constant current element and a bias resistor, and a back bias voltage applied to one end of the bias resistor to bias the back bias voltage level detector;

And a driving unit having a second constant current element and a switching element and receiving an output of the back bias voltage level detection unit to output an oscillator driving signal.

The method of claim 1,

And the pull-up transistor and the first and second constant current devices are controlled by receiving the output of the reference voltage generator.