KR19980074484A - 액정 표시 장치용 가변 클럭 발생장치 - Google Patents

Abstract

이 발명은 액정 표시 장치용 가변 클럭 발생장치(variable clock generator)에 관한 것으로서,

메인클럭신호에 따라 카운트 동작을 수행하며, 제1 및 제2분주 클럭신호를 생성하는 제1카운터; 제어신호에 따라 상기 제1카운터에서 출력되는 제1분주 또는 제2분주 클럭신호를 선택하여 가변 클럭신호로서 출력시키는 선택부; 상기 선택부에서 선택된 가변 클럭신호에 따라 카운트 동작을 수행하는 제2카운터; 상기 제2카운터의 카운트 값 중 미리 설정된 제1카운트 값에서 시작 신호를 생성하며, 미리 설정된 제2카운트 값에서 종료 신호를 생성하는 디코더; 상기 디코더에서 생성되는 시작 신호에 따라 하이레벨의 제어신호를 출력시키며, 종료 신호가 입력되면 로우레벨의 제어신호로서 출력시키는 플립플롭으로 구성되어,

특정 구간에서 주파수가 변환된 클럭신호를 생성함으로써, 액정 패널과 구동 집적회로의 채널 수가 일치하지 않는 액정 표시 장치에서 비정상화면 표시를 감소시키는 데 적용될 수 있다.

Description

액정 표시 장치용 가변 클럭 발생장치

이 발명은 가변 클럭 발생장치(variable clock generator)에 관한 것으로서, 더욱 상세하게 말하자면, 액정 표시 장치(LCD : Liquid Crystal Display)와 같은 표시 장치에 사용되는 가변 클럭 발생장치에 관한 것이다.

일반적으로, 액정 표시 장치는 액정 패널(liquid crystal panel)과 다수의 구동 집적회로(drive IC)가 조립되어 만들어진다. 그런데, 제조 회사가 상이하거나 액정 패널이 일반적인 용도가 아닐 경우에는 액정 패널의 채널 수와 구동 집적회로의 채널 수가 일치하지 않을 수 있다. 예를 들어, 구동 집적회로의 채널 수가 240이고, 액정 패널의 채널 수가 192라면, 구동 집적회로의 48 채널은 비접속 상태로 된다. 특히, 액정 패널의 양쪽에 구동 집적회로가 배치되고, 양방향에서 주사(scanning)가 이루어질 경우에는 표시 화면의 레이-아웃(lay-out)에서 왜곡이 발생한다. 도1a는 정상적인 표시 화면을 도시하고 있으며, 도1b는 비접속 채널이 양쪽에 위치하는 경우를 도시하고 있으며, 도1c는 비접속 채널이 어느 한쪽에 위치하는 경우를 도시하고 있다.

상기 비정상적인 화면 표시를 제거하기 위해서는, 액정 패널의 양쪽에서 주사가 이루어지도록 해야할 뿐만 아니라, 구동 집적회로에서 비접속 단자에 대응하는 화상 신호의 구간은 매우 빠른 클럭신호에 의해 신호 전송이 이루어지도록 해야 하고 접속 단자에 대응하는 화상 신호의 구간은 일반적인 클럭신호에 의해 신호 전송이 이루어지도록 해야 한다. 즉, 비접속 단자에 대응하는 화상 신호가 매우 빠른 클럭신호에 의해 전송되므로, 비접속 단자에 대응하는 화상 신호의 표시 시간이 매우 짧아지므로, 화면 표시의 왜곡이 현저히 감소된다.

이를 달성하기 위해서는, 임의의 구간에서 클럭 주파수가 변화하는 가변 클럭 발생장치가 구동 집적회로에 구비되어야 한다.

이 발명은 상기한 기술적 배경 하에 도출된 것으로서, 미리 설정된 구간에 따라 클럭신호의 주파수를 변환할 수 있는 가변 클럭 발생장치를 제공하는 데 그 목적이 있다.

도1a 내지 도1d는 정상적인 표시 화면의 레이-아웃 및 액정 패널과 구동 집적회로간의 채널 수가 일치하지 않을 때의 표시 화면의 레이 아웃.

도2는 이 발명의 실시예에 따른 가변 클럭 발생장치의 상세 회로.

도3은 상기 도2의 주요 신호에 대한 파형도.

이 발명에 따른 가변 클럭 발생장치는

메인클럭신호에 따라 카운트 동작을 수행하며, 제1 및 제2분주 클럭신호를 생성하는 제1카운터;

제어신호에 따라 상기 제1카운터에서 출력되는 제1분주 또는 제2분주 클럭신호를 선택하여 가변 클럭신호로서 출력시키는 선택부;

상기 선택부에서 선택된 가변 클럭신호에 따라 카운트 동작을 수행하는 제2카운터;

상기 제2카운터의 카운트 값 중 미리 설정된 제1카운트 값에서 시작 신호를 생성하며, 미리 설정된 제2카운트 값에서 종료 신호를 생성하는 디코더;

상기 디코더에서 생성되는 시작 신호에 따라 하이레벨의 제어신호를 출력시키며, 종료 신호가 입력되면 로우레벨의 제어신호로서 출력시키는 플립플롭을 포함한다.

상기한 이 발명에 따른 가변 클럭 발생장치에서 상기 제1분주 클럭신호와 제2분주 클럭신호의 주파수는 서로 다르다. 그리고, 상기 두 클럭신호는 상기 플립플롭에서 생성되는 제어신호에 따라 선택된다. 특히, 상기 디코더에서 결정되는 제1카운트 값과 제2카운트 값 사이의 구간에서는 상기 두 클럭신호 중 하나가 선택되며, 나머지 구간에서는 다른 하나가 선택된다. 그리고, 상기 제1 및 제2카운트 값은 미리 설정될 수 있으므로, 상기 구간의 길이는 임의의 설정될 수 있다.

이에 따라, 이 발명에 따른 가변 클럭 발생장치는 특정 구간 동안 주파수가 변환된 클럭신호를 생성할 수 있다.

상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.

도2는 이 발명의 실시예에 따른 가변 클럭 발생장치의 상세 회로이고,

도3은 상기 도2의 주요 신호에 대한 파형도이다.

먼저, 도2를 참조하면, 이 발명의 실시예에 따른 가변 클럭 발생장치는 4비트 카운터(1), 분주신호 선택부(2), 8비트 카운터(3), 디코더(4), 플립플롭(5)으로 구성된다.

보다 상세하게, 4비트 카운터(1)는 접지 전위(GND)가 인가되는 업/다운 단자(UP/DN), 메인클럭신호(MCLK)가 인가되는 클럭단자(MCLK) 및 4비트의 출력단자(QA∼QD)를 가진다. 상기 단자(QA)는 최소유효비트(LSB : Least Significant Bit)이고, 단자(QD)는 최대유효비트(MSB : Most Significant Bit)이다. 상기 단자(QD)의 신호는 출력신호(OUT1)로서 외부에 제공된다.

분주신호 선택부(2)는 반전기(21), 논리곱 소자(22, 23) 및 논리합 소자(24)로 구성된다.

8비트 카운터(3)는 상기 논리합 소자(24)의 출력신호가 인가되는 클럭단자(CLK), 접지 전위가 인가되는 업/다운 단자(UP/DN) 및 8비트의 출력단자(QA∼QH)로 구성된다.

디코더(4)는 상기 카운터(3)의 8비트 출력을 입력받는 논리곱 소자(47) 및 반전 논리곱 소자(48)로 구성되며, 상기 카운터(3)의 출력 비트와 각 소자(47, 48) 사이의 특정 신호선에는 다수의 반전기(41∼46)가 연결되어 있다. 상기 논리곱 소자(47)의 출력신호는 플립플롭(5)의 클럭단자(CLK)에 입력되며, 상기 반전 논리곱 소자(48)의 출력신호는 플립플롭(5)의 리셋단자(R)에 입력된다. 상기 플립플롭(5)의 출력단자(Q)는 반전기(21) 및 논리곱 소자(23)에 공통으로 연결된다. 논리곱 소자(22)에는 4비트 카운터(1)의 출력단자(QA) 신호와 상기 반전기(21)의 출력신호가 입력되며, 논리곱 소자(23)에는 상기 플립플롭(5)의 출력단자(Q) 신호와 상기 카운터(1)의 출력단자(QB) 신호가 입력된다. 상기 두 논리곱 소자(22, 23)의 출력신호는 논리합 소자(24)에 입력되며, 상기 논리합 소자(24)의 출력신호는 상기 카운터(3)의 클럭단자(CLK)에 입력됨과 동시에 가변 클럭용 출력신호(OUT2)로서 제공된다.

다음으로, 첨부된 도3의 파형도를 참조하여 상기 도2에 도시된 회로의 동작을 설명한다.

업/다운 단자(UP/DN)에 접지 전위(GND)가 인가되므로, 상기 4비트 카운터(1)는 도3에 도시된 메인클럭신호(MCLK)에 따라 업 카운트 동작을 수행한다. 이에 따라, 단자(QA)에서는 메인클럭신호(MCLK)의 2분주된 클럭신호가 생성되며, 단자(QD)에서는 메인클럭신호(MCLK)의 16분주된 클럭신호가 생성된다. 상기 단자(QD)의 신호는 출력신호(OUT1)로서 제공되며, 그 주파수는 메인클럭신호(MCLK)의 주파수의 1/16이다.

한편, 상기 4비트 카운터(1)의 단자(QA, QD) 신호는 논리곱 소자(22, 23)에 각각 입력된다. 상기 두 논리곱 소자(22, 23)의 출력은 논리합 소자(24)에 의해 논리합된다. 플립플롭(5)의 출력이 하이레벨일 때에는 반전기(21)에 의해 논리곱 소자(22)에는 로우레벨이 입력되므로, 논리곱 소자(22)의 출력은 논리합 소자(24)의 출력에 기여하지 못한다. 반대로, 논리곱 소자(23)에는 플립플롭(5)으로부터 하이레벨이 입력되므로, 단자(QD)의 신호는 논리합 소자(24)의 출력단에서 나타난다. 이와 유사한 방식으로, 플립플롭(5)의 출력이 로우레벨일 때에는 4비트 카운터(1)의 단자(QA) 신호가 논리합 소자(24)의 출력단에서 나타난다.

상기 8비트 카운터(3)는 업/다운 단자(UP/DN)에 접지 전위가 인가되므로, 상기 논리합 소자(24)의 출력신호에 따라 업 카운트 동작을 수행한다.

디코더(4)는 상기 8비트 카운터(3)의 특정 카운트 값에서 주파수가 변환되는 구간의 시작점과 종료점을 결정한다. 예를 들어, 상기 도2에서, 카운터(3)의 출력이 00011001일 경우에 반전기(41, 42, 43)에 의해 각 '1'이 반전된 후, 다시 전체적으로 반전되어 논리곱 소자(47)에는 모두 하이레벨이 입력된다. 따라서, 상기 논리곱 소자(47)에서는 하이레벨이 출력되며, 이 하이레벨에 의해 플립플롭(5)은 데이타 입력단(D)의 하이레벨을 출력단으로 전달한다. 이미 설명된 바와 같이, 플립플롭(5)에서 하이레벨이 출력될 경우에는 상기 4비트 카운터(1)의 출력 중 단자(QD)의 신호가 출력신호(OUT2)로서 제공된다. 이와 유사한 방식으로, 상기 8비트 카운터(3)의 카운트 값이 00110010일 때에는 반전 논리곱 소자(48)에서 로우레벨이 출력되며, 상기 로우레벨에 의해 플립플롭(5)이 리셋되어 플립플롭(5)의 출력단(Q)에서 로우레벨이 출력된다. 이에 따라, 상기 플립플롭(5)에서 출력되는 로우레벨에 의해 4비트 카운터(1)의 단자(QA) 신호가 출력신호(OUT2)로서 제공된다.

도3의 파형도를 참조하면, 시작점(00011001)에 도달하기 전까지는 메인클럭신호(MCLK)를 2분주한 클럭신호가 출력신호(OUT2)로서 제공되고 있고, 상기 시작점과 종료점(00110010) 사이의 구간에서는 메인클럭신호(MCLK)를 16분주한 클럭신호가 출력신호(OUT2)로서 제공되고 있음을 알 수 있다.

상기 시작점과 종료점은 간단한 설계 변경으로 조정 가능하다. 예를 들어, 상기 도2의 반전기(41∼46)를 상기 8비트 카운터(3)의 출력단자 중 어느 라인에 설치하느냐에 따라 간단하게 시작점과 종료점을 변경할 수 있다.

이 발명에 따른 가변 클럭 발생장치를 채널 수가 일치하지 않는 구동 집적회로와 액정 패널을 구비한 액정 표시 장치에 적용할 때, 상기 주파수가 낮은 구간의 클럭신호에 의해 유효한 화상 신호가 처리되도록 해야 하며, 상기 주파수가 높은 구간의 클럭신호는 비접속된 채널에 대응하는 화상 신호가 처리되도록 해야 한다.

상기 설명된 바와 같이, 이 발명에 따른 가변 클럭 발생장치는 특정 구간에서 주파수가 변환된 클럭신호를 생성할 수 있으며, 이로 인해 액정 패널과 구동 집적회로의 채널 수가 일치하지 않는 액정 표시 장치에서 비정상화면 표시를 감소시킬 수 있다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (1)

1. 메인클럭신호에 따라 카운트 동작을 수행하며, 제1 및 제2분주 클럭신호를 생성하는 제1카운터;

   제어신호에 따라 상기 제1카운터에서 출력되는 제1분주 또는 제2분주 클럭신호를 선택하여 가변 클럭신호로서 출력시키는 선택부;

   상기 선택부에서 선택된 가변 클럭신호에 따라 카운트 동작을 수행하는 제2카운터;

   상기 제2카운터의 카운트 값 중 미리 설정된 제1카운트 값에서 시작 신호를 생성하며, 미리 설정된 제2카운트 값에서 종료 신호를 생성하는 디코더;

   상기 디코더에서 생성되는 시작 신호에 따라 하이레벨의 제어신호를 출력시키며, 종료 신호가 입력되면 로우레벨의 제어신호로서 출력시키는 플립플롭을 포함하는,

   액정 표시 장치용 가변 클럭 발생장치.