KR19980073928A - Low capacity chip barista - Google Patents
Low capacity chip barista Download PDFInfo
- Publication number
- KR19980073928A KR19980073928A KR1019970009529A KR19970009529A KR19980073928A KR 19980073928 A KR19980073928 A KR 19980073928A KR 1019970009529 A KR1019970009529 A KR 1019970009529A KR 19970009529 A KR19970009529 A KR 19970009529A KR 19980073928 A KR19980073928 A KR 19980073928A
- Authority
- KR
- South Korea
- Prior art keywords
- barista
- chip
- sheets
- electrodes
- sheet
- Prior art date
Links
Landscapes
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
이 발명은 저용량이면서 제조 및 취급중 변형이나 파손에 대한 저항성이 큰 칩 바리스타를 제공하기 위한 것임. 칩 바리스타는 용량을 낮추기 위해 바리스타 부분을 얇게 형성하여 외부전극과 접촉하는 바리스타 부분의 양측면의 표면적을 적게하고, 바리스타 부분의 양면에 유전율이 극히 적은 세라믹 시이트를 적층하여 지지층을 형성하고 소결하여 바리스타 부분과 지지층이 일체로 형성되도록 하고 양 측면에 내부전극과 연결되는 외부전극을 형성하여서 된 저용량 칩 바리스타로 구성됨. 저용량 칩 바리스타는 캐패시턴스의 용량이 적도록 바리스타 부분이 얇게 형성되면서도 지지층에 의하여 지지되고 보강되므로 제조 및 취급중에 변형되거나 파손되지 않게 되며 기존의 바리스타로는 적용하기 어려운 고속 신호 회로에 적용이 가능하여 내부 또는 외부 서어지로부터 전자부품을 보호할 수 있는 이점을 갖고 있다.The present invention is to provide a chip barista having low capacity and high resistance to deformation or breakage during manufacture and handling. In order to reduce the capacity, the chip barista forms a thin barista part to reduce the surface area of both sides of the barista part in contact with the external electrode, and forms a support layer by stacking a ceramic sheet having extremely low dielectric constant on both sides of the barista part. It consists of a low-capacitance chip barista formed by sintering so that the barista part and the support layer are integrally formed and external electrodes connected to the internal electrodes on both sides. Low-capacitance chip varistors are supported by a support layer while being thinly formed to reduce the capacitance of the capacitor, and are not deformed or damaged during manufacturing and handling, and are not applicable to high-speed signal circuits that are difficult to apply with conventional baristas. It is possible to protect electronic components from internal or external surges.
Description
이 발명은 전자기기에서 외부 및 내부 서어지(surge)에 의해 손상될 수 있는 전자부품의 보호 및 낮은 캐패시턴스를 요구하는 전자회로에 이용할 수 있는 적층형 칩 바리스타에 관한 것이다.The present invention relates to stacked chip baristas that can be used in electronic circuits that require low capacitance and protection of electronic components that can be damaged by external and internal surges in electronic devices.
최근 전자기기의 경박 단소화 및 고기능화 추세에 따른 전자부품의 SMD화 및 소형화에 의하여 고밀도 실장이 급속히 진행되어 왔다. SMD화된 전자제품에서 회로의 신호 속도는 MHZ 단위 이상이므로 이와 같은 빠른 신호속도에서 바르게 동작되기 위해서는 캐패시턴스를 10pF 이하의 낮추어야 하며, 필요에 따라서는 5pF 이하로 낮출 필요성이 있을 때도 있다.In recent years, high-density mounting has been rapidly progressed by SMD and miniaturization of electronic components according to the trend of lighter and shorter and higher functionality of electronic devices. Since the signal speed of circuits in SMD electronics is more than MHZ, the capacitance must be lowered below 10pF, and sometimes lowered below 5pF in order to operate properly at such a high signal rate.
이러한 요구조건에 부응하기 위하여 디스크 타입의 바리스타를 칩 형태로 개발하는 것은 급속히 진행되고 있으나 시이트를 적층시켜 제조하는 적층형 칩 바리스타는 바리스타를 구성하는 재질이 높은 유전율을 갖고 있어서 저용량의 칩 바리스타를 제조하는데 많은 문제점을 갖고 있다. 즉 칩 바리스타를 구성하는 재질은 유전율이 크기 때문에 외부전극과 접촉하는 양 단부의 면적이 넓으면 전극의 면적에 관계없이 캐패시턴스의 용량이 증가하므로 용량을 감소시키기 위하여는 양 단부의 면적이 감소되도록 바리스타의 두께를 감소시켜야 한다. 그러나 바리스타의 캐패시턴스 용량을 10pF 이하, 특히 5pF 이하로 낮추기 위하여 바리스타의 두께를 얇게 형성하면 적층후 소결시 또는 취급중에 변형되거나 파손될 위험성이 있어서 요구하는 저용량에 상응하도록 바리스타의 두께를 얇게 만들 수 없었고 그에 따라 적층형 칩 바리스타는 동작속도와 관련된 캐패시턴스를 1000pF 이하로 낮출 수 없는 것으로 알려졌다. 이러한 문제의 대안으로 유전율이 낮은 SrTiO3계 바리스타가 사용될 수 있으나 이것 또한 고속 동작특성 및 안정성이 만족할만한 것이 되지 못하였다.In order to meet these requirements, the development of a disc type barista in the form of a chip is progressing rapidly, but a stacked chip barista manufactured by stacking sheets has a low dielectric constant due to its high dielectric constant. There are many problems in manufacturing the star. That is, since the material of the chip barista has a large dielectric constant, if the area of both ends in contact with the external electrode is large, the capacitance of the capacitor increases regardless of the area of the electrode, so that the area of both ends is reduced to reduce the capacity. The thickness of the barista should be reduced. However, in order to reduce the capacity of the barista to 10pF or less, especially 5pF or less, a thinner barista may be deformed or broken during sintering or handling after lamination, resulting in a thinner barista corresponding to the required low capacity. As a result, it is known that stacked chip baristas cannot lower the capacitance associated with operating speeds below 1000 pF. As an alternative to this problem, a low dielectric constant SrTiO 3 -based barista may be used, but this also did not provide satisfactory high-speed operation characteristics and stability.
이 발명은 고속 신호 회로에서 사용이 가능한 낮은 캐패시턴스 용량이 나타나게 하기 위하여 외부전극과 접촉하는 바리스타의 면적이 가능한한 감소되도록 바리스타의 두께를 최소한도로 줄이면서 바리스타를 제조하는 중에 또는 취급중에 바리스타가 변형되거나 파손되지 않으며, 우수한 바리스타 특성을 나타내는 칩 바리스타를 제공하기 위한 것이다.The present invention is intended to reduce the thickness of the barista in contact with the external electrode as much as possible to reduce the area of the barista in contact with the external electrode, so that the barista can be used in high speed signal circuits. It is to provide a chip barista that does not deform or break the star and exhibits excellent barista characteristics.
이 발명의 다른 목적은 기판에 실장시 점유면적이 적고 고속 신호 라인에 연결시킬 수 있어 전자제품의 소형화를 이룰 수 있는 칩 바리스타를 제공함을 목적으로 한다.Another object of the present invention is to provide a chip barista capable of miniaturization of electronic products due to its small footprint and its ability to be connected to high-speed signal lines.
전술한 발명의 목적은 바리스타를 다수의 얇은 시이트를 적층하여 형성하고 바리스타를 소결하기 전에 바리스타의 양 표면에 유전율이 극히 적은 세라믹 시이트로 구성되는 지지층을 적층시키고 소결성하여 일체로 되게 형성하므로서 캐패시턴스의 용량에 관계되는 양 측면의 면적을 극소화시킨 본 발명의 칩 바리스타에 의하여 달성된다.The object of the above-described invention is to form a barista by stacking a plurality of thin sheets, and to support the baristas by sintering the barista, and laminating and sintering a support layer composed of a ceramic sheet having a very low dielectric constant on both surfaces of the barista. The chip barista of the present invention minimizes the area of both sides related to the capacitance of the capacitance.
본 발명의 칩 바리스타는 바리스타를 구성하는 층의 두께가 얇게 형성되었고 그 양면에 유전율이 극히 적은 세라믹 시이트로 된 지지층이 형성되어 있어서 바리스타의 성형 및 사용중 변형되거나 파손되지 않게 되고 또한 캐패시턴스의 용량에 관계되는 외부전극과 접촉하는 양 측면의 면적이 적으므로 캐패시턴스의 용량을 낮출 수 있게 된다.In the chip barista of the present invention, the thickness of the layer constituting the barista is formed thinly, and on both sides thereof, a support layer made of ceramic sheet having a very low dielectric constant is formed so that the barista is not deformed or broken during forming and use of the barista, Since the area of both sides in contact with the external electrode related to the capacitance is small, the capacitance of the capacitance can be lowered.
이 발명에 있어서, 바리스타층은 주원료인 ZnO와 소량의 Bi2O3, Sb2O3등의 반도성 물질을 포함하는 다수의 시이트를 적층하여 제조하는바, 전술한 시이트들은 2개 내지 5개, 특히 3개를 적층시키는 것이 좋으며, 최소한 2개의 시이트에는 내부전극을 형성한다. 전술한 바리스타의 내부전극은 Pt, Ag-Pt 등 전도성 금속의 산화물을 포함하는 슬러리를 실크스크린 인쇄방법으로 인쇄하여 형성하는 것이 편리하다. 또한 바리스타층을 양측에서 지지하는 지지층은 유전성이 거의 없는 다수의 세라믹 시이트를 적층시켜 형성하는바, 이 세라믹 시이트들은 바리스타를 소결하기 전에 바리스타의 양면에 적층하여 바리스타층과 함께 소결하여야 한다.In the present invention, the barista layer is prepared by laminating a plurality of sheets including ZnO as a main raw material and a semiconducting material such as a small amount of Bi 2 O 3 , Sb 2 O 3 . It is advisable to stack dogs, especially three, and to form internal electrodes on at least two sheets. The above-described internal electrode of the barista is conveniently formed by printing a slurry containing an oxide of a conductive metal such as Pt and Ag-Pt by a silk screen printing method. In addition, the support layer for supporting the barista layer on both sides is formed by stacking a plurality of ceramic sheets with almost no dielectric properties. The ceramic sheets should be laminated on both sides of the barista and sintered together with the barista layer before the barista is sintered. do.
이 발명에 있어서, 바리스타에 형성되는 내부전극은 최소한 2개의 내부전극이 외부전극과 직접 연결되도록 외부전극이 부착되는 양 측면으로 노출되어야 하는바, 일부의 내부전극은 외부전극과 직접 연결되지 않을 수도 있다.In this invention, the inner electrode formed on the barista should be exposed to both sides of the outer electrode is attached so that at least two inner electrodes are directly connected to the outer electrode, some of the inner electrode is not directly connected to the outer electrode It may be.
이 발명에 의한 바리스타는 고속 동작특성을 나타내는 우수한 바리스타 특성을 갖고 있어서 전자부품을 내부 또는 외부 서어지로부터 효과적으로 보호할 수 있게 된다.The barista according to the present invention has excellent barista characteristics showing high speed operation characteristics, thereby effectively protecting electronic components from internal or external surges.
도 1은 이 발명에 의한 칩 바리스타의 사시도.1 is a perspective view of a chip barista according to the present invention.
도 2는 이 발명에 의한 칩 바리스타의 종단면 예시도.Figure 2 is a longitudinal cross-sectional view of the chip varistor according to the present invention.
도 3(a),(b),(c),(d)는 이 발명에 의한 칩 바리스타의 전극배치를 보인 분해사시도.3 (a), (b), (c) and (d) are exploded perspective views showing the electrode arrangement of the chip barista according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1:바리스타2:세라믹 지지층1: Barista 2: Ceramic support layer
3,4:외부전극9,10,11,12:바리스타 시이트3, 4: external electrode 9, 10, 11, 12: barista sheet
8,13:세라믹 시이트5,6,7,14,15,16,17,18,19,20,21,22,23,24,25:내부전극8,13: ceramic sheet 5, 6, 7, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25: internal electrode
이하 이 발명을 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 이 발명에 의한 바리스타의 사시도이고, 도 2는 도 1에 도시된 바리스타의 종단면도이다. 칩 바리스타는 얇은 적층 바리스타(1)의 양면에 바리스타(1)를 지지하고 보호하는 세라믹 지지층(2,2)이 부착된 칩 형태로 되었으며, 바리스타(1) 내에는 캐패시턴스 용량을 결정하는 내부전극(5,6,7)이 교호로 외부에 노출되도록 형성되어, 바리스타의 양단에 형성된 외부전극(3,4)과 직접 연결되게 되었다.1 is a perspective view of a barista according to the present invention, and FIG. 2 is a longitudinal cross-sectional view of the barista shown in FIG. 1. The chip barista is in the form of a chip with ceramic support layers (2, 2) supporting and protecting the barista (1) on both sides of the thin laminated barista (1), and the capacitance of the barista (1) is determined. The internal electrodes 5, 6, and 7 are alternately exposed to the outside, and are directly connected to the external electrodes 3 and 4 formed at both ends of the barista.
본 발명의 칩 바리스타는 주재료인 ZnO 분말에 소량의 반도성 산화물인 Bi2O3, Sb2O3등의 바리스타 재료분말을 첨가하고 유기물 바인더를 혼합한 후 테입 캐스팅(Tape Casting)방법으로 시이트 상태로 형성하여 내부전극(5,6,7)을 도포한 후 이러한 시트(9,10,11,12)를 적층시켜 두께가 얇은 바리스타(1)를 형성하고 바리스타(1)의 양면에는 유전율이 적은 세라믹 시이트(8)(13)으로 된 지지층(2)을 적층하고 소결하여 바리스타(1)와 그 양면의 지지층(2)이 일체로 되게 제조한다.Chip barista according to the present invention is added to a small amount of semi-conducting oxides such as Bi 2 O 3 , Sb 2 O 3 , ZnO powder as a main material and mixed with an organic binder, tape casting (Tape Casting) method After forming the sheet and applying the internal electrodes 5, 6, and 7, the sheets 9, 10, 11, and 12 are laminated to form a thin barista 1, and both sides of the barista 1 are formed. In this case, the support layer 2 made of ceramic sheets 8 and 13 having a low dielectric constant is laminated and sintered to produce the barista 1 and the support layers 2 on both sides thereof integrally.
바리스타(1)의 내부전극(5,6,7)은 Pt, Ag-Pt 등의 전도성 금속 산화물을 반죽상태로 만들어 적층 소결전의 얇은 바리스타 시이트(10,11,12)에 실크스크린 인쇄와 같은 통상적인 방법으로 도포하여 형성한다.The internal electrodes 5, 6, and 7 of the barista 1 are made of conductive metal oxides such as Pt, Ag-Pt, and kneaded to form silkscreen printing on the thin barista sheets 10, 11, and 12 before lamination and sintering. It is formed by coating in the same conventional manner.
세라믹 지지층(2)은 유전율이 극히 적은 세라믹 시이트(8)(13)를 전술한 소결전의 바리스타(1) 양면에 적층하여 형성한다.The ceramic support layer 2 is formed by laminating ceramic sheets 8 and 13 having extremely low dielectric constant on both sides of the barista 1 before sintering.
외부전극(3,4)은 Ag, Ag-Pd 등 금속 분말을 반죽상태로 하여 소자 양 측면에 피막 형태로 도포하고 소성하여 형성한다.The external electrodes 3 and 4 are formed by coating metal powders such as Ag, Ag-Pd, etc. in a kneading state, and coating them on both sides of the device and baking them.
이와 같은 본 발명에 의하면 바리스타의 두께가, 예를 들면 0.9mm 정도로 얇게 형성되므로 캐패시턴스 용량이 낮게 되며 얇은 바리스타(1)의 양면에 유전율이 극히 적은 세라믹 보호층이 형성되어 있어서 바리스타를 소결할 때 바리스타가 변형되거나 파손되지 않으며 전자기기에 설치할 때에도 바리스타가 파손될 위험이 나타나지 않게 된다.According to the present invention, since the thickness of the barista is formed to be thin, for example, about 0.9 mm, the capacitance capacity is low, and a ceramic protective layer having a very low dielectric constant is formed on both sides of the thin barista 1 to sinter the barista. Baristas are not deformed or broken when installed, and there is no risk of breaking the baristas when installed in electronics.
[실시예 1]Example 1
ZnO 분말 95부와 Sb2O3와 Bi2O3의 1:1 혼합물 5부를 폴리비닐알콜 용액과 혼합하여 반죽상태로 만들고 볼밀을 사용하여 균질이 되게 밀링한 다음 필름상에 도포하여 균일한 두께의 시이트(9)(10)(11)(12)를 형성하고 일정한 크기로 절단한다. 시이트(10)(11)(12)의 표면에 PtO 슬러리를 실크스크린 인쇄방법으로 내부전극(14)(15)(16)을 일측단부가 외부로 노출되도록 도포하고 바리스타 시이트(9)(10)(11)(12)를 도 3a에 도시된 바와 같이 전극의 노출단부가 교호로 배치되도록 적층시킨 다음 외측 바리스타 시이트(9)(12)의 표면에 유전율이 극히 적은 세라믹 시이트(8)(13)를 적층하고 소결하여 바리스타(1)와 지지층(2)이 일체로 되도록 형성한다. 이어서 내부전극들의 단부가 노출된 단부 표면에 공지의 백금전극 재료를 피막형태로 도포하여 외부전극(3)(4)을 형성하고 소성하여 칩 바리스타를 형성한다.95 parts of ZnO powder and 5 parts of a 1: 1 mixture of Sb 2 O 3 and Bi 2 O 3 are mixed with a polyvinyl alcohol solution to make a dough, milled homogeneously using a ball mill and applied on a film to obtain a uniform thickness. Sheets 9, 10, 11 and 12 are formed and cut to a constant size. PtO slurry was applied to the surfaces of the sheets 10, 11 and 12 by applying a silkscreen printing method so that the inner electrodes 14, 15 and 16 were exposed at one end thereof to the outside, and the barista sheets 9 and 10 were exposed. 11, 12 are laminated so that the exposed ends of the electrodes are alternately arranged as shown in FIG. 3A, and then the ceramic sheet 8 (with very low dielectric constant on the surface of the outer barista sheet 9, 12) ( 13) are laminated and sintered to form the barista 1 and the support layer 2 integrally. Subsequently, a known platinum electrode material is coated on the end surface of which the ends of the inner electrodes are exposed to form a film to form and bake the outer electrodes 3 and 4 to form a chip barista.
[실시예 2]Example 2
실시예 1에서와 같은 방법으로 칩 바리스타를 형성하되, 바리스타(1)를 구성하는 내부전극(17)(18)(19)을 도 3b와 같이 형성한다. 이 경우 시이트(10)(12)의 내부전극(17)(17'),(19)(19')는 각개 시이트의 양측에서 외부로 노출되도록 하고 시이트(11)의 내부전극(18)은 외부전극(2)(3)과 연결되지 않게 되었다.A chip barista is formed in the same manner as in the first embodiment, but the internal electrodes 17, 18 and 19 constituting the barista 1 are formed as shown in FIG. 3B. In this case, the internal electrodes 17, 17 ', 19 and 19' of the sheets 10 and 12 are exposed to the outside from both sides of the sheet, and the internal electrodes 18 of the sheet 11 are external. It is no longer connected with the electrodes 2 and 3.
[실시예 3]Example 3
실시예 1에서와 같은 방법으로 칩 바리스타를 형성하되, 바리스타(1)를 구성하는 내부전극(17)(18)(19)을 도 3c와 같이 형성한다. 이 경우 시이트(10)(11)(12)의 내부전극은 외부전극과 연결되는 전극(20)(21)(22)과 외부전극에 연결되지 아니하는 전극(20')(21')(22')으로 구성되었다.A chip barista is formed in the same manner as in the first embodiment, but the internal electrodes 17, 18 and 19 constituting the barista 1 are formed as shown in FIG. 3C. In this case, the internal electrodes of the sheets 10, 11, 12 are the electrodes 20, 21, 22 connected to the external electrodes and the electrodes 20 ', 21', 22 not connected to the external electrodes. ').
[실시예 4]Example 4
실시예 1에서와 같은 방법으로 칩 바리스타를 형성하되, 바리스타(1)를 구성하는 내부전극(17)(18)(19)을 도 3d와 같이 형성한다. 이 경우 내부전극(23)(24)(25)들은 실시예 1의 내부전극과 같은 형태로 배치되지만 표면적이 작게 형성되었다.A chip barista is formed in the same manner as in the first embodiment, but internal electrodes 17, 18 and 19 constituting the barista 1 are formed as shown in FIG. 3D. In this case, the internal electrodes 23, 24, 25 are arranged in the same shape as the internal electrode of Embodiment 1, but have a small surface area.
실시예 1,2,3,4의 바리스타 시이트에 도포된 내부전극들은 바리스타 시트의 동시 소결후 외부 단자(3,4)와 연결된다. 이와 같은 내부전극들은 사용위치와 용량 및 제품의 특성에 따라 다양하게 변화시킬 수 있다. 따라서 제품의 특성에 맞추어 알맞는 내부전극이 형성된 칩 바리스타를 선택적으로 사용할 수 있게 된다.The internal electrodes applied to the barista sheets of Examples 1, 2, 3 and 4 are connected to the external terminals 3 and 4 after the simultaneous sintering of the barista sheets. Such internal electrodes can be variously changed according to the use location, capacity, and characteristics of the product. Therefore, it is possible to selectively use a chip barista formed with a suitable internal electrode according to the characteristics of the product.
이와 같은 이 발명의 칩 바리스타는 바리스타(1)가 세라믹 지지층(2,2)에 지지되므로 바리스타가 안정화될 뿐만 아니라, 바리스타(1)의 두께가 얇아서 외부전극과 접촉하는 바리스타(1)의 양 측면의 표면적이 적으므로 캐패시턴스를 10pF 이하의 낮출 수 있으며, 외부전극(3,4)이 캡 단자와 같은 형태로 형성되므로 기판에 실장시 점유면적이 적고 고속 신호 라인에 연결시킬 수 있어 전자제품의 소형화를 이룰수 있게 된다.The chip barista according to the present invention has the barista 1 being supported by the ceramic support layers 2 and 2 not only to stabilize the barista but also to make the barista 1 contact with external electrodes due to the thin thickness of the barista 1. Since the surface area of both sides of 1) is small, the capacitance can be lowered to 10pF or less, and since the external electrodes 3 and 4 are formed in the same shape as the cap terminals, the occupied area is small and can be connected to high-speed signal lines. Therefore, the electronics can be miniaturized.
Claims (10)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009529A KR100246729B1 (en) | 1997-03-20 | 1997-03-20 | Low capacitor varistor |
| TW087103906A TW394961B (en) | 1997-03-20 | 1998-03-17 | Low capacitance chip varistor and fabrication method thereof |
| US09/040,489 US6087923A (en) | 1997-03-20 | 1998-03-18 | Low capacitance chip varistor and fabrication method thereof |
| JP10092831A JPH113809A (en) | 1997-03-20 | 1998-03-20 | Low-capacitance chip varistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009529A KR100246729B1 (en) | 1997-03-20 | 1997-03-20 | Low capacitor varistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073928A true KR19980073928A (en) | 1998-11-05 |
| KR100246729B1 KR100246729B1 (en) | 2000-03-15 |
Family
ID=19500218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970009529A KR100246729B1 (en) | 1997-03-20 | 1997-03-20 | Low capacitor varistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100246729B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822932B1 (en) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | Low capacitance chip device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850683B1 (en) | 2007-03-29 | 2008-08-07 | 주식회사 바일테크놀러지 | Esd suppressor of serial and parallel |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2976250B2 (en) * | 1991-08-08 | 1999-11-10 | 株式会社村田製作所 | Manufacturing method of multilayer varistor |
| JPH0613206A (en) * | 1992-06-25 | 1994-01-21 | Murata Mfg Co Ltd | Laminated varistor |
-
1997
- 1997-03-20 KR KR1019970009529A patent/KR100246729B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822932B1 (en) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | Low capacitance chip device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100246729B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087923A (en) | Low capacitance chip varistor and fabrication method thereof | |
| US5412357A (en) | Noise filter having non-linear voltage-dependent resistor body with a resistive layer | |
| KR100674385B1 (en) | Multilayer chip varistor | |
| CN106207755A (en) | Electrostatic protection component and the manufacture method of electrostatic protection component | |
| US7649435B2 (en) | Multilayer chip varistor | |
| CN100550218C (en) | The electrostatic defending member manufacturing method | |
| US5324986A (en) | Chip type varistor | |
| JP5221794B1 (en) | Electrostatic protection element and manufacturing method thereof | |
| KR101539888B1 (en) | Method for manufacturing multi-layered ceramic electronic parts | |
| JP3008567B2 (en) | Chip type varistor | |
| JP2608288B2 (en) | Ceramic, circuit board and electronic circuit board using the same | |
| KR100246729B1 (en) | Low capacitor varistor | |
| KR100262068B1 (en) | Low capacitor chip varister | |
| JP3832071B2 (en) | Multilayer varistor | |
| JP4000633B2 (en) | Wiring board manufacturing method | |
| JP2620640B2 (en) | Composite circuit board with built-in capacitor and method of manufacturing the same | |
| JPH0214501A (en) | Voltage nonlinear resistor | |
| JPH10199709A (en) | Multilayer type varistor | |
| JP2004172369A (en) | Laminated ceramic electronic component and its manufacturing method | |
| CN113539592B (en) | Chip varistor and manufacturing method thereof | |
| KR200408406Y1 (en) | Chip Varistor | |
| JPS6089995A (en) | Composite laminated ceramic part | |
| JPH0216005B2 (en) | ||
| US20230283253A1 (en) | Notch filter | |
| KR20190037997A (en) | Laminated component and electronic device having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111207 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |