KR19980071080A - 충방전 제어회로 - Google Patents

Abstract

충방전 제어회로는 2차 전지의 전압이 MOS 트랜지스터의 임계전압보다 낮은 상태에서 충전기가 연결된 경우, 스위치를 오프시켜서 충전전류를 차단함으로써 비정상적인 전지의 충전을 정지시킨다. 상기 충방전 제어회로는 2차 전지의 전압을 감시하고, 그 2차 전지의 충방전을 제어하는 신호를 출력하는 충방전 제어회로(102)와; 충방전 제어회로(102)의 출력신호를 수신하여 과충전상태 또는 과방전상태에서 각각 충방전을 정지시키는 스위치회로(103) 및; 상기 충방전 제어회로(102)의 출력신호를 수신하고, 과방전상태에서의 전압 보다도 낮고 또한 미리 설정된 충전해서는 않될 적어도 하나의 2차 전지(101)의 전압을 검출하며, 상기 스위치회로(103)를 제어하여 상기 2차 전지(101)의 충전을 정지시키는 저전압 검출회로(107)를 포함하여 구성된다.

Description

충방전 제어회로

본 발명은 2차 전지의 충방전을 제어하는 충방전 제어회로와 그 회로를 이용한 충전 가능한 전원장치에 관한 것이다.

종래의 충전 가능한 전원장치로서는 도 2의 회로블록도에 나타낸 바와 같은 충전 가능한 전원장치가 개시되어 있다. 예컨대, 도 2와 같은 구성은 일본국 특허공개 평성 4-74530 호의 충전 가능한 전원장치에 개시되어 있다. 2차 전지(201)는 스위치회로(203)를 통해 외부단자(204 또는 205)에 연결되고, 충방전 제어회로(202)는 2차 전지(201)와 병렬로 연결되어 2차 전지(201)의 전압을 검출하는 기능을 갖는다. 상기 2차 전지(201) 전압의 과충전상태(전지 전압이 고정전압 보다 높은 상태) 및 과방전상태(전지 전압이 고정전압 보다 낮은 상태)중 어느 하나의 상태에서 상기 충방전 제어회로(202)에서는 신호를 발생하여 상기 스위치회로(203)를 오프시킨다. 상기 외부단자(204)가 소정 전압에 도달된 경우에는 방전을 중단시킴으로써 스위치회로(203)를 통해 흐르는 전류를 제한하는 것이 가능하다. 이는 과전류가 흐를 때, 방전이 정지될 수 있는 것(과전류 제어)을 의미한다. 이하에서 이 상태를 과전류 보호상태라 한다.

참조번호 210은 2차 전지(201)의 양극을 나타내고, 참조번호 211은 2차 전지(201)의 음극을 나타낸다. 참조번호 206과 207은 각각 신호선을 나타내고, 참조번호 208은 충전기를 나타내며, 참조번호 209는 부하를 나타낸다.

한편, 2차 전지를 구비한 종래의 충방전 전원장치의 다른 예로서, 도 3의 회로블록도에 나타낸 바와 같은 전원장치가 알려져 있다. 상기 회로에 있어서, 스위치회로(303)가 2차 전지(301)의 음극(311)에 직렬로 연결된다.

그러나, 상기와 같이 구성된 충방전 제어회로는, 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮은 상태로 되어 있어서 충전기가 연결된 때 다음과 같은 결점이 있다.

참조번호 310은 2차 전지(301)의 양극을 나타내고, 참조번호 302는 충방전 제어회로를 나타낸다. 참조번호 304와 305는 각각 외부단자를 나타내고, 참조번호 306 및 307은 각각 신호선을 나타내며, 참조번호 309는 부하를 나타낸다.

일반적으로, 2개의 FET(Field Effect Transistor; 전계효과 트랜지스터)는 스위치회로용으로 사용된다. 스위치회로를 사용한 다른 예로서, 회로블록도에 나타낸 전원장치가 알려져 있다. 도 4의 예에 있어서, 스위치회로(403)는 2 개의 FET로 구성된다.

상기 스위치회로(403)는 과방전상태에서 FET(412)가 오프되도록 동작하고, 과충전상태에서 FET(413)가 오프되도록 동작한다. 이 때문에, 스위치회로(403)를 제어하기 위한 신호선이 2개(407A, 407B)로 분리되어 있다. 과전류상태인 경우에도, 스위치회로(403)는 FET(412)가 오프되도록 동작한다.

이러한 회로에 있어서, 충전기(408)가 도 4에 나타낸 과방전상태의 전지 전압에 연결된 경우에는 FET(412)가 오프되고 FET(413)가 온되기 때문에 충전전류가 FET의 기생다이오드를 통해 흘러 2차 전지(401)를 충전시킨다. 이는 정상 전지상태에서의 정상 회로동작이다. 그러나, 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮은 경우에도, 회로는 충전전류가 흐르도록 동작하여 비정상 전지임에도 불구하고 전지를 충전시키게 된다. 비정상 전지로의 충전은 전지를 파손시킬 가능성을 갖고 있다.

참조번호 404는 2차 전지(401)의 양극을 나타내고, 참조번호 411은 2차 전지(401)의 음극을 나타낸다. 참조번호 404와 405는 각각 외부단자를 나타낸다. 참조번호 406은 신호선을 나타내고, 참조번호 409는 부하를 나타낸다.

본 발명은 종래의 상기한 문제를 해결하기 위해 이루어진 것으로, 전지 전압이 MOS 트랜지스터의 임계전압 보다 낮은 상태에서 충전기가 연결된 경우 전지로 충전전류가 흐르지 않게 함으로써 신뢰성이 높고 안전한 충방전 제어회로를 제공하는 데에 그 목적이 있다.

상기한 목적을 달성하기 위해, 본 발명의 충방전 제어회로는 2차 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮고 충전기가 연결된 경우 충전전류가 흐르지 않도록 스위치회로를 오프시키는 회로구성을 갖는다. 상기 구성은 비정상 전지를 충전시킬 수 없어 전지의 파손을 방지할 수 있다.

상기한 바와 같이 구성된 충방전 제어회로는, 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮고 충전기가 연결된 경우, 충전전류를 차단하여 2차 전지가 충전되지 않도록 하기 때문에, 2차 전지의 파손을 방지하여 기기 전체의 신뢰성을 높이고 안전성을 향상시킨다.

도 1은 본 발명의 충전 가능한 전원장치의 회로블록도,

도 2는 종래 충전 가능한 전원장치의 회로블록도,

도 3은 종래 충전 가능한 전원장치의 다른 예를 나타낸 회로블록도,

도 4는 종래 충전 가능한 전원장치의 다른 예를 나타낸 회로블록도,

도 5는 본 발명의 충전 가능한 전원장치의 일부분을 나타낸 회로도,

도 6은 본 발명의 충전 가능한 전원장치의 다른 부분을 나타낸 회로도,

도 7은 본 발명의 충전 가능한 전원장치의 다른 예를 나타낸 회로도,

도 8은 본 발명의 다른 충전 가능한 전원장치의 일부분을 나타낸 회로도,

도 9는 본 발명의 충전 가능한 전원장치의 일부분에 대한 다른 예를 나타낸 회로도,

도 10은 본 발명의 충전 가능한 전원장치의 일부분에 대한 또 다른 예를 나타낸 회로도,

도 11은 본 발명의 충전 가능한 전원장치의 일부분에 대한 또 다른 예를 나타낸 회로도이다.

도면의 주요 부분에 대한 부호의 설명

101,115,701: 2차 전지 102,702: 충방전 제어회로

103,703: 스위치회로 104,105,508,509,704,705: 외부단자

107,507: 저전압 검출부 108,708: 충전기

109,709: 부하 110,111: 전계효과 트랜지스터

113: 과전류 검출단자 116, 503,504: P-채널 MOS 트랜지스터

117,506,513: 풀-다운 소자

118,505,512,710,711: N-채널 MOS 트랜지스터

119: 풀-업 소자 120: OR 발생회로

501: 레벨 시프터회로 502: 파형 정형 인버터

507: 입력단자 510: 출력단자

511: 검출단자 706: 신호선

도 1을 참조하여 본 발명의 일실시예를 설명한다. 도 1은 본 발명의 충방전 제어회로의 회로블록도이다.

동도면에서 2차 전지(101)는 스위치회로(103)를 통해 외부단자(104, 105)에 연결된다. 상기 스위치회로(103)는 N-채널 FET로 구성된다. 상기 2차 전지(101)의 전압은 충방전 제어회로(102)와 저전압 검출회로(107)에 의해 감시된다. 충방전 제어회로(102)가 신호선(114A)에 의해 FET(110)에 연결되어 FET(110)의 온/오프를 제어하고, 신호선(114B)에 의해 저전압 검출회로(107)를 통해 FET(111)에 연결되어 FET(111)의 온/오프를 제어한다. 저전압 검출회로(107)는 과전류 검출단자(113)를 통해 충전기와 병렬로 외부단자(104, 105)간에 연결되어 그 전압을 전원으로 하여 동작된다.

상기 2차 전지(101)를 충전시키는 충전기(108) 또는 2차 전지(101)에 의해 구동되는 기기(2차 전지로부터 본 부하)는 외부단자(104, 105)간에 연결된다. FET(110)와 FET(111)는 외부단자(105 또는 104)에 직렬로 연결된다. 본 실시예에서는 FET(110)와 FET(111)가 외부단자(105)에 직렬로 연결된다.

먼저, 저전압 검출회로(107)의 구성을 도 1을 참조하여 설명한다.

충방전 제어회로(102)로부터의 신호가 레벨 시프터회로(501)로 입력된다. 이 레벨 시프터회로(501)의 출력이 파형 정형 인버터(502)로 입력된다. 인버터(502)의 출력이 P-채널 MOS 트랜지스터(503)의 게이트와 N-채널 MOS 트랜지스터(505)의 게이트에 연결된다. P-채널 MOS 트랜지스터(503)의 소오스가 외부단자(104)에 연결되고, 그 드레인이 P-채널 MOS 트랜지스터(504)의 소오스에 연결된다. P-채널 MOS 트랜지스터(504)의 소오스가 P-채널 MOS 트랜지스터(503)의 드레인에 연결되고, 그 게이트가 2차 전지(101)의 음극단자에 연결되며, 그 드레인이 N-채널 MOS 트랜지스터(505)의 드레인과 풀-다운 소자(506)의 일단에 연결된다. 또한, P-채널 MOS 트랜지스터(504)의 드레인이 신호선(114B)을 통해 과충전신호 출력단자(112B)로부터 스위치회로(103)의 FET(111)의 게이트로 연결된다. N-채널 MOS 트랜지스터(505)의 소오스가 과전류 검출단자(113)를 통해 신호선(106)에 의해 외부단자(105)에 연결되고, 그 게이트가 파형 정형 인버터(502)의 출력에 연결되며, 그 드레인이 P-채널 MOS 트랜지스터(504)의 드레인과 풀-다운 소자(506)의 일단에 연결된다. 또한, N-채널 MOS 트랜지스터(505)의 드레인이 신호선(114B)을 통해 과충전신호 출력단자(112B)로부터 스위치회로(103)의 FET(111)의 게이트에 연결된다. 레벨 시프터회로(501), 파형 정형 인버터(502), P-채널 MOS 트랜지스터(503, 504), N-채널 MOS 트랜지스터(505) 및 풀-다운 소자(506)로 구성된 저전압 검출회로(107)에 포함된 각 소자의 전원은 외부단자(104, 105)에 의해 공급된다.

다음에, 저전압 검출회로(107)의 동작을 도 1을 참조하여 설명한다. 레벨 시프터회로(501)는 입력신호, 즉 충방전 제어회로(102)의 출력신호가 하이레벨인 경우 고전압(이후, H로 칭함)을 외부단자(104)로 출력하고, 충방전 제어회로(102)의 출력신호가 로우레벨인 경우 저전압(이후, L로 칭함)을 외부단자(105)로 출력한다. 레벨 시프터회로(501)의 출력은 파형 정형 인버터(502)에 의해 구형파로 좀더 파형정형되고, 파형 정형 인버터(502)는 레벨 시프터회로(501)의 출력이 H인 경우 L을 출력하며, 레벨 시프터회로(501)의 출력이 L인 경우 H를 출력한다. P-채널 MOS 트랜지스터(504)는 2차 전지(101)의 전압을 감시하여 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(504)의 임계전압 보다 높은 경우 온되고, 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(504)의 임계전압 보다 낮은 경우 오프된다. P-채널 MOS 트랜지스터(503, 504)와 N-채널 MOS 트랜지스터(505)로 이루어진 최종 출력단은, P-채널 MOS 트랜지스터(504)가 온인 경우 파형 정형 인버터(502)의 출력이 L이면 P-채널 MOS 트랜지스터(503)가 온되고 N-채널 MOS 트랜지스터(505)가 오프되기 때문에, 출력단자(112B)에서 H를 출력한다. 최종 출력단은, 파형 정형 인버터(502)의 출력이 H이면 P-채널 MOS 트랜지스터(503)가 오프되고 N-채널 MOS 트랜지스터(505)가 온되기 때문에, 출력단자(112B)에서 L을 출력한다. 이는 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(504)의 임계전압 보다 높으면, 충방전 제어회로(102)의 출력신호에 따라 출력단자(112B)의 전압이 H 또는 L로 되는 것을 의미한다.

한편, P-채널 MOS 트랜지스터(504)가 오프인 경우, 최종 출력단은 파형 정형 인버터(502)의 출력이 H이면 N-채널 MOS 트랜지스터(505)가 온되고 P-채널 MOS 트랜지스터(503)가 오프되기 때문에, 출력단자(112B)에서 L을 출력한다. 파형 정형 인버터(502)의 출력이 L이면 N-채널 MOS 트랜지스터(505)가 오프되고 P-채널 MOS 트래지스터(503)가 온되어도, 최종 출력단은 P-채널 MOS 트랜지스터(504)가 오프를 유지하고 풀-다운 소자(506)에 연결되어 있기 때문에, 출력단자(112B)에서 L을 출력한다. 따라서, 최종 출력단은 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(504)의 임계전압 보다 낮은 경우 충방전 제어회로(102)의 출력레벨과 관계없이 L을 강제적으로 출력한다.

다음에, 전체 회로동작을 설명한다.

P-채널 MOS 트랜지스터(504)의 임계전압은, 과방전전압 보다 낮으며 2차 전지(101)가 충전되어서는 안될 상위 제한전압으로 설정한다. 충방전 제어회로(102)는 2차 전지(101)의 전압을 감시하여 2차 전지(101)의 전압이 과충전상태인 경우 하이신호를 출력함으로써 FET(110)를 온시키고, 로우신호를 저전압 검출회로(107)로 출력한다. 이때, 2차 전지(101)가 과충전상태이므로, 전지의 전압도 P-채널 MOS 트랜지스터(504)의 임계전압 보다 높다. 따라서, P-채널 트랜지스터(504)가 온되고, 저전압 검출회로(107)가 충방전 제어회로(102)로부터의 과충전신호로서 L을 스위치회로(103)를 구성하는 FET(111)의 게이트로 출력한다. 이때, FET(111)의 게이트와 소오스간의 전압이 0V로 되므로, FET(111)가 오프된다. 따라서, 충전기(108)로부터의 충전전류가 차단됨으로써 2차 전지(101)로의 충전이 정지된다.

충방전 제어회로(102)는 출력단자(112A)에 로우신호를 출력하여 FET(110)를 오프시키고, 2차 전지(101)의 과방전상태에서 하이를 저전압 검출회로(107)로 출력한다. 방금 과방전상태로 된 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(504)의 임계전압 보다 높기 때문에, P-채널 MOS 트랜지스터(504)는 온상태를 유지한다. 따라서, 저전압 검출회로(107)는 충방전 제어회로(102)의 신호에 의해 출력단자(112B)로 H를 출력하여 FET(111)를 온시킨다. 이러한 동작에 의해, 부하(109)로의 방전전류가 차단되어 2차 전지(101)의 방전이 정지된다. 이 상태에서 부하(109)를 충전기(108)로 교체하면 FET(111)가 온상태를 유지하고, FET(110)의 기생다이오드가 순방향으로 되어 충전기(108)로부터 2차 전지(101)로 충전 전류통로가 연결되어 충전이 시작된다. 이는 종래 보호회로의 동작이 보증되는 것을 의미한다. 과방전상태에서 2차 전지(101)의 전압이 자기방전(self-discharge) 등에 의해 P-채널 MOS 트랜지스터(504)의 임계전압 보다 낮은 경우, 충방전 제어회로(102)는 과방전신호, 즉 로우를 출력단자(112A)로, 하이를 저전압 검출회로(107)로 출력한다. 그러나, 저전압 검출회로(107)는 충방전 제어회로(102)의 출력과 관계없이 출력단자(112B)로 L을 출력하기 때문에, 스위치회로(103)에 있어서 FET(111)의 게이트와 소오스간의 전압이 0V로 되어 FET(111)가 오프된다. 이 상태에서 충전기(108)가 외부단자(104, 105)에 연결되어 있으면 FET(110)의 기생다이오드가 순방향을 유지하더라도 FET(111)가 오프되고 기생다이오드가 역방향을 유지하기 때문에 2차 전지(101)로의 방전전류가 차단되어 2차 전지(101)는 충전되지 않는다.

따라서, 2차 전지(101)의 전압이 과방전전압 보다 낮고 P-채널 MOS 트랜지스터의 임계전압 보다 낮은 비정상상태에서 충전을 정지시키는 것이 가능하다.

상기한 동작은 도 1의 저전압 검출회로(107)와 도 1의 저전압 검출회로(107)에서 취출된 도 5를 참조하여 설명한 경우이지만, 도 6의 저전압 검출회로인 경우에도 유사하게 동작한다.

도 5와 도 6에 있어서, 참조번호 507은 입력단자를 나타내고, 참조번호 510은 출력단자를 나타낸다. 참조번호 508은 양극 전원단자를 나타내고, 참조번호 509는 음극 전원단자를 나타낸다. 참조번호 511은 검출단자를 나타낸다.

직렬 연결된 도 1의 P-채널 MOS 트랜지스터(503, 504)가 도 6의 P-채널 MOS 트랜지스터(603, 604)로 대치되어도 그 동작은 실현될 수 있다.

P-채널 MOS 트랜지스터의 임계전압은 고불순물 농도를 변화시킴으로써 조절 가능하기 때문에, 충전을 정지시키는 전압이 용이하게 설정된다.

풀-다운 소자(506)는 FET(111)의 게이트와 소오스간의 전압을 고정시키기 위한 소자이기 때문에, 저전압 검출회로(107)내에는 없는 것으로, 외부단자(105)와 출력단자(112B)간에 연결된 경우에도 유사하게 동작하는 것이 가능하다.

본 발명의 다른 실시예를 도 7을 참조하여 설명한다. 도 1과의 차이점은, 스위치회로(703)가 N-채널 FET가 아니라 P-채널 FET로 구성된 것이다. 2차 전지(701)가 스위치회로(703)를 통해 외부단자(704, 705)간에 연결된다. 스위치회로(703)는 2 개의 P-채널 FET로 구성된다. 2차 전지(701)의 전압은 충방전 제어회로(702)와 저전압 검출회로(707)에 의해 감시된다. 충방전 제어회로(702)는 신호선(714A)에 의해 FET(710)에 연결되어 FET(710)의 온/오프를 제어하고, 신호선(714B)에 의해 저전압 검출회로(707)를 통해 FET(711)에 연결되어 FET(711)의 온/오프를 제어한다. 상기 저전압 검출회로(707)는 과전류 검출단자(713)를 통해 충전기와 병렬로 외부단자(704, 705)간에 연결되어 그 전압을 전원으로 하여 동작한다.

상기 2차 전지(701)을 충전시키는 충전기(708) 또는 2차 전지에 의해 구동되는 기기[2차 전지로부터 본 부하(709)]는 외부단자(704, 705)간에 연결된다. FET(710)와 FET(711)는 외부단자(705 또는 704)에 직렬로 연결된다. 본 실시예에 있어서, FET(710)와 FET(711)가 외부단자(704, 705)에 직렬로 연결된다.

상기 저전압 검출회로(707)의 구성을 도 7을 참조하여 설명한다. 충방전 제어회로(702)로부터의 신호는 레벨 시프터회로(501)로 입력되고, 레벨 시프터회로(501)의 출력은 파형 정형 인버터(502)로 입력된다. 인버터(502)의 출력은 P-채널 MOS 트랜지스터(503)의 게이트와 N-채널 MOS 트랜지스터(505)의 게이트에 연결된다. P-채널 MOS 트랜지스터(503)의 소오스는 외부단자(704)에 연결되고, 그 드레인은 N-채널 MOS 트랜지스터(512)의 드레인과 풀-업 소자(513)의 일단에 연결된다. P-채널 MOS 트랜지스터(503)의 소오스는 신호선(714B)을 통해 충전신호 출력단자(712B)로부터 스위치회로(703)의 FET(711)의 게이트에 연결된다. N-채널 MOS 트랜지스터(512)의 소오스는 N-채널 MOS 트랜지스터(505)의 드레인에 연결되고, 그 게이트는 2차 전지(701)의 양극에 연결되며, 그 드레인은 P-채널 MOS 트랜지스터(503)의 드레인과 풀-업 소자(513)의 일단에 연결된다. 또한, N-채널 MOS 트랜지스터(512)의 소오스는 신호선(714B)을 통해 과충전신호 출력단자(712B)로부터 스위치회로(703)의 FET(711)의 게이트에 연결된다. N-채널 MOS 트랜지스터(505)의 소오스는 외부단자(705)에 연결되고, 그 게이트는 파형 정형 인버터(502)의 출력에 연결되며, 그 드레인은 P-채널 MOS 트랜지스터(503)의 소오스에 연결된다. 레벨 시프터회로(501), 파형 정형 인버터(502), P-채널 MOS 트랜지스터(503), N-채널 MOS 트랜지스터(505, 512) 및 풀-업 소자(513)로 구성된 저전압 검출회로(707)에 포함된 각 소자의 전원은 외부단자(704, 705)에 의해 공급된다.

참조번호 706은 신호선을 나타낸다.

다음에, 도 7을 참조하여 저전압 검출회로(707)의 동작을 설명한다. 레벨 시프터회로(501)는, 입력신호, 즉 충방전 제어회로(702)의 출력신호가 하이레벨인 경우 고전압(이후, H로 칭함)을 외부단자(704)로 출력하고, 충방전 제어회로(702)의 출력신호가 저레벨인 경우 저전압(이후, L로 칭함)을 외부단자(705)로 출력한다. 레벨 시프터회로(501)의 출력은 파형 정형 인버터(502)에 의해 구형파로 좀더 파형정형되고, 파형 정형 인버터(502)는 레벨 시프터회로(501)의 출력이 H인 경우 L을 출력하며, 레벨 시프터회로(501)의 출력이 L인 경우 H를 출력한다. N-채널 MOS 트랜지스터(512)는 2차 전지(512)의 전압을 감시하여 2차 전지(701)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 높은 경우 온되고, 2차 전지(701)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 낮은 경우 오프된다. P-채널 MOS 트랜지스터(503)와 N-채널 MOS 트랜지스터(505, 512)로 구성된 최종 출력단은, N-채널 MOS 트랜지스터(512)가 온인 경우 파형 정형 인버터(502)의 출력이 L이면 P-채널 MOS 트랜지스터(503)가 온되고 N-채널 MOS 트랜지스터(505)가 오프되기 때문에, 출력단자(712B)에서 H를 출력한다. 최종 출력단은, 파형 정형 인버터(502)의 출력이 H이면 P-채널 MOS 트랜지스터(503)가 오프되고 N-채널 MOS 트랜지스터(505)가 온되기 때문에, 출력단자(712B)에서 L을 출력한다. 이는 2차 전지(171)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 높으면, 충방전 제어회로(702)의 출력신호에 따라 출력단자(712B)의 전압이 H 또는 L로 되는 것을 의미한다. 한편, N-채널 MOS 트랜지스터(512)가 오프인 경우, 최종 출력단은 파형 정형 인버터(502)의 출력이 L이면 N-채널 MOS 트랜지스터(505)가 오프되고 P-채널 MOS 트랜지스터(503)가 온되기 때문에, 출력단자(712B)에서 H를 출력한다. 파형 정형 인버터(502)의 출력이 H이면 N-채널 MOS 트랜지스터(505)가 온되고 P-채널 MOS 트래지스터(503)가 오프되어도, 최종 출력단은 N-채널 MOS 트랜지스터(512)가 오프를 유지하고 풀-업 소자(513)에 연결되기 때문에, 출력단자(712B)에서 H를 출력한다. 따라서, 최종 출력단은 2차 전지(701)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 낮은 경우 충방전 제어회로(702)의 출력레벨과 관계없이 H를 강제적으로 출력한다.

다음에, 도 7의 전체 회로동작을 설명한다.

N-채널 MOS 트랜지스터(512)의 임계전압은, 과방전전압 보다 낮으며 2차 전지(701)가 충전되어서는 안될 상위 제한전압으로 설정된다. 충방전 제어회로(702)는, 2차 전지(701)의 전압을 감시하여 2차 전지(701)의 전압이 과충전상태인 경우 로우신호를 출력함으로써 FET(710)를 온시키고, 하이신호를 저전압 검출회로(707)로 출력한다. 이때, 2차 전지(701)가 과충전상태이므로, 전지의 전압도 N-채널 MOS 트랜지스터(512)의 임계전압 보다 높다. 따라서, N-채널 트랜지스터(512)가 온되고, 저전압 검출회로(707)가 충방전 제어회로(702)로부터의 과충전신호로서 H를 스위치회로(703)를 구성하는 FET(711)의 게이트로 출력한다. 이때, FET(711)의 게이트와 소오스간의 전압이 0V로 되므로, FET(711)가 오프된다. 따라서, 충전기(708)로부터의 충전전류가 차단됨으로써 2차 전지(701)로의 충전이 정지된다.

충방전 제어회로(702)는 출력단자(712A)에 하이를 출력하여 FET(710)를 오프시키고, 2차 전지(701)의 과방전상태에서 하이를 저전압 검출회로(707)로 출력한다. 방금 과방전상태로 된 2차 전지(101)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 높기 때문에, P-채널 MOS 트랜지스터(512)는 온상태를 유지한다. 따라서, 저전압 검출회로(707)는 제어회로(702)의 신호에 의해 출력단자(712B)로 H를 출력하여 FET(711)를 온시킨다. 이러한 동작에 의해, 부하(709)로의 방전전류가 차단되어 2차 전지(701)의 방전이 정지된다. 이 상태에서 부하(709)를 충전기(708)로 교체하면 FET(711)가 온상태를 유지하고, FET(710)의 기생다이오드가 순방향으로 되어 충전기(708)로부터 2차 전지(701)로 충전 전류통로가 연결되어 충전이 시작된다. 이는 종래 보호회로의 동작이 보증된다는 것을 의미한다. 과방전상태에서 2차 전지(701)의 전압이 N-채널 MOS 트랜지스터(512)의 임계전압 보다 낮은 경우, 충방전 제어회로(702)는 과방전신호, 즉 하이를 출력단자(712A)로, 로우를 저전압 검출회로(707)로 출력한다. 그러나, 저전압 검출회로(707)는 충방전 제어회로(702)의 출력과 관계없이 출력단자(712B)로 H를 출력하기 때문에, 스위치회로(703)에 있어서 FET(711)의 게이트와 소오스간의 전압이 0V로 되어 FET(711)가 오프된다. 이 상태에서 충전기(708)가 외부단자(704, 705)에 연결되어 있으면 FET(710)의 기생다이오드가 순방향을 유지하더라도, FET(711)가 오프되어 기생다이오드가 역방향을 유지하기 때문에 2차 전지(701)로의 방전전류가 차단되어 2차 전지(701)는 충전되지 않는다.

따라서, 2차 전지(701)의 전압이 과방전전압 보다 낮고 N-채널 MOS 트랜지스터의 임계전압 보다 낮은 비정상상태에서 충전을 정지시키는 것이 가능하다.

상기한 동작은 도 7의 저전압 검출회로(707)와 도 7의 저전압 검출회로(707)에서 취출된 도 8을 참조하여 설명한 경우이지만, 도 9의 저전압 검출회로인 경우에도 유사하게 동작한다. 상기 동작은, 직렬 연결된 도 7의 N-채널 MOS 트랜지스터(505, 512)가 도 9의 N-채널 MOS 트랜지스터(605, 612)로 대치되어도 실현될 수 있다.

N-채널 MOS 트랜지스터의 임계전압은 고불순물 농도를 변화시킴으로써 조절 가능하기 때문에, 충전을 정지시키는 전압이 용이하게 설정된다.

풀-다운 소자(513)는 FET(711)의 게이트와 소오스간의 전압을 고정시키기 위한 소자이기 때문에, 저전압 검출회로(707)에는 없는 것으로, +V(704)와 출력단자(712B)간에 연결된 경우에도 유사하게 동작하는 것이 가능하다.

상기 설명은 모두 1개 2차 전지의 경우에 대해 기술되었지만, 도 11에 도시된 바와 같이 두 개의 2차 전지 보다 많은 전지가 직렬로 연결되고 전체 전지의 전압이 MOS 트랜지스터의 임계전압에 의해 감시되어 전체 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮은 경우도 유사한 회로에 의해 동작되는 것이 가능하다.

MOS 트랜지스터의 임계전압을 사용하여 직렬로 연결된 각 2차 전지의 전압을 감시하는 것도 가능하다. 그 회로의 설명을 도 10을 참조하여 아래에 설명한다.

P-채널 MOS 트랜지스터(116)와 N-채널 MOS 트랜지스터(118)의 임계전압은, 과방전전압 보다 낮으며 2차 전지(101, 115)가 충전되어서는 안될 상위 제한전압으로 설정된다.

P-채널 MOS 트랜지스터(116)의 소오스는 2차 전지(101)의 양극 전원단자에 연결되고, 그 드레인은 풀-다운 소자(117)의 일단에 연결되며 OR 발생회로(120)로 입력되며, 그 게이트는 2차 전지(101)의 음극 전원단자에 연결된다. 풀-다운 소자(117)의 다른 단자는 2차 전지(115)의 음극 전원단자에 연결된다. N-채널 MOS 트랜지스터(118)의 소오스는 2차 전지(115)의 음극 전원단자에 연결되고, 그 드레인은 풀-업 소자(119)의 일단에 연결되며 OR 발생회로(120)로 입력되며, 그 게이트는 2차 전지(115)의 양극 전원단자에 연결된다. OR 발생회로(120)의 출력은 P-채널 MOS 트랜지스터(504)의 게이트에 연결된다. 다른 회로의 연결은 도 1에 설명된 연결과 유사하다.

P-채널 MOS 트랜지스터(116)와 풀-다운 소자(117)로 구성된 회로는, 2차 전지(101)의 전압을 감시한다. 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(116)의 임계전압 보다 낮은 경우, P-채널 MOS 트랜지스터(116)가 오프되어 로우가 풀-다운 소자(117)에 의해 OR 발생회로(120)로 입력된다. 2차 전지(101)의 전압이 P-채널 MOS 트랜지스터(116)의 임계전압 보다 높은 경우, P-채널 MOS 트랜지스터(116)가 온되어 하이가 풀-다운 소자(117)에 의해 OR 발생회로(120)로 입력된다. N-채널 MOS 트랜지스터(118)와 풀-업 소자(119)로 구성된 회로는 2차 전지(115)의 전압을 감시한다. 2차 전지(115)의 전압이 N-채널 MOS 트랜지스터(118)의 임계전압 보다 낮은 경우, N-채널 트랜지스터(118)가 오프되어 로우가 풀-다운 소자(119)에 의해 OR 발생회로(120)로 입력된다. P-채널 MOS 트랜지스터(116)와 풀-다운 소자(117)로 구성된 회로의 출력이 로우이거나 N-채널 MOS 트랜지스터(118)와 풀-업 소자(119)로 구성된 회로의 출력이 하이인 경우, OR 발생회로(120)는 그 출력에서 H를 출력한다. P-채널 MOS 트랜지스터(504)는 OR 발생회로(120)의 출력이 H이 경우에만 오프된다. 저전압 검출회로(107)의 동작은 도 1의 설명과 유사하다.

따라서, 2차 전지(101, 115)의 전압중 어느 하나가 MOS 트랜지스터(116, 118)의 임계전압 보다 낮은 경우, 저전압 검출회로(107)는 그 출력단자(112B)에서 L을 출력하여 FET(111)를 오프시키고, 충전기(108)로부터 2차 전지(101, 115)로의 충전전류를 차단하여 충전을 정지시킨다.

도 10을 참조로 한 설명은 2 개의 N-채널 FET로 구성된 스위치회로(103)이지만, 저전압 검출회로(107)의 전원, 입력 및 출력의 관계는 직렬 접속된 2차 전지의 수가 증가되고, 각 전압을 감시하기 위해 P-채널 MOS 트랜지스터(116), N-채널 MOS 트랜지스터(118), 풀-다운 소자(117), 풀-업 소자(119) 및 OR 발생 회로(120)만을 도 1의 실시예에 부가하였기 때문에, 도 1의 설명과 다르지 않다. 따라서, 스위치회로(103)가 2개의 P-채널 FET로 구성되면, 상기 5개의 소자[P-채널 트랜지스터(116), N-채널 트랜지스터(118), 풀-다운 소자(117), 풀-업 소자(119) 및 OR 발생 회로(120)]가 도 7에 부가되고, 상기 도 7의 N-채널 트랜지스터(512)의 게이트가 OR 발생 회로의 출력으로 설정되어 유사한 동작이 가능하게 한다. 도 10의 설명에서는 직렬 접속된 2개의 전지이지만, 각 2차 전지의 전압이 MOS 트랜지스터의 임계전압에 의해 감시되고 그 출력이 OR 발생회로에 입력되며 그 출력이 저전압 검출회로의 검출단자에 연결되는 것이 가능하다.

상술한 바와 같이, 본 발명은 간단한 회로를 부가함으로써 2차 전지의 전압이 MOS 트랜지스터의 임계전압 보다 낮은 상태에서 충전기가 연결된 경우 충전전류를 차단하도록 스위치회로를 오프시키고, 비정상적인 전지로의 충전을 정지시킨다. 따라서, 본 발명은 2차 전지을 파손으로부터 보호하고, 기구 전체의 신뢰성과 안정성을 향상시키는 이점을 갖는다.

Claims (5)

1. MOS 트랜지스터의 임계전압을 사용하여 전지의 충전을 정지시키거나 충전을 제어하는 신호를 출력하는 적어도 하나의 2차 전지의 전압을 감시하는 것을 특징으로 하는 충방전 제어회로.
2. 제 1 항에 있어서, 상기 충방전 제어회로는 상기 전지의 전압이 상기 MOS 트랜지스터의 임계전압보다 낮은 경우 충전을 정지시킬 수 있는 것을 특징으로 하는 충방전 제어회로.
3. 제 1 항에 있어서, 상기 충방전 제어회로는 신호출력단자에서 풀-업 또는 풀-다운 소자를 포함하는 것을 특징으로 하는 충방전 제어회로.
4. 적어도 하나의 2차 전지의 전압을 감시하여 전지의 충방전을 제어하는 신호를 출력하는 충방전 제어회로와;

   상기 충방전 제어회로의 출력신호를 수신하여 과충전상태 또는 과방전상태에서 각각 충방전을 정지시키는 스위치회로 및;

   상기 충방전 제어회로의 출력신호를 수신하고, 과방전상태에서의 전압 보다 낮고 미리 설정된 충전해서는 않될 적어도 하나의 2차 전지의 전압을 검출하며, 상기 2차 전지의 충전을 정지시키기 위해 스위치회로를 제어하는 저전압 검출회로를 포함하여 구성된 것을 특징으로 하는 충방전 제어회로.
5. 제 4 항에 있어서, 상기 저전압 검출회로는 상기 2차 전지의 전압이 MOS 트랜지스터의 임계전압보다 낮은 경우 충전을 정지시키는 것을 특징으로 하는 충방전 제어회로.