KR19980064368A - 하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로 - Google Patents

하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로 Download PDF

Info

Publication number
KR19980064368A
KR19980064368A KR1019970070641A KR19970070641A KR19980064368A KR 19980064368 A KR19980064368 A KR 19980064368A KR 1019970070641 A KR1019970070641 A KR 1019970070641A KR 19970070641 A KR19970070641 A KR 19970070641A KR 19980064368 A KR19980064368 A KR 19980064368A
Authority
KR
South Korea
Prior art keywords
driver
mosfet
current
gate
voltage
Prior art date
Application number
KR1019970070641A
Other languages
English (en)
Inventor
밸드윈데이비드제이.
마샬앤드류
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064368A publication Critical patent/KR19980064368A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

하이 사이드 MOSFET 게이트 보호 분류기 회로는 출력 구동 트랜지스터(10)을 보호하기 위하여 제공된다. 이 출력 구동 트랜지스터(10)은 출력 노드(12) 상의 부하(18)을 구동하도록 동작 가능하다. 감지 저항기(26)은 공급 전압 단자와 출력 노드(12) 간에 배치된다. 트랜지스터(10)의 게이트는 전류 제한 드라이버(20)에 의해 구동된다. 트랜지스터(10)의 게이트 옥사이드 양단 전압이 트랜지스터를 파괴할 수 있는 선정된 전압을 초과하지 않도록 하기 위하여, 바이패스 트랜지스터(32)는 MOSFET 드라이버(14)의 출력과 공급 단자(11) 간에 배치된다. 이 트랜지스터(32)의 게이트는 출력 노드(12)에 연결시켜서, 트랜지스터(10)의 게이트 상의 전압이 출력 노드(12) 상의 전압 이하인 1 문턱 전압으로 제한되도록 한다.

Description

하이 사이드 ＭＯＳＦＥＴ 게이트 보호 분류기 회로
본 발명은 일반적으로 집적 회로 보호 디바이스에 관한 것으로, 특히 MOSFET 트랜지스터의 게이트와 소오스 또는 드레인 간에 배치되는 보호 디바이스에 관한 것이다.
MOSFET들은 소오스, 게이트 및 드레인으로 제조되며, 반도체 기판 내에 통상적으로 정의된 상기 소오스와 드레인은 정의된 영역으로 있게 된다. 소오스/드레인 영역들은 채널에 의해 분리되고, 이 채널 상에는 게이트 전극이 배치된다. 게이트 전극은 박막의 게이트 옥사이드에 의해 채널 영역과 분리된다. 이 게이트 옥사이드의 두께는 트랜지스터의 어떤 특성을 결정할 것이며, 통상적으로 가능한 한 얇게 제조된다. 그러나, 이 게이트 옥사이드의 두께가 감소됨에 따라, 옥사이드의 항복(breakdown) 전압은 감소하게 될 것이다. 예를 들면, 3 볼트용 트랜지스터들에 있어서, 5 볼트 또는 6 볼트를 초과하는 전압은 게이트 옥사이드 상에 스트레스를 가할 수 있기에 트랜지스터가 파괴될 것이다. 따라서, 소정의 트랜지스터의 게이트 옥사이드 항복 전압이 게이트 소오스 간의 또는 게이트 드레인 간의 항복 전압을 초과하지 않도록 하는 수많은 장치들이 제공되어 왔다.
MOSFET의 한가지 응용 회로에 있어서, 구동 회로는 모터와 같은 유도성 부하(inductive load)를 구동하기 위해서 제공된다. 디바이스가 턴오프될 때, 출력 노드 상의 전압을 고전압으로 구동하게 될 최종 역기전력(back emf)이 될 것이다. 구동 트랜지스터의 게이트가 통상적으로 낮게 풀(pull)되기 때문에, 게이트 소오스간의 항복 전압을 초과하여 소오스와 게이트 양단에 전압이 가해질 것이다. 이러한 문제점을 해결하기 위하여, 백-투-백(back-to-back) 제너(zener) 다이오우드, 즉 다이오드들이 트랜지스터의 게이트와 소오스 간에 배치된다. 이 제너 다이오우드의 항복 전압을 초과하여 전압이 상승할 때, 전류가 도전될 것이며, 소오스와 게이트 양단의 전압 제한이 이루어질 것이다. 그러나, 이 전류는 제너를 통하여 흐르고 구동 회로는 접지가 되어야만 하기에, 제너 다이오드들과 구동 회로 내에서 분산되어 높은 역기전력 전압을 초과할 수 있다.
여기서 개시되고 청구된 본 발명은 부하가 연결되는 출력과 공급 전압 간에 연결된 소오스/드레인 경로를 가지는 드라이버 MOSFET용 게이트 보호 회로를 포함한다. 이 게이트 보호 회로는 동작 모드 동안에는 도전 상태로 만들기 위해 고전압으로 드라이버 MOSFET의 게이트를 구동하고 절연 모드 동안에는 드라이버 MOSFET를 비도전 상태로 만들기 위해 저전압으로 구동하기 위한 전류 제한 드라이버를 포함한다. 출력 노드 상의 출력 전압의 함수로서 전류를 공급하기 위해 전류 제한 드라이버의 출력과 공급 전압 간에 바이패스(bypass) 디바이스가 연결된다. 그와 같이, 바이패스 디바이스를 통하여 전류 제한 드라이버의 출력에 공급되는 전류는 드라이버 MOSFET의 게이트-소오스 양단의 전압을 선정된 최대 전압으로 제한하기 위한 레벨을 가진다. 이것은 전류 제한 드라이버가 드라이버 MOSFET의 게이트를 로우(low)로 구동될 때 출력으로 부터 전류 제한 드라이버로 전류가 흐르는 것을 방지한다.
본 발명의 다른 특징에 있어서, 바이패스 디바이스는 전류 제한 드라이버의 출력과 공급 전압 간에 배치된 소오스/드레인과, 출력에 연결된 게이트를 가지는 바이패스 N-채널 트랜지스터를 포함한다. 전류 제한 드라이버의 출력 상의 전압은 출력 노드 상의 전압 이하인 적어도 1 문턱 전압이 떨어질 경우, 이 전압을 유지하기 위하여 바이패스 트랜지스터를 통하여 충분한 전류가 유입될 것이다.
본 발명의 또 다른 특징에 있어서, 감지 저항기는 드라이버 MOSFET의 소오스/드레인 경로와 병렬로 배치된다. 절연 모드 동안 감지 저항기를 통하여 전류가 흐른다. 바이패스 트랜지스터는 감지 저항기를 통하여 전류 제한 드라이버의 출력에 공급되는 전류를 요하지 않고 드라이버 MOSFET의 게이트-소오스 양단 전압을 제한하도록 작용한다.
도 1a는 종래 기술에 따른 게이트 소오스 간의 전압 클램프 회로를 개략적으로 도시한 도면.
도 1b는 MOSFET 드라이버 회로로 전환된 출력 회로를 개략적으로 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 하이 사이드 MOSFET 게이트 보호 회로를 개략적으로 도시한 도면.
도 3은 본 발명의 대용적인 실시예에 따라 고속 턴오프 회로를 이용하여 게이트 보호 분류기를 개략적으로 도시한 도면.
도 4는 공급 전압이 흐를 때 3상 출력용 전압 출력의 과도 응답을 도시한 도면.
도 5는 과도 전류만을 나타내는 센서들에 대한 전류의 과도 응답을 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
18 : 부하
20 : MOSFET 드라이버
24, 26 : 제너 다이오드
28 : 차동 증폭기
32, 38 : 전류원
본 발명의 보다 완벽한 이해와 그 이점들을 위하여, 첨부된 도면과 결합된 후속 설명을 참조하게 된다.
도 1a를 참조하면, 종래 기술에 따른 게이트 소오스 간의 전압 클램프 회로가 개략적으로 도시되었다. 출력 구동 회로는 Vs로 명명된 공급 노드(11)에 연결된 드레인, 출력 노드(12)에 연결된 소오스, 및 게이트 노드(14)에 연결된 게이트를 가지는 N-채널 트랜지스터(10)으로 이루어진다. 출력 노드(12)는 N-채널 트랜지스터(16)의 드레인에 연결되고, 이 트랜지스터(16)의 게이트와 소오스는 접지에 연결된다. 또한, 출력 노드(12)는 모터와 같은 유도성 부하로 구현되는 부하(18)의 일측에 연결된다. 이와 같이, 전압이 단절되는 경우, 예를 들면, 전압과 전류가 부하(18)로 부터 단절되는 경우에는 역기전력 전압이 발생할 가능성이 있다. 트랜지스터들(10, 16)은 1/2의 브리지 네트워크(bridge network)를 형성하는데, 여기서 트랜지스터(10)의 스위칭 동작은 3상 상태, 예를 들면 출력이 플로우트(float)로 스위칭될 수 있는 동작을 허용하게 된다.
노드(14) 상의 트랜지스터(10)의 게이트는 MOSFET 드라이버 회로(20)의 출력에 연결된다. MOSFET 드라이버 회로(20)은 노드(14) 상의 출력이 전압 VPUMP로 풀되거나 접지로 풀될 때 전류 제한 출력을 제공하는 드라이버 회로이다. 전압 VPUMP는 10볼트와 같은 추가 전압과 공급 전압을 가산한 것과 동일하다. 따라서, 펌프 전압은 Vs＋10과 동일할 것이다. 그러나, 출력이 하이로 풀되도록 입력(22) 상의 제어 회로에 의해 MOSFET 드라이버(20)이 제어될 때 마다, VPUMP공급 및 입력으로 부터 노드(14)에 전류가 유입되겠지만, 그 전류는 제한될 것이다. 또한, 노드(14)가 로우로 풀될 때 마다, 한정된 양의 전류가 노드(14)로 부터 풀할 수 있을 것이다.
트랜지스터(10)의 게이트 옥사이드를 보호하기 위하여, 백-투-백 제너 회로가 이용되는데, 이 제너 회로는 노드(14)에 연결된 애노드(anode)와 제너 다이오드(26)의 캐소드에 연결된 캐소드를 가지는 제어 다이오드(24)를 포함하며, 제너 다이오드(26)의 애노드는 노드(12)에 연결된다. 동작에 있어서, 노드(14)가 로우로 풀될 때 마다, 역기전력은 노드(12)를 하이로 천이하도록 할 가능성이 있다. 이것은 20 볼트보다 높을 수 있다. 이러한 현상이 발생될 때, Z2로 명명된 제너 다이오드(26)은 순방향으로 도전될 것이며, Z1으로 명명된 제너 다이오드(24)는 그 양단 전압이 그 제너 항복 전압을 초과할 때 까지 도전되지 않을 것이다. 이것은 통상적으로 10 볼트이다. 따라서, 조합된 제너 다이오우들(24, 26)의 양단 전압은 제너 다이오드(24)의 제너 항복 전압의 조합이 될 것이며, 순방향 전압은 다이오드(26) 양단에서 하락될 것이다. 이것은 약 11 볼트가 될 것이다. 따라서, 제너 다이오드들(24, 26)을 통하여 노드(14)에 전류가 흐르고 난후, 드라이버(20)을 통하여 접지로 흐를 것이다. 전술된 바와 같이, 드라이버(20)은 전류를 제한하여, 노드(14) 상의 전압이 노드(12) 상의 전압 이하인 11 볼트가 되도록 할 것이다. 이 전류는 노드(12) 상의 전압이 11 볼트 이하인 전압으로 낮아질 때 까지 제너 다이오드들(24, 26)과 MOSFET 드라이버(20)을 통하여 연속적으로 유입될 것이며, 이 시점에서 제너 다이오드들(24, 26)을 통하여 유입되는 전류를 중지할 것이다. 게다가, MOSFET 드라이버(20)이 노드(14)를 하이로 풀할 때 마다, 이 노드의 전압은 약 20 볼트의 전압으로 천이할 것이다. 만약 노드(12) 상의 초기 전압이 로우이라면, 제너 다이오드(24)는 순방향으로 도전될 것이고 제너 다이오드(26)은 10 볼트에서 항복 현상이 발생될 것이다. 따라서, 노드(14)는 노드(12)에서 전압 이상인 11 볼트 이상일 수 없다. MOSFET 드라이버(20)의 전류 제한 관점에 있어서, 노드(14)가 그 레벨 보다 높게 상승되는 것을 방지할 것이다. 그러나, 노드(12)가 하이로 풀됨에 따라, 노드(14)는 공급 전압으로 풀업될 것이다. 제너 다이오드들(24, 26)은 게이트 소오스 간의 트랜지스터(10)의 게이트 옥사이드층 양단에 11 볼트만이 인가되도록 할 수 있다. 전술된 바와 같이, 전류 시스템에서의 단점은 모든 전력 분산이 MOSFET 드라이버(20)과 제너 다이오우들(24, 26)에 의해 다루어져야만 한다는 점이다. 또한, 이하에 기술될 것과 같이, 부하(18)에 대한 전류의 감지 동작이 외부 감지 트랜지스터(도시되지 않음)로 용이할 경우, 트랜지스터(10)이 턴오프될 때 노드(12)에 공급되는 전류는 부하(18)에서의 전류와 제너 다이오우들(24, 26)과 MOSFET 드라이버(20)에서의 전류의 조합이 될 것이다. 일부 응용 회로에 있어서, 보호 동작 동안 부적절한 센싱 동작을 제공할 것이다.
도 1b를 참조하면, MOSFET 드라이버(20)의 출력 구동 회로가 개략적으로 도시되었다. MOSFET(20)은 노드(14)에 연결된 출력 노드(34)와 전류원(32)의 일측 사이에 연결된 소오스/드레인 경로를 가지는 P-채널 트랜지스터(30)으로 이루어진 CMOS 트랜지스터의 반전 구조를 포함한다. 전류원(32)의 타측은 VPUMP공급 입력에 연결된다. 또한, 노드(34)는 N-채널 트랜지스터(36)의 소오스/드레인 경로를 통하여 전류원(38)에 연결된다. 이 전류원(38)의 타측은 접지에 연결된다. 트랜지스터들(30, 36)의 게이트들은 입력 노드(40)에 공통 연결된다. 트랜지스터들(30, 36) 중 어느 하나가 턴온될 때 마다, 각 전류원들(32, 38)에 의해 결정된 것과 같은 한정된 양의 전류가 제공될 수 있다는 것을 알 수 있다. 따라서, 전류 제한 동작이 수행된다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 하이 사이드 MOSFET 게이트 보호 분류기(gate protection shunt)가 개략적으로 도시되었다. 트랜지스터(10)의 소오스/드레인 양단에는 감지 저항기(27)가 배치되며, 이 감지 저항기(27)은 매우 높은 임피던스를 가지게 하여, 공급 레일(11)과 출력 노드(12) 사이에서 트랜지스터(10)의 소오스/드레인 주위를 전류가 바이패스되도록 하는데, 이는 부하(18)에 트리클(trickle) 전류를 제공하기 위해서 이다. 이 트랜지스터 양단의 전압은 차동 증폭기(28)을 이용하여 감지된다. 이 감지 저항기(27)은 트랜지스터(10)이 턴오프될 때 부하에 대한 전류가 결정되도록 하는데, 이 저항기(27)과 이에 연관된 감지 동작은 속도 제어와 같은 것에 연관된다. 그러나, 트랜지스터(10)이 턴오프될 때 마다, 도 1의 종래 기술 회로에서 이용될 때 저항기(27)을 통한 전류는 공급 레일(11)로 부터 노드(12)와 부하(18)로, 또는 제너 다이오드들(24, 26)을 통하여 노드(14)로의 전류일 수 있다는 것을 알 수 있다. 이것은 비도전 또는 3상 모드가 에러 상태에 있는 동안 부하에 대한 전류 측정일 수 있다.
도 1의 회로에서 이루어진 개선은 직접적으로 전력 공급 레일(11)로 부터 노드(14)로의 분리 전류 경로에 용이하게 이용될 수 있다. 노드(14)와 전력 공급 레일 간에 N-채널 트랜지스터(32)의 소오스/드레인 경로를 배치하는데 유용하다. 트랜지스터(32)의 소오스는 노드(32)에 연결되며, 그 드레인은 다이오드(34)의 캐소드에 연결되고, 이 다이오드(34)의 애노드는 공급 레일(11)에 연결된다. 트랜지스터(32)의 게이트는 출력 노드(12)에 연결된다.
트랜지스터(32)의 동작에 있어서, 트랜지스터(10)이 턴온될 때 마다, 노드(14)는 출력 노드(12) 상의 트랜지스터(10)의 소오스 전압 이상인 적어도 1 문턱 전압 VT을 가지게 되며, 이는 트랜지스터(32)의 소오스가 그의 게이트보다 전압이 높게 되고, 따라서 트랜지스터(10)는 도전되어 트랜지스터(32)를 턴오프되게 한다. 트랜지스터(10)이 연속적으로 턴오프될 때, 노드(14)는 로우로 풀되고, 노드(12) 이상인 문턱 전압 이하로 떨어지자 마자, 트랜지스터(10)은 턴오프될 것이다. 그러나, 노드(14)가 출력 노드(12) 상의 전압 이하인 1 문턱 전압으로 떨어질 때, 트랜지스터(32)는 도전되기 시작하여, 공급 레인(11)로 부터 MOSFET 드라이버(20)으로 전류를 유인할 것이다. 이것은 전류 제한 드라이버 출력이기 때문에, 노드(14)는 출력(12) 전압 이하인 문턱 전압으로 풀될 것이다. 노드(12) 상의 출력이 감쇠됨에 따라, 노드(14)의 전압은 떨어질 것이다. 그러나, 노드(14)에 제공된 전류는 출력 노드(12)에서가 아니라 전력 공급 레일로 부터 유도되어, 감지 저항기(27)을 통한 공급으로 부터 출력 노드(12)까지 흐르는 전류는 노드(14)로 부터 어떠한 전류도 포함하지 않게 된다는 점에 유의하여야 한다. 이것은 N-채널 트랜지스터(32)에 대한 게이트 입력의 하이 임피던스 특성에 기인한 것이다. 따라서, 노드(12)가 플로우트하게 되어, 트랜지스터(32)는 트랜지스터(10)의 게이트가 노드(12) 이하인 트랜지스터(32)의 1 문턱 전압 이상으로 풀되는 것을 방지하게 된다.
도 3을 참조하면, 본 발명의 교호 실시예가 도시된다. 간략화를 위하여, 감지 저항기(27)은 도시되지 않는다. 도 3의 실시예에 있어서, 트랜지스터(10)의 게이트는, 노드(14)에 직접적으로 연결되는 대신에, 중간 노드(40)에는 연결되지 않는다. 중간 노드(40)은 쇼트키 다이오드(42)를 통하여 노드(14)에 연결되는데, 이 다이오드(42)의 애노드는 노드(40)에 연결되고, 그 캐소드는 노드(14)에 연결된다. 쇼트 턴온 펄스를 입력으로 수신하는 고속 턴온 드라이버 회로(38)에 의해 노드(40)이 구동된다. 드라이버 회로(38)은 전류 제한 드라이버가 아니기에, 드라이버 회로(38)의 입력이 하이로 천이할 때 마다, 그 출력은 트랜지스터(10)의 게이트를 접지로 천이하게 하여 로우로 즉시 풀시킬 것이다. 물론, 트랜지스터(32)의 소오스는 다이오드(42)의 블로킹 동작으로 인해 로우로 풀되지 않을 것이다. 이것은 노드(40)상에 발생하는 펄스가 빠른 상승 에지를 갖게 되는 원인이 될 것이며, 트랜지스터(10)의 게이트는 즉시 로우로 풀되어, 트랜지스터(10)을 턴오프시켜서, 드라이버(38)의 로우 임피턴스를 출력하게 한다. 부가적으로, 전압이 충분하게 하이라면, 다이오드(24) 양단 전압이 그 제너 항복 전압을 초과한 후 제너 다이오드(24)를 통하여 다이오드(26)이 도전될 것이다. 물론, 이것은 전류 제한 함수를 제공하므로, 노드(40)상의 전압은 다이오드(24)의 제너 항복 전압과 다이오드(26)의 순방향 다이오드 전압 강하에 제한될 것이다. 고속 턴온 펄스가 하이로 천이함과 동시에, MOSFET 드라이버(20)의 입력 또한 하이로 천이하여 이 하이를 유지할 것이다. 드라이버(38)이 노드(40)을 해제함과 동시에, 그 입력은 로우로 천이할 경우, 노드(14)는 로우로 풀될 것이고, 노드(14)가 노드(12)의 출력 이하인 1 문턱 전압으로 풀될 때 트랜지스터(32)를 턴온시킨다. 물론, 이것은 노드(40)이 접지로 풀됨과 동시에 발생할 수 있다. 출력 드라이버(38)이 턴오프되기만 하면, 도 2를 참조하여 전술된 바와 같이 그 동작은 계속될 것이다.
도 4를 참조하면, 도 3의 회로와 가상으로 도시된 도 1의 종래 기술 회로에 대한 전압의 과도 응답이 도시된다. 스위치가 초기에 턴오프될 경우, 포인트(50)으로 도시된 것 처럼, 음성(negative)으로 진행하는 천이를 보일 것이다. 이것은 고속 턴온 드라이버(38)에 기인한 것이다. 이것은 포인트(52)로 나타난 것 처럼, 제너 다이오드들에 의해 즉시 전압이 제한될 것이다. 이것은 고속 턴온 펄스의 종료까지 계속될 것이며, 이때 전압은 포인트(54)에서 공급 전압으로 복귀되어 상승될 것이다. 이것은 본 실시예에서는, 포인트(56)에서 40 ㎲ 동안 계속될 것이며, 이때 스위치는 역으로 턴온된다. 이에 비해, 종래 기술 시스템은 포인트(52)로 부터 포인트(54)까지 상승하지 못할 것이다. 이것은 가상선으로 나타난 바와 같이, 포인트(56)에서 전압이 제한 것이다. 이것은 포인트(57)에서 가상선(58)에 의해 나타난 바와 같이 일정 레벨을 유지하게 되어, 충분한 공급 전압 레벨로 전압이 역 상승되게 한다. 전압이 레벨(58)에서 잔류하는 시간 동안, 제너 다이오드들(24, 26)을 통하여 전류가 패스된다. 본 시스템은 전류가 트랜지스터(32)를 통하여 유입되기 때문에, 전압이 공급 전압 레벨로 상승하게 한다.
도 5를 참조하면, 저항기(26)을 통한 과도 전류의 도면이 도시된다. 포인트(60)에서 전류가 초기에 피크치로 상승되어, 트랜지스터(10)의 결과치는 고속 턴오프 드라이버(38)으로 턴오프된다. 제너 다이오드들(24, 26)이 포인트(62)에서 도전되기 시작할 때 전류가 감소될 것이다. 고속 턴오프 펄스가 로우로 천이할 때, 저항기(26)에 대한 전류는 포인트(64)에서 다시 로우로 천이할 것이다. 도 1의 종래 기술 시스템은 가상으로 도시되며, 포인트(62)에서의 레벨로 부터 포인트(64)에서의 레벨로 전류가 변화될 것이며, 이는 제로값보다 높다는 것을 알 수 있다. 저항기(26)을 통하여 제너 다이오드들(24, 26)으로 흐르는 전류는 트랜지스터(10)의 게이트 옥사이드를 보호하기 위한 것이다. 트랜지스터(10)이 포인트(64)에서 다시 턴온될 때 까지 포인트(64)로 부터 레벨(66)에서 클램프될 것이다. 따라서, 저항기(26)을 통한 과도 전류는 3상 주기 동안 증가되기에, 그 결과 종래 기술 시스템에서의 게이트 보호 분류기는 다이오드들(24, 26)으로 이루어진다. 본 발명에서 기술된 구조를 이용함으로써, 저항기(26)을 통한 과도 전류는 감지 저항기가 부착된 출력 노드(12)로 부터 소오스되지 않는 공급으로 부터 게이트 구동 회로로의 전류 경로를 제공함으로써 제거될 수 있다.
본 발명은 전류 제한 드라이버가 드라이버 MOSFET의 게이트를 로우로 구동될 때 출력으로 부터 전류 제한 드라이버로 전류가 흐르는 것을 방지할 수 있는 이점을 가진다.
바람직한 실시예가 상세히 기술되었음에도 불구하고, 다양한 변형, 대체 및 대용이 첨부된 청구항에 의해 한정된 바와 같이 본 발명의 기술적 사상과 그 범위를 벗어남이 없이 본 명세서에서 이루어질 수 있음을 알 수 있을 것이다.

Claims (8)

  1. 드라이버 MOSFET에 연결된 부하를 가지는 출력 노드와 공급 전압 간에 연결된 소오스/드레인 경로를 가지는 드라이버 MOSFET용 게이트 보호 회로에 있어서:
    고전압으로 상기 드라이버 MOSFET의 게이트를 구동하여 동작 모드 동안 상기 MOSFET를 도전 상태로 만들고, 저전압으로 구동하여 절연 모드 동안에는 상기 드라이버 MOSFET를 비도전 상태로 만드는 전류 제한 드라이버와;
    부하상의 출력 전압의 함수로서 전류를 공급하기 위하여 공급 전압과 상기 전류 제한 드라이버의 출력 간에 연결되며 바이패스 디바이스를 통하여 상기 전류 제한 드라이버의 출력에 전류를 공급하여 상기 드라이버 MOSFET의 게이트-소오스 양단 전압을 선정된 최대 전압으로 제한하여, 상기 부하로부터 상기 전류 제한 드라이버의 출력에 전류가 유입되지 않도록 하는 바이패스 디바이스를 포함하며;
    상기 전류 제한 드라이버는 절연 모드 동안 동작 가능하게 하여 상기 전류 제한 드라이버의 출력으로부터 전류가 싱크(sink)되도록 하는
    것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  2. 제1항에 있어서, 상기 바이패스 다바이스는 상기 전류 제한 드라이버의 출력과 공급 전압 간에 연결된 소오스/드레인과, 상기 출력 노드에 연결된 게이트를 가지는 바이패스 트랜지스터를 포함하며, 상기 바이패스 트랜지스터는 상기 출력 드라이버 상의 전압이 상기 출력 노드 상의 전압 이하인 적어도 문턱 전압일 때 도전 상태로 되는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  3. 제2항에 있어서, 상기 바이패스 트랜지스터의 소오스/드레인 경로와 전력 공급 간에 배치되어 상기 바이패스 트랜지스터의 소오스/드레인을 통한 전력 공급으로 부터만 전류를 도전시키며 그 반대 방향으로는 전류 흐름을 차단하는 블로킹 다이오드를 더 포함하는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  4. 제1항에 있어서, 상기 드라이버 MOSFET의 상기 소오스/드레인과 병렬로 배치되어, 상기 절연 모드 동안에 감지 저항기를 통하여 전류를 흐르게 하는 감지 저항기를 더 포함하며, 상기 바이패스 디바이스는 상기 감지 저항기를 통하여 상기 전류 제한 드라이버의 출력으로 전류가 흐르는 것을 방지시키는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  5. 제1항에 있어서, 상기 드라이버 MOSFET의 게이트와 상기 출력 노드 간에 배치되며, 제너 다이오드들의 캐소드들은 공통 연결되고 그 애노드들은 각기 상기 드라이버 MOSFET의 게이트와 상기 출력 노드에 연결되어 마주보고 있도록 구성된 제너 다이오드 쌍을 더 포함하는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  6. 제1항에 있어서, 노말 동작 모드에서 상기 절연 모드로의 초기 변화 시점과 시간적으로 가까운 짧은 시간 주기 동안 드라이버 MOSFET의 게이트를 구동하기 위한 고속 턴오프 드라이버를 더 포함하며, 상기 고속 턴오프 드라이버는 상기 드라이버 MOSFET가 상기 동작 모드로부터 상기 절연 모드로 변화될 때 상기 드라이버 MOSFET의 게이트에 로우 임피던스가 나타나도록 작동되는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  7. 제6항에 있어서, 상기 전류 제한 드라이버의 출력과 상기 고속 턴오프 드라이버의 출력 간에 연결되어, 상기 전류 제한 드라이버로 부터 상기 고속 턴오프 드라이버의 출력으로가 아니라 상기 블로킹 다이오드를 통한 상기 드라이버 MOSFET의 게이트로 부터 상기 전류 제한 드라이버의 출력으로만 전류가 흐르게 되도록 하는 절연 다이오드를 더 포함하는 것을 특징으로 하는 MOSFET의 게이트 보호 회로.
  8. 출력 노드와 공급 전압 간에 연결된 소오스/드레인 경로, 드라이버 MOSFET에 연결된 부하를 가지는 드라이버 MOSFET의 게이트를 보호하기 위한 방법에 있어서:
    전류 제한 드라이버를 가지는 상기 드라이버 MOSFET의 게이트를 동작 모드 동안에는 상기 MOSFET를 도전 상태가 되도록 고전압으로, 그리고 절연 모드 동안에는 상기 MOSFET를 비도전 상태가 되도록 저전압으로 구동하는 단계와;
    상기 전류 제한 드라이버의 출력으로 부터 상기 부하로 전류가 유입되지 않도록, 상기 드라이버 MOSFET의 게이트-소오스 양단 전압을 선정된 최대 전압으로 제한하기 위하여 공급 전압으로 부터 바이패스 디바이스를 통한 상기 전류 제한 드라이버의 출력으로 전류를 바이패스시키는 단계를 포함하며, 상기 전류 제한 드라이버는 절연 모드 동안 동작 가능하게 하여 상기 전류 제한 드라이버의 출력으로 부터 전류가 싱크되도록 하는
    것을 특징으로 하는 MOSFET의 게이트 보호 방법.
KR1019970070641A 1996-12-19 1997-12-19 하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로 KR19980064368A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3368996P 1996-12-19 1996-12-19
US60/033,689 1996-12-19

Publications (1)

Publication Number Publication Date
KR19980064368A true KR19980064368A (ko) 1998-10-07

Family

ID=21871879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070641A KR19980064368A (ko) 1996-12-19 1997-12-19 하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로

Country Status (4)

Country Link
US (1) US5909135A (ko)
EP (1) EP0851584A3 (ko)
JP (1) JPH10233632A (ko)
KR (1) KR19980064368A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482456B1 (ko) * 2002-11-27 2005-04-14 주식회사 두원전자 차량의 블로어 팬모타 구동 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757334B1 (en) * 1998-08-10 2004-06-29 Kamilo Feher Bit rate agile third-generation wireless CDMA, GSM, TDMA and OFDM system
KR100427923B1 (ko) * 1999-09-20 2004-05-06 미쓰비시덴키 가부시키가이샤 전력 반도체 소자의 과전류 제한 회로
US6487507B1 (en) * 1999-10-15 2002-11-26 Micro Motion, Inc. Remote signal conditioner for a Coriolis flowmeter
US6388468B1 (en) 2000-08-30 2002-05-14 Yazaki North America Circuit and method for operating a MOSFET control circuit with a system operating voltage greater than a maximum supply voltage limit
US6525607B1 (en) * 2000-09-27 2003-02-25 Intel Corporation High-voltage differential input receiver
US6498521B1 (en) * 2001-11-29 2002-12-24 Lsi Logic Corporation Dynamic supply control for line driver
ES2223279B1 (es) * 2003-07-14 2006-04-16 Electronica De Balastos, S.L. Configuracion de semipuente o puente no cortocircuitable para circuitos electronicos de conmutacion.
US7091752B2 (en) * 2003-09-30 2006-08-15 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
DE102004013599A1 (de) * 2004-03-19 2005-10-06 Robert Bosch Gmbh Ansteuerschaltung zum Ansteuern einer leistungselektronischen Schaltung sowie Verfahren hierzu
US7119999B2 (en) * 2004-03-20 2006-10-10 Texas Instruments Incorporated Pre-regulator with reverse current blocking
US8027142B2 (en) * 2007-10-25 2011-09-27 Honeywell International Inc. Current-protected driver circuit for ignition exciter unit
US8492925B2 (en) 2010-08-24 2013-07-23 Texas Instruments Incorporated Apparatus for charging an external capacitor
KR101255965B1 (ko) * 2012-01-25 2013-04-23 숭실대학교산학협력단 전력 절감 전류 측정 장치 및 이를 이용한 전력 변환기
US9214935B2 (en) * 2012-05-17 2015-12-15 Rockwell Automation Technologies, Inc. Output module for industrial control with sink and source capability and low heat dissipation
CN107395176B (zh) * 2017-09-04 2023-10-13 云南电网有限责任公司电力科学研究院 一种用于mos管的限流电路及mos开关装置
CN109787597A (zh) 2017-11-13 2019-05-21 恩智浦有限公司 负载开关栅极保护电路
JP7155534B2 (ja) * 2018-02-16 2022-10-19 富士電機株式会社 半導体装置
US11296499B2 (en) 2018-10-31 2022-04-05 Nxp B.V. Discharge protection circuit and method for operating a discharge protection circuit
US10985745B1 (en) * 2020-02-07 2021-04-20 Eaton Intelligent Power Limited Drivers for power semiconductor switches using device feedback

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1226557B (it) * 1988-07-29 1991-01-24 Sgs Thomson Microelectronics Circuito di controllo della tensione di bloccaggio di un carico induttivo pilotato con un dispositivo di potenza in configurazione "high side driver"
JPH06244693A (ja) * 1992-03-03 1994-09-02 Nec Corp Ｍｏｓ電界効果トランジスタスイッチ回路
US5495198A (en) * 1994-01-04 1996-02-27 Texas Instruments Incorporated Snubbing clamp network
US5467050A (en) * 1994-01-04 1995-11-14 Texas Instruments Incorporated Dynamic biasing circuit for semiconductor device
US5475329A (en) * 1994-01-04 1995-12-12 Texas Instruments Incorporated Turn-off circuit to provide a discharge path from a first node to a second node
EP0675584B1 (en) * 1994-03-29 1999-01-13 STMicroelectronics S.r.l. Power output stage with limited current absorption during high-impedance phase
DE19626630C1 (de) * 1996-07-02 1997-09-11 Siemens Ag Vorrichtung zum Schalten eines induktiven Verbrauchers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482456B1 (ko) * 2002-11-27 2005-04-14 주식회사 두원전자 차량의 블로어 팬모타 구동 회로

Also Published As

Publication number Publication date
JPH10233632A (ja) 1998-09-02
EP0851584A3 (en) 2000-01-26
EP0851584A2 (en) 1998-07-01
US5909135A (en) 1999-06-01

Similar Documents

Publication Publication Date Title
KR19980064368A (ko) 하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로
EP0854555B1 (en) Integrated supply protection
EP0631390B1 (en) A power semiconductor circuit
US4420700A (en) Semiconductor current regulator and switch
EP0585926B1 (en) Insulated gate semiconductor device
US7038522B2 (en) System and method for redundant power supply connection
US4930036A (en) Electrostatic discharge protection circuit for an integrated circuit
US7212036B2 (en) Driving apparatus of H bridge circuit and protection method of the same
EP0615653B1 (en) Inductive load dump circuit
US20070222485A1 (en) Circuit for driving a semiconductor element
US20040105201A1 (en) Scheme for eliminating the channel unexpected turn-on during ESD zapping
WO1995019660A1 (en) Breakdown protection circuit using high voltage detection
JPH0213115A (ja) 電力用電界効果トランジスタ駆動回路
US6169439B1 (en) Current limited power MOSFET device with improved safe operating area
US4811191A (en) CMOS rectifier circuit
IL107573A (en) Branding arrangement
US6459598B1 (en) Inverter device
JP3537061B2 (ja) 半導体装置
KR0132780B1 (ko) 집적 논리 회로
US10879691B2 (en) Unlockable switch inhibitor
US5488533A (en) Methods and apparatus for isolating a power network from a load during an overcurrent condition
US4649326A (en) High voltage MOS SCR and power MOSFET "H" switch circuit for a DC motor
US5495198A (en) Snubbing clamp network
JP3258050B2 (ja) 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置
US4837458A (en) Flip-flop circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid