KR19980061660A - Digital circuit testing equipment - Google Patents

Digital circuit testing equipment Download PDF

Info

Publication number
KR19980061660A
KR19980061660A KR1019960081031A KR19960081031A KR19980061660A KR 19980061660 A KR19980061660 A KR 19980061660A KR 1019960081031 A KR1019960081031 A KR 1019960081031A KR 19960081031 A KR19960081031 A KR 19960081031A KR 19980061660 A KR19980061660 A KR 19980061660A
Authority
KR
South Korea
Prior art keywords
test
signal
digital
buffer
test board
Prior art date
Application number
KR1019960081031A
Other languages
Korean (ko)
Inventor
고성규
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960081031A priority Critical patent/KR19980061660A/en
Publication of KR19980061660A publication Critical patent/KR19980061660A/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 디지탈 회로 테스트 장치에 관한 것으로, 테스트 보드 또는 로직IC(40)를 테스트하기 위한 프로그램을 저장하는 부트ROM(10)과, 부트ROM(10)에 저장된 소정의 테스트 보트(40)에 대한 프로그램을 로딩하여 프로그램에 의한 테스트 신호를 소정 시간 간격에 따라 연속적으로 발생하는 디지탈 신호처리부(20)와, 디지탈 신호 처리부(20)에서 발생되는 테스트 신호를 버퍼링(buffering)하여 출력하는 제 1 버퍼(30)와, 제 1 버퍼(30)를 통하여 제공되는 테스트 신호에 따라 디지탈 로직IC 또는 테스트 보드(40)에서 발생하는 출력신호를 버퍼링한 후 디지탈 신호처리부(20)로 제공함으로써 디지탈 신호 처리부(20)가 테스트 보드(40)의 출력신호에 따라 인터엑티브(interactive)하게 테스트 신호를 결정 및 발생하도록 하는 제 2 버퍼(50)를 포함한다.The present invention relates to a digital circuit test apparatus, comprising a boot ROM (10) for storing a program for testing a test board or logic IC (40) and a predetermined test boat (40) stored in the boot ROM (10) A first buffer for loading a program and buffering and outputting a test signal generated by the digital signal processor 20 and a digital signal processor 20 continuously generating test signals generated by the program at predetermined time intervals. 30 and the digital signal processor 20 by buffering the output signal generated by the digital logic IC or the test board 40 according to the test signal provided through the first buffer 30 and then providing the digital signal to the digital signal processor 20. ) Includes a second buffer 50 for interactively determining and generating a test signal according to the output signal of the test board 40.

따라서 본 발명은, 디지탈 로직IC가 설계된 테스트 보드를 테스트함에 있어 테스트 신호를 발생하고 이 발생된 테스트 신호에 따른 테스트 보드의 출력신호를 인식하여 인터액티브하게 그 다음의 테스트 신호를 결정 및 테스트 보드의 정상동작 여부를 판별할 수 있는 효과가 있다.Accordingly, the present invention generates a test signal in testing a test board in which a digital logic IC is designed, and interactively determines the next test signal by recognizing the output signal of the test board according to the generated test signal and There is an effect that can determine whether the normal operation.

Description

디지탈 회로 테스트 장치Digital circuit testing equipment

본 발명은 디지탈 회로 테스트 장치에 관한 것으로, 특히, 집적회로(IC) 또는 직접회로가 설치된 테스트 보드의 입력으로 사용되는 테스트 신호를 발생하고, 발생된 테스트 입력 신호에 따른 출력신호를 읽어들임으로써 다음의 테스트 신호를 결정하는 인터엑티브(interactive) 기능을 가진 디지탈 회로 테스트 장치에 관한 것이다.The present invention relates to a digital circuit test apparatus, and more particularly, to generate a test signal used as an input of an integrated circuit (IC) or a test board provided with an integrated circuit, and to read an output signal according to the generated test input signal. The present invention relates to a digital circuit test apparatus having an interactive function of determining a test signal of a.

일반적으로, 디지탈 회로 테스트 장치는 로직IC 또는 로직IC가 설계된 디지탈 회로 보드를 테스트 하기 위한 것으로, 테스트 하고자하는 회로 또는 회로보드(이하, 테스트 보드라함)를 테스트 하기 위한 프로그램을 로드하고, 이 프로그램에 따라 테스트 보드의 동작을 테스트할 수 있는 입력 신호를 발생하는 것이다.In general, a digital circuit test apparatus is for testing a logic IC or a digital circuit board on which a logic IC is designed, and loads a program for testing a circuit or circuit board (hereinafter referred to as a test board) to be tested and This generates an input signal that can test the operation of the test board.

한편, 종래의 이러한 디지탈 회로 테스트 장치는 테스트하고자 하는 테스트 보다에 따른 입력 신호 발생을 위한 프로그램을 저장하는 부트롬(boot ROM)과, 부트롬에 저장된 프로그램을 로딩하여, 프로그램에 의해 사전 결정된 패턴의 신호를 연속적으로 테스트 보드로 발생하는 제어부로 구성된다.On the other hand, such a conventional digital circuit test apparatus is a boot ROM for storing a program for generating an input signal according to the test to be tested and a program stored in the boot ROM to load a signal of a pattern predetermined by the program It consists of a control unit that occurs continuously to the test board.

즉, 종래의 디지탈 회로 테스트 장치는 부트롬에 저장된 프로그램에 의해 사전 결정된 패턴의 테스트 신호를 일정 시간 간격으로 연속적으로 발생하는 것으로, 단순히 일방향으로 테스트 신호를 발생하기 때문에 테스트 신호에 의해 테스트 보드로부터 발생하는 출력신호에 따라 테스트 신호 발생을 제어를 할 수 없는 단점이 있었다.That is, the conventional digital circuit test apparatus generates a test signal of a predetermined pattern by a program stored in a boot ROM continuously at predetermined time intervals, and simply generates a test signal in one direction, thereby generating a test signal from the test board. According to the output signal, there was a disadvantage in that the test signal generation cannot be controlled.

따라서 본 발명은 종래의 이러한 단점을 개선하기 위해 안출된 것으로, 본 발명의 목적은 테스트 보드의 입력으로 사용되는 테스트 신호를 연속적으로 일정 시간 간격에 따라 발생하되, 발생된 테스트 입력 신호에 따른 테스트 보드의 출력신호를 읽어들여 다음의 테스트 신호를 결정 및 발생하는 인터엑티브(interactive)한 기능을 가진 디지탈 회로 테스트 장치를 제공하는데 있다.Therefore, the present invention has been made to improve such a disadvantage of the prior art, an object of the present invention is to generate a test signal used as an input of the test board according to a predetermined time interval continuously, the test board according to the generated test input signal The present invention provides a digital circuit test apparatus having an interactive function of reading and outputting an output signal and determining and generating a next test signal.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 소정의 디지탈 로직IC 또는 디지탈 로직IC가 설계된 테스트 보드로 소정의 테스트 신호를 발생하여 상기 디지탈 로직IC 또는 디지탈 로직IC가 설계된 테스트 보드를 테스트 하기 위한 디지탈 회로 테스트 장치에 있어서, 상기 테스트 보드 또는 로직IC를 테스트하기 위한 프로그램을 저장하는 부트ROM과, 상기 부트ROM에 저장된 소정의 테스트 보트에 대한 프로그램을 로딩하여 상기 프로그램에 의한 테스트 신호를 소정 시간 간격에 따라 연속적으로 발생하는 디지탈 신호처리부와, 상기 디지탈 신호 처리부에서 발생되는 상기 테스트 신호를 버퍼링(buffering)하여 출력하는 제 1 버퍼와, 상기 제 1 버퍼를 통하여 제공되는 테스트 신호에 따라 상기 디지탈 로직IC 또는 테스트 보드에서 발생하는 출력신호를 버퍼링한 후 상기 디지탈 신호처리부로 제공함으로써 상기 디지탈 신호 처리부가 상기 테스트 보드의 출력신호에 따라 인터엑티브(interactive)하게 상기 테스트 신호를 결정 및 발생하도록 하는 제 2 버퍼를 포함하고 구성된다.According to a preferred embodiment of the present invention for achieving this purpose, a predetermined test signal is generated by a test board in which a predetermined digital logic IC or a digital logic IC is designed to test the test board in which the digital logic IC or the digital logic IC is designed. A digital circuit test apparatus, comprising: a boot ROM for storing a program for testing the test board or logic IC; and a program for a predetermined test boat stored in the boot ROM; The digital signal processor continuously generates at a time interval, a first buffer for buffering and outputting the test signal generated by the digital signal processor, and the digital signal according to a test signal provided through the first buffer. Occurs on Logic ICs or Test Boards It is then buffers the output signal and a second buffer to said digital signal processing unit to interactive (interactive) in accordance with an output signal of the test board making and generating the test signal by providing to the digital signal processor and configured.

도 1은 본 발명의 바람직한 실시예에 따른 디지탈 회로 테스트 장치의 구성을 나타낸 블럭도1 is a block diagram showing the configuration of a digital circuit test apparatus according to a preferred embodiment of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10:부트ROM20:디지탈 신호처리부10: boot ROM20: digital signal processing unit

30,50:버퍼40:테스트보드30, 50: Buffer 40: Test board

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 디지탈 회로 테스트 장치의 블럭 블럭 구성도 이다.1 is a block block diagram of a digital circuit test apparatus according to a preferred embodiment of the present invention.

도 1에 도시된 바와같이 본 발명에 따른 디지탈 회로 테스트 장치는 소정의 테스트 보드(40)를 테스트하기 위한 테스트 신호 발생을 위한 프로그램을 저장하는 부트ROM(10)과, 부트ROM(10)에 저장된 프로그램을 로딩하여 소정 시간 간격에 따라 연속적으로 테스트 신호를 발생하되, 발생된 테스트 신호에 따른 테스트 보드(40)의 출력신호에 따라 다음에 발생되는 테스트 신호를 결정하여 발생하는 디지탈신호 처리부(DSP:20)와, 디지탈 신호 처리부(20)에서 발생된 테스트 신호를 버퍼링하여 테스트 보드로 제공하는 제 1 버퍼(30)와, 디지탈 신호 처리부(20)에서 발생된 입력 테스트 신호에 따른 테스트 보드(40)의 출력 신호를 버퍼링하여 디지탈 신호 처리부(20)로 제공하는 제 2 버퍼(50)를 포함하고 구성된다.As shown in FIG. 1, the digital circuit test apparatus according to the present invention includes a boot ROM 10 storing a program for generating a test signal for testing a predetermined test board 40, and stored in the boot ROM 10. A digital signal processor (DSP) generated by generating a test signal continuously according to a predetermined time interval by loading a program, and determining a test signal to be generated next according to an output signal of the test board 40 according to the generated test signal. 20), a first buffer 30 buffering the test signal generated by the digital signal processor 20 and providing the test signal to the test board, and a test board 40 according to the input test signal generated by the digital signal processor 20. And a second buffer 50 configured to buffer the output signal of the digital signal processor 20 and provide the buffered output signal.

부트ROM(10)은 소정의 테스트 보드(40)를 테스트하기 위한 테스트 신호 발생하도록 하는 프로그램을 저장한다.The boot ROM 10 stores a program for generating a test signal for testing a predetermined test board 40.

또한, 디지탈 신호 처리부(20)는 본 발명에 따른 디지탈 회로 테스트 장치가 '온' 되면 부트ROM(10)에 저장된 프로그램을 내장된 RAM(도시되지 않음)에 로딩하고, 또한 이 로딩된 프로그램에 의해 소정 시간 간격에 따라 연속적으로 테스트 신호를 발생하되, 발생된 테스트 신호에 따른 테스트 보드(40)의 출력신호에 따라 다음에 발생되는 테스트 신호를 결정하여 발생한다.In addition, the digital signal processing unit 20 loads the program stored in the boot ROM 10 into the built-in RAM (not shown) when the digital circuit test apparatus according to the present invention is 'on', and also by the loaded program. The test signal is continuously generated at predetermined time intervals, and is generated by determining a test signal to be generated next according to an output signal of the test board 40 according to the generated test signal.

그리고, 제 1 버퍼(30)는 디지탈 신호 처리부(20)에서 발생된 테스트 신호를 버퍼링하여 테스트 보드(40)로 제공하고, 테스트 보드(40)는 제 1 버퍼(30)를 통하여 제공되는 디지탈 신호 처리부(20)의 테스트 신호에 따라 연산된 출력신호를 제 2 버퍼(50)로 제공한다.The first buffer 30 buffers the test signal generated by the digital signal processor 20 to the test board 40, and the test board 40 provides the digital signal provided through the first buffer 30. The output signal calculated according to the test signal of the processor 20 is provided to the second buffer 50.

마지막으로, 제 2 버퍼(50)는 디지탈 신호 처리부(20)에서 발생된 입력 테스트 신호에 따른 테스트 보드(40)의 출력 신호를 버퍼링하여 다시 디지탈 신호 처리부(20)로 제공함으로써, 디지탈 신호 처리부(20)가 테스트 보드(40)의 출력신호에 따라 다음의 테스트 신호를 결정 및 발생하도록 한다.Lastly, the second buffer 50 buffers the output signal of the test board 40 according to the input test signal generated by the digital signal processor 20 and provides the buffered signal to the digital signal processor 20 again. 20) determines and generates the next test signal according to the output signal of the test board 40.

한편, 예를들어 설명하면, 테스트 보드(40)가 가산기라고 가정하면(이 경우 부트ROM(10)에는 가산기를 테스트 하기 위한 프로그램이 내장된다.) 디지탈 신호 처리부(20)는 부트ROM(10)에 저장된 프로그램을 내부 RAM에 로딩하고 이에따른 테스트 신호를 발생하는데, 만약 디지탈 신호 처리부(20)가 로딩된 프로그램에 따라 'a'를 출력하였을 경우, 제 2 버퍼(50)를 통하여 'b'가 입력되었다면, 입력된 'b'를 'a+1'과 비교하여 서로 같으면 테스트 보드(40)가 정상적으로 동작함을 인식하게 되고, 그 다음 테스트 신호로써 'a+1'을 결정한다.On the other hand, for example, assuming that the test board 40 is an adder (in this case, the boot ROM 10 has a program for testing the adder). The digital signal processing unit 20 is the boot ROM 10. Load the program stored in the internal RAM and generate a test signal accordingly. If the digital signal processor 20 outputs 'a' according to the loaded program, 'b' is stored through the second buffer 50. If it is input, it compares the input 'b' with 'a + 1' and recognizes that the test board 40 operates normally, and then determines 'a + 1' as a test signal.

다른 한편, 테스트 보드(40)가 소정의 상태(state)로직 회로일 경우에는, 테스트 보드(40)가 초기상태에서 상태(state)값을 제 2 버퍼(50)를 통하여 디지탈 신호 처리부(20)로 제공하고, 그후에, 테스트 보드(40)는 초기 상태값에 따라 결정되어 제공되는 디지탈 신호 처리부(20)의 명령(command)신호에 따라 다음 상태로 변경하고, 그 변경된 상태값은 다시 제 2 버퍼(50)를 통하여 디지탈 신호 처리부(20)로 제공되며, 디지탈 신호 처리부(20)는 이 변경된 상태값을 인식하여 정상 동작 여부를 판별하게 된다.On the other hand, when the test board 40 is a predetermined state logic circuit, the test board 40 sets the state value in the initial state through the second buffer 50 through the digital signal processor 20. After that, the test board 40 changes to the next state according to the command signal of the digital signal processor 20 provided and determined according to the initial state value, and the changed state value is returned to the second buffer. The digital signal processor 20 is provided to the digital signal processor 20 through 50, and the digital signal processor 20 recognizes the changed state value to determine whether it is in normal operation.

이상 설명한 바와같이, 본 발명은 디지탈 로직IC가 설계된 테스트 보드를 테스트함에 있어 테스트 신호를 발생하고, 이 발생된 테스트 신호에 따른 테스트 보드의 출력신호를 인식하여 인터액티브하게 그 다음의 테스트 신호를 결정 및 테스트 보드의 정상동작 여부를 판별할 수 있는 효과가 있다.As described above, the present invention generates a test signal when testing a test board in which a digital logic IC is designed, and interactively determines the next test signal by recognizing an output signal of the test board according to the generated test signal. And it is effective to determine whether the normal operation of the test board.

Claims (1)

소정의 디지탈 로직IC 또는 디지탈 로직IC가 설계된 테스트 보드(40)로 소정의 테스트 신호를 발생하여 상기 디지탈 로직IC 또는 디지탈 로직IC가 설계된 테스트 보드(40)를 테스트 하기 위한 디지탈 회로 테스트 장치에 있어서,In a digital circuit test apparatus for generating a predetermined test signal to a test board 40 in which a predetermined digital logic IC or a digital logic IC is designed to test the test board 40 in which the digital logic IC or the digital logic IC is designed, 상기 테스트 보드 또는 로직IC(40)를 테스트하기 위한 프로그램을 저장하는 부트ROM(10)과;A boot ROM (10) for storing a program for testing the test board or logic IC (40); 상기 부트ROM(10)에 저장된 소정의 테스트 보트에 대한 프로그램을 로딩하여 상기 프로그램에 의한 테스트 신호를 소정 시간 간격에 따라 연속적으로 발생하는 디지탈 신호 처리부(20)와;A digital signal processor (20) which loads a program for a predetermined test boat stored in the boot ROM (10) and continuously generates a test signal by the program at a predetermined time interval; 상기 디지탈 신호 처리부(20)에서 발생되는 상기 테스트 신호를 버퍼링(buffering)하여 출력하는 제 1 버퍼(30)와;A first buffer 30 for buffering and outputting the test signal generated by the digital signal processor 20; 상기 제 1 버퍼(30)를 통하여 제공되는 테스트 신호에 따라 상기 디지탈 로직IC 또는 테스트 보드(40)에서 발생하는 출력신호를 버퍼링한 후 상기 디지탈 신호처리부(20)로 제공함으로써 상기 디지탈 신호 처리부(20)가 상기 테스트 보드(40)의 출력신호에 따라 인터엑티브(interactive)하게 상기 테스트 신호를 결정 및 발생하도록 하는 제 2 버퍼(50)를 포함하는 디지탈 회로 테스트 장치.The digital signal processor 20 buffers an output signal generated by the digital logic IC or the test board 40 according to the test signal provided through the first buffer 30 and provides the buffered signal to the digital signal processor 20. And a second buffer (50) for interactively determining and generating the test signal in accordance with the output signal of the test board (40).
KR1019960081031A 1996-12-31 1996-12-31 Digital circuit testing equipment KR19980061660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960081031A KR19980061660A (en) 1996-12-31 1996-12-31 Digital circuit testing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960081031A KR19980061660A (en) 1996-12-31 1996-12-31 Digital circuit testing equipment

Publications (1)

Publication Number Publication Date
KR19980061660A true KR19980061660A (en) 1998-10-07

Family

ID=66426813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960081031A KR19980061660A (en) 1996-12-31 1996-12-31 Digital circuit testing equipment

Country Status (1)

Country Link
KR (1) KR19980061660A (en)

Similar Documents

Publication Publication Date Title
US5051997A (en) Semiconductor integrated circuit with self-test function
US5170398A (en) Pattern generating apparatus for memory having a logical operation function
JPH06249919A (en) Interterminal-connection test method of semiconductor integrated circuit device
EP0506462A2 (en) Test signal output circuit for LSI
KR19980061660A (en) Digital circuit testing equipment
KR100277770B1 (en) Sequence control circuit
KR900013609A (en) Event Limit Inspection Structures for Integrated Circuits
US6003141A (en) Single chip processor with externally executed test function
KR950025340A (en) Microwave encoder key input device and interrupt processing method using the device
KR100188027B1 (en) Address generation circuit
KR100200361B1 (en) The integrated circuit having a test-ability without extra test pin
JPH01135171A (en) Test equipment for level conversion circuit
KR930004858Y1 (en) Passive component testing circuit of pcb
KR0167306B1 (en) Sound system
JP2508327B2 (en) Information processing apparatus failure detection method and apparatus
JPS6462736A (en) Error detecting circuit
KR970032197A (en) Image Processing System for Product Inspection
KR950009442A (en) Address generator
KR960007265Y1 (en) Elevator floor signal input device
KR0128714Y1 (en) Keyboard connection device
JPH0355614A (en) Electronic equipment
KR20000026480A (en) Test circuit for integrated circuit
KR900000765A (en) High-speed processing circuit for data demand of POS system
JPS60192343A (en) Semiconductor integrated circuit
KR19980067979A (en) Integrated circuit with test function

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination