KR0167306B1 - Sound system - Google Patents

Sound system Download PDF

Info

Publication number
KR0167306B1
KR0167306B1 KR1019960001384A KR19960001384A KR0167306B1 KR 0167306 B1 KR0167306 B1 KR 0167306B1 KR 1019960001384 A KR1019960001384 A KR 1019960001384A KR 19960001384 A KR19960001384 A KR 19960001384A KR 0167306 B1 KR0167306 B1 KR 0167306B1
Authority
KR
South Korea
Prior art keywords
data
address signal
address
signal
sound
Prior art date
Application number
KR1019960001384A
Other languages
Korean (ko)
Other versions
KR970059935A (en
Inventor
이상원
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960001384A priority Critical patent/KR0167306B1/en
Publication of KR970059935A publication Critical patent/KR970059935A/en
Application granted granted Critical
Publication of KR0167306B1 publication Critical patent/KR0167306B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/162Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management

Abstract

본 발명은 노샘플롬 사운드 시스템에 관한 것으로 특히, 음색 마스크 롬 대신에 콘트롤 버퍼를 이용하여 음색 데이타를 처리할 수 있도록 한 노샘플롬 사운드 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nosample sound system, and more particularly, to a nosample sound system capable of processing tone data using a control buffer instead of a tone mask ROM.

따라서, 본 발명은 엠씨유로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 피씨 슬롯(Personal Computer Slot)과, 상기 피씨 슬롯의 어드레스신호를 입력받아 데이타를 처리하는 씨피유와, 상기 피씨 슬롯의 데이타를 입력받아 해당 연산 어드레스신호 및 연산 데이타신호를 출력하는 엠씨유와, 상기 엠씨유의 연산 어드레스신호 및 데이타신호를 입력받아 연산하여 읽어내는 피롬(Program ROM)과, 상기 피롬의 연산결과를 임시로 저장하는 에스램(SRAM)과, 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하고, 콘트롤 버퍼의 데이타를 입력받아 처리하는 사운드 집적회로부와, 상기 사운드 집적회로부에서 음색 어드레스신호를 입력받아 메모리(DRAM)로부터 그 음색 어드레스신호에 해당되는 데이타를 읽어들여 버퍼에 저장하는 콘트롤 버퍼와, 상기 콘트롤 버퍼로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 디램과, 상기 사운드 집적회로부의 출력신호를 입력받아 소리를 출력하는 스피커로 구성하여 된것으로, 콘트롤버퍼를 이용하여 주메모리(DRAM)의 어드레스를 지정하여 해당 데이타를 읽어내어 저장함으로써 종래 피씨엠(PCM) 방식의 사운드 시스템에서 차지하던 음색 마스크 롬이 필요없게 되어 시스템 보드의 크기가 작아지고, 비용이 절감되는 효과가 있게 된다.Accordingly, in the present invention, a PC slot for receiving an address signal from an MC oil and outputting corresponding data, a CPI for receiving data from an address signal of the PC slot, and processing data and a data of the PC slot are input. MC-U which receives and outputs the operation address signal and the operation data signal, a program ROM which receives the operation address signal and the data signal of the MC-U, calculates and reads it, and S which temporarily stores the operation result of the pyrom. A sound integrated circuit unit for calculating an SRAM, an address of the tone data to be used in the next frame, and receiving and processing data of a control buffer; and a tone from the memory (DRAM) receiving a tone address signal from the sound integrated circuit unit. A control buffer for reading data corresponding to an address signal and storing the data in a buffer; It consists of a DRAM that receives an address signal from the troll buffer and outputs the corresponding data, and a speaker that receives the output signal of the sound integrated circuit unit and outputs a sound. The address of the main memory (DRAM) is controlled using a control buffer. By designating and reading the corresponding data, the tone mask mask ROM used in the conventional PCM-type sound system is not required, thereby reducing the size of the system board and reducing the cost.

Description

노샘플롬 사운드 시스템Northsamplem sound system

제1도는 종래 피씨엠 방식의 사운드 시스템 블록도.1 is a block diagram of a conventional PC system sound system.

제2도는 본 발명 노샘플롬 사운드 시스템 블록도.2 is a block diagram of the present sample sound system.

제3도는 제2도에 대한 콘트롤 버퍼 블록도.3 is a control buffer block diagram for FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 피씨 슬롯 20 : 엠씨유10: PC Slot 20: MC U

30 : 피롬 40 : 에스램30: Pyrom 40: Sram

50 : 사운드 집적회로부 60 : 스피커50: sound integrated circuit 60: speaker

70 : 콘트롤 버퍼부 80 : 씨피유70: control buffer unit 80: CPI

90 : 디램 100 : 선입선출 메모리부90 DRAM 100 first-in first-out memory

110 : 순차 프레임 어드레스부 120 : 제어논리부110: sequential frame address section 120: control logic section

130 : 버스130: bus

본 발명은 노샘플롬 사운드 시스템에 관한 것으로 특히, 음색 마스크 롬 대신에 콘트롤 버퍼를 이용하여 음색 데이타를 처리할 수 있도록 한 노샘플롬 사운드 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nosample sound system, and more particularly, to a nosample sound system capable of processing tone data using a control buffer instead of a tone mask ROM.

제1도는 종래 피씨엠 방식의 사운드 시스템으로서, 이에 도시한 바와같이 엠씨유로부터 어드레스신호를 입력받아 해당 어드레스신호의 데이타를 출력하는 피씨 슬롯(Personal Computer Slot),(1)과, 상기 피씨 슬롯(1)의 데이타를 입력받아 해당 연산 어드레스신호 및 연산 데이타신호를 출력하는 엠씨유(2)와, 상기 엠씨유(2)의 연산 어드레스신호 및 연산 데이타신호를 입력받아 연산하여 읽어내는 피롬(Program ROM),(3)과, 상기 피롬(3)의 여산결과를 임시로 저장하는 에스램(SRAM),(4)과, 상기 피롬(3)의 데이타를 입력받아 음색 마스크 롬에 해당 어드레스를 지정하여 데이타를 읽어들이고, 그 해당 데이타를 처리하는 사운드 집적회로부(5)와, 상기 사운드 집적회로부(5)의 음색 어드레스신호를 입력받아 음색 데이타를 읽어내는 음색 마스크 롬(6)과, 상기 사운드 집적회로부(6)의 신호를 입력받아 소리를 출력하는 스피커(7)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.FIG. 1 is a conventional PC sound system. As shown in FIG. 1, a PC slot (1) for receiving an address signal from MC U and outputting data of the corresponding address signal, and the PC slot ( MC-U (2) receiving the data of 1) and outputting the corresponding operation address signal and the operation data signal, and a Pirom which receives the operation address signal and the operation data signal of the MC oil (2) and calculates and reads it. ), (3), the SRAM (4) for temporarily storing the result of the calculation of the pyrom (3), (4), and receives the data of the pyrom (3) by designating a corresponding address in the tone mask ROM A sound integrated circuit unit 5 for reading data and processing the corresponding data, a tone mask ROM 6 for receiving a tone address signal of the sound integrated circuit unit 5, and reading tone data; That receives the signal of robu (6) consisting of the speaker (7) for outputting a sound, will be described the operation thereof follows.

피씨 슬롯(1)은 엠씨유(2)로부터 어드레스신호를 입력받아 해당 데이타를 그 엠씨유(2)에 출력하고, 상기 엠씨유(2)는 상기 데이타를 입력받아 해당 연산 어드레스신호 및 데이타신호를 피롬(3)에 출력하고, 상기 피롬(3)는 상기 데이타를 연산하여 읽어내고, 이 연산된 데이타는 에스램(4)에 임시 저장하고, 아울러 사운드 집적회로부(5)에 데이타를 출력하게 되고, 상기 사운드 집적회로부(5)는 내장된 알고리듬에 의해 어드레스신호를 음색 마스크 롬(6)에 지정하여 해당 음색 데이타를 읽어들여 처리하고, 스피커(7)를 통해 소리를 출력하게 된다.The PC slot 1 receives an address signal from the MC oil 2 and outputs the corresponding data to the MC oil 2. The MC oil 2 receives the data and outputs the corresponding operation address signal and data signal. Output to the pyrom (3), and the pyrom (3) calculates and reads the data, and temporarily stores the calculated data in the SRAM (4), and outputs the data to the sound integrated circuit (5). The sound integrated circuit unit 5 assigns an address signal to the tone mask rom 6 by using a built-in algorithm to read and process the tone data, and to output sound through the speaker 7.

이와같이 종래 피씨엠 방식의 사운드 시스템에 있어서는 시스템 구성에 있어 음색 마스크 롬이 삽입되므로 시스템 보드의 크기가 커져 비용이 증가되는 문제점이 있었다.As described above, in the conventional PC sound system, since the tone mask ROM is inserted in the system configuration, the size of the system board increases, thereby increasing the cost.

따라서, 본 발명의 목적은 사운드 집적회로(IC)는 연산된 어드레스신호를 콘트롤 버퍼에 입력하고, 상기 콘트롤 버퍼는 상기 연산된 어드레스신호가 버스를 통해 주메모리(DRAM)에 입력되게 하여 그 주메모리(DRAM)에서 해당 데이타를 읽어내어 다시 버스를 통해 데이타를 버퍼에 저장시켜 음색 마스크 롬의 사용을 없애도록 한 노샘플롬 사운드 시스템을 제공함에 있는 것으로 이를 첨부한 도면을 참조하여 설명하면 다음과 같다.Accordingly, an object of the present invention is that a sound integrated circuit (IC) inputs a calculated address signal into a control buffer, and the control buffer causes the calculated address signal to be input into a main memory (DRAM) via a bus so that the main memory can be used. It provides a no-sample sound system that reads the data from (DRAM) and stores the data in a buffer again via the bus to eliminate the use of the tone mask ROM. Referring to the accompanying drawings, the following description is provided. .

제2도는 본 발명 논샘플롬 사운드 시스템의 블록도로서, 이에 도시한 바와같이 엠씨유로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 피씨 슬롯(Personal Computer Slot),(10)과, 상기 피씨 슬롯(10)의 어드레스신호를 입력받아 데이타를 처리하는 씨피유(80)와, 상기 피씨 슬롯(10)의 데이타를 입력받아 해당 연산 어드레스신호 및 연산 데이타신호를 출력하는 엠씨유(20)와, 상기 엠씨유(20)의 연산 어드레스신호 및 데이타신호를 입력받아 연산하여 읽어내는 피롬(Program ROM),(30)과, 상기 피롬(30)의 연산결과를 임시로 저장하는 에스램(SRAM),(40)과, 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하고, 콘트롤 버퍼의 데이타를 입력받아 처리하는 사운드 집적회로부(50)와, 상기 사운드 집적회로부(50)에서 음색 어드레스신호를 입력받아 메모리(DRAM)로부터 그 음색 어드레스신호에 해당되는 데이타를 읽어들여 버퍼에 저장하는 콘트롤 버퍼(70)와, 상기 콘트롤 버퍼(70)로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 디램(90)과, 상기 사운드 집적회로부(50)의 출력신호를 입력받아 소리를 출력하는 스피커(60)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 2 is a block diagram of the non-sample sound system of the present invention. As shown therein, a PC computer slot (10) for receiving an address signal from an MC U and outputting corresponding data, and the PC slot ( CPU 80 for receiving the address signal of 10) and processing the data, MCU 20 for receiving the data of the PC slot 10 and outputting the corresponding operation address signal and the arithmetic data signal, and the MC oil Program ROM (30) for receiving and calculating the operation address signal and the data signal (20), and SRAM (40) for temporarily storing the operation result of the pyrom (30). And a sound integrated circuit unit 50 that calculates an address of the tone data to be used in the next frame and receives and processes the data of the control buffer, and receives a tone address signal from the sound integrated circuit unit 50 into a memory (DRAM). A control buffer 70 for reading data corresponding to the timbre address signal and storing the data in a buffer; a DRAM 90 for receiving an address signal from the control buffer 70 and outputting the corresponding data; It is composed of a speaker (60) for receiving the output signal of the output 50), the operation and effects thereof will be described in detail as follows.

씨피유(80)는 피씨 슬롯(10)으로부터 어드레스신호를 입력받아 그 어드레스 신호에 해당되는 데이타를 처리하고, 엠씨유(20)는 상기 피씨 슬롯(10)의 데이타를 입력받아 연산 어드레스신호 및 연산 데이타신호를 출력하고, 피롬(30)은 상기 엠씨유(20)의 데이타를 연산하여 읽어내고, 상기 연산된 데이타 및 어드레스는 에스램(40)에 저장되며 사운드 집적회로부(50)로 상기 연산된 데이타 및 어드레스신호가 출력된다.The CPI 80 receives an address signal from the PC slot 10 and processes data corresponding to the address signal, and the MC oil 20 receives a data of the PC slot 10 to receive an operation address signal and arithmetic data. Outputs a signal, and the PROM 30 calculates and reads the data of the MC oil 20, and the calculated data and the address are stored in the SRAM 40 and the calculated data to the sound integrated circuit unit 50. And an address signal is output.

또한, 상기 사운드 집적회로부(50)는 상기 연산된 데이타신호 및 어드레스신호를 입력받아 이를 근거로 다음 프레임에 사용될 음색 데이타의 어드레스를 계산하여 콘트롤 버퍼(70)에 출력하고, 상기 콘트롤 버퍼(70)는 상기 입력된 음색 데이타의 어드레스를 피씨 슬롯(10)을 통해 주메모리(90)로부터 읽어와 버퍼에 저장하고, 상기 사운드 집적회로(50)는 상기 콘트롤 버퍼(70)의 데이타를 처리하고, 스피커(60)를 통해 소리를 출력한다.The sound integrated circuit unit 50 receives the calculated data signal and the address signal, calculates the address of the tone data to be used in the next frame, and outputs the address to the control buffer 70 based on the calculated data signal and the address signal. Reads the address of the input tone data from the main memory 90 through the PC slot 10 and stores the address in the buffer, and the sound integrated circuit 50 processes the data of the control buffer 70 and generates a speaker. The sound is output through 60.

제3도는 제2도에 대한 콘트롤 버퍼의 블록도로서, 이에 도시한 바와같이 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하는 사운드 집적회로부(50)와, 상기 사운드 집적회로부(50)의 연산된 어드레스가 지정되어 있는 순차 프레임 어드레스부(110)와, 주메모리의 데이타를 읽어와 선입선출 방식으로 저장 또는 출력하는 선입선출 메모리부(FIFO Memory),(100)와, 상기 순차 프레임 어드레스(110)의 어드레스신호를 입력받아 버스라인으로 어드레스신호를 출력하여 주메모리(DRAM)부에서 해당 데이타를 읽어내게 하여 상기 선입선출 메모리부(100)에 저장시키게 콘트롤하는 콘트롤 논리부(120)와, 상기 콘트롤 논리부(120)를 통해 어드레스신호를 입력받아 주메모리부(DRAM)에 전달하고, 주메모리부(DRAM)의 데이타신호를 버퍼에 전달하는 버스(130)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 3 is a block diagram of the control buffer of FIG. 2, and as shown therein, the sound integrated circuit unit 50 for calculating the address of the tone data to be used in the next frame, and the calculated address of the sound integrated circuit unit 50. Of the sequential frame address unit 110, the first-in first-out memory unit (FIFO) 100 for reading and storing or outputting data of the main memory in a first-in first-out manner, A control logic unit 120 for controlling the control unit to receive an address signal and output an address signal to a bus line to read the corresponding data from a main memory unit and to store the data in the first-in first-out memory unit 100; It is composed of a bus 130 for receiving an address signal through the unit 120 to the main memory unit (DRAM), and transfers the data signal of the main memory unit (DRAM) to the buffer, The operation and effects thereof will be described in detail as follows.

사운드 집적회로부(50)는 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하여 콘트롤 버퍼부(70)에 출력하고, 이때 상기 콘트롤 버퍼부70)에 상기 연산된 어드레스가 지정되고, 제어논리부(120)의 제어에 의해 상기 연산된 어드레스신호가 버스를 통해 주메모리부(DRAM)에 입력되어 그 주메모리부(DRAM)는 해당 데이타를 읽어내고, 버스를 통해 상기 해당 데이타는 선입선출 메모리부(100)에 저장되며, 선입 선출 방식에 따라 데이타를 사운드 집적회로부(50)에 출력하게 된다.The sound integrated circuit unit 50 calculates an address of the tone data to be used in the next frame and outputs the address to the control buffer unit 70. In this case, the calculated address is assigned to the control buffer unit 70, and the control logic unit 120 is provided. The calculated address signal is input to the main memory unit (DRAM) via a bus, and the main memory unit (DRAM) reads the corresponding data, and the corresponding data is first-in first-out memory unit (100) via the bus. It is stored in, and outputs the data to the sound integrated circuit unit 50 according to the first-in first-out method.

이상에서 상세히 설명한 바와같이 본 발명은 콘트롤 버퍼를 이용하여 주메모리(DRAM)의 어드레스를 지정하여 해당 데이타를 읽어내어 저장함으로써 종래 피씨엠(PCM) 방식의 사운드 시스템에서 차지하던 음색 마스크 롬이 필요없게 되어 시스템 보드의 크기가 작아지고, 비용이 절감되는 효과가 있게 된다.As described in detail above, the present invention designates the address of the main memory (DRAM) using a control buffer, and reads and stores the data so that the tone mask ROM occupied in the conventional PCM sound system is not required. As a result, the system board is reduced in size and cost is reduced.

Claims (2)

엠씨유로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 피씨 슬롯(Personal Computer Slot)과, 상기 피씨 슬롯의 어드레스신호를 입력받아 데이타를 처리하는 씨피유와, 상기 피씨 슬롯의 데이타를 입력받아 해당 연산 어드레스신호 및 연산 데이타신호를 출력하는 엠씨유와, 상기 엠씨유의 연산 어드레스신호 및 데이타신호를 입력받아 연산하여 읽어내는 피롬(Program ROM)과, 상기 피롬의 연산결과를 임시로 저장하는 에스램(SRAM)과, 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하고, 콘트롤 버퍼의 데이타를 입력받아 처리하는 사운드 집적회로부와, 상기 사운드 집적회로부에서 음색 어드레스신호를 입력받아 메모리(DRAM)로부터 그 음색 어드레스신호에 해당되는 데이타를 읽어들여 버퍼에 저장하는 콘트롤 버퍼와, 상기 콘트롤 버퍼로부터 어드레스신호를 입력받아 해당 데이타를 출력하는 디램과, 상기 사운드 집적회로부의 출력신호를 입력받아 소리를 출력하는 스피커로 구성하여 된것을 특징으로 하는 노샘플롬 사운드 시스템.PC slot which receives an address signal from MCU and outputs the corresponding data, PCU which receives an address signal of the PC slot to process data, and a corresponding operation address signal which receives data of the PC slot And an MC oil for outputting an operation data signal, a program ROM for receiving and calculating an operation address signal and a data signal of the MC oil, and an SRAM for temporarily storing an operation result of the pyrom; A sound integrated circuit unit which calculates an address of the tone data to be used in the next frame and receives and processes the data of the control buffer, and receives a tone address signal from the sound integrated circuit unit and corresponds to the tone address signal from the memory (DRAM). A control buffer that reads data and stores it in a buffer; And a speaker configured to receive an address signal and output corresponding data, and a speaker configured to receive an output signal of the sound integrated circuit unit and output a sound. 제1항에 있어서, 상기 콘트롤 버퍼는 다음 프레임에 사용될 음색 데이타의 어드레스를 연산하는 사운드 집적회로부와, 상기 사운드 집적회로부의 연산된 어드레스가 지정되어 있는 순차 프레임 어드레스부와, 주메모리의 데이타를 읽어와 선입선출 방식으로 저장 또는 출력하는 선입선출 메모리부(FIFO Memory)와, 상기 순차 프레임 어드레스의 어드레스신호를 입력받아 버스라인으로 어드레스신호를 출력하여 주메모리(DRAM)부에서 해당 데이타를 읽어내게 하여 상기 선입선출 메모리부에 저장시키게 콘트롤하는 콘트롤 논리부와, 상기 콘트롤 논리부를 통해 어드레스신호를 입력받아 주메모리부(DRAM)에 전달하고, 주메모리부(DRAM)의 데이타신호를 버퍼에 전달하는 버스로 구성하여 된 것을 특징으로 하는 노샘플롬 사운드 시스템.2. The control buffer according to claim 1, wherein the control buffer reads a sound integrated circuit unit for calculating the address of the tone data to be used for the next frame, a sequential frame address unit for specifying the calculated address of the sound integrated circuit unit, and data of the main memory. And a first-in first-out memory unit (FIFO Memory) for storing or outputting in a first-in-first-out manner, and receiving an address signal of the sequential frame address and outputting an address signal to a bus line to read the data from the main memory unit (DRAM). A control logic unit controlling to store the first-in first-out memory unit, a bus that receives an address signal through the control logic unit and transfers the address signal to a main memory unit (DRAM), and transfers a data signal of the main memory unit (DRAM) to a buffer Northsample sound system, characterized in that consisting of.
KR1019960001384A 1996-01-23 1996-01-23 Sound system KR0167306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960001384A KR0167306B1 (en) 1996-01-23 1996-01-23 Sound system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001384A KR0167306B1 (en) 1996-01-23 1996-01-23 Sound system

Publications (2)

Publication Number Publication Date
KR970059935A KR970059935A (en) 1997-08-12
KR0167306B1 true KR0167306B1 (en) 1999-01-15

Family

ID=19449928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001384A KR0167306B1 (en) 1996-01-23 1996-01-23 Sound system

Country Status (1)

Country Link
KR (1) KR0167306B1 (en)

Also Published As

Publication number Publication date
KR970059935A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
KR970012203A (en) Data processing system for executing trace functions and their methods
KR860007589A (en) Data processing device
KR950016066A (en) Integrated circuit with digital processor and Viterbi decoder with shared memory
KR900000787A (en) Image processing device
KR19980015209A (en) A DMA DATA TRANSFERRING METHOD USING A PRE-LOADING OF DMA INSTRUCTION USING PRE-
KR0167306B1 (en) Sound system
EP0327950A2 (en) Address modification circuit
KR0184454B1 (en) Real time interfacing method between emulator and host
KR0153537B1 (en) Signal processing structure preselecting memory address data
KR970032197A (en) Image Processing System for Product Inspection
JP3469753B2 (en) Return address read control method of processor and processor
KR970076252A (en) Microcomputer
KR950010615Y1 (en) Data access device using dma cycle pause period
KR950025534A (en) Multiplexing Circuit of Interrupt Signal
KR100336743B1 (en) Processing circuit for data
KR930007746B1 (en) High speed apparatus analysing digital signal
JPH10240678A (en) Extension input/output bus
KR960018958A (en) Main Memory Access Device Using Data Buffer When Performing Atomic Instruction in Multiprocessor System
CA1317384C (en) Buffer control circuit for data processor
KR950009237B1 (en) Method of data processing of synchronous semiconductor memory device
KR900010178Y1 (en) Circuit for protecting ram output
JP2743607B2 (en) Arithmetic module of data flow calculator
JP3341164B2 (en) Programmable controller
KR970012172A (en) BUS CONTROLLER DEVICE FOR MULTI-Microprocessors
JPH0816361A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee