KR19980060645A

KR19980060645A - Device isolation insulating film formation method of semiconductor device

Info

Publication number: KR19980060645A
Application number: KR1019960080007A
Authority: KR
Inventors: 고재홍
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 반도체소자의 소자분리 절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1절연막과 제2절연막을 형성하고, 상기 제2절연막과 제1절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 트렌치 표면에 확산방지막을 형성하고 상기 트렌치를 매립하는 제3절연막을 형성한 다음, 상기 제3절연막을 큐어링하고 상기 제2절연막이 노출될때까지 상기 제3절연막을 식각한 다음, 상기 제3절연막과의 식각선택비 차이를 이용하여 상기 제2절연막과 제1절연막을 제거하고 상기 제3절연막을 평탄화식각하여 소자분리 절연막을 용이하게 형성하되, 좁은 폭의 트렌치도 완전히 매립할 수 있는 단차피복성을 갖고 있어 반도체소자의 수율 및 생산성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.The present invention relates to a method of forming a device isolation insulating film of a semiconductor device, wherein a first insulating film and a second insulating film are formed on a semiconductor substrate, and the trench is formed by etching the second insulating film, the first insulating film and a semiconductor substrate having a predetermined thickness. Next, a diffusion barrier layer is formed on the surface of the trench and a third insulating layer filling the trench is formed. Then, the third insulating layer is cured and the third insulating layer is etched until the second insulating layer is exposed. The second insulating layer and the first insulating layer may be removed using the difference in etching selectivity from the third insulating layer, and the third insulating layer may be planarized to easily form a device isolation insulating layer, but a narrow trench may be completely filled. It has high step coverage and improves the yield and productivity of semiconductor devices, thereby improving the characteristics and reliability of semiconductor devices. It is a technique that enables the optimization.

Description

Device isolation insulating film formation method of a semiconductor device

본 발명은 반도체소자의 소자분리 절연막 형성방법에 관한 것으로, 특히 트렌치를 이용하여 소자 분리를 실현할 때 소자와 소자간의 절연막으로써 트렌치에 에스.오.지.(Spin-on-Glass, 이하에서 SOG라 함)로써 산화막을 형성하고, 이때의 SOG막을 전자빔(electron beam)으로 큐어링(curing)하여 양질의 절연막으로 소자의 분리를 실현하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation insulating film of a semiconductor device. In particular, when a device isolation is realized using a trench, S.O.G. The oxide film is formed, and the SOG film at this time is cured with an electron beam to separate the device into a high quality insulating film.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.In order to increase the integration of devices in terms of high integration, it is necessary to reduce each device dimension and to reduce the width and area of isolation regions existing between devices. In terms of size, the device isolation technology is a technology for determining the memory cell size.

소자분리 절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스(LOCOS:LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법, 실리콘기판 상부에 산화막, 다결정실리콘층, 질화막 순으로 적층한 구조의 피.비.엘.(Poly-Buffed LOCOS, 이하에서 PBL이라 함) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 방법 등이 있다.Conventional techniques for manufacturing device isolation insulating films include LOCOS (LOCOS: LOCOS) method of insulating material isolation method, an oxide film, a polysilicon layer, and a nitride film stacked on top of a silicon substrate. Poly-Buffed LOCOS (hereinafter referred to as PBL) method, and trench method of embedding an insulating material after forming a groove in the substrate.

그러나, 상기 LOCOS 방법으로 소자분리 산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그중의 하나는, 소자분리 절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.However, when the device isolation oxide film is miniaturized by the LOCOS method, process or electrical problems occur. One of them is that the device isolation insulating film alone cannot completely separate the device.

그래서, 소자분리 산화막을 형성하는 산화공정 직전 또는 이후에 고농도의 B 또는 BF₂이온을 소자분리 절연막의 하부에 이온주입시켜 격리효과를 보상해 주는데, 이 공정을 N채널 필드 임플란트(N-channel field implant) 공정, 즉 채널스토퍼(channel stopper) 형성공정이라고 한다.Therefore, a high concentration of B or BF ₂ ions are implanted into the lower portion of the device isolation insulating film immediately before or after the oxidation process to form the device isolation oxide film, thereby compensating the isolation effect. It is called an implant process, that is, a channel stopper forming process.

이때, 채널스토퍼로 사용되는 B 또는 BF₂는 소자분리 산화공정중에 또는 기타 열처리공정시에 활성영역으로 측면확산하여 활성영역이 좁아지며, 활성트랜지스터의 문턱전압(threshold voltage)을 높이는 내로우(narrow) 채널 효과를 일으키고, 소오스/드레인을 향해 측면확산하여 N⁺접합과 중첩되면서 일어나는 N⁺접합 브레이크다운 전압(breakdown voltage)의 감소나 접합누출의 증대등의 문제를 일으키며, 소자분리 절연막의 형성후에 채널스톱 불순물을 주입할 경우에는 고에너지의 이온주입을 하기 때문에 소자분리 절연막의 끝부분이 손상되어 게이트 산화막의 열화를 가져올 수 있다. 그리고, 소자분리 절연막의 상층부는 기판과 단차를 형성하여 후속공정의 진행시 어려움이 있다.At this time, B or BF _2, which is used as a channel stopper, is diffused laterally into the active region during the device isolation oxidation process or other heat treatment process, thereby narrowing the active region, and narrowing the threshold voltage of the active transistor. ) causing the channel effect, by lateral diffusion toward the source / drain causes problems such as increase in the reduction or junction leakage of the N ⁺ junction breakdown voltage (breakdown voltage) occurs while overlapping the N ⁺ junction, after formation of the device isolation insulating film In the case of implanting channel stop impurities, ion implantation of high energy is performed, and thus the tip of the device isolation insulating layer may be damaged, resulting in deterioration of the gate oxide layer. In addition, the upper layer portion of the device isolation insulating layer forms a step with the substrate, and thus there is a difficulty in the subsequent process.

그리고, 상기 PBL을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘으로 인하여 필드산화시 기판내부로 형성되는 소자분리 절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.In the case of using the above-described PBL, buzz big is generated by side diffusion of oxygen during field oxidation. In other words, the active area is small, so that the active area is not effectively utilized, and because the thickness of the field oxide film is thick, a step is formed, which causes difficulty in subsequent processes. Further, due to the polycrystalline silicon on the substrate, the device isolation insulating film formed inside the substrate during field oxidation is relatively smaller than that of the ride method, thereby reducing the reliability compared to the ride method.

이상에서 설명한 LOCOS 방법과 PBL 방법은, 반도체기판 상부로 볼록한 소자분리 절연막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다.The LOCOS method and the PBL method described above have a disadvantage in that a subsequent step is difficult by forming a convex element isolation insulating film on the semiconductor substrate and having a step.

이러한 단점을 해결하기 위한 종래의 트렌치 방법은, 주로 오존 산화막을 이용하는 것인데 이는 오존 산화막의 하지 의존성에 대한 공정 마진(margin), 불충분한 단차피복성, 그리고 양질의 산화막을 얻기 위하여 고온 열처리 공정이 필수적이고, 평탄화를 하기 위해서 화학기계연마(chemical mechanical polishing, 이하에서 CMP라 함) 공정을 실시한다.Conventional trench method to solve this disadvantage, mainly using the ozone oxide film, which requires a high temperature heat treatment process to obtain a process margin, insufficient step coverage, and good quality oxide film on the dependence of the ozone oxide substrate In order to planarize, chemical mechanical polishing (hereinafter referred to as CMP) is performed.

또한, 다른 방법은 고밀도 플라즈마(High Density Plasma)를 이용한 산화막으로 소자 분리를 실현하는 방법인데 이는 산화막의 증착 특성상 좁은 트렌치에 산화막을 형성할 경우 보이드(void) 없는 단차피복성을 실현하기 위해 실시하지만 트렌치의 모서리 부분이 깎여 나가는 단점이 있고, 절대적으로 CMP와 같은 평탄화 공정에 많은 비용이 소모된다.In addition, another method is to realize device separation with an oxide film using high density plasma, which is performed to realize void-free step coverage when the oxide film is formed in a narrow trench due to the deposition characteristics of the oxide film. The disadvantage is that the corners of the trench are scraped away, and absolutely expensive for planarization processes such as CMP.

이상에서 설명한 바와 같이 트렌치를 이용한 반도체소자의 소자분리 절연막 형성방법은, 반도체소자의 수율 및 생산성을 저하시키고 반도체소자의 특성 및 신뢰성을 저하시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.As described above, the method of forming a device isolation insulating film of a semiconductor device using a trench has an effect of reducing the yield and productivity of the semiconductor device, degrading the characteristics and reliability of the semiconductor device, and thereby enabling high integration of the semiconductor device.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 안정된 특성을 갖는 소자분리 절연막을 용이하게 형성하고 후속공정을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 수율 및 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리 절연막 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention, in order to solve the above problems of the prior art, by easily forming a device isolation insulating film having a stable characteristic and facilitate the subsequent process to improve the characteristics and reliability of the semiconductor device and improve the yield and productivity of the semiconductor device It is an object of the present invention to provide a method for forming a device isolation insulating film of a semiconductor device, which improves and enables high integration of the semiconductor device.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 소자분리 절연막 형성방법을 도시한 단면도.1A to 1E are cross-sectional views illustrating a method of forming a device isolation insulating film of a semiconductor device in accordance with an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11:반도체기판13:패드산화막11: semiconductor substrate 13: pad oxide film

15:질화막17:트렌치15: nitride film 17: trench

19:산화막21:SOG 절연막19: oxide film 21: SOG insulating film

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리 절연막 형성방법은, 반도체기판 상부에 제1절연막과 제2절연막을 형성하는 공정과, 상기 제2절연막과 제1절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치 표면에 확산방지막을 형성하는 공정과, 상기 트렌치를 매립하는 제3절연막을 형성하는 공정과, 상기 제3절연막을 큐어링하는 공정과, 상기 제2절연막이 노출될때까지 상기 제3절연막을 식각하는 공정과, 상기 제3절연막과의 식각선택비 차이를 이용하여 상기 제2절연막과 제1절연막을 제거하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a device isolation insulating film of a semiconductor device according to the present invention includes forming a first insulating film and a second insulating film on an upper surface of a semiconductor substrate, the second insulating film, the first insulating film, and a semiconductor having a predetermined thickness. Forming a trench by etching the substrate, forming a diffusion barrier on the surface of the trench, forming a third insulating film to fill the trench, curing the third insulating film, and And etching the third insulating film until the second insulating film is exposed, and removing the second insulating film and the first insulating film by using a difference in etching selectivity from the third insulating film.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 하지의존성이 없는 SOG를 이용하여 트렌치를 매립하고 양질의 산화막을 얻기 위한 전자빔 큐어링으로 식각 속도가 우수한 산화막을 형성하고, 별도의 평탄화공정없이 SOG 절연막 자체의 우수한 평탄성을 이용하여 평탄화시킴으로써 공정을 용이하게 하고 소자분리 절연막을 안정되게 형성할 수 있도록 하는 것이다. 그리고, 오존 산화막보다 우수한 단차피복성을 이용하여 좁은 크기의 트렌치를 매립할 수 있도록 하는 것이다.On the other hand, the principle of the present invention for achieving the above object is to form an oxide film having an excellent etching rate by electron beam curing to fill the trench and obtain a high quality oxide film using SOG having no underlying dependence, without any planarization process By planarizing using the excellent flatness of the SOG insulating film itself, the process is facilitated and the device isolation insulating film can be stably formed. In addition, it is possible to bury a narrow trench by using the step coverage superior to that of the ozone oxide film.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 소자분리 절연막 형성방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a device isolation insulating film of a semiconductor device according to an embodiment of the present invention.

먼저, 반도체기판(11) 상부에 패드산화막(13)을 형성한다. 그리고, 상기 패드산화막(13) 상부에 질화막(15)을 형성한다.(도 1a)First, a pad oxide film 13 is formed on the semiconductor substrate 11. A nitride film 15 is formed on the pad oxide film 13 (FIG. 1A).

그 다음에, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(15), 패드산화막(13) 및 일정두께의 반도체기판(11)을 식각하여 1000∼5000Å 정도 깊이의 트렌치(17)를 형성한다.(도 1b)Next, the nitride layer 15, the pad oxide layer 13, and the semiconductor substrate 11 having a predetermined thickness are etched by an etching process using an element isolation mask (not shown) to form a trench 17 having a depth of about 1000 to 5000 microns. To form (FIG. 1B).

그리고, 상기 트렌치(17)를 형성하는 반도체기판(11)의 노출된 표면을 산화시켜 500∼1000Å 정도 두께의 산화막(19)을 형성한다.Then, the exposed surface of the semiconductor substrate 11 forming the trench 17 is oxidized to form an oxide film 19 having a thickness of about 500 to 1000 Å.

여기서, 상기 산화막(19)은 후속공정인 전자빔 큐어링공정시 발생되는 탄수화물이나 수분들이 상기 반도체기판(11)으로 확산되는 것을 방지하는 확산방지막으로 사용된다.Here, the oxide film 19 is used as a diffusion barrier to prevent carbohydrates or moisture generated during the electron beam curing process, which is a subsequent process, from being diffused into the semiconductor substrate 11.

그 다음, 상기 트렌치(17)를 매립할 수 있는 SOG 절연막(21)을 형성한다. 이때, 상기 SOG 절연막(21)은 유기계의 SOG 절연막을 이용하여 형성하되, 1000∼3000Å 정도의 두께로 형성하고 이를 플로우시켜 상기 트렌치(17)를 매립한다.(도 1c)Next, an SOG insulating film 21 capable of filling the trench 17 is formed. At this time, the SOG insulating film 21 is formed using an organic SOG insulating film, but is formed to a thickness of about 1000 ~ 3000 Å and flows to fill the trench 17 (Fig. 1c).

그리고, 상기 SOG 절연막(21)을 전자빔으로 큐어링한다. 이때, 상기 큐어링공정은 캐소드(cathode) 전압 5∼15KeV, 압력 10∼50mTorr 그리고 전자의 도즈(dose)량을 5×10³∼2×10⁴으로 하여 실시하되, 소오스가스는 아르곤가스를 이용하여 실시한다.The SOG insulating film 21 is cured with an electron beam. At this time, the curing process is carried out with a cathode voltage of 5 to 15 KeV, a pressure of 10 to 50 mTorr and a dose of electrons of 5 × 10 ³ to 2 × 10 ⁴ , but the source gas uses argon gas. Do it.

그 다음에, 상기 질화막(15)이 노출될때까지 상기 SOG 절연막(21)을 식각한다.(도 1d)Then, the SOG insulating film 21 is etched until the nitride film 15 is exposed (FIG. 1D).

그리고, 상기 SOG 절연막(21)과 식각선택비 차이를 이용한 식각공정으로 상기 질화막(15)과 패드산화막(13)을 제거한다.(도 1e)The nitride film 15 and the pad oxide film 13 are removed by an etching process using the difference between the SOG insulating film 21 and the etching selectivity (FIG. 1E).

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리 절연막 형성방법은, SOG 절연막을 이용하여 좁은 폭의 트렌치에서 보이드 없이 단차피복비를 향상시키고 평탄화공정을 용이하게 함으로써 후속공정을 용이하게 할 수 있어 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.As described above, the method of forming a device isolation insulating film of a semiconductor device according to the present invention can facilitate a subsequent process by improving the step coverage ratio without voids in a narrow trench using an SOG insulating film and facilitating the planarization process. There is an effect of improving the yield and productivity of the semiconductor device, improve the characteristics and reliability of the semiconductor device, thereby enabling high integration of the semiconductor device.

Claims

Forming a first insulating film and a second insulating film on the semiconductor substrate;

Forming a trench by etching the second insulating film, the first insulating film and a semiconductor substrate having a predetermined thickness;

Forming a diffusion barrier on the trench surface;

Forming a third insulating film filling the trench;

Curing the third insulating film;

Etching the third insulating layer until the second insulating layer is exposed;

And removing the second insulating layer and the first insulating layer by using an etching selectivity difference from the third insulating layer.

The method according to claim 1,

And the first insulating film is a pad insulating film.

The method according to claim 1,

And the second insulating film is a nitride film.

The method according to claim 1,

The diffusion barrier layer is formed by oxidizing the trench surface.

The method according to claim 1 or 4,

And the diffusion barrier layer is formed to a thickness of about 500 to about 1000 GPa.

The method according to claim 1,

And the third insulating film is an SOG insulating film.

The method according to claim 1 or 6,

And the third insulating film is an organic SOG insulating film.

The method according to claim 1,

And the curing step is performed using an electron beam.

The method according to claim 1 or 8,

The curing process is cathode voltage 5~15KeV, 10~50mTorr pressure and the element isolation insulating film formation method of a semiconductor device of the dose (dose) amount of electrons characterized in that it carried out by a 5 × 10 ³ × 10 ⁴ ~2.

The method according to claim 9,

And the curing step is performed using argon gas as a source gas.