KR19980060538A

KR19980060538A - Manufacturing method of semiconductor device

Info

Publication number: KR19980060538A
Application number: KR1019960079900A
Authority: KR
Inventors: 김을락
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 본 발명에 따른 반도체소자의 제조방법은 기존의 LOCOS 방식에서 사용된 이웃한 셀간의 절연 역할을 폴리실리콘을 이용하여 절연을 이루어야하는 부분의 실리콘 기판에 전기적으로 인버젼이 형성되거나 커런트 오프 상태를 유지시켜 줌으로써, 종래의 방식에서 단지 실리콘 기판에 주입된 도펀트에 의해 절연화시켜주는 효과뿐만 아니라, 전기적으로 커런트-오프 특성을 추가시켜줌으로써, 디램의 기억소자에서 문제가 되고 있는 누설전류를 최소화시켜주어 고집적 소자의 소자분리 간격이 더 작아지더라도 원하는 누설 전류 이하를 유지할 수 있도록 하여 반도체 소자의 신뢰성을 향상시킬 수 있는 기술이다.The present invention relates to a method for manufacturing a semiconductor device, and the method for manufacturing a semiconductor device according to the present invention is to insulate a silicon substrate of a part to be insulated by using polysilicon to serve as an insulation between neighboring cells used in the conventional LOCOS method. The memory of DRAM can be added by electrically inversion or maintaining the current off state, by adding an electrically current-off characteristic as well as the effect of isolating by a dopant implanted into a silicon substrate in a conventional manner. By minimizing the leakage current which is a problem in the device, the technology can improve the reliability of the semiconductor device by maintaining the desired leakage current even if the device isolation interval of the highly integrated device is smaller.

Description

Manufacturing method of semiconductor device

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 소자의 각각의 단위 셀을 분리(Isolation) 시키는데 있어서 누설전류를 최소화하여 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of improving the reliability of a semiconductor device by minimizing a leakage current in isolating each unit cell of the semiconductor device.

종래의 사용되고 있는 반도체 디램 기억소자의 구성형태를 살펴보면, 이웃하는 각기 단위 셀 간의 분리는 역산화 방법을 이용한 LOCOS (LOCoal Oxidation of Silicon) 방식이 일반적으로 쓰이고 있다.Looking at the configuration of a conventional semiconductor DRAM memory device, a LOCOS (LOCoal Oxidation of Silicon) method using a reverse oxidation method is generally used to separate neighboring unit cells.

상기의 경우 이웃한 셀간의 소자분리 간격이 고집적화 될수록 원하는 크기 이하의 누설전류를 확보하는 것이 어렵게 된다.In this case, as the device isolation interval between neighboring cells becomes more integrated, it becomes more difficult to secure a leakage current of a desired size or less.

또한 종래의 LOCOS 방식에서 사용된 이웃한 셀간의 절연 역할을 단지 열산화막에만 의존하고 있기 때문에 누설전류를 줄이는 데에는 한계가 따르는 등의 문제점이 있다.In addition, since the insulating role between neighboring cells used in the conventional LOCOS method depends only on the thermal oxide film, there is a problem in that the leakage current is limited.

따라서 본 발명은 상기의 문제점을 해결하기 위하여, 기존의 LOCOS 방식에서 사용된 이웃한 셀간의 절연 역할을 폴리실리콘을 이용하여 절연을 이루어야하는 부분의 실리콘 기판에 전기적 인버젼이 형성되거나 커런트 오프(Current-Off) 상태를 유지시켜 줌으로써, 종래의 방식에서 단지 실리콘 기판에 주입된 도펀트(Dopant)에 의해 절연화시켜주는 효과뿐만 아니라, 전기적으로 커런트-오프 특성을 추가시켜줌으로써, 디램의 기억소자에서 문제가 되고 있는 누설전류를 최소화시켜 주어 고집적 소자의 소자분리 간격이 더 작아지더라도 원하는 누설전류 이하를 유지할 수 있도록 하는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Therefore, in order to solve the above problems, the electrical inversion is formed on the silicon substrate in which the insulation role between the neighboring cells used in the conventional LOCOS method is to be insulated using polysilicon, or the current is off. By maintaining the -Off state, in addition to the effect of insulating by the dopant implanted in the silicon substrate in the conventional manner, as well as the addition of the electrical current-off characteristics, a problem in the DRAM memory device It is an object of the present invention to provide a method for manufacturing a semiconductor device that minimizes the leakage current, so that even if the device isolation interval of the highly integrated device becomes smaller, it can be kept below a desired leakage current.

도 1 내지 도 7은 본 발명의 방법에 따른 반도체 소자의 제조공정단계를 도시한 단면도.1 to 7 are cross-sectional views showing the manufacturing process steps of the semiconductor device according to the method of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11:실리콘 기판13:1차 감광막 패턴11: Silicon substrate 13: 1st photosensitive film pattern

14:트랜치15:1차 폴리실리콘14: trench 15: 1st polysilicon

17:1차 CVD 절연막19:2차 폴리실리콘17: 1st CVD insulating film 19: 2nd polysilicon

상기 목적을 달성하기 위하여 본 발명에서는, 실리콘 기판위에 소정 형상의 소자분리 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각 방식막으로 사용하여 드러난 실리콘 기판을 일정정도 깊이만큼 식각하는 공정과, 상부 감광막을 제거하는 단계와, 열적 산화방식을 이용하여 실리콘 기판 전면에 일정 두께의 열산화막을 형성하는 공정과, 전체 구조 상부에 1차 폴리실리콘을 증착한 후, 식각 방지막이 없는 상태에서 상기 증착된 1차 폴리실리콘을 식각하는 공정과, 전체 구조 상부에 1차 소자분리 절연막을 증착한 후 CMP 방식을 이용하여 식각을 실시하는 공정과, 2차 열산화 공정을 행한 후 2차 폴리실리콘을 소정두께로 증착하는 공정과, 상기 2차 폴리실리콘층 상부에 2차 감광막을 패턴화하고 상기 2차 감광막 패턴을 식각 방지막으로 하여 2차 폴리실리콘을 식각하는 공정과, 2차 감광막 패턴을 제거하는 공정으로 구성되는 반도체 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a process for forming a device isolation photoresist pattern having a predetermined shape on a silicon substrate, a process of etching the silicon substrate exposed to a certain depth by using the photoresist pattern as an etching method layer, and Removing the photoresist film, forming a thermal oxide film having a predetermined thickness on the entire surface of the silicon substrate by using a thermal oxidation method, and depositing primary polysilicon on the entire structure, and then depositing the film without the etching prevention film. Etching the primary polysilicon, depositing the primary element isolation insulating film on the entire structure, etching using the CMP method, and performing the secondary thermal oxidation process, and then depositing the predetermined thickness of the secondary polysilicon And depositing a second photoresist film on the second polysilicon layer and using the second photoresist pattern as an etch stop layer. Provided are a method of manufacturing a semiconductor device comprising a step of etching secondary polysilicon and a step of removing a secondary photoresist pattern.

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명의 방법에 따른 반도체 소자 제조 공정단계를 도시한 단면도이다.1 to 7 are cross-sectional views illustrating a semiconductor device manufacturing process step in accordance with the method of the present invention.

먼저, 실리콘 기판(11) 위에 감광막으로 원하는 모양의 소자분리 1차 감광막 패턴(12)을 형성한다. (도 1 참조)First, a device isolation primary photoresist pattern 12 having a desired shape is formed on the silicon substrate 11 as a photoresist. (See Figure 1)

다음 상기 1차 감광막 패턴(12)을 식각 방지막으로 사용하여 드러난 실리콘 기판(11)을 일정정도 깊이로 식각하여 트랜치(13)를 형성한다. 이때 상기 실리콘 기판(11) 식각은 건식식각으로 한다.Next, the trench 13 is formed by etching the silicon substrate 11 exposed to a predetermined depth by using the primary photoresist pattern 12 as an etch stop layer. At this time, the silicon substrate 11 is etched by dry etching.

그리고 상부 감광막 패턴(12)을 제거한다. (도 2 참조)The upper photoresist pattern 12 is removed. (See Figure 2)

뒤이어 열적 산화방식을 이용하여 실리콘 기판(11) 전면에 일정정도 두께로 열산화막(14)을 형성한다.Subsequently, the thermal oxide film 14 is formed to a certain thickness on the entire surface of the silicon substrate 11 using the thermal oxidation method.

이때 상기 열산화시키는 두께는 원하는 전압차이에서도 산화-브레이크 다운 이 발생하지 않아야 한다. (도 3 참조)At this time, the thermal oxidation thickness should not occur oxidation-breakdown even at a desired voltage difference. (See Figure 3)

그리고 CVD(Chemical Vapor Deposition) 방식으로 1차 폴리실리콘(15)을 증착하되 식각된 실리콘 기판(11)을 충분히 채울 수 있는 정도의 두께가 되어야 한다.The primary polysilicon 15 is deposited by chemical vapor deposition (CVD), but should be thick enough to fill the etched silicon substrate 11.

그후 식각 방지막이 없는 상태에서 1차 폴리실리콘(15)을 건식식각을 실시한다.Thereafter, the primary polysilicon 15 is dry etched in the absence of the etch stop layer.

실리콘 기판(11)이 식각이 이루어진 부분, 즉 소자분리막을 형성하고자 부분에만 1차 폴리실리콘(15)이 남고 나머지 부분에 존재하는 1차 폴리실리콘(15)은 전부 제거 된다. (도 4 참조)The primary polysilicon 15 remains only in the portion where the silicon substrate 11 is etched, that is, to form the device isolation layer, and all of the primary polysilicon 15 remaining in the remaining portion is removed. (See Figure 4)

그리고 전체 구조 상부에 1차 CVD 절연막(17)을 증착하고 CMP 방식을 이용하여 식각을 행한다. (도 5 참조)Then, the primary CVD insulating film 17 is deposited on the entire structure, and etching is performed using the CMP method. (See Figure 5)

그후 트랜지스터의 게이트를 형성하기 위해 2차 열산화 공정을 행하고, 2차 폴리실리콘(19)을 일정두께로 증착한다. (도 6 참조) 그 후 2차 감광막을 패턴화하고 상기 2차 감광막 패턴(미도시)을 식각 방지막으로 하여 2차 폴리실리콘(19)을 건식 식각한다.Thereafter, a secondary thermal oxidation process is performed to form a gate of the transistor, and the secondary polysilicon 19 is deposited to a predetermined thickness. (See FIG. 6) Thereafter, the secondary photoresist film is patterned and the secondary polysilicon 19 is dry-etched using the secondary photoresist pattern (not shown) as an etch stopper.

그 후 2차 감광막 패턴(19)을 제거한다. (도 7 참조)Thereafter, the secondary photosensitive film pattern 19 is removed. (See Figure 7)

상기 도 7에서 일반적인 디램의 동작상태에서 보면 2차 폴리실리콘(19) (Gate)에 의해 소스(Source) 와 드레인(Drain) 간의 온-오프(On-Off) 를 조정하게 되어 있다. 이때 게이트에 일정정도 전압을 걸어주어 트랜지스터를 동작시킬때 1차 폴리실리콘(15)은 1차 폴리실리콘(15)이 존재하는 밑 부분의 실리콘 기판에 커런트(Current)가 최소화될 수 있도록 네거티브 전압을 주어 축적모드(Accumulation Mode)로 만들어주면 된다.In FIG. 7, in the operating state of the general DRAM, on-off between the source and the drain is adjusted by the secondary polysilicon 19 (Gate). At this time, when the transistor is operated by applying a voltage to the gate, the primary polysilicon 15 may have a negative voltage to minimize current on the underlying silicon substrate where the primary polysilicon 15 is present. It can be made into the accumulation mode.

이상 상술한 바와 같이 본 발명에 따른 반도체 소자의 제조방법은 기존의 LOCOS 방식에서 사용된 이웃한 셀간의 절연 역할을 폴리실리콘을 이용하여 절연을 이루어야 하는 부분의 실리콘 기판에 전기적으로 인버젼이 형성되거나 커런트 오프 상태를 유지시켜 줌으로써, 종래의 방식에서 단지 실리콘 기판에 주입된 도펀트에 의해 절연화시켜주는 효과뿐만 아니라, 전기적으로 커런트-오프 특성을 추가시켜 줌으로써, 디램의 기억소자에서 문제가 되고 있는 누설전류를 최소화시켜주어 고집적 소자의 소자분리 간격이 더 작아지더라도 원하는 누설전류 이하를 유지할 수 있도록 하여 반도체 소자의 신뢰성을 향상시킬 수 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, an inversion is electrically formed on a silicon substrate of a part in which insulation between neighboring cells used in the conventional LOCOS method is to be insulated using polysilicon. By maintaining the current off state, in addition to the effect of insulating by the dopant implanted in the silicon substrate in the conventional manner, as well as the addition of the electrical current-off characteristics, leakage is a problem in the memory device of the DRAM By minimizing the current, even if the device isolation interval of the highly integrated device is smaller, it is possible to maintain the desired leakage current to improve the reliability of the semiconductor device.

Claims

Forming a device isolation photoresist pattern having a predetermined shape on the silicon substrate;

Etching the silicon substrate exposed to a certain depth by using the photoresist pattern as an etching method film;

Removing the upper photoresist layer;

Forming a thermal oxide film having a predetermined thickness on the entire surface of the silicon substrate using a thermal oxidation method;

Depositing primary polysilicon on the entire structure, and then etching the deposited primary polysilicon in the absence of an etch stop layer;

Depositing a primary device isolation insulating film on the entire structure and then etching using a CMP method;

Depositing secondary polysilicon to a predetermined thickness after performing a secondary thermal oxidation process;

Patterning a secondary photoresist layer on the secondary polysilicon layer and etching the secondary polysilicon using the secondary photoresist pattern as an etch stop layer;

A method for manufacturing a semiconductor device, comprising the step of removing the secondary photoresist pattern.

The semiconductor device of claim 1, wherein when the thermal oxide film having a predetermined thickness is formed on the entire surface of the silicon substrate using the thermal oxidation method, the oxidation thickness is such that oxidation-breakdown does not occur even at a desired voltage difference. Manufacturing method.

The method of claim 1, wherein the etching of the lower silicon substrate using the device isolation photoresist pattern is performed by dry etching.

The method of claim 1, wherein when the secondary polysilicon is etched using the secondary photoresist pattern as an etch stop layer, a method of manufacturing a semiconductor device is provided.

The method of manufacturing a semiconductor device according to claim 1, wherein a CVD oxide film is used as the device isolation insulating film.