KR19980058412A - Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof - Google Patents

Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof Download PDF

Info

Publication number
KR19980058412A
KR19980058412A KR1019960077736A KR19960077736A KR19980058412A KR 19980058412 A KR19980058412 A KR 19980058412A KR 1019960077736 A KR1019960077736 A KR 1019960077736A KR 19960077736 A KR19960077736 A KR 19960077736A KR 19980058412 A KR19980058412 A KR 19980058412A
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
semiconductor chips
heat dissipation
dissipation member
Prior art date
Application number
KR1019960077736A
Other languages
Korean (ko)
Inventor
고경희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960077736A priority Critical patent/KR19980058412A/en
Publication of KR19980058412A publication Critical patent/KR19980058412A/en

Links

Abstract

본 발명은 다수의 반도체 칩을 탭 테이프를 사용하여 하나의 멀티 칩 모듈로 구성하고, 반도체 칩으로부터 발생되는 열을 외부로 원활하게 방출할 수 있는 적층형 멀티 칩 모듈 반도체 장치를 개시한다. 개시된 본 발명의 멀티 칩 모듈 반도체 장치는, 양면에 회로가 형성된 탭 테이프와, 상기 텝 테이프의 양면의 각각에 형성된 회로에 그것의 전도 패드가 전기적으로 연결되어 각각 부착된 한쌍의 반도체 칩들이 순차적으로 적층된 다수의 반도체 칩과, 상기 한쌍의 반도체 칩과 인접한 다른 한쌍의 반도체 칩 사이에 삽입되어 상기 반도체 칩으로부터 발생하는 열을 방열하는 제 1 방열부재와, 상기 다수의 반도체 칩의 제일 상부에 형성된 한쌍의 반도체 칩의 상부에 부착되어, 반도체 칩으로부터 발생하는 열을 방열하는 제 2 방열부재를 포함하고, 상기 탭 테이프의 양단은 상기 멀티 칩 모듈 반도체 장치를 실장하기 위한 인쇄회로기판의 단자에 전기적으로 연결된 것을 특징으로 한다.The present invention discloses a multilayered multi-chip module semiconductor device in which a plurality of semiconductor chips are formed into one multi-chip module using a tap tape, and the heat generated from the semiconductor chip can be smoothly discharged to the outside. In the disclosed multi-chip module semiconductor device, a tab tape having circuits formed on both surfaces thereof, and a pair of semiconductor chips each of which a conductive pad is electrically connected to circuits formed on each of the both sides of the tap tape, are sequentially attached. A first heat dissipation member interposed between the plurality of stacked semiconductor chips, the pair of semiconductor chips and another pair of semiconductor chips adjacent to each other, and radiating heat generated from the semiconductor chips; A second heat dissipation member attached to an upper portion of the pair of semiconductor chips and dissipating heat generated from the semiconductor chips, and both ends of the tab tape are electrically connected to terminals of the printed circuit board for mounting the multi-chip module semiconductor device. It is characterized in that connected to.

Description

적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof

본 발명은 멀티 칩 모듈에 관한 것으로서, 특히 적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module, and more particularly, to a stacked multi-chip module semiconductor device and a manufacturing method thereof.

일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.Generally, in order to arrange and connect unit cells designed in a chip manufacturing process of a semiconductor device, selective introduction of impurities into predetermined portions of a semiconductor substrate, a lamination process of laminating an insulating layer and a conductive layer, and a pattern mask process are sequentially performed. An integrated circuit is formed on the chip of.

이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 단일 칩으로나, 모듈 형태로 패키지화 된다.The integrated circuit chip thus formed is sent to an assembly process and packaged in a single chip or module form.

도 1은 종래의 기술에 따른 멀티 칩 모듈 반도체 장치의 단면도이다.1 is a cross-sectional view of a multi-chip module semiconductor device according to the prior art.

도 1을 참조하면, 집적회로가 상부에 형성된 개별적인 반도체 칩(3)은 회로가 상부에 인쇄된 인쇄회로기판(1)상에 양면 접착제(2)에 의하여 부착되고, 반도체 칩(3)의 패드는 인쇄회로기판(1) 상에 인쇄된 도전성의 단자와 와이어(4)에 의하여 본딩된다. 본딩된 와이어(4)와 반도체 칩(3)을 보호하기 위하여 몰딩 화합물(5)에 의하여 다수의 반도체 칩(3), 와이어(4) 및 노출된 인쇄회로기판(1)은 몰딩된다.Referring to FIG. 1, an individual semiconductor chip 3 having an integrated circuit formed thereon is attached by a double-sided adhesive 2 on a printed circuit board 1 having the circuit printed thereon, and a pad of the semiconductor chip 3. Is bonded by conductive terminals and wires 4 printed on the printed circuit board 1. In order to protect the bonded wire 4 and the semiconductor chip 3, the plurality of semiconductor chips 3, the wires 4 and the exposed printed circuit board 1 are molded by the molding compound 5.

그러나, 상기와 같은 종래의 멀티 칩 모듈 반도체 장치는 멀티칩화를 이루기 위해서 인쇄회로기판(1)상에서 넓은 면적을 필요로 한다. 또한, 몰딩 화합물(5)이 플라스틱의 재질로 이루어지므로, 반도체 장치의 동작시 발생하는 열의 방출이 원활하게 이루어지지 못한다는 단점을 가진다.However, such a conventional multi-chip module semiconductor device requires a large area on the printed circuit board 1 to achieve multi-chip. In addition, since the molding compound 5 is made of a material of plastic, there is a disadvantage that the heat generated during operation of the semiconductor device is not smoothly made.

상기한 두 번째 문제점을 해결하기 위하여 세라믹 재질을 이용하여 반도체 칩을 다층으로 구성한 다음, 반도체 칩 사이를 연결시키는 기술이 제시되었지만, 이는 제조비용이 비싸서 경제성이 떨어진다는 단점을 가진다.In order to solve the above-mentioned second problem, a technique of forming a semiconductor chip into a multilayer using ceramic materials and then connecting the semiconductor chips has been proposed, but this has a disadvantage in that the manufacturing cost is high and economic efficiency is low.

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 다수의 반도체 칩을 회로가 형성된 탭(TAB) 테이프와 이방성 전도필름(ACF : Asynchronized Conductive Film, 이하 에이씨에프로 표시) 접착제를 이용하여 연결하고, 이들을 적층하여 제일 하부의 반도체 칩과 양단의 탭 테이프를 인쇄회로 기판에 실장하므로써, 멀티칩의 경박단소화와 더불어 적은 면적 및 낮은 제조비용으로 멀티 칩 모듈화를 실현할 수 있는 적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and connects a plurality of semiconductor chips using a tab formed tape (TAB) tape and an anisotropic conductive film (ACF) adhesive. By stacking these and mounting the lowermost semiconductor chip and both ends of the tab tape on the printed circuit board, the multilayer chip module semiconductor device which can realize multi-chip modularization with small size and low manufacturing cost, and small area and low manufacturing cost. And its manufacturing method.

도 1은 종래의 기술에 따른 멀티 칩 모듈 반도체 장치의 단면도.1 is a cross-sectional view of a multi-chip module semiconductor device according to the prior art.

도 2 내지 도 4는 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 장치를 제작하기 위한 과정을 보여주는 도면.2 to 4 are views showing a process for manufacturing a multi-chip module semiconductor device according to an embodiment of the present invention.

도 5는 도 2 내지 도 4에 도시된 과정을 통하여 완성된 멀티 칩 모듈 반도체 장치를 인쇄회로기판에 실장한 상태를 보여주는 단면도.5 is a cross-sectional view illustrating a state in which a multi-chip module semiconductor device completed through the process illustrated in FIGS. 2 to 4 is mounted on a printed circuit board.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 인쇄회로기판, 12 : 제 1 방열부재, 13 : 열전도성 접착제, 14 : 에이씨에프, 15 : 탭 테이프, 16 : 반도체 칩, 17 : 제 2 방열부재11 printed circuit board, 12 first heat dissipation member, 13 heat conductive adhesive, 14A F, 15 tab tape, 16 semiconductor chip, 17 second heat dissipation member

본 발명에 따르면, 적층형 멀티 칩 모듈 반도체 장치는 양면에 회로가 형성된 탭 테이프와, 상기 텝 테이프의 양면의 각각에 형성된 회로에 그것의 전도 패드가 전기적으로 연결되어 각각 부착된 한쌍의 반도체 칩들이 순차적으로 적층된 다수의 반도체 칩과, 상기 한쌍의 반도체 칩과 인접한 다른 한쌍의 반도체 칩 사이에 삽입되어 상기 반도체 칩으로부터 발생하는 열을 방열하는 제 1 방열부재와, 상기 다수의 반도체 칩의 제일 상부에 형성된 한쌍의 반도체 칩의 상부에 부착되어, 반도체 칩으로부터 발생하는 열을 방열하는 제 2 방열부재를 포함하고, 상기 탭 테이프의 양단은 상기 칩 모듈 반도체 장치를 실장하기 위한 인쇄회로기판의 단자에 전기적으로 연결된 것을 특징으로 한다.According to the present invention, a stacked multi-chip module semiconductor device sequentially includes a tab tape having circuits formed on both surfaces thereof, and a pair of semiconductor chips each of which a conductive pad is electrically connected to circuits formed on each of both sides of the tape tape. A first heat dissipation member interposed between the plurality of semiconductor chips stacked with each other, the pair of semiconductor chips and another pair of semiconductor chips adjacent to each other, and dissipating heat generated from the semiconductor chips; A second heat dissipation member attached to an upper portion of the pair of semiconductor chips formed to dissipate heat generated from the semiconductor chips, and both ends of the tab tape are electrically connected to a terminal of a printed circuit board for mounting the chip module semiconductor device. It is characterized in that connected to.

본 발명의 다른 측면에 따른면, 적층형 멀티 칩 모듈 반도체 장치의 제조방법은, 양면에 회로가 형성된 탭 테이프의 각 면에 한쌍씩 소정 간격을 두고 전기적으로 연결한 다음, 상기 소정 간격에 있는 탭 테이프 부분이 절곡되도록 반도체 칩을 한쌍씩 적층하는 단계; 상기 한쌍의 반도체 칩과 인접한 다른 한쌍의 반도체 칩 사이에 상기 반도체 칩으로부터 발생하는 열을 방열하는 제 1 방열부재를 삽입고착시키는 단계; 상기 다수의 반도체 칩의 제일 상부에 형성된 한쌍의 반도체 칩의 상부에, 반도체 칩으로부터 발생하는 열을 방열하는 제 2 방열부재를 부착하는 단계를 포함하고, 실장시 상기 탭 테이프의 양단은 인쇄회로기판의 단자에 전기적으로 연결된 것을 특징으로 한다.According to another aspect of the present invention, a method of manufacturing a stacked multi-chip module semiconductor device includes a pair of tab tapes electrically connected to each side of a tab tape having circuits formed on both sides at predetermined intervals, and then at the predetermined intervals. Stacking the semiconductor chips one by one such that the portions are bent; Inserting and fixing a first heat dissipation member that radiates heat generated from the semiconductor chip between the pair of semiconductor chips and another pair of adjacent semiconductor chips; Attaching a second heat dissipation member on top of the pair of semiconductor chips formed on top of the plurality of semiconductor chips, the second heat dissipation member dissipating heat generated from the semiconductor chip, wherein both ends of the tab tape are mounted on the printed circuit board. It is characterized in that it is electrically connected to the terminal.

[실시예]EXAMPLE

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2 내지 도 4는 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 장치를 제작하기 위한 과정을 보여주는 도면들이고, 도 5는 도 2 내지 도 4에 도시된 과정을 통하여 완성된 멀티 칩 모듈 반도체 장치를 인쇄회로기판에 실장한 상태를 보여주는 단면도이다.2 to 4 are views showing a process for manufacturing a multi-chip module semiconductor device according to an embodiment of the present invention, Figure 5 is a multi-chip module semiconductor device completed through the process shown in Figures 2 to 4 This is a cross-sectional view showing a state mounted on a printed circuit board.

도 2를 참조하면, 반도체 집적회로가 상부에 형성된 후, 팹-아웃된 웨이퍼의 각 칩의 패드 위에 금(Gold: Au)을 소정 두께로 증착하고, 패드 상부를 제외한 부분의 금을 식각하여 제거하므로써, 패드 위에 범퍼(미도시)를 형성한다. 그 후, 웨이퍼는 칩 절단공정을 통하여 개별적인 플립 칩(16)으로 각각 분리된다.Referring to FIG. 2, after the semiconductor integrated circuit is formed thereon, gold (Au) is deposited on a pad of each chip of the fab-out wafer to a predetermined thickness, and gold is removed by etching the portions except the top of the pad. Thus, bumpers (not shown) are formed on the pads. Thereafter, the wafer is separated into individual flip chips 16 through a chip cutting process.

상기와 같이 준비된 다수의 플립칩(16)은 양면에 회로가 형성된 긴 탭 테이프(15)의 소정 영역의 상하면에 하나씩 에이씨에프(14)에 의하여 한쌍이 전기적으로 연결된다. 상기 탭 테이프(15)의 소정 영역에 연결된 한쌍과 소정 간격을 두고 다른 한쌍의 반도체 칩(16)이 에이씨(14)에 의하여 전기적으로 연결 및 고착된다. 이처럼 한쌍식 연결되는 한쌍의 반도체 칩(16)의 숫자는 적층시의 하중 및 높이를 고려하여 적절하게 선택된다.A plurality of flip chips 16 prepared as described above are electrically connected to each other by the ACF 14 one by one on the upper and lower surfaces of a predetermined region of the long tab tape 15 having circuits formed on both surfaces thereof. The pair of semiconductor chips 16 are electrically connected and fixed by the AC 14 at a predetermined distance from the pair connected to the predetermined region of the tab tape 15. Thus, the number of the pair of semiconductor chips 16 connected in pairs is appropriately selected in consideration of the load and height at the time of lamination.

도 4를 참조하면, 한쌍씩 연결된 반도체 칩(16)은 탭 테이프(15)가 연결된 상태로 지그재그식으로 적층되고, 적층되는 한쌍과 인접한 다른 한쌍의 반도체 칩(16) 사이에는 도 3에 도시한 것처럼, 포크 형상의 제 1 방열부재(12)가 삽입된 상태로 인접한 반도체 칩(16)의 패드가 형성되지 않은 면에 부착된다. 반도체 칩(16)의 동작시 반도체 칩(16)으로부터 열이 항상 발생되므로, 제 1 방열부재(12)와 반도체 칩(16)간의 부착을 위하여 사용되는 접착제는 열방출이 잘되는 열전도성 접착제(13)를 사용한다. 제 1 방열부재(12)는 포크형상의 날 부분이 방열기능을 하고, 손잡이 부분이 열전달 기능을 하므로, 방열효과를 극대화시키기 위하여 날 부분이 적층된 순서에 따라 지그재그식으로 위치하도록 삽입된다.Referring to FIG. 4, the semiconductor chips 16 connected in pairs are zigzag stacked in a state in which the tab tape 15 is connected, and a pair of stacked semiconductor chips 16 and another pair of adjacent semiconductor chips 16 illustrated in FIG. As described above, the pad of the adjacent semiconductor chip 16 is attached to the surface where the fork-shaped first heat dissipation member 12 is inserted. Since heat is always generated from the semiconductor chip 16 during the operation of the semiconductor chip 16, the adhesive used for the attachment between the first heat dissipation member 12 and the semiconductor chip 16 is a thermally conductive adhesive 13 having good heat dissipation. ). The first heat dissipation member 12 is inserted into the fork-shaped blade portion to the heat dissipation function, the handle portion is a heat transfer function, so as to zigzag position in the order in which the blade portion is laminated in order to maximize the heat dissipation effect.

한편, 한쌍의 반도체 칩(16)과 다른 한쌍의 반도체 칩(16)간의 전기적인 연결을 위하여 사용된 탭 테이프(15)는 상부측에 연결된 그 일측단이 적층높이를 고려하여 반도체 칩으로부터 길게 인출되도록 하고, 하부측에 연결된 다른 일측은 상대적으로 짧게 인출되도록 한다.On the other hand, the tab tape 15 used for electrical connection between the pair of semiconductor chips 16 and the pair of semiconductor chips 16 has a long end drawn out from the semiconductor chip in consideration of the stacking height of one end thereof connected to the upper side. And the other side connected to the lower side is drawn out relatively short.

도 5는 상기한 과정을 통하여 형성된 멀티 칩 모듈 반도체 장치를 완성하여 인쇄회로기판(11)에 실장한 상태를 도시한 도면이다.FIG. 5 is a view illustrating a state in which the multi-chip module semiconductor device formed through the above process is completed and mounted on the printed circuit board 11.

도 5를 참조하면, 도 4까지의 제조공정이 완료되면, 실장에 앞서서, 적층된 반도체 칩(16)의 최상단에 위치한 표면에는 내부에서 발생된 열을 방열하기 위하여 상부에 요철을 갖는 제 2 방열부재(17)를 열방출이 잘되는 열전도성 접착제(13)를 사용하여 접착시킨다. 그 후, 탭 테이프(15)의 긴 일측과 짧은 일측을 인쇄회로기판(11)의 단자에 각각 전기적으로 연결하므로써, 멀티 모듈 칩 반도체 장치의 실장을 완료한다.Referring to FIG. 5, when the manufacturing process up to FIG. 4 is completed, prior to mounting, the surface disposed at the top of the stacked semiconductor chip 16 has a second heat dissipation having irregularities on the top to dissipate heat generated therein. The member 17 is adhere | attached using the thermally conductive adhesive 13 which heat-releases well. Thereafter, the long side and the short side of the tab tape 15 are electrically connected to the terminals of the printed circuit board 11, thereby completing the mounting of the multi-module chip semiconductor device.

이상에서 설명한 바와 같이, 본 발명의 멀티 칩 모듈 반도체 장치는 좁은 공간에 다수의 반도체 칩의 실장을 가능하게 하므로써, 반도체 칩이 실장되는 장치를 경박단소화 할 수 있다.As described above, the multi-chip module semiconductor device of the present invention enables the mounting of a plurality of semiconductor chips in a narrow space, whereby the device on which the semiconductor chip is mounted can be made light and short.

또한, 플립칩을 사용하므로써, 다층으로 적층시 각 층간의 높이를 최소화하여 모듈의 높이를 감소시킬 수 있다.In addition, by using a flip chip, it is possible to reduce the height of the module by minimizing the height between each layer when stacked in multiple layers.

아울러, 다수의 플립칩이 실장되어 그것들의 동작시 발생되는 열을 빠른 시간내에 외부로 방출할 수 있으므로, 열에 대한 반도체 칩의 신뢰성을 향상시킬 수 있다.In addition, since a plurality of flip chips are mounted and heat generated during their operation can be quickly released to the outside, reliability of the semiconductor chip with respect to heat can be improved.

게다가, 탭 테이프를 아웃리드로서 사용하므로써, 실장이 어느 부위에서나 자유롭고, 반도체 칩과 칩을 에이씨에프로 접착시키므로써, 본딩와이어에 의한 본딩에 비하여 신호처리속도를 단축할 수 있다.In addition, by using the tab tape as an outlead, the mounting is free at any site, and by bonding the semiconductor chip and the chip to AC E, the signal processing speed can be shortened as compared with the bonding by the bonding wire.

더욱이, 간단한 공정만으로 제조가 가능하므로, 제조비용을 줄일 수 있다.Moreover, since the manufacturing can be performed by a simple process, the manufacturing cost can be reduced.

여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (8)

양면에 회로가 형성된 탭 테이프와, 상기 탭 테이프의 양면의 각각에 형성된 회로에 그것의 전도 패드가 전기적으로 연결되어 각각 부착된 한쌍의 반도체 칩들이 순차적으로 적층된 다수의 반도체 칩과, 상기 한쌍의 반도체 칩과 인접한 다른 한쌍의 반도체 칩 사이에 삽입되어 상기 반도체 칩으로부터 발생하는 열을 방열하는 제 1 방열부재와, 상기 다수의 반도체 칩의 제일 상부에 형성된 한쌍의 반도체 칩의 상부에 부착되어, 반도체 칩으로부터 발생하는 열을 방열하는 제 2 방열부재를 포함하고, 상기 탭 테이프의 양단은 상기 멀티 칩 모듈 반도체 장치를 실장하기 위한 인쇄회로기판의 단자에 전기적으로 연결된 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치.A plurality of semiconductor chips in which a tab tape having circuits formed on both surfaces thereof, and a pair of semiconductor chips each of which a conductive pad is electrically connected to a circuit formed on each of both surfaces of the tab tape, and are attached to each other, are sequentially stacked; A first heat dissipation member inserted between the semiconductor chip and another pair of adjacent semiconductor chips to dissipate heat generated from the semiconductor chip, and attached to an upper portion of the pair of semiconductor chips formed on top of the plurality of semiconductor chips, And a second heat dissipation member for dissipating heat generated from a chip, wherein both ends of the tab tape are electrically connected to terminals of a printed circuit board for mounting the multi-chip module semiconductor device. Device. 제 1 항에 있어서, 상기 제 1 방열부재는 포크 형상이고, 그것의 날 부분은 상기 반도체 칩의 외측에 손잡이 부분은 상기 한쌍의 반도체 칩 사이에 삽입되는 것을 특징으로 적층형 멀티 칩 모듈 반도체 장치.The multilayer multi-chip module semiconductor device according to claim 1, wherein the first heat dissipation member has a fork shape, and a blade portion thereof is inserted outside the semiconductor chip, and a handle portion is inserted between the pair of semiconductor chips. 제 2 항에 있어서, 상기 제 1 방열부재는 포크 형상의 날 부분이 적층된 순서에 따라 지그재그 식으로 삽입된 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치.The multilayer multi-chip module semiconductor device according to claim 2, wherein the first heat dissipation member is inserted in a zigzag manner in the order in which the fork-shaped blade portions are stacked. 제 1 항에 있어서, 상기 제 2 방열부재는 반도체 칩과 결합되는 하부면이 편평하고, 그 상부면이 요철구조인 것을 특징으로 하는 적층형 멀티 칩 모듈.The multilayer chip module of claim 1, wherein the second heat dissipation member has a flat bottom surface coupled with a semiconductor chip, and a top surface thereof has an uneven structure. 제 1 항에 있어서, 상기 반도체 칩은 플립칩인 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치.The multilayer multi-chip module semiconductor device of claim 1, wherein the semiconductor chip is a flip chip. 양면에 회로가 형성된 탭 테이프의 각 면에 한쌍씩 소정 간격을 두고 전기적으로 연결한 다음, 상기 소정 간격에 있는 텝 테이프 부분이 절곡되도록 반도체 칩을 한쌍씩 적층하는 단계; 상기 한쌍의 반도체 칩과 인접한 다른 한쌍의 반도체 칩 사이에 상기 반도체 칩으로부터 발생하는 열을 방열하는 제 1 방열부재를 삽입고착시키는 단계; 상기 다수의 반도체 칩의 제일 상부에 형성된 한쌍의 반도체 칩의 상부에, 반도체 칩으로부터 발생하는 열을 방열하는 제 2 방열부재를 부착하는 단계를 포함하고, 실장시 상기 탭 테이프의 양단은 인쇄회로기판의 단자에 전기적으로 연결된 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치의 제조방법.Electrically connecting a pair of pairs of circuit chips on both sides of the tab tape at predetermined intervals, and stacking the semiconductor chips one by one so as to bend the tape portions at the predetermined intervals; Inserting and fixing a first heat dissipation member that radiates heat generated from the semiconductor chip between the pair of semiconductor chips and another pair of adjacent semiconductor chips; Attaching a second heat dissipation member on top of the pair of semiconductor chips formed on top of the plurality of semiconductor chips, the second heat dissipation member dissipating heat generated from the semiconductor chip, wherein both ends of the tab tape are mounted on the printed circuit board. A method of manufacturing a stacked multi-chip module semiconductor device, characterized in that it is electrically connected to the terminal of. 제 6 항에 있어서, 상기 반도체 칩과 탭 테이프는 에이씨에프에 의하여 고착되는 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치의 제조방법.The method of claim 6, wherein the semiconductor chip and the tab tape are fixed by an AFC. 제 6 항에 있어서, 상기 제 1 방열부재 및 제 2 방열부재와 반도체 칩간의 고착에는 열전도성의 접착제가 사용되는 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 장치의 제조방법.7. The method of claim 6, wherein a thermally conductive adhesive is used to fix the first heat dissipation member and the second heat dissipation member to the semiconductor chip.
KR1019960077736A 1996-12-30 1996-12-30 Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof KR19980058412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077736A KR19980058412A (en) 1996-12-30 1996-12-30 Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077736A KR19980058412A (en) 1996-12-30 1996-12-30 Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof

Publications (1)

Publication Number Publication Date
KR19980058412A true KR19980058412A (en) 1998-10-07

Family

ID=66396348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077736A KR19980058412A (en) 1996-12-30 1996-12-30 Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof

Country Status (1)

Country Link
KR (1) KR19980058412A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319198B1 (en) * 1999-11-17 2001-12-29 윤종용 Equipment for assembling heatsink to semiconductor module and method for assembling thereof
KR100800475B1 (en) * 2006-07-10 2008-02-04 삼성전자주식회사 Package on package and method for a manufacturing the same
KR100825006B1 (en) * 2007-09-11 2008-04-24 주식회사 메모리앤테스팅 Packaging of layered semiconductor chip and method thereof
KR100877320B1 (en) * 2006-03-03 2009-01-09 인터내셔널 비지네스 머신즈 코포레이션 Flexible assembly of stacked chips
KR100885976B1 (en) * 2007-06-25 2009-03-03 삼성전자주식회사 Printed circuit board, memory module having the same and fabrication method thereof
KR20170000113U (en) 2015-06-30 2017-01-09 서상혁 Functional bag
KR20190041045A (en) 2017-10-11 2019-04-22 송한림 Portable modular bag

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319198B1 (en) * 1999-11-17 2001-12-29 윤종용 Equipment for assembling heatsink to semiconductor module and method for assembling thereof
KR100877320B1 (en) * 2006-03-03 2009-01-09 인터내셔널 비지네스 머신즈 코포레이션 Flexible assembly of stacked chips
KR100800475B1 (en) * 2006-07-10 2008-02-04 삼성전자주식회사 Package on package and method for a manufacturing the same
KR100885976B1 (en) * 2007-06-25 2009-03-03 삼성전자주식회사 Printed circuit board, memory module having the same and fabrication method thereof
US8076772B2 (en) 2007-06-25 2011-12-13 Samsung Electronics Co., Ltd. Printed circuit board, memory module having the same and fabrication method thereof
KR100825006B1 (en) * 2007-09-11 2008-04-24 주식회사 메모리앤테스팅 Packaging of layered semiconductor chip and method thereof
KR20170000113U (en) 2015-06-30 2017-01-09 서상혁 Functional bag
KR20190041045A (en) 2017-10-11 2019-04-22 송한림 Portable modular bag

Similar Documents

Publication Publication Date Title
CA1252912A (en) Semiconductor package with high density i/o lead connection
KR100319608B1 (en) A stacked semiconductor package and the fabricating method thereof
KR100546374B1 (en) Multi chip package having center pads and method for manufacturing the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100186331B1 (en) Stacked package
JP4143345B2 (en) Chip stacked package element and manufacturing method thereof
EP0575806B1 (en) Package for integrated circuit chips
KR100269528B1 (en) High performance, low cost multi-chip module package
US5885850A (en) Method for the 3D interconnection of packages of electronic components, and device obtained by this method
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JP3943165B2 (en) Placement of chip stack and capacitor mounting
JP3016910B2 (en) Semiconductor module structure
JP2988045B2 (en) Bare chip structure and bare chip mounting structure
KR19980058412A (en) Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof
KR100649869B1 (en) Semiconductor package
JP3759572B2 (en) Semiconductor device
US6057594A (en) High power dissipating tape ball grid array package
USRE36894E (en) Semiconductor package with high density I/O lead connection
KR100247631B1 (en) Heat emitting 3-dimension multi-chip module
KR100256306B1 (en) Stack multi chip module
KR100747996B1 (en) Semiconductor package
KR19980058483A (en) Stacked Multi-Chip Module Semiconductor Packages
KR200225040Y1 (en) Stacked Semiconductor Packages
KR100388291B1 (en) Structure of semiconductor package
KR100219473B1 (en) Semiconductor device the use for tab lead and method of mount of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application