KR19980057870A - 정전기 보호용 다이오드 및 이의 제조 방법 - Google Patents
정전기 보호용 다이오드 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR19980057870A KR19980057870A KR1019960077173A KR19960077173A KR19980057870A KR 19980057870 A KR19980057870 A KR 19980057870A KR 1019960077173 A KR1019960077173 A KR 1019960077173A KR 19960077173 A KR19960077173 A KR 19960077173A KR 19980057870 A KR19980057870 A KR 19980057870A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- impurity region
- conductivity type
- integrated circuit
- impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 230000005611 electricity Effects 0.000 title abstract description 11
- 230000003068 static effect Effects 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- -1 antimony or arsenic Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지하기 위한 다이오드 및 이의 제조 방법이 개시되어 있다. 상기 다이오드는 P형 기판의 상부 제1 영역에 형성되는 제1 P+영역을 포함한다. 상기 제1 P+영역의 상부에는 N+영역이 형성되어 있고, 상기 제1 영역에 인근하는 P형 기판의 상부 제2 영역에는 제2 P+영역이 형성되어 있다. 상기 제1 P+영역과 상기 제2 P+영역사이에는 상기 제1 P+영역과 상기 제2 P+영역을 분리하기 위하여 필드 산화막이 형성된다. 상기 N+영역, 상기 제2 P+영역 및 상기 필드 산화막상에는 절연산화막이 형성되며, 상기 절연산화막은 상기 N+영역, 상기 제2 P+영역을 노출하는 개구부를 갖는다. 상기 개구부를 통하여 상기 N+영역 및 상기 제2 P+영역에 각각 접촉되는 금속전극이 형성된다. 상기 다이오드는 브레이크다운 전압을 낮춤으로써, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.
Description
본 발명은 정전기 보호용 다이오드에 관한 것이다. 보다 상세하게는, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지하기 위한 정전기 보호용 다이오드 및 이의 제조 방법에 관한 것이다.도시하지 않음)의 내부로부터 도설된 입력패드(14)와 내부의 배선(16)에 의해 상호 접속된다. 그리고, 상기 배선(16)과 접지(18) 사이에는 상기 정전기 보호용 다이오드(20)가 접속된다. 상기 정전기 보호용 다이오드(20)는 상기 입력패드(14)를 통해 입력되는 정전기를 상기 접지 측으로 출력함으로써 상기 내부회로(l2) 및 배선(16)이 파괴되는 것을 방지한다.
다이오드(20)가 형성될 부위의 상기 반도체 기판(22)부에 N+영역(26) 및 P+영역(28)을 각각 형성한다. 상기 N+영역(26)은 N형 불순물인 안티몬 또는 비소 등의 이온을 주입하여 형성한다. 상기 P+영역(28)은 보론 등의 P형 불순물 고농도로 이온 주입한 후 아닐링하여 형성된다. 상기 필드 산화막(24), 상기 N+영역(26) 및 상기 P+영역(28)상에 절연 산화막(30)을 형성한다.+ + + +
본 발명은 상기한 점을 감안하여 창출된 것으로서, 본 발명의 목적은 정전기에 의해 발생되는 내부회로의 손상을 방지하기 위하여 낮은 브레이크다운 전압을 갖는 정전기 보호용 다이오드를 제공하는 것이다.을 제공하는 것이다.
도 1은 집적 회로에서의 정전기 보호용 다이오드의 회로 구성을 설명하기 위한 도면이다.
26 : N+영역 28 : P+영역134 : 금속층
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 반도체 집적회로의 입력 패드와 전기적으로 접속되고, 제1 도전형 반도체 기판의 상부 제1 영역에 형성되어 있는 제1 도전형 제1 불순물 영역; 상기 반도체 집적회로의 접지선에 전기적으로 접속되고, 상기 제1 도전형 반도체 기판의 상부의 제2 영역에 형성되어 있는 제2 도전형 제2 불순물 영역; 및 상기 제1 불순물 영역의 하부에 상기 제1 불순물 영역을 감싸면서 형성된 제2 도전형 제3 불순물 영역을 포함하는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드를 제공한다.
상기한 본 발명의 다른 목적을 달성하기 위하여, 본 발명은, 제1도전형 반도체 기판상부의 제1 영역 및 제2 영역에 제1 도전형의 제1 불순물을 이온 주입하는 단계; 상기 제1영역에 제2 도전형 제2 불순물을 이온 주입하는 단계; 이온 주입된 상기 제1 불순물 및 제2 불순물을 드라이브인하여, 상기 제1 영역에 제1 도전형 제1 불순물 영역, 상기 제2 영역에 제2 도전형 제2 불순물 영역 및 상기 제1 불순물 영역의 하부에 상기 제1 불순물 영역을 감싸도록 22 도전형 제3 불순물 영역을 형성하는 단계; 및 상기 제1 불순물 영역을 상기 반도체 집적회로의 입력 패드에 전기적으로 접속시키고, 상기 제2 불순물 영역을 상기 반도체 회로의 접지선에 전기적으로 접속시키는 단계로 구성된 반도체 집적 회로의 정전기 보호용 다이오드의 제조 방법을 제공한다.고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.어 있다. 상기 절연막(130)은 상기 제1 불순물 영역(106)과 상기 제2 불순물 영역(109)을 노출하기 위한 개구부들이 형성되어 있다. P형 반도체 기판(102)의 상부 제1 영역에는 상기 제1 불순물 영역(l06)상에 형성된 상기 절연막(130)의 개구부에는 반도체 집적 회로의 내부 회로와 접속하기 위한 제1 전극(136)이 형성되어 있고, 상기 제2 불순물 영역(109)상에 형성된 상기 절연막(130)의 개구부에는 반도체 집적 회로의 접지선과 접속하기 위한 제2 전극(138)이 형성되어 있다.
상기 반도체 기판(102)은 보론(B) 등의 불순물이 1×l015원자/㎤ 정도로 도핑된 P형 기판이다. 상기 기판(102)상에 LOCOS(Loca1 Oxidation of Silicon) 방법에 의해 상기 반도체 기판(102)의 표면 부위를 부분적으로 열산화하여 4000∼6000Å 정도의 두께를 갖는 필드 산화막(104)을 형성한다. 상기 필드 산화막(104)은 반도체 기판(102)상에 형성되는 집적회로내의 반도체 장치들의 형성하기 위한 활성 영역을 한정하고, 본 실시예에 따른 다이오드 제조에 있어서는 다이오드의 N형 불순물 영역인 제1 영역과 P형 불순물 영역의 형성 부위인 제2 영역을 한정한다.리실리콘층을 형성한 후, 상기 폴리실리콘을 패터닝하여 형성한다.
상기 폴리실리콘으로 구성된 집적회로의 게이트 전극을 형성한 후, 상기 집적회로가 형성되는 부위상에 제1 이온 주입 마스크를 형성하여 상기 다이오드가 형성될 부위인 제1 영역과 제2 영역을 노출시킨다. 상기 이온 주입 마스크는 포트 레지스트를 도포하여 패터닝하여 용이하게 형성할 수 있다.
상기 이온 주입 마스크를 사용하여 반도체 기판(102)의 전면에 상부로 부터 상부로부터 보론 등의 P형 불순물을 20∼30Kev 정도의 에너지에 의해 5×1013∼1×1014원자/㎤ 정도로 이온 주입한 후, 질소 분위기에서 900∼1000℃의 온도로 30∼60분 열처리하여, 상기 반도체 기판(102)의 제1 영역 및 제2 영역에 제1 P+불순물 영역(108A) 및 제2 P+불순물 영역(109)을 형성한다.+ +
다음에, 상기 제2 이온 주입 마스크(107)와 상기 게이트 전극을 이온 주입 마스크로 사용하여, 상기 제1 P+불순물 영역(l08) 및 상기 집적회로의 반도체 장치의 활성영역에 비소 등과 같은 제1 도전형의 N형 불순물을 20∼40Kev 정도의 에너지에 의해 5×1014∼1×10l5원자/㎤ 정도로 이온 주입한다. 다음에, 상기 주입된 불순물을 질소 분위기에서 1000∼1150℃의 온도로 급속 열처리(Rapid Thermal Annealing : RTA) 방법에 의해 1∼2분 정도 급속 열처리하여 N+형 제1불순물 영역(106)을 형성한다. 이 때, 도 4a에서 형성된 제1 P+불순물 영역(108A)은 제1 도전형 불순물에 의해 하부로 드라이브인 되어 상기 제1 도전형 N+영역(106)의 하부를 감싸도록 형성하여 P+형 제3 불순물 영역(108)을 형성한다.
도 4c를 참조하면, 상기 반도체 기판(102)의 전면, 즉 필드 산화막(104), N+제1 불순물 영역(106), P+제2 불순물 영역(109) 및 필드 산화막(104)상에 절연막(130)을 형성한다. 상기 절연막(130)은 화학 기상 증착(Chemical Vapor Deposition : CVD)방법에 의해 산화 실리콘을 5000∼8000Å 정도의 두께를 증착시켜서 형성한다.+ +공 증착(vacuum evaporation) 방법으로 증착하여 도전성 금속층(134)을 형성한다. 상기 증착된 금속층(134)은 배선용 마스크를 이용한 통상의 포토리쏘그래피 공정에 의해 패터닝을 수행하여 집적회로의 입력 패드와 접속하는 제l 전극(136)과 집적회로의 접지부와 접속하는 제2 전극(138)을 형성한다.
브레이크다운 전압 측정결과 표
상기 표 1에서 기술된 바와 같이 종래의 다이오드의 브레이크다운 전압은 20V내외인 반면에, 본 발명의 다이오드의 브레이크 전압은 약 8V내지 l0V로 낮아졌다. 따라서, 입력 패드에 정전기가 발생되어 집적회로에 인가되는 경우에, 상기 다이오드를 통하여 전류가 접지 측으로 흐르게 되어 상기 집적회로에 고전압이 인가되는 것을 방지할 수 있어 집적회로의 손상을 방지할 수 있다.
이상에서 설명한 본 발명에 따른 다이오드는 브레이크 전압을 낮춤으로써, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.
Claims (7)
- 반도체 집적회로의 입력 패드와 전기적으로 접속되고, 제2 도전형 반도체 기판(102)의 상부 제1 영역에 형성되어 있는 제1 도전형 제1 불순물 영역(106); 상기 반도체 집적회로의 접지선에 전기적으로 접속되고, 상기 제2 도전형 반도체 기판(102)의 상부의 제2 영역에 형성되어 있는 제2 도전형 제2 불순물 영역(109); 및 상기 제1 불순물 영역(106)의 하부에 상기 제1 불순물 영역(106)을 감싸면서 형성된 제2 도전형 제3 불순물 영역(108)을 포함하는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드.
- 제1항에 있어서, 상기 제1 불순물 영역(106)과 제2 불순물 영역(109)사이에는 상기 제1 불순물영역(106)과 상기 제2 불순물 영역(109)을 전기적으로 분리하기 위하여 형성된 필드 산화막(104)을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드.
- 제1항에 있어서, 상기 제1 도전형은 N형이고 상기 제2 도전형은 P형인 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드.
- 제3항에 있어서, 상기 제2 불순물 영역(108)과 제3 불순물 영역(109)은 붕소로 도핑되어 있고, 상기 제l 불순물 영역(106)은 비소로 도핑되어 있는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드.
- 제1도전형 반도체 기판상부의 제1 영역 및 제2 영역에 제1 도전형의 제1 불순물을 이온 주입하는 단계; 상기 제1영역에 제2 도전형 제2 불순물을 이온 주입하는 단계; 이온 주입된 상기 제1 불순물 및 제2 불순물을 드라이브인하여, 상기 제1 영역에 제1 도전형 제1 불순물 영역, 상기 제2 영역에 제2 도전형 제2 불순물 영역 및 상기 제1 불순물 영역의 하부에 상기 제1 불순물 영역을 감싸도록 22 도전형 제3 불순물 영역을 형성하는 단계; 및 상기 제l 불순물 영역을 상기 반도체 집적회로의 입력 패드에 전기적으로 접속시키고, 상기 제2 불순물 영역을 상기 반도체 회로의 접지선에 전기적으로 접속시키는 단계로 구성된 반도체 집적 회로의 정전기 보호용 다이오드의 제조 방법.
- 제5항에 있어서, 상기 제l 도전형은 N형이고 상기 제2 도전형은 P형인 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드의 제조 방법.
- 제6항에 있어서, 상기 제1 도전형의 불순물의 이온 주입은 상기 집적회로에 형성되는 반도체 장치의 폴리실리콘으로 구성된 게이트 전극을 형성하고, 상기 반도체 장치의 소스 및 드레인 영역 형성 공정과 동시에 수행하는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (ko) | 1996-12-30 | 1996-12-30 | 정전기 보호용 다이오드 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (ko) | 1996-12-30 | 1996-12-30 | 정전기 보호용 다이오드 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057870A true KR19980057870A (ko) | 1998-09-25 |
| KR100208685B1 KR100208685B1 (ko) | 1999-07-15 |
Family
ID=19492449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (ko) | 1996-12-30 | 1996-12-30 | 정전기 보호용 다이오드 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100208685B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829664B1 (ko) * | 1999-02-09 | 2008-05-16 | 인피니온 테크놀로지스 아게 | 집적 회로의 정전기 방전 보호 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448925B1 (ko) * | 2002-03-11 | 2004-09-16 | 삼성전자주식회사 | 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법 |
-
1996
- 1996-12-30 KR KR1019960077173A patent/KR100208685B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829664B1 (ko) * | 1999-02-09 | 2008-05-16 | 인피니온 테크놀로지스 아게 | 집적 회로의 정전기 방전 보호 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100208685B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163402B1 (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
| KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
| KR930009030B1 (ko) | 단일집적회로의 칩내에 수직형 바이폴라 트랜지스터와 고압 cmos트랜지스터를 형성하는 공정 | |
| US5521105A (en) | Method of forming counter-doped island in power MOSFET | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| EP0130412B1 (en) | Semiconductor device having a protection circuit | |
| US4859630A (en) | Method of manufacturing a semiconductor device | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| EP0337823A2 (en) | MOS field effect transistor having high breakdown voltage | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US5571753A (en) | Method for forming a wiring conductor in semiconductor device | |
| JP2633873B2 (ja) | 半導体ＢｉＣＭＯＳ装置の製造方法 | |
| JPS5893279A (ja) | 半導体装置の製造方法 | |
| US6372595B1 (en) | Lateral bipolar junction transistor with reduced parasitic current loss | |
| EP0242893B1 (en) | Method of manufacturing a semiconductor device | |
| JP2645088B2 (ja) | 半導体装置の製造方法 | |
| EP0239217B1 (en) | Method of forming doped wells in integrated circuits and its use in the production of a bipolar transistor in such circuits | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| KR100208685B1 (ko) | 정전기 보호용 다이오드 및 이의 제조 방법 | |
| EP0614218A1 (en) | Method for manufacturing capacitor and MIS transistor | |
| KR920009751B1 (ko) | 필드플레이트를 갖춘 반도체 장치 및 그 제조방법 | |
| US5894155A (en) | Metal gate high voltage integrated circuit/process | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| US6265277B1 (en) | Method for making a bipolar transistor for the protection of an integrated circuit against electrostatic discharges | |
| US6437421B1 (en) | Self-aligned dual-base semiconductor process and structure incorporating multiple bipolar device types |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |