KR19980053881U - A / D Return Circuit Using RESOLUTION Enhancement - Google Patents
A / D Return Circuit Using RESOLUTION Enhancement Download PDFInfo
- Publication number
- KR19980053881U KR19980053881U KR2019960067071U KR19960067071U KR19980053881U KR 19980053881 U KR19980053881 U KR 19980053881U KR 2019960067071 U KR2019960067071 U KR 2019960067071U KR 19960067071 U KR19960067071 U KR 19960067071U KR 19980053881 U KR19980053881 U KR 19980053881U
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- signal
- differential amplifier
- microprocessor
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 4
- 101100420776 Arabidopsis thaliana SYN1 gene Proteins 0.000 description 2
- VUDQSRFCCHQIIU-UHFFFAOYSA-N DIF1 Natural products CCCCCC(=O)C1=C(O)C(Cl)=C(OC)C(Cl)=C1O VUDQSRFCCHQIIU-UHFFFAOYSA-N 0.000 description 2
- 101150001108 DIF1 gene Proteins 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 고안은 A/D 변환장치에 관한 것으로, 특히 낮은 RESOLUTION을 가진 A/D 변환기에 부가회로를 구성하여 높은 정밀도의 디지탈 값을 얻도록 한 RESOLUTION 향상기법을 사용한 A/D 변환회로에 관한 것으로, 차동증폭기(DIF10)의 입력신호(VI)와차동증폭기(DIF20)의입력신호(VF)의 차를 증폭하는 차동증폭부와, 상기 차동증폭부의 아날로그 신호를 선택하는 아날로그 스위치와, 상기 아날로그 스위치를 통해 신호를 입력받아 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 디지탈 신호를 입력받아 이전의 데이타와 조합하는 마이크로 프로세서와, 상기 마이크로 프로세서에 의해 선택된 데이타를 칩제어논리기를 통해 입력받아 동일한 값을 선택하여 차동증폭부에 출력하는 멀티플렉서로 구성함으로써, 본 고안은 낮은 정확도의 A/D 변환기에 간단한 부가회로를 구성하고 프로그램을 이용함으로써 저가의 비용으로 정확도를 높일 수 있는 효과가 있다.The present invention relates to an A / D converter, and more particularly, to an A / D converter circuit using a RESOLUTION enhancement technique for constructing an additional circuit in an A / D converter having a low resolution to obtain a high precision digital value. A differential amplifier for amplifying a difference between the input signal V I of the differential amplifier DIF10 and the input signal V F of the differential amplifier DIF20, an analog switch for selecting an analog signal of the differential amplifier, and the analog signal; An A / D converter that receives a signal through a switch and converts the analog signal into a digital signal, a microprocessor that receives the digital signal of the A / D converter and combines it with previous data, and the data selected by the microprocessor. By constructing a multiplexer which receives the input from the chip control logic and selects the same value and outputs it to the differential amplifier, the present invention provides a low accuracy A / D converter. By a simple addition circuit, and the configuration program, it is possible to improve the accuracy at the expense of cost.
Description
본 고안은 A/D 변환장치에 관한 것으로, 특히 낮은 RESOLUTION을 가진 A/D 변환기에 부가회로를 구성하여 높은 정밀도의 디지탈 값을 얻도록 한 RESOLUTION 향상기법을 사용한 A/D 변환회로에 관한 것이다.The present invention relates to an A / D converter, and more particularly, to an A / D converter circuit using a RESOLUTION enhancement technique for configuring an additional circuit in an A / D converter having a low resolution to obtain a high precision digital value.
도 1은 일반적인 A/D 변환장치의 회로도로서, 이에 도시한 바와 같이 아날로그 신호가 연산증폭기(DIF1)를 통해 입력되면 디지탈 신호로 변환하는 A/D 변환기(1)와, 상기 A/D 변환기(1)의 변환된 데이타를 입력받아 처리하는 마이크로 프로세서(2)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.FIG. 1 is a circuit diagram of a general A / D converter, in which an analog signal is converted into a digital signal when an analog signal is input through an operational amplifier DIF1, and the A / D converter ( It consists of a microprocessor (2) for receiving and processing the converted data of 1), the operation of which is described as follows.
아날로그 신호가 연산증폭기(DIF1)의 (-)단에 입력되면 연산증폭기(DIF)는 이를 완충(buffer)하여 A/D 변환기(1)에 출력하고, 상기 A/D 변환기(1)는 입력된 아날로그 신호를 디지탈 신호로 변환시키며, 마이크로 프로세서(2)는 상기 A/D 변환기(1)의 변환된 데이타(D0-D12)를 입력받아 이를 처리한다.When the analog signal is input to the negative terminal of the operational amplifier DIF1, the operational amplifier DIF buffers it and outputs it to the A / D converter 1, and the A / D converter 1 is inputted. The analog signal is converted into a digital signal, and the microprocessor 2 receives the converted data D0-D12 of the A / D converter 1 and processes it.
그리고, 종래에는 높은 정밀도의 A/D 변환을 위해서 고가의 HIGH RESOLUTION A/D 변환기를 사용하는데, 이는 고가이기도 하지만 구입하기도 어렵다.In addition, conventionally, an expensive HIGH RESOLUTION A / D converter is used for high precision A / D conversion, which is expensive but difficult to purchase.
상기와 같이 종래의 A/D 변환장치에 있어서 높은 정밀도의 A/D 변환을 위해서 고가의 HIGH RESOLUTION A/D 변환기를 사용해야 하고, 구입하기 어려운 문제점이 있었다.As described above, in the conventional A / D converter, an expensive HIGH RESOLUTION A / D converter must be used for high precision A / D conversion, and it is difficult to purchase.
따라서, 본 고안의 목적은 낮은 RESOLUTION을 가진 A/D 변환기에 간단한 회로를 부가하여 프로그램을 이용하여 높은 정밀도의 디지탈 값을 얻을 수 있도록 함으로써 상기의 문제점을 해결한다.Accordingly, an object of the present invention is to solve the above problems by adding a simple circuit to an A / D converter having a low resolution to obtain a high precision digital value using a program.
상기의 목적을 달성하기 위한 본 고안의 구체적인 수단으로,As a specific means of the present invention for achieving the above object,
연산증폭기(DIF10)의 입력신호(VI)와연산증폭기(DIF20)의입력신호(VF)의 차를 증폭하는 차동증폭부와, 상기 차동증폭부의 아날로그 신호를 선택하는 아날로그 스위치와, 상기 아날로그 스위치를 통해 신호를 입력받아 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 디지탈 신호를 입력받아 이전의 데이타와 조합하는 마이크로 프로세서와, 상기 마이크로 프로세서에 의해 선택된 데이타를 칩제어논리기를 통해 입력받아 동일한 값을 선택하여 차동증폭부에 출력하는 멀티플렉서로 구성함으로써 달성한다.A differential amplifier for amplifying the difference between the input signal V I of the operational amplifier DIF10 and the input signal V F of the operational amplifier DIF20, an analog switch for selecting an analog signal of the differential amplifier, and the analog signal; An A / D converter that receives a signal through a switch and converts the analog signal into a digital signal, a microprocessor that receives the digital signal of the A / D converter and combines it with previous data, and the data selected by the microprocessor. This is achieved by constructing a multiplexer that receives the input from the chip control logic and selects the same value and outputs it to the differential amplifier.
도 1은 일반적인 A/D 변환장치의 회로도.1 is a circuit diagram of a general A / D converter.
도 2는 본 고안 RESOLUTION 향상기법을 사용한 A/D 변환회로도.2 is an A / D conversion circuit diagram using the present invention RESOLUTION enhancement method.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 차동증폭부20 : 아날로그 스위치10: differential amplifier 20: analog switch
30 : A/D 변환기40 : 마이크로 프로세서30: A / D converter 40: microprocessor
50 : 칩제어논리기60 : 멀티플렉서(MUX)50: chip control logic 60: multiplexer (MUX)
이하에서 본 고안의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings a preferred embodiment of the present invention.
도 2는 본 고안 RESOLUTION 향상기법을 사용한 A/D 변환회로도로서, 이에 도시한 바와 같이 연산증폭기(DIF10)의 입력신호(VI)와연산증폭기(DIF20)의입력신호(VF)의 차를 증폭하는 차동증폭부(10)와, 상기 차동증폭부(10)의 아날로그 신호를 선택하는 아날로그 스위치(20)와, 상기 아날로그 스위치(20)를 통해 신호를 입력받아 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기(30)와, 상기 A/D 변환기(30)의 디지탈 신호를 입력받아 이전의 데이타와 조합하는 마이크로 프로세서(40)와, 상기 마이크로 프로세서(40)에 의해 선택된 데이타를 칩제어논리기(50)를 통해 입력받아 동일한 값을 선택하여 차동증폭부(10)에 출력하는 멀티플렉서(60)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.2 is an A / D conversion circuit diagram using the RESOLUTION enhancement method of the present invention. As shown in FIG. 2, the difference between the input signal V I of the operational amplifier DIF10 and the input signal V F of the operational amplifier DIF20 is shown. A differential amplifier 10 to amplify, an analog switch 20 for selecting the analog signal of the differential amplifier 10, and receives the signal through the analog switch 20 to convert the analog signal into a digital signal A / D converter 30, a microprocessor 40 which receives the digital signal of the A / D converter 30 and combines it with previous data, and controls the data selected by the microprocessor 40 in chip control logic. It is composed of a multiplexer 60 received through the input 50 to select the same value and output to the differential amplifier 10, the operation and effect thereof will be described in detail as follows.
통상 마이크로 프로세서는 입력신호를 A/D 변환하여 그 변환된 값을 그대로 사용하지만 높은 RESOLUTION을 얻기 위하여 2단계의 A/D 변환을 수행하는데, 먼저 차동증폭부(10)는 입력신호와 MUX 신호의 차이를 증폭(GAIN=23=8) 하는 역할을 하고 MUX는 마이크로 프로세서의 선택에 따라 선택된 전압을 차동증폭부(10)의 다른 입력으로 인가하는데, 이때 상기 차동증폭부(10)의 출력은 VO= 8×(Vi - Vf)로 표시된다.In general, a microprocessor converts an input signal to A / D and uses the converted value as it is, but performs two steps of A / D conversion in order to obtain high RESOLUTION. Amplifies the difference (GAIN = 2 3 = 8) and the MUX applies a voltage selected according to the selection of the microprocessor to the other input of the differential amplifier 10, wherein the output of the differential amplifier 10 V 0 = 8 × (Vi − V f).
또한, A/D 변환은 먼저 1단계로 아날로그 스위치가 입력을 그대로 A/D 변환기에 연결하여 A/D 변환한 후 마이크로 프로세서에서 A/D 변환된 12비트 데이타를 상위 3비트만 취하고 하위 9비트는 버리며, 이후 마이크로 프로세서는 상위 3비트와 동일한 값의 멀티플렉서(60) 값을 입력으로 선택하고 아날로그 스위치를 차동증폭부(10)의 출력(VO)을 A/D 변환기 입력으로 선택하게 된다.In addition, A / D conversion is the first step.The analog switch connects the input to the A / D converter as it is, and then performs A / D conversion.The microprocessor takes only the upper 3 bits of the A / D converted 12-bit data and lower 9 bits. Then, the microprocessor selects the multiplexer 60 value having the same value as the upper 3 bits as an input, and selects the analog switch as the input of the A / D converter input (V O ) of the differential amplifier 10.
그리고, 다음 2단계로 A/D 변환기는 차동증폭부(10) 출력값(VO)을 A/D 변환하여 마이크로 프로세서는 변환된 12비트 데이타와 상기 1단계 A/D 변환에서 얻은 상위 3비트 데이타를 조합하여 15비트 A/D 변환 데이타를 얻고, 데이타 조합은 1단계 변환에서 얻은 상위 3비트를 15비트의 상위 3비트 자리에 놓고 2단계 변환에서 얻은 12비트 데이타를 15비트의 하위 12비트에 놓아 전체 15비트 데이타를 다음과 같이 얻게 된다.In the next two steps, the A / D converter performs A / D conversion on the differential amplifier 10 output value (V O ) so that the microprocessor converts the converted 12-bit data and the upper three-bit data obtained from the first step A / D conversion. To obtain the 15-bit A / D conversion data, and the data combination places the upper 3 bits of the 1st conversion into the upper 3 bits of 15 bits and the 12 bits of data obtained from the 2nd conversion into the lower 12 bits of 15 bits. Release the full 15-bit data as follows.
1단계 변환: 15,14,13 2단계 변환: 12,11,10,9,8,7,6,5,4,3,2,1One-step conversion: 15,14,13 Two-step conversion: 12,11,10,9,8,7,6,5,4,3,2,1
일실시 예로 5.5V 입력신호를 A/D 변환하는 경우에 있어서 5.5V 입력신호를 그대로 12비트 A/D 변환하면 다음과 같다.As an example, in the case of A / D conversion of a 5.5V input signal, 12 bit A / D conversion of a 5.5V input signal as follows is as follows.
211=1, 210=0, 29=0, 28=0, 27=1, 26=1, 25=0, 24=0, 23=1, 22=1, 21=0, 20=0211= 1, 210= 0, 29= 0, 28= 0, 27= 1, 26= 1, 25= 0, 24= 0, 23= 1, 22= 1, 2One= 0, 20= 0
5.5V를 12비트 A/D 변환하면 10V/212(211+27+26+23+22)= 5.498046V가 되는데, 이를 본 고안에서 제안한 방법으로 변환하면 먼저 1단계 변환에서는 5.5V를 그대로 변환한 값인 100011001100b를 얻고, 상기 변환값의 상위 3비트 값인 100b만 취하고 나머지 하위 비트는 버리고 상위 3비트 값인 100b와 동일한 값을 MUX 입력으로 선택하면 5V가 선택된다.When converting 5.5V to 12-bit A / D, 10V / 2 12 (2 11 +2 7 +2 6 +2 3 +2 2 ) = 5.498046V. 5V is selected by obtaining 100011001100b, a value obtained by converting 5.5V as it is, taking only the upper 3 bit value 100b, discarding the remaining lower bits, and selecting the same value as the upper 3 bit value 100b as the MUX input.
또한, 아날로그 스위치를 차동증폭부(10) 출력(VO)으로 선택한 후 2단계 변환을 하면 차동증폭부(10) 출력값(VO)은 8×(5.5V-5V)= 4V가 되고, 상기 4V를 변환하면 다음과 같다.In addition, when the analog switch is selected as the differential amplifier 10 output (V O ) and two-stage conversion is performed, the differential amplifier 10 output value (V O ) becomes 8 × (5.5V-5V) = 4V. 4V is converted as follows.
211=0, 210=1, 29= 1, 28=0, 27=0, 26=1, 25=1, 24=0, 23=0, 22=1, 21=1, 20=0211= 0, 210= 1, 29= 1, 28= 0, 27= 0, 26= 1, 25= 1, 24= 0, 23= 0, 22= 1, 2One= 1, 20= 0
상기 변환된 값과 1단계 변환 데이타를 조합하면 1단계 변환은 214=1, 213=0, 212= 1이 되고, 2단계 변환은 211=0, 210=1, 29= 1, 28=0, 27=0, 26=1, 25=1, 24=0, 23=0, 22=1, 21=1, 20=0이 된다.Combining the converted value and the one-step conversion data, the one-step conversion is 214= 1, 213= 0, 212= 1, the two-stage transformation is 211= 0, 210= 1, 29= 1, 28= 0, 27= 0, 26= 1, 25= 1, 24= 0, 23= 0, 22= 1, 2One= 1, 20= 0
따라서, 12비트 변환보다 정확한 15비트의 변환값을 얻을 수 있다.Therefore, a conversion value of 15 bits more accurate than that of 12 bits conversion can be obtained.
이상에서 상세히 설명한 바와 같이 본 고안은 낮은 정확도의 A/D 변환기에 간단한 부가회로를 구성하고 프로그램을 이용함으로써 저가의 비용으로 정확도를 높일 수 있는 효과가 있다.As described in detail above, the present invention has an effect of increasing accuracy at low cost by configuring a simple additional circuit in a low accuracy A / D converter and using a program.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960067071U KR19980053881U (en) | 1996-12-31 | 1996-12-31 | A / D Return Circuit Using RESOLUTION Enhancement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960067071U KR19980053881U (en) | 1996-12-31 | 1996-12-31 | A / D Return Circuit Using RESOLUTION Enhancement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980053881U true KR19980053881U (en) | 1998-10-07 |
Family
ID=54004747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960067071U KR19980053881U (en) | 1996-12-31 | 1996-12-31 | A / D Return Circuit Using RESOLUTION Enhancement |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980053881U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678672B1 (en) * | 2000-01-29 | 2007-02-05 | 삼성전자주식회사 | Analog-to-digital converter |
-
1996
- 1996-12-31 KR KR2019960067071U patent/KR19980053881U/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678672B1 (en) * | 2000-01-29 | 2007-02-05 | 삼성전자주식회사 | Analog-to-digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159342A (en) | Serial-parallel type analogue/digital converter | |
| US20060114143A1 (en) | Analog/digital converter and method for operating an analog/digital converter | |
| EP0844740A3 (en) | A/D converter and A/D conversion method | |
| JPH05218868A (en) | Multistage a/d converter | |
| KR970063948A (en) | Digital-to-Analog Converter and Pseudo-Energy Reduction Method Using the Same | |
| US20030098808A1 (en) | Differential input A/D converter | |
| JPS6159913A (en) | Ad converting circuit | |
| KR19980053881U (en) | A / D Return Circuit Using RESOLUTION Enhancement | |
| US20120092203A1 (en) | Analog to digital converter and signal processing system | |
| US4584560A (en) | Floating point digitizer | |
| JPS6243571B2 (en) | ||
| JPH0484520A (en) | A/d converter | |
| JPH0786944A (en) | A/d conversion circuit for video signal | |
| US6888852B1 (en) | Signal combining circuit having two A/D converters | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| KR100282443B1 (en) | Digital / Analog Converter | |
| JPH0446016B2 (en) | ||
| US7456776B2 (en) | Analog-to-digital converter circuit and signal processing circuit | |
| JP2824837B2 (en) | Analog-to-digital converter | |
| KR100271787B1 (en) | 2 step a/d converter | |
| KR930000486B1 (en) | Analogue to digital converter | |
| KR19980082915A (en) | Offset Evaluation Circuit and Its Method | |
| JPH07312553A (en) | A/d converter circuit | |
| US6727838B2 (en) | Tracking analog-to-digital converter | |
| JPH04208719A (en) | A/d converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |