KR19980048863A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19980048863A KR19980048863A KR1019960067511A KR19960067511A KR19980048863A KR 19980048863 A KR19980048863 A KR 19980048863A KR 1019960067511 A KR1019960067511 A KR 1019960067511A KR 19960067511 A KR19960067511 A KR 19960067511A KR 19980048863 A KR19980048863 A KR 19980048863A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- layer
- forming
- capacitor
- electrode
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법을 개시한다. 이는 제 1 반도체 기판 상에 제 1 전극/유전막/제 2 전극 구조의 커패시터를 형성하는 단계; 상기 커패시터가 형성된 제 1 반도체 기판 상에 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 제 2 반도체 기판을 접합(bonding)하는 단계; 상기 제 2 반도체 기판/제 1 반도체 기판을 거꾸로한 후 상기 제 1 반도체 기판을 연마함으로써 상기 제 1 반도체 기판에 소이층(SOI 층;Silicon On Insulator Layer)이 형성되는 단계; 상기 소이층 상에 450∼700℃ 온도에서 산화막을 형성하는 단계로 이루어진다. 즉, 불순물이 도핑된 다결정 실리콘으로 커패시터 전극을 형성한 반도체 기판 상에 450∼700℃의 저온에서 산화 공정을 진행함으로써 상기 불순물이 아웃 가싱(out gasing)되지 않고 소자 분리막 및 트랜지스터의 특성을 안정되게한다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 불순물이 도핑된 다결정 실리콘으로 구성된 커패시터 전극 상에 산화 공정을 진행할 때 상기 불순물이 아웃 가싱되는 것을 방지하기 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 고 집적화됨에 따라 트랜지스터의 특성 및 커패시터의 용량을 향상시키기 위하여 구조를 변경하는 방법이 연구되고 있는데, 이러한 한 예로 소이(SOI;Silicon On Insulator) 공정이 있다.
소이 공정은 제 1 반도체 기판에 커패시터를 형성한 후 제 2 반도체 기판과 접합하고 그린딩(grinding)과 화학기계적 연마(CMP)하여 소이층을 형성하는 방법이다.
상기 소이층 형성 후 소자 분리막 및 트랜지스터 형성 공정이 진행되는데, 특히 패드 산화막 및 게이트 산화막은 800℃ 이상의 고온 산화 공정을 통해 형성된다.
그런데 상기 커패시터 전극들은 불순물이 도핑된 다결정 실리콘으로 형성되므로, 상기 고온 산화 공정시 불순물이 여기되고, 여기된 불순물은 상부로 아웃 가싱(out gasing)되어 소자 분리막 및 트랜지스터의 특성을 저하시키고 결함(defect)을 발생시키는 원인이 된다.
따라서 상기 소이층 형성 이후 패드 산화막, 게이트 산화막, 희생 산화막 등의 산화막 형성 공정시 불순물이 아웃 가싱되지 않는 저온 산화 공정을 필요로 한다.
본 발명이 이루고자 하는 기술적 과제는, 불순물이 도핑된 다결정 실리콘으로 구성된 커패시터 전극 상에 산화 공정을 진행할 때 상기 불순물이 아웃 가싱되는 것을 방지하기 위한 반도체 소자의 제조 방법을 제공하는데 있다.
도 1a 내지 도 1c는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명은, 제 1 반도체 기판 상에 제 1 전극/유전막/제 2 전극 구조의 커패시터를 형성하는 단계; 상기 커패시터가 형성된 제 1 반도체 기판 상에 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 제 2 반도체 기판을 접합(bonding)하는 단계; 상기 제 2 반도체 기판/제 1 반도체 기판을 거꾸로한 후 상기 제 1 반도체 기판을 연마함으로써 상기 제 1 반도체 기판에 소이층(SOI 층;Silicon On Insulator Layer)이 형성되는 단계; 상기 소이층 상에 450∼700℃ 온도에서 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
상기 산화막은 SiH4와 N2O의 혼합 가스 및 SiH2Cl2와 N2O의 혼합 가스 중 어느 하나를 사용하여 저압 화학 기상 증착(LPCVD;Low Pressure Chemical Vapor Deposition) 방법으로 형성하는 것이 바람직하다.
본 발명에 의한 반도체 소자의 제조 방법은, 불순물이 도핑된 다결정 실리콘으로 커패시터 전극을 형성한 반도체 기판 상에 450∼700℃의 저온에서 산화 공정을 진행함으로써 상기 불순물이 아웃 가싱(out gasing)되지 않고 소자 분리막 및 트랜지스터의 특성을 안정되게한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1c는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 1은 제 1 반도체 기판을, 1a는 소이층을, 3·11은 층간 절연층을, 5a는 제 1 전극을, 5b는 더미 전극을, 7은 유전막을, 9는 제 2 전극을, 13은 제 2 반도체 기판을, 15는 산화막을 각각 나타낸다.
도 1a를 참조하면, 통상의 방법으로 제 1 반도체 기판(1) 상에 제 2 전극(9)/유전막(7)/제 1 전극(5a) 구조의 커패시터를 형성하는 공정, 상기 커패시터가 형성된 제 1 반도체(1) 기판 상에 층간 절연층(11)을 형성하는 공정 그리고 상기 층간 절연층(11) 상에 제 2 반도체 기판(13)을 접합(bonding)하는 공정을 차례로 진행한다.
상기 제 1 전극(5a)과 제 2 전극(9)은 불순물이 도핑된 다결정 실리콘 또는 백금(Pt), 알루미늄(Al), 금(Au), 구리(Cu) 등과 같은 금속을 사용하여 형성한다.
도 1b를 참조하면, 상기 접합된 제 2 반도체 기판(13)과 제 1 반도체 기판(1)을 거꾸로한 후 상기 제 1 반도체 기판(1)에 그린딩(grinding) 및 화학기계적 연마(CMP)함으로써 소이층(SOI Layer, 1a)을 형성한다.
도 1c를 참조하면, 상기 소이층(1a)이 형성된 제 2 반도체 기판(13) 상에 산화막(15)을 형성한다.
상기 산화막(15)은 450∼700℃ 온도에서 SiH4와 N2O의 혼합 가스 및 SiH2Cl2와 N2O의 혼합 가스 중 어느 하나를 사용하여 저압 화학 기상 증착(LPCVD;Low Pressure Chemical Vapor Deposition) 방법으로 형성한다.
상기 산화막(15)은 이후 소자 분리막을 형성한 후 패터닝하기 위해 형성한 것으로, 패드 산화막, 게이트 산화막, 희생 산화막과 같이 상기 제 2 반도체 기판(13)에 사아화막을 형성할 때 상기 산화막(15) 형성과 같은 저온 산화 공정을 이용함으로써 상기 제 1/2 전극(5a, 9)에서 불순물이 아웃 가싱되는 현상을 방지할 수 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 제조 방법은, 불순물이 도핑된 다결정 실리콘으로 커패시터 전극을 형성한 반도체 기판 상에 450∼700℃의 저온에서 산화 공정을 진행함으로써 상기 불순물이 아웃 가싱(out gasing)되지 않고 소자 분리막 및 트랜지스터의 특성을 안정되게한다.
Claims (2)
- 제 1 반도체 기판 상에 제 1 전극/유전막/제 2 전극 구조의 커패시터를 형성하는 단계;상기 커패시터가 형성된 제 1 반도체 기판 상에 층간 절연층을 형성하는 단계;상기 층간 절연층 상에 제 2 반도체 기판을 접합(bonding)하는 단계;상기 제 2 반도체 기판/제 1 반도체 기판을 거꾸로한 후 상기 제 1 반도체 기판을 연마함으로써 상기 제 1 반도체 기판에 소이층(SOI 층;Silicon On Insulator Layer)이 형성되는 단계;상기 소이층 상에 450∼700℃ 온도에서 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화막은SiH4와 N2O의 혼합 가스 및 SiH2Cl2와 N2O의 혼합 가스 중 어느 하나를 사용하여 저압 화학 기상 증착(LPCVD;Low Pressure Chemical Vapor Deposition) 방법으로 형성하는 것을 특징으로하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067511A KR19980048863A (ko) | 1996-12-18 | 1996-12-18 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067511A KR19980048863A (ko) | 1996-12-18 | 1996-12-18 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980048863A true KR19980048863A (ko) | 1998-09-15 |
Family
ID=66444257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067511A KR19980048863A (ko) | 1996-12-18 | 1996-12-18 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980048863A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585000B1 (ko) * | 1999-12-28 | 2006-05-29 | 주식회사 하이닉스반도체 | 실리콘 온 인슐레이터 기판 내에 구현된 캐패시터를구비하는 메모리 소자 및 그 제조 방법 |
-
1996
- 1996-12-18 KR KR1019960067511A patent/KR19980048863A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585000B1 (ko) * | 1999-12-28 | 2006-05-29 | 주식회사 하이닉스반도체 | 실리콘 온 인슐레이터 기판 내에 구현된 캐패시터를구비하는 메모리 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936295A (en) | Multilevel interconnect structure with air gaps formed between metal leads | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US5750415A (en) | Low dielectric constant layers via immiscible sol-gel processing | |
| KR100339327B1 (ko) | 반도체장치및그제조방법 | |
| US6677209B2 (en) | Low dielectric constant STI with SOI devices | |
| US9349787B1 (en) | Integrated circuits with capacitors and methods of producing the same | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| CN100524688C (zh) | 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 | |
| JPH05198572A (ja) | 半導体ウエハーをパッシベーション化する方法 | |
| US5017998A (en) | Semiconductor device using SOI substrate | |
| US20070241424A1 (en) | Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof | |
| US6780756B1 (en) | Etch back of interconnect dielectrics | |
| JP2005519475A (ja) | キャパシタを備えたモノリシック集積ｓｏｉ回路 | |
| KR19980048863A (ko) | 반도체 소자의 제조방법 | |
| KR19990061043A (ko) | 반도체 소자의 금속배선 형성방법 | |
| TWI223393B (en) | Method of filling bit line contact via | |
| JP2008147300A (ja) | 半導体装置およびその製造方法 | |
| US8384214B2 (en) | Semiconductor structure, pad structure and protection structure | |
| JP3523731B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20210354980A1 (en) | Bypass structure | |
| US4017769A (en) | Integrated circuits and method of producing the same | |
| US6707117B1 (en) | Method of providing semiconductor interconnects using silicide exclusion | |
| KR100342863B1 (ko) | 반도체소자의절연막형성방법 | |
| JPS61268043A (ja) | 半導体装置の製造方法 | |
| US6864582B1 (en) | Semiconductor interconnect and method of providing interconnect using a contact region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |