KR19980048821A - 스캔 레이트 콘트롤러 - Google Patents

스캔 레이트 콘트롤러 Download PDF

Info

Publication number
KR19980048821A
KR19980048821A KR1019960067469A KR19960067469A KR19980048821A KR 19980048821 A KR19980048821 A KR 19980048821A KR 1019960067469 A KR1019960067469 A KR 1019960067469A KR 19960067469 A KR19960067469 A KR 19960067469A KR 19980048821 A KR19980048821 A KR 19980048821A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
sync
read
image signals
Prior art date
Application number
KR1019960067469A
Other languages
English (en)
Other versions
KR100242835B1 (ko
Inventor
황호대
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960067469A priority Critical patent/KR100242835B1/ko
Priority to US08/992,955 priority patent/US6803893B1/en
Publication of KR19980048821A publication Critical patent/KR19980048821A/ko
Application granted granted Critical
Publication of KR100242835B1 publication Critical patent/KR100242835B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 스캔 레이트 콘트롤러에 관한 것으로, 라이트(Write) 클럭 신호(W-CLK)를 발생하는 W-PLL와, 일정한 리드(Read) 타이밍 클럭 신호를 발생하는 리드(Read) 타이밍 제너레이터와, 영상 신호를 상기 W-PLL로부터 인가되는 라이트(Write) 클럭 신호(W-CLK) 및 상기 타이밍 제너레이터로부터 인가되는 라이트(Write) 타이밍 클럭 신호에 따라 저장하고 상기 리드(Read) 타이밍 제너레이터로부터 인가되는 리드(Read) 타이밍 클럭 신호에 따라 저장된 디지탈 영상 신호(R,G,B)를 출력하는 프레임 메모리부로 구성하여, 비디오 모드 변화에 따른 화상의 사이즈를 고정된 비디오 모드에 따른 화면 사이즈로 변환시키는 효과가 있다.

Description

스캔 레이트 콘트롤러
본 발명은 스캔 레이트 콘트롤러에 관한 것으로, 특히 다양한 비디오 모드의 입력에 따른 력 프레임 레이트를 한가지 주파수로 고정시키기 위한 스캔 레이트 콘트롤러에 관한 것이다.
일반적으로 많이 보급되어 있는 개인용 컴퓨터는 컴퓨터 본체 내에 있는 비디오 카드에서 발생된 영상 신호를 음극선관을 채용한 디스플레이 모니터에 표시하여 사용자가 출력된 데이터를 확인할 수 있도록 하고 있다..
이와 같이 일반적으로 많이 사용되고 있는 음극선관을 채용한 디스플레이 모니터는 소비 전력이 많고, 또한, 부피가 커서 이동용이나 휴대용으로 사용하기에 불편한 점이 있다. 따라서 전술한 불편한 점을 해결하기 위해 플랫 판넬 디스플레이(Flat Pannel Display; 이하 FPD라 칭함)라는 디스플레이 소자를 개발하게 되었다.
이러한 FPD의 종류로는 플라즈마(Plasma)를 이용한 박막 디스플레이(Display)와, 액정 디스플레이(Liquid Crystal Display; 이하 LCD라 약칭함), 발광 다이오드 디스플레이(Light Emitting Diode Display) 등 여러 종류 있고 상용화를 위해 많은 개발을 하고 있다. 이 중에서 최근 상업적으로 개발된 대표적인 것이 액정 디스플레이(Liquid Crystal Display) 소자이다. 이러한 LCD 소자는 현재 노트북(Note Book) 컴퓨터에서 휴대용 모니터로 많이 사용되고 있으며, 특히 화면 사이즈(Size)를 확대하여 일반 가정에서 TV 방송을 시청할 수 있는 TV 화면 사이즈(Size)로도 최근 개발되어 있다.
이러한 FPD 모니터 중에서 LCD 모니터의 회로의 구성을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 1은 종래의 액정 디스플레이 모니터를 나타낸 블럭도이다. 도시된 바와 같이 PC(100)는 사용자가 사용한 키보드 신호를 인가 받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R,G,B)로 처리하고 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 되어 있다.
또한, 상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 LCD 모니터(200)는 상기 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 증폭하기 위한 증폭기(201)와, 상기 증폭기(201)에서 증폭되어 출력 되는 아날로그(Analog) 영상 신호(R,G,B)를 디지탈 신호로 변환하기 위한 제 1 아날로그/디지탈 변환기(Analog To Converter; 이하 AD 변환부라 약칭함)(202)와, 상기 비디오 카드(120)로부터 출력되는 수평 및 수직 동기 신호(H/V-SYNC)를 별도로 검출하는 동기 신호 검출부(203)와, 상기 동기 신호 검출부(203)에서 검출된 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따라 클럭 주파수를 발생하는 제 1 위상 동기 루프(Phase Locked Loop; 이하 PLL이라 약칭함)(204)와, 온 스크린 디스플레이(On Screen Display; 이하 OSD라 약칭함) 데이터를 발생하며 디지탈 신호를 아날로그(Analog) 신호로 변환하는 변환기(Digital To Converter; 이하 DA 변환부라 약칭함)를 내장한 마이콤(205)과, 상기 마이콤(205)으로부터 출력되는 OSD 데이터를 인가 받고 인가된 OSD 데이터를 OSD 신호로 출력하는 OSD부(206)와, 상기 OSD부(206)로부터 출력되는 OSD 신호를 인가 받고 인가된 OSD 신호를 디지탈 신호로 변환하기 위한 제 2 AD 변환부(207)와, 상기 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 상기 제 1 AD 변환부(202)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 선택적으로 출력하는 멀티플렉서(208)와, 상기 멀티플렉서(208)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호의 출력 타이밍(Timing)을 설정하는 제 1 게이트 어레이(209)와, 상기 제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)를 저장하고 변환하는 제 2 게이트 어레이(210)와, 상기 제 2 게이트 어레이(210)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 표시하는 LDC 판넬(211)로 구성되어 있다.
이와 같이 구성된 종래의 LCD 모니터의 동작을 설명하면 다음과 같다.
사용자가 프로그램을 실행하기 위해 PC(100)에 데이터를 인가하면, 인가된 데이터를 CPU(110)에서 입력받는다. 이러한 데이터를 입력받은 CPU(110)는 인가된 데이터에 따라 프로그램을 실행하고 실행된 결과에 따라 영상 데이터를 출력하게 된다. 이와 같이 출력되는 영상 데이터는 비디오 카드(120)에서 인가 받는다.
영상 데이터를 인가 받은 비디오 카드(120)는 인가된 영상 데이터를 처리 하여 영상 신호(R,G,B)를 출력한다.
또한, 출력되는 영상 신호(R,G,B)를 동기 시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)를 출력한다.
비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)는 LCD 모니터(200)의 증폭기(201)에서 인가 받는다. 영상 신호(R,G,B)를 인가 받은 증폭기(201)는 인가된 영상 신호(R,G,B)를 증폭한다. 이와 같이 증폭된 영상 신호(R,G,B)는 아날로그(Analog) 신호이므로 제 1 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환된다. 제 1 AD 변환부(202)를 통해서 디지탈로 변환되어 출력되는 영상 신호(R,G,B)는 멀티플렉서(208)로 인가된다.
한편, PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 동기 시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)는 동기 신호 검출부(203)에서 검출한다. 수평 및 수직 동기 신호(H/V-SYNC)를 검출하는 동기 신호 검출부(203)는 검출된 수평 및 수직 동기 신호(H/V-SYNC)를 PLL(204)로 인가한다. 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받은 PLL(204)은 인가된 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 설정된 클럭 주파수를 출력한다.
이와 같이 PLL(204)에서 출력되는 클럭 주파수는 AD 변환부(202)로 인가 된다. 클럭 주파수를 인가 받은 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환되어 출력되는 영상 신호(R,G,B)를 클럭 주파수에 따라 샘플링(Sampling)을 하게 된다. 이러한 제 1 AD 변환부(202)에서 샘플링(Sampling)되어 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다. 또한, OSD 제어 프로그램을 내장한 마이콤(205)은 OSD 조정 신호를 입력받는다. 이러한 OSD 조정 신호를 인가 받은 마이콤(205)은 인가된 OSD 조정 신호에 따른 OSD 신호를 출력하게 된다. 출력되는 OSD 신호는 아날로그 신호이므로 제 2 AD 변환부(207)를 통해서 디지탈 신호로 변환시키게 된다.
제 2 AD 변환부(207)를 통해 변환된 OSD 신호는 멀티플렉서(208)로 인가 된다. 이와 같이 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 제 1 AD 변환부(203)로부터 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다. 인가된 OSD 신호와 영상 신호(R,G,B)는 멀티플렉서(208)로 인가되는 선택 신호에 따라 선택적으로 출력된다. 예를 들어, 만일 사용자가 OSD 화면을 표시하기 위해 LCD 모니터(200)의 제어 버튼들(Buttons)(도시 않음)을 사용하게 되면, LCD 모니터(200)의 제어 버튼들(Buttons) 에서 출력되는 OSD 선택 신호를 마이콤(205)과 OSD(206)를 통해서 출력된다. 출력된 OSD 선택 신호는 제 2 AD 변환부(207)에서 디지탈 신호로 변환되어 멀티플렉서(208)로 인가된다.
이와 같은 OSD 선택 신호를 인가 받은 멀티플렉서(208)는 인가된 OSD 선택 신호에 따라 OSD 신호를 출력하게 된다. 반대로, OSD 선택 신호가 인가되지 않으면, 멀티플렉서(208)는 제 1 AD 변환부(203)로부터 인가되는 영상 신호(R,G,B)를 출력하게 된다. 멀티플렉서(27)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호는 제 1 게이트 어레이(209)로 인가된다. 영상 신호(R,G,B) 및 OSD 신호를 인가 받은 제 1 게이트 어레이(209)는 PLL(204)로부터 인가되는 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따른 출력 타이밍(Timing)을 설정하게 된다. 그리고, OSD 기능을 사용할 경우에는 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 LCD 화면의 정해진 위치에 영상 신호 대신 OSD 신호를 출력하는 기능을 가지고 있다.
여기에서, 비디오 카드(120)로부터 입력되는 영상 신호(R,G,B)의 피크 대 피크(Peak to Peak) 전압은 0.7VPP이다. 그리고, OSD부(206)에서 출력되는 OSD 신호의 피크 대 피크(Peak to Peak) 전압은 5VPP이다. 따라서, 영상 신호(R,G,B) 및 OSD 신호를 멀티플렉서(208)에서 스위칭(Switching) 할 때 전압 값이 다르므로 신호 처리가 불가능하게 된다. 이를 위해서 영상 신호(R,G,B)를 OSD 신호와 같은 피크 피크 (Peak to Peak) 전압인 5VPP로 증폭하기 위해서 증폭기(201)를 통해서 영상 신호(R,G,B)의 피크 대 피크 (Peak to Peak) 전압을 5VPP로 증폭한 것이다.
이와 같이 멀티플렉서(208)에서 선택되어 출력되는 영상 신호(R,G,B)는 제 1 게이트 어레이(209)를 통해서 출력 타이밍(Timing)이 조종되어 출력된다. 제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)는 제 2 게이트 어레이(210)를 통해서 디스플레이에 적합하도록 영상 신호(R,G,B)를 저장하고 저장된 데이터를 변환하게 된다. 제 2 게이터 어레이(210)에서 변환된 영상 신호(R,G,B)는 LCD 판넬부(211)로 인가된다. 영상 신호(R,G,B)를 인가 받은 LCD 판넬부(211)는 인가된 영상 신호(R,G,B)를 표시하게 된다.
이와 같이 영상 신호(R,G,B)가 디스플레이 되는 화면의 해상도의 종류는 VGA(640×480), SVGA(800×600), XGA(1024×768), EWS(1280×1024) 등이 있다. 이러한 LCD 모니터의 해상도의 의미는 SVGA(800×600) 모드인 경우에 LCD 모니터에 수평으로 나타나는 픽셀수가 800개이고, 수직으로는 600개의 라인으로 형성되는 것이다.
이러한 해상도에 따른 화면을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 2는 종래 기술에 따른 SVGA 액정 디스플레이 모니터에서 해상도가 다른 비디오 신호가 입력될 경우의 디스플레이 화면을 나타낸 상태도이다. 도시된 바와 같이 (가)에 도시된 비디오 모드는 LCD 모니터에서 기본적으로 셋팅된 비디오 모드로 SVGA(800×600)의 화면을 도시한 것이고, (나)는 SVGA(800×600)의 해상도로 셋팅된 LCD 모니터에 VGA(640×480) 모드인 영상 신호가 표시된 화면으로 표시된 물체가 작게 표시된다. 또한, XGA(1024×768) 모드로 표시되는 영상 신호가 표시되는 경우에는 물체가 LCD 모니터 화면을 벗어나 표시되어 LCD 모니터 화면을 벗어난 부분은 표시되지 않게 된다. 그리고, EWS(1280×1024) 모드로 표시되는 물체가 표시되는 경우에는 LCD 모니터 화면을 많이 벗어나 표시되어 물체의 많은 부분이 표시되지 않는다.
이와 같이 종래에 LCD 모니터는 단일 표시 모드 즉, VGA(Vidoe Graphics Array), SVGA(Super VGA), XGA(Extended Graphics Array) 모드 중에 하나만을 지원하고 있다. 따라서, LCD 모니터에 세팅된 모드 외의 비디오 모드 신호가 입력되면 화면의 작게 표시되거나 크게 표시되는 문제점이 발생한다.
따라서, 본 발명은 전술한 문제점을 해결하기 위해 PC 즉, 호스트로부터 인가되는 다양한 비디오 모드를 일정하게 고정되어 있는 비디오 모드로 변환시키기 위한 스캔 레이트 콘트롤러를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명은 라이트(Write) 클럭 신호(W-CLK)를 발생하는 라이트(Write)-PLL(이항 W-PLL로 약칭함)와, 일정한 리드(Read) 타이밍 클럭 신호를 발생하는 리드(Read) 타이밍 제너레이터와, 영상 신호를 상기 W-PLL로부터 인가되는 라이트(Write) 클럭 신호(W-CLK) 및 상기 타이밍 제너레이터로부터 인가되는 라이트(Write) 타이밍 클럭 신호에 따라 저장하고 상기 리드(Read) 타이밍 제너레이터로부터 인가되는 리드(Read) 타이밍 클럭 신호에 따라 저장된 디지탈 영상 신호(R,G,B)를 출력하는 프레임 메모리부으로 구성된 것을 특징으로 한다.
도 1은 종래의 액정 디스플레이 모니터를 나타낸 블럭도,
도 2는 종래 기술에 따른 SVGA 액정 디스플레이 모니터에서 해상도가 다른 비디오 신호가 입력될 경우의 디스플레이 화면을 나타낸 상태도,
도 3은 본 발명에 따른 스캔 레이트 콘트롤러가 적용된 LCD 회로의 내부 회로에 따른 블럭도,
도 4는 도 3에 도시된 프레임 메모리부를 상세히 나타낸 회로도,
도 5는 프레임 메모리부의 라이트/리드(Write/Read)에 따른 파형도로,
도 5.a는 고해상도 비디오 모드에 따른 고정된 비디오 모드의 출력을 나타낸 파형도이고, 도 5.b는 저해상도 비디오 모드에 따른 고정된 비디오 모드의 출력을 나타낸 파형도이다.
이러한 특징을 갖는 본 발명을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 스캔 레이트 콘트롤러가 적용된 LCD 회로의 내부 회로에 따른 블럭도이다. 도시된 바와 같이 데이터를 처리하고 처리된 데이터를 표시 데이터인 영상 신호(R,G,B)로 변환하여 발생하여 출력하고 출력되는 영상 신호(R,G,B)를 동기 시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 호스트(10)와, 상기 호스트(10)로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따른 라이트(Write) 클럭 신호(W-CLK)를 발생하는 W-PLL(21)와, 상기 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 따라 상기 호스트(10)로부터 인가되는 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B,)로 샘플링하는 AD 변환부(23)와, 일정하게 발진하는 크리스탈(X)로부터 발진 신호를 인가 받고 인가된 발진 신호에 따라 리드(Read) 타이밍 클럭 신호를 발생하는 리드(Read) 타이밍 제너레이터(24)와, 상기 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)를 인가 받고 인가된 라이트(Write) 클럭 신호(W-CLK)에 따라 라이트(Write) 타이밍 클럭 신호를 발생 하는 타이밍 제너레이터(22)와, 상기 AD 변환부(23)로부터 디지탈 영상 신호(R,B,B)로 변환되어 인가되는 영상 신호를 상기 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK) 및 상기 타이밍 제너레이터(22)로부터 인가되는 라이트(Write) 타이밍 클럭 신호에 따라 저장하고 상기 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 타이밍 클럭 신호에 따라 저장된 디지탈 영상 신호(R,G,B)를 출력하는 프레임 메모리부(25)와, 상기 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 클럭 신호(R-CLK)에 따라 상기 프레임 메모리부(25)에 저장된 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 상기 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 수평 동기 신호(H-SYNC') 및 리드(Read) 수직 동기 신호(V-SYNC')에 따라 영상 신호(R,G,B)를 표시하는 LCD 판넬(26)로 구성되어 있다.
이와 같은 구성에 따른 동작을 첨부된 도면을 이용하여 설명하면 다음과 같다.
사용자가 호스트(10)를 이용하여 원하는 작업을 실행하게 되면 호스트(10) 내에 있는 비디오 카드(도시 않음)는 작업에 따른 데이터를 영상 신호(R,G,B)로 처리하게 된다. 처리된 영상 신호(R,G,B)를 동기 시키기 위해 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 발생하게 된다.
이와 같이 호스트(10)에서 영상 신호(R,G,B)를 동기 시키기 위한 수평 동기 신호(H-SYNC)와 수평 동기 신호(H-SYNC)를 LCD(20) 내에 있는 W-PLL(21)에서 인가 받는다. 수평 동기 신호(H-SYNC)를 인가 받은 W-PLL(21)은 인가된 수평 동기 신호(H-SYNC)에 따른 라이트(Write) 클럭 신호(W-CLK)를 발생하여 출력한다. 출력된 라이트(Write) 클럭 신호(W-CLK)를 타이밍 제너레이터(22)에서 인가 받는다. 라이트(Write) 클럭 신호(W-CLK)를 인가 받은 타이밍 제너레이터(22)는 인가된 라이트(Write) 클럭 신호(W-CLK)에 따라 라이트(Write) 타이밍 클럭 신호를 발생하게 된다.
또한, W-PLL(21)에서 발생된 라이트(Write) 클럭 신호(W-CLK)는 AD 변환부(23)로 인가된다. 라이트(Write) 클럭 신호(W-CLK)를 인가 받은 AD 변환부(23)는 호스트(10)로부터 인가되는 아날로그 영상 신호(R,G,B)를 라이트(Write) 클럭 신호(W-CLK)에 따라 샘플링(Sampling)하여 디지탈 영상 신호(R,G,B)로 변환하여 출력 하게 된다. 라이트(Write) 클럭 신호(W-CLK)에 따라 샘플링(Sampling)되어 출력되는 디지탈 영상 신호(R,G,B)는 상기 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 따라 프레임 메모리부(25)로 인가된다.
프레임 메모리부(25)로 인가되는 영상 신호(R,G,B)는 타이밍 제너레이터(22)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)의 주기에 따라 인가된 디지탈 영상 신호(R,G,B)를 저장하게 된다. 이와 같이 프레임 메모리부(25)에 저장된 영상 신호(R,G,B)는 리드(Read) 타이밍 레너레이터(24)로부터 인가되는 리드(Read) 타이밍 클럭 신호를 발생하여 출력하게 된다. 이때, 출력된 리드(Read) 타이밍 클럭 신호는 고정된 주파수로 발진하는 크리스탈(X)에서 발생된 발진 주파수에 따라 발생하여 출력하게 된다.
다시 말하면, 크리스탈(X)에서 발진된 발진 주파수를 인가 받은 리드(Read) 타이밍 제너레이터(24)는 인가된 인가된 발진 주파수에 따라 일정한 주파수를 발생하게 된다. 이러한 일정하게 고정된 주파수에 따른 리드(Read) 타이밍 클럭 신호를 인가 받은 프레임 메모리부(25)는 인가된 리드(Read) 타이밍 클럭 신호에 따라 저장된 영상 신호(R,G,B)를 출력하게 된다. 즉, 타이밍 제너레이터(22)에서 발생된 라이트(Write) 클럭 신호(W-CLK)는 비디오 모드에 따른 클럭 신호이다.
이러한 비디오 모드에 따른 라이트(Write) 클럭 신호(W-CLK)에 따라 프레임 메모리부(25)에 저장된 영상 신호(R,G,B)는 일정하게 고정되어 출력되는 리드(Read) 타이밍 클럭 신호에 따라 고정된 비디오 모드로 출력하게 된다. 예를 들어, 호스트(10)에서 인가되는 비디오 모드가 SVGA(800×600)일 경우에 XGA(1024×768) 모드로 고정되어 있으면, 리드(Read) 타이밍 제너레이터(24)는 XGA(1024×768)모드에 따른 리드(Read) 클럭 신호(R-CLK)를 출력하게 된다. 이러한 XGA(1024×768)모드에 따른 리드(Read) 클럭 신호(R-CLK)에 의해 SVGA(800×600) 모드로 저장된 영상 신호(R,G,B)를 출력하게 된다.
이와 같이 호스트(10)로부터 출력되는 다양한 비디오 모드에 대해 고정된 하나의 비디오 모드로 변환하게 된다. 이와 같이 리드(Read) 클럭 신호(R-CLK)에 따라 출력되는 영상 신호는 LCD 판넬(26)로 인가된다. 이때, 리드(Read) 타이밍 제너레이터(24)는 리드(Read) 클럭 신호(R-CLK)에 따른 수평 동기 신호(H-SYNC') 및 수직 동기 신호(V-SYNC')를 출력하게 된다. 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 클럭 신호(R-CLK)에 따른 수평 동기 신호(H-SYNC') 및 수직 동기 신호(V-SYNC')를 인가 받은 LCD 판넬(26)은 프레임 메모리부(25)로부터 인가되는 영상 신호(R,G,B)를 동기 시켜 고정된 영상 신호를 출력하게 된다.
따라서, 호스트(10)로부터 인가되는 다양한 비디오 모드에 따른 영상 신호(R,G,B)를 고정된 비디오 모드 영상 신호(R,G,B)를 출력하게 된다.
이러한 다양한 비디오 모드에 따른 영상 신호(R,G,B)를 고정시키기 위한 회로부 상세히 설명하기 위해 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 4는 도 3에 도시된 프레임 메모리부를 상세히 나타낸 회로도이다. 도시된 바와 같이, W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)를 인가 받고 인가된 라이트(Write) 클럭 신호(W-CLK)의 펄스 주기에 따라 호스트(10)로 부터 출력되는 아날로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환하는 AD 변환부(23)는 아날로그 영상 신호(R,G,B) 중에 R 신호를 인가 받아 디지탈 신호로 변환하는 제 1 ADC(23-1)와, G 신호를 인가 받아 디지탈 신호로 변환하는 제 2 ADC(23-2), B 신호를 인가 받아 디지탈 신호로 변환하는 제 2 ADC(23-3)로 구성 되어 있다.
상기 AD 변환부(23)로부터 출력되는 영상 신호(R,G,B)를 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 따라 스위칭하여 출력하는 제 1 스위치부(27)는, 상기 제 1 ADC(23-1)로부터 인가되는 R 신호를 인가 받아 스위칭하는 제 1 스위치(SW1)와, G 신호를 인가 받아 스위칭 하는 제 2 스위치(SW2)와, B 신호를 인가 받아 스위칭 하는 제 3 스위치(SW3)로 구성되어 있다.
상기 제 1 스위치부(27)에서 스위칭되어 출력되는 영상 신호(R,G,B)를 인가 받아 저장하는 프레임 메모리부(25)는 상기 제 1 스위치(SW1)로부터 출력되는 R 신호를 인가 받아 타이밍 제너레이터(22) 및 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 라이트/리드 (Write/Read) 타이밍 클럭 신호에 따라 저장 및 출력 하는 제 1 R-프레임 메모리(25-1) 및 제 2 R-프레임 메모리(25-2)와, 상기 제 2 스위치(SW2)로부터 출력되는 G 신호를 인가 받아 타이밍 제너레이터(22) 및 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 라이트/리드(Write/Read) 타이밍 클럭 신호에 따라 저장 및 출력하는 제 1 G-프레임 메모리(25-1) 및 제 2 G-프레임 메모리(25-4)와, 상기 제 3 스위치(SW3)로부터 인가되는 B 신호를 인가 받아 상기 타이밍 제너레이터(22) 및 리드(Read) 타이밍 제네레이터(24)로부터 인가되는 라이트/리드(Write/Read) 타이밍 클럭 신호에 따라 저장 및 출력하는 제 1 B-프레임 메모리(25-5) 및 제 2 B-프레임 메모리(25-6)로 구성되어 있다.
상기 프레임 메모리부(25)에 저장되어 있는 영상 신호(R,G,B)를 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 타이밍 클럭 신호에 따라 출력되는 영상 신호(R,G,B)를 스위칭 하는 제 2 스위치부(28)는 영상 신호(R,G,B) 중에 상기 제 1 R-프레임 메모리(25-1) 및 제 2 R-프레임 메모리(25-2)로부터 인가되는 R 신호를 스위칭하여 출력하는 제 4 스위치(SW4)와, 상기 제 1 G-프레임 메모리(25-3) 및 제 2 G-프레임 메모리(25-2)로부터 인가되는 G 신호를 스위칭하여 출력하는 제 5 스위치(SW5)와, 상기 제 1 B-프레임 메모리(25-5) 및 제 2 B-프레임 메모리(25-6)로부터 인가되는 영상 신호(R,G,B)를 인가 받아 스위칭하여 출력하는 제 6 스위치(SW6)로 구성되어 있다.
이러한 상기 제 2 스위치부(28)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 수평 동기 신호(H-SYNC') 및 리드(Read) 수직 동기 신호(V-SYNC')를 인가 받아 표시하는 LCD 판넬(26)로 구성되어 있다.
이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.
먼저, 호스트(10)는 실행된 프로그램에 따른 데이터를 영상 신호(R,G,B)로 변환하여 출력하게 된다. 이러한 영상 신호(R,G,B)를 인가 받은 AD 변환부(23)는 인가된 아날로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환하게 된다. 즉, 아날로그 영상 신호(R,G,B) 중에서 R 신호는 AD 변환부(23) 내에 있는 제 1 ADC(23-1)에서 인가 받아 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)의 주기에 따라 샘플링(Sampling)하여 디지탈 R 신호로 변환하게 된다.
또한, 제 2 ADC(23-2)에서는 G 신호를 인가 받아 라이트(Write) 클럭 신호의 주기에 따라 샘플링(Sampling)하여 디지탈 신호로 변환하게 된다. 그리고 B 신호는 제 3 ADC(23-1)에서 인가 받아 디지탈 B 신호로 변환하게 된다. 이와 같이 AD 변환부(23)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 따라 샘플링(Sampling)되어 출력되는 영상 신호(R,G,B)는 제 1 스위치부(27) 내에 있는 각 스위치(SW1, SW2, SW3)로 인가된다.
영상 신호를 인가 받은 제 1 스위치부(27)는 AD 변환부(23)로부터 인가되는 영상 신호(R,G,B) 중에서 R 신호를 제 1 스위치의 단자 T1으로 인가 받는다. 또한, 제 2 스위치(SW2) 및 제 3 스위치(SW3)는 각각 단자 T4, T7를 통해서 G 신호, B 신호를 인가 받는다.
이와 같이 제 1 스위치부(27) 내에 있는 각 스위치(SW1, SW2, SW3)의 각 단자 T1, T4, T7를 통해서 인가된 영상 신호(R,G,B)는 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)의 주기에 따라서 스위칭하여 각 스위치(SW1, SW2, SW3)의 단자 T2, T3, T5, T6, T8, T9로 선택적으로 인가 한다.
예를 들어, 제 1 스위치(SW1)의 단자 T1를 통해서 인가되는 영상 신호(R,G,B) 중에서 R 신호는 W-PLL(21)로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 의해 단자 T2, T3을 선택적으로 스위칭하여 제 1 R-프레임 메모리(25-1) 및 제 2 R-프레임 메모리(25-2)로 인가된다. 즉, 라이트(Write) 클럭 신호(W-CLK)에 의해 제 1 스위치(SW1)의 단자 T1로 인가된 R 신호는 단자 T2와 연결되어 R 신호를 제 1 R-프레임 메모리(25-1)로 인가하게 된다.
이때, 리드(Read) 타이밍 제너레이터(24)로부터 인가되는 리드(Read) 타이밍 클럭 신호가 제 2 R-프레임 메모리(25-2)로 인가되면, 제 2 R-프레임 메모리(25-2)에 저장된 R 신호에 따른 한 화면에 따른 프레임 데이터가 출력된다. 이와 같이 R 신호가 제 1 R-프레임 메모리(25-1)로 인가되어 R 신호로 구성된 한 프레임 데이터가 저장되고 있는 동안, 제 2 프레임 메모리(25-2)는 R 신호로 구성된 한 프레임 데이터를 제 2 스위치부(29) 내에 있는 제 4 스위치(SW4) 단자 T12를 통해서 출력된다. 단자 T12를 통해 출력되는 R 신호에 따른 한 프레임 데이터는 리드(Read) 타이밍 클럭 신호를 인가 받은 제 4 스위치(SW4)는 스위칭하여 단자 T10를 통해 출력한다.
이때, 출력되는 R 신호 프레임 데이터는 고정된 리드(Read) 타이밍 클럭 신호의 주기에 따라 저장된 R 신호의 한 프레임 데이터를 읽어 출력하게 된다. 이와 같이 제 2 R-프레임 메모리(25-2)로부터 출력되는 R 신호 프레임 데이터가 출력이 완료되면 리드(Read) 타이밍 클럭 신호에 따라 제 4 스위치(SW4)는 스위칭 하여 단자 T11과 단자 T10이 연결시킨다. 이에 따라, 제 1 R-프레임 메모리(25-1)에 저장된 R 신호 한 프레임 데이터는 고정된 리드(Read) 타이밍 클럭 신호의 주기에 따라 읽어져 제 4 스위치(SW4)를 통해서 출력된다.
이와 같이 제 1 R-프레임 메모리(25-1) 및 제 2 R-프레임 메모리(25-2)를 통해서 라이트/리드(Write/Read)를 순차적으로 실행하여, 호스트(10)로부터 인가 되는 비디오 모드에 따른 영상 신호를 고정된 비디오 모드로 출력하게 된다. 예를 들어, SVG(600×600) 모드로 고정되어 있을때, 해상도가 높은 EWS(1280×1024) 모드 신호가 입력 될 경우에는 화상의 프레임을 생략하여 출력한다.
반대로, SVG(600×600) 모드로 고정되어 있을때, 해상도가 낮은 VGA(600×480) 모드 신호가 입력되는 경우에는 화상의 한 프레임을 추가하여 출력하게 된다. 즉, 인가되는 비디오 모드에 따라 프레임 메모리부(25)에 저장된 영상 신호(R,G,B) 데이터를 리드(Read) 스캔 레이트(Scan Rate)를 조절하여 고정된 비디오 모드로 출력하게 된다.
이와 같이 R 신호로 구성된 한 프레임의 데이터를 프레임 메모리부(25)에 인가된 비디오 모드에 따라 생략 또는 추가를 순차적을 실시함으로써, 고정된 비디오 모드가 제 2 스위치부(29)를 통해서 출력된다. 또한, 이러한 R 신호와 같이 G 신호 및 B 신호도 같은 동작을 거쳐서 제 2 스위치부(29) 내에 있는 스위치(SW5, SW6)의 단자 T13 ∼ T18를 통해서 출력된다. 제 2 스위치부(29)를 통해서 출력 되는 R 신호, G 신호, B 신호는 각각 LCD 판넬(26)로 인가된다.
R 신호, G 신호, B 신호를 인가 받은 LCD 판넬(26)은 리드(Read) 타이밍 제너레이터(24)로 인가되는 고정된 리드(Read) 클럭 타이밍 클럭 신호에 따른 리드(Read) 수평 및 수직 동기 신호(H/V-SYNC')를 인가 받는다. 리드(Read) 수평 및 수직 동기 신호(H/V-SYNC')를 인가 받은 LCD 판넬(26)은 인가된 영상 신호(R,G,B)를 표시하게 된다.
이와 같은 프레임 레이트(Rate)에 따른 파형을 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 5는 프레임 메모리부의 라이트/리드(Write/Read)에 따른 파형도로, 도 5.a는 고해상도 비디오 모드에 따른 고정된 비디오 모드의 출력을 나타낸 파형도로, 도 5.a는 호스트(10; 도 3에 도시됨)로부터 고해상도에 따른 비디오 모드를 고정된 비디오 비디오 모드 변환하기 위한 파형을 나타내고 있다. 따라서, 도시된 바와 같이 프레임 메모리부(25)로 인가되는 영상 신호(R,G,B)를 동기 시키는 수직 동기 신호(V-SYNC)가 70Hz 이면, 고정된 리드(Read) 수직 동기 신호(V-SYNC')를 60 Hz로 출력하여 한 프레임을 생략하게 된다. 즉, 수직 동기 신호(V-SYNC)의 펄스의 주기의 수를 7개를 리드(Read) 수직 동기 신호(V-SYNC')의 주기의 수를 6으로 출력하여 LCD 판넬(26)로 인가되는 영상 신호(R,G,B)의 프레임 레이트(Rate)를 조정 하여 출력하게 된다.
반대로, 호스트(10)로부터 인가되는 비디오 모드가 저해상도인 경우에는 고정된 비디오 모드로 변환하기 위해 도 5.b에 도시되었다. 도 5.b는 저해상도 비디오 모드에 따른 고정된 비디오 모드의 출력을 나타낸 파형도로, 호스트(10)로부터 인가되는 영상 신호(R,G,B)를 동기 시키기 위한 수직 동기 신호(V-SYNC)가 저해상도이면 고정된 리드(Read) 수직 동기 신호(V-SYNC')는 한 프레임을 증가하여 출력하게 된다. 즉, 프레임 레이트(Rate)를 줄여 LCD 판넬(26)로 인가하여 영상 신호(R,G,B)를 표시하게 된다.
따라서, 호스트(10)로부터 인가되는 다양한 비디오 모드에 대해 일정하게 고정된 비디오 모드로 변환해서 출력하게 된다.
이상에서 설명한 바와 같이 본 발명은 호스트로부터 인가되는 다양한 비디오 모드를 일정하게 고정된 비디오 모드로 변환함으로써, 비디오 모드 변화에 따른 화상의 사이즈를 고정된 비디오 모드에 따른 화면 사이즈로 변환시키는 효과가 있다.

Claims (3)

  1. 호스트로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따른 라이트(Write) 클럭 신호(W-CLK)를 발생하는 W-PLL와, 상기 W-PLL로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)에 따라 상기 호스트로부터 인가되는 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B,)로 샘플링하는 AD 변환부와,일정하게 발진하는 크리스탈(X)로부터 발진 신호를 인가 받고 인가된 발진 신호에 따라 리드(Read) 타이밍 클럭 신호를 발생하는 리드(Read) 타이밍 제너레이터와,상기 W-PLL로부터 인가되는 라이트(Write) 클럭 신호(W-CLK)를 인가 받고 인가된 라이트(Write) 클럭 신호(W-CLK)에 따라 라이트(Write) 타이밍 클럭 신호를 발생하는 타이밍 제너레이터와,상기 AD 변환부로부터 디지탈 영상 신호(R,B,B)로 변환되어 인가되는 영상 신호를 상기 W-PLL로부터 인가되는 라이트(Write) 클럭 신호(W-CLK) 및 상기 타이밍 제너레이터로부터 인가되는 라이트(Write) 타이밍 클럭 신호에 따라 저장하고 상기 리드(Read) 타이밍 제너레이터로부터 인가되는 리드(Read) 타이밍 클럭 신호에 따라 저장된 디지탈 영상 신호(R,G,B)를 출력하는 프레임 메모리부와,상기 리드(Read) 타이밍 제너레이터로부터 인가되는 리드(Read) 클럭 신호(R-CLK)에 따라 상기 프레임 메모리부에 저장된 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 상기 리드(Read) 타이밍 제너레이터로부터 인가되는 리드(Read) 수평 동기 신호(H-SYNC') 및 리드(Read) 수직 동기 신호(V-SYNC')에 따라 영상 신호(R,G,B)를 표시하는 LCD 판넬를 포함하는 스캔 레이트 콘트롤러.
  2. 제 1 항에 있어서,
    상기 메모리부는 상기 타이밍 제너레이터 및 상기 리드(Read) 타이밍 제너 레이터로부터 인가되는 라이트/리드 (Write/Read) 타이밍 클럭 신호에 따라 R 신호를 저장 및 출력하는 제 1 R-프레임 메모리 및 제 2 R-프레임 메모리와,G 신호를 저장 및 출력하는 제 1 G-프레임 메모리 및 제 2 G-프레임 메모리와, B 신호를 저장 및 출력하는 제 1 B-프레임 메모리(25-5) 및 제 2 B-프레임 메모리(25-6)로 되어 있는 것을 특징으로 하는 스캔 레이터 콘트롤러.
  3. 제 1 항에 있어서,
    상기 리드(Read) 타이밍 제너레이터는 일정하게 고정된 발진파를 공급받기 위해 크리스탈(X)이 부착되어 있는 것을 특징으로 하는 스캔 레이트 콘트롤러.
KR1019960067469A 1996-12-18 1996-12-18 스캔 레이트 콘트롤러 KR100242835B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960067469A KR100242835B1 (ko) 1996-12-18 1996-12-18 스캔 레이트 콘트롤러
US08/992,955 US6803893B1 (en) 1996-12-18 1997-12-18 Scan rate controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067469A KR100242835B1 (ko) 1996-12-18 1996-12-18 스캔 레이트 콘트롤러

Publications (2)

Publication Number Publication Date
KR19980048821A true KR19980048821A (ko) 1998-09-15
KR100242835B1 KR100242835B1 (ko) 2000-02-01

Family

ID=19488888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067469A KR100242835B1 (ko) 1996-12-18 1996-12-18 스캔 레이트 콘트롤러

Country Status (2)

Country Link
US (1) US6803893B1 (ko)
KR (1) KR100242835B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385953B1 (ko) * 2001-01-20 2003-06-02 삼성전자주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503430B1 (ko) * 2002-08-23 2005-07-26 엘지.필립스 엘시디 주식회사 액정표시장치
TWI257541B (en) * 2004-10-05 2006-07-01 Realtek Semiconductor Corp Display data output up/down frequency method, display control chip and display device
US7456853B1 (en) * 2004-10-22 2008-11-25 Analog Devices, Inc. Analog interface structures and methods that reduce display artifacts in digital displays
US8797457B2 (en) * 2005-09-20 2014-08-05 Entropic Communications, Inc. Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126467T2 (de) * 1990-03-30 1998-01-15 Canon Kk Bildverarbeitungsverfahren und -gerät
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
US5579026A (en) * 1993-05-14 1996-11-26 Olympus Optical Co., Ltd. Image display apparatus of head mounted type
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
US5721565A (en) * 1994-04-29 1998-02-24 Proxima Corporation Zooming protection display control system and method of using same
JPH09114443A (ja) * 1995-10-20 1997-05-02 Seiko Epson Corp 映像スケーリング装置
JPH09130823A (ja) * 1995-10-31 1997-05-16 Matsushita Electric Ind Co Ltd 映像信号処理装置
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385953B1 (ko) * 2001-01-20 2003-06-02 삼성전자주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법

Also Published As

Publication number Publication date
US6803893B1 (en) 2004-10-12
KR100242835B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
KR100225072B1 (ko) 포멧 콘버터
USRE41480E1 (en) Video display apparatus with on-screen display pivoting function
JP5336117B2 (ja) 液晶表示装置
US20010048417A1 (en) Liquid crystal display device
US6340959B1 (en) Display control circuit
US6304253B1 (en) Horizontal position control circuit for high-resolution LCD monitors
GB2333659A (en) Automatically controlling images on flat panel display
GB2331438A (en) Flat panel display apparatus having on-screen-display function
KR19980048821A (ko) 스캔 레이트 콘트롤러
KR200142986Y1 (ko) 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치
KR19990070226A (ko) 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
KR200148842Y1 (ko) 고정된2차원표시소자의수직사이즈(size)조정회로
KR19980024543U (ko) Fpd 모니터의 모드 변환시 화면 확대 장치
US20050046757A1 (en) Image signal processor circuit and portable terminal device
KR100400008B1 (ko) 모니터의 신호처리 장치
KR100207315B1 (ko) 평판 디스플레이 장치
KR100794656B1 (ko) 타이밍 컨트롤러 및 터치 스크린 아날로그 디지털 변환기를 갖는 휴대용 아이씨를 포함하는 영상 표시 시스템
KR100297816B1 (ko) 포맷 컨버터 주변회로
KR100308050B1 (ko) Ｌｃｄ 모니터의 신호처리장치
KR19980024557U (ko) Lcd 모니터의 해상도 변환장치
KR20000007611A (ko) 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법
KR100516052B1 (ko) 블랭크구간을이용한비디오패러미터의전송방법
KR100265703B1 (ko) 화면중심 디스플레이기능을 갖는 액정 디스플레이 모니터
KR20020067273A (ko) 피아이피 기능을 가지는 액정 표시 장치 및 그 구동 방법
KR980010989A (ko) 해상도 향상을 위한 표시 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 17

EXPY Expiration of term