KR19980047838A

KR19980047838A - Frequency generator and method

Info

Publication number: KR19980047838A
Application number: KR1019960066355A
Authority: KR
Inventors: 박형원
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-12-16
Filing date: 1996-12-16
Publication date: 1998-09-15
Also published as: KR100201815B1

Abstract

무선통신시스템의 주파수 발생장치가, 원하는 주파수의 가변범위를 확장하기 위하여 다단의 VCO들과, 선택된 VCO의 주파수 발생을 빠르게 제어하기 위한 제2제어전압을 발생하는 저항분배기를 구비하며, 출력 주파수 설정시 대응되는 VCO와 제2제어전압을 결정하고 PLL에서 발생되는 제1제어전압과 상기 제2제어전압을 가산하여 선택된 VCO에 인가하여 설정된 주파수를 발생한다.A frequency generator of a wireless communication system includes a multi-stage VCOs and a resistor divider for generating a second control voltage for quickly controlling the frequency generation of a selected VCO in order to extend a variable range of a desired frequency. The VCO and the second control voltage corresponding to each time are determined, and the first control voltage and the second control voltage generated in the PLL are added to the selected VCO to generate a set frequency.

Description

Frequency generator and method

본 발명은 무선통신시스템의 주파수 발생장치 및 방법에 관한 것으로, 특히 주파수 도약 시스템의 주파수 발생장치 및 방법에 관한 것이다.The present invention relates to a frequency generating apparatus and method of a wireless communication system, and more particularly to a frequency generating apparatus and method of a frequency hopping system.

일반적으로 무선통신시스템에서는 송신 RF신호를 상승변환(up conversion)하고 수신 RF신호를 하강변환(down conversion)하기 위한 주파수합성기(frequency synthesizer)를 사용한다. 도 1은 무선통신시스템에서 수신 RF신호를 하강변환하는 RF 수신계통을 도시하고 있다.In general, a wireless communication system uses a frequency synthesizer for upconverting a transmitted RF signal and downconverting a received RF signal. 1 illustrates an RF receiving system for down converting a received RF signal in a wireless communication system.

상기 도 1을 참조하여 종래의 무선통신시스템의 주파수 발생장치 동작을 살펴보면, 대역여파기(band pass filter)102는 안테나(antenna)100을 통해 수신되는 RF신호를 채널 대역으로 여파하여 출력한다. 저잡음증폭기(low noise amplifier)104는 상기 대역여파기120에서 출력되는 미약한 RF신호를 저잡음으로 증폭하여 출력한다. 대역여파기106은 상기 저잡음증폭기104에서 출력되는 RF신호에 포함된 이미지신호(image signal)을 억압하여 혼합기(mixer)120에 인가한다.Referring to FIG. 1, a frequency generator operation of a conventional wireless communication system is described. The band pass filter 102 filters and outputs an RF signal received through an antenna 100 into a channel band. The low noise amplifier 104 amplifies and outputs a weak RF signal output from the bandpass filter 120 at low noise. The band filter 106 suppresses an image signal included in the RF signal output from the low noise amplifier 104 and applies it to the mixer 120.

상기 혼합기120은 상기 대역여파기106에서 출력되는 RF신호와 VCO(voltage controlled oscillator)108에서 출력되는 국부발진신호(local frequency)LF1신호를 혼합하여 출력한다. 이때 상기 혼합기120에서 출력되는 신호는 eRF QLF1 e가 된다. 대역여파기122는 상기 혼합기120에서 출력되는 신호에서 eRF-LF1 e 대역을 여파하여 중간주파수IF1로 출력한다. 발진기124는 국부발진신호 LF2를 발생한다. 혼합기126은 상기 중간주파수 IF1과 상기 국부발진신호 LF2를 입력하여 혼합출력한다. 증폭기128은 상기 혼합기126에서 출력하는 eLF1-LF2 e신호를 IF2로 선택하며, 뒷단의 아날로그/디지탈변환기(analog to digital converter)130의 입력 레벨로 증폭하여 출력한다. 상기 IF2신호는 베이스 밴드신호가 된다. A/D변환기130은 상기 증폭기128에서 출력되는 IF2신호를 디지털 데이터로 변환 출력한다. 복조기(demodulator)132는 상기 A/D변환기130에서 출력되는 디지털 데이터를 원래의 데이터로 복조 출력한다.The mixer 120 mixes and outputs an RF signal output from the bandpass filter 106 and a local frequency signal LF1 signal output from a voltage controlled oscillator (VCO) 108. At this time, the signal output from the mixer 120 becomes eRF QLF1 e. The band filter 122 filters the eRF-LF1 e band from the signal output from the mixer 120 and outputs the intermediate frequency IF1. Oscillator 124 generates local oscillation signal LF2. The mixer 126 inputs and outputs the intermediate frequency IF1 and the local oscillation signal LF2. The amplifier 128 selects the eLF1-LF2 e signal output from the mixer 126 as IF2 and amplifies and outputs the signal to the input level of the analog-to-digital converter 130 at the rear stage. The IF2 signal becomes a baseband signal. The A / D converter 130 converts the IF2 signal output from the amplifier 128 into digital data. The demodulator 132 demodulates and outputs the digital data output from the A / D converter 130 into original data.

상기와 같은 구성은 무선통신시스템의 슈페헤테로다인(superheterodyne) 방식의 수신장치 구성으로서, 상기 복조기132에서 최종 출력되는 복조 데이터는 제어부(processor)로 인가되어 처리된다.The above configuration is a superheterodyne receiver configuration of a wireless communication system, and the demodulation data output from the demodulator 132 is applied to a processor and processed.

상기와 같은 무선통신시스템에서 국부발진신호 LF1을 발생하는 구성은 피드백(feed back) 구조를 갖는다. 상기 LF1 발생장치의 구성을 살펴보면, 발진기(TCXO)114는 상기 LF신호를 발생하기 위한 기준 발진신호를 발생한다. 제2분주기114는 상기 발진기116에서 발생되는 주파수를 설정 값으로 분주하여 출력한다. PLL(Phase Lock Loop)112는 제1분주기110에서 출력되는 신호와 상기 제2분주기114에서 출력되는 신호의 위상을 비교하여 두 분주신호 간의 차에 따른 신호를 발생한다. 저역여파기(low pass filter)118은 상기 PLL112에서 출력되는 신호를 저역 여파하여 상기 VCO108의 발진제어전압으로 출력한다. 상기 VCO108은 상기 발진제어전압에 따라 발진되어 상기 국부발진신호 LF1을 발생하여 상기 혼합기120에 인가한다. 상기 제1분주기110은 상기 VCO108에서 발생되는 LF1을 제1분주하여 PLL112에 인가한다.The configuration of generating the local oscillation signal LF1 in the wireless communication system as described above has a feedback structure. Looking at the configuration of the LF1 generator, the oscillator (TCXO) 114 generates a reference oscillation signal for generating the LF signal. The second divider 114 divides the frequency generated by the oscillator 116 into a set value and outputs the divided frequency. The phase lock loop (PLL) 112 compares a phase of a signal output from the first divider 110 and a signal output from the second divider 114 to generate a signal according to a difference between the two divided signals. The low pass filter 118 low-passes the signal output from the PLL112 and outputs the oscillation control voltage of the VCO108. The VCO108 is oscillated according to the oscillation control voltage to generate the local oscillation signal LF1 and apply it to the mixer 120. The first divider 110 divides the first LF1 generated by the VCO 108 and applies it to the PLL112.

상기와 같은 구성을 갖는 종래의 주파수발생기의 동작을 살펴보면, 상기 VCO108의 출력은 제1분주기110에서 설정 값으로 제1분주되며, 발진기116에서 발생되는 발진주파수는 제2분주기114에서 설정 값으로 제2분주된다. 그러면 PLL112는 상기 두 분주신호들을 입력한 후, 내부의 위상비교기(phase detecter)를 통해 두 신호 간의 차에 따라 전압를 변화하게 하고, 이 전압을 PLL112의 DO신호단자로 출력한다. 그리고적분기(integrator) 기능을 수행하는 저역여파기118은 상기 PLL112의 출력을 발진 제어전압으로 변환하여 상기 VCO108에 인가한다. 그러면 상기 VCO108은 상기 발진 제어전압에 따른 주파수를 발생하여 LF1신호로 출력하는 동시에 다시 피드백시키는 과정을 반복 수행하면서 LF1신호의 주파수가 트랙킹(tracking)된다.Looking at the operation of the conventional frequency generator having the configuration as described above, the output of the VCO108 is first divided into a set value in the first divider 110, the oscillation frequency generated in the oscillator 116 is set in the second divider 114 Is divided second. Then, the PLL112 inputs the two divided signals, and then changes the voltage according to the difference between the two signals through an internal phase detecter, and outputs the voltage to the DO signal terminal of the PLL112. The low pass filter 118 performing an integrator function converts the output of the PLL112 into an oscillation control voltage and applies it to the VCO108. Then, the VCO108 generates a frequency according to the oscillation control voltage, outputs it as an LF1 signal, and repeats the process of feeding back again, thereby tracking the frequency of the LF1 signal.

그러나 상기 도 1과 같은 주파수 발생장치는 주파수 도약 방식을 사용하는 무선통신시스템에서는 사용할 수 없는 문제점이 있었다. 이는 주파수 도약 방식을 사용하는 무선통신시스템에서는 주파수 도약시간((frequency hopping time)이 매우 빨라야 하며, 주파수의 가변범위(dynamic range)가 상당히 커야하기 때문이다. 이때 상기 주파수의 가변범위를 넓게 하기 위해서는 하나의 VCO를 이용하여 설계할 수 있지만, 이는 Q가 낮게 설계되기 때문에 시스템 성능의 측면에서 제한을 받는다. 이때 상기 Q가 좋지않으면 주파수 발생기기에 가장 중요한 요소인 위상 잡음(phase noise)의 발생을 야기하게 되고, 이는 시스템에서 계속해서 악영향을 미치게되어 시스템 설계시 제약 조건이 된다.However, there is a problem that the frequency generator as shown in FIG. 1 cannot be used in a wireless communication system using a frequency hopping method. This is because the frequency hopping time must be very fast in the wireless communication system using the frequency hopping method, and the dynamic range of the frequency must be considerably large, in order to widen the variable range of the frequency. Although it can be designed using a single VCO, it is limited in terms of system performance because Q is designed to be low, in which case the Q is not good for generating phase noise, which is the most important factor in frequency generators. This continues to be adversely affected by the system and becomes a constraint in system design.

따라서 본 발명의 목적은 무선통신시스템에서 주파수의 가변범위 및 동기 속도를 향상시킬 수 있는 주파수발생장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a frequency generating apparatus and method capable of improving the variable range of the frequency and the synchronization speed in a wireless communication system.

본 발명의 다른 목적은 주파수 도약 방식을 사용하는 무선통신시스템에서 다수의 VCO를 사용하고 이를 스위칭하여 하나의 PLL로 조정하므로서 주파수 동기속도 및 가변범위를 용이하게 조정할 수 있는 주파수발생장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a frequency generating apparatus and method that can easily adjust the frequency synchronization speed and variable range by using a plurality of VCOs in a wireless communication system using a frequency hopping method and switching them to adjust to a single PLL. Is in.

상기 목적을 달성하기 위한 본 발명의 주파수발생장치는, 원하는 주파수의 가변범위를 확장하기 위하여 다단의 VCO들과, 선택된 VCO의 주파수 발생을 빠르게 제어하기 위한 제2제어전압을 발생하는 저항분배기를 구비하며, 출력 주파수 설정시 대응되는 VCO와 제2제어전압을 결정하고 PLL에서 발생되는 제1제어전압과 상기 제2제어전압을 가산하여 상기 선택된 VCO에 인가하여 설정된 주파수를 발생하는 것을 특징으로 한다.The frequency generator of the present invention for achieving the above object comprises a multi-stage VCO and a resistor divider for generating a second control voltage for quickly controlling the frequency generation of the selected VCO to extend the variable range of the desired frequency When the output frequency is set, the corresponding VCO and the second control voltage are determined, and the first control voltage and the second control voltage generated in the PLL are added to the selected VCO to generate the set frequency.

또한 본 발명에 따른 무선통신시스템의 주파수 발생방법은, 원하는 주파수의 가변범위를 확장하기 위하여 다단의 VCO들과, 선택된 VCO의 주파수 발생을 빠르게 제어하기 위한 제2제어전압을 발생하는 저항분배기를 구비하여, 출력 주파수 설정시 대응되는 VCO와 제2제어전압 값을 결정하는 과정과, 궤환 입력되는 출력주파수와 기준주파수의 위상차를 검출하여 제1제어전압을 발생하는 과정과, 상기 제1제어전압과 상기 제2제어전압을 가산하여 선택된 VCO의 제어전압으로 인가하는 과정과, 상기 가산된 제어전압에 따라 선택된 VCO가 출력주파수를 발생하여 시스템의 혼합기에 인가하는 과정으로 이루어짐을 특징으로 한다.In addition, the frequency generation method of the wireless communication system according to the present invention includes a multi-stage VCO and a resistor divider for generating a second control voltage for quickly controlling the frequency generation of the selected VCO to extend the variable range of the desired frequency Determining a corresponding VCO and a second control voltage value when setting an output frequency, detecting a phase difference between the feedback input output frequency and a reference frequency, and generating a first control voltage; And adding the second control voltage to the control voltage of the selected VCO, and generating and applying an output frequency to the mixer of the system according to the added control voltage.

도 1은 무선통신시스템의 수신계통의 구성을 도시하는 도면1 is a diagram illustrating a configuration of a reception system of a wireless communication system.

도 2는 본 발명의 실시예에 따른 주파수발생장치의 구성을 도시하는 도면2 is a diagram illustrating a configuration of a frequency generating device according to an embodiment of the present invention.

도 3은 도 2 중 스위치부의 구성을 도시하는 도면FIG. 3 is a diagram illustrating a configuration of a switch unit in FIG. 2. FIG.

도 4는 도 2 중 가산기의 구성을 도시하는 도면4 is a diagram illustrating a configuration of an adder in FIG. 2.

도 2는 본 발명의 실시예에 따른 주파수발생장치의 구성을 도시하고 있다. 상기 도 2를 참조하면, 마이크로프로세서(microprocessor)200은 주파수 도약 방식을 사용하는 무선통신시스템에서 주파수를 발생하기 위한 스위치제어신호SWC(switch control signal), 저항분배제어신호(resistor deviding control siganal) 및 PLL제어데이타(PLL control data)를 발생한다. 발진기220은 주파수LF1을 발생하기 위한 기준주파수를 발진 출력한다. 제2분주기222는 상기 발진기220에서 출력되는 기준주파수를 설정된 값으로 제2분주한다. 제1분주기224는 출력되는 LF1신호를 입력하여 설정 값으로 제1분주한다. PLL218은 상기 제1분주기224 및 제2분주기222에서 출력되는 분주주파수들을 입력하며, 상기 마이크로프로세서220에서 출력되는 제어데이타PCD를 입력한다. 상기 PLL218은 상기 제어데이타PCD에 따라 내부의 분주비가 설정되어 PLL 주파수가 설정되며, 상기 입력되는 두 분주신호의 위상차를 검출한 후 위상 차에 위상 동기루프를 형성하여 대응되는 PLL주파수를 발생한다. 저역여파기216은 상기 PLL218에서 출력되는 PLL주파수를 저역여파하여 발진제어전압을 발생한다. 저항분배기(resistor devider)214는 상기 마이크로프로세서200에서 출력되는 제어신호RDC에 따라 상기 PLL 제어데이타에 대응되어 VCO의 출력주파수에 신속하게 접근할 수 있도록 하기 위한 발진제어전압을 발생하기 위한 저항 분배값이 설정되며, 설정된 저항 값에 따른 저항분배신호를 발생한다. 가산기(adder)212는 상기 저항분배기214 및 저역여파기216에서 출력되는 제어전압을 가산하여 출력한다. 제1스위치210 및 제2스위치202는 다단의 VCO들 중 대응되는 VCO와 대응되도록 연결되며, 상기 마이크로프로세서200의 스위치제어신호SWC에 의해 스위칭된다. 다단의 VCO는 입력되는 제어전압에 따라 각각 다른 주파수를 발생하도록 설정되며, 상기 스위치202 및 210에 의해 선택된 VCO 만이 동작되어 상기 LF1신호를 발생한다. 상기 도 2에 도시된 본 발명의 실시예에 따른 주파수발생장치에서는 상기 VCO가 3개로 구성된 예를 도시하고 있으며, 이는 필요에 따라 증감될 수 있다.2 shows a configuration of a frequency generating device according to an embodiment of the present invention. Referring to FIG. 2, the microprocessor 200 includes a switch control signal (SWC), a resistor deviding control siganal, and a control signal for generating a frequency in a wireless communication system using a frequency hopping method. Generates PLL control data. The oscillator 220 oscillates and outputs a reference frequency for generating the frequency LF1. The second divider 222 divides the reference frequency output from the oscillator 220 to a set value. The first divider 224 inputs the output LF1 signal and divides the first divider into a set value. The PLL218 inputs the divided frequencies output from the first divider 224 and the second divider 222 and inputs the control data PCD output from the microprocessor 220. In the PLL218, an internal division ratio is set according to the control data PCD, and a PLL frequency is set. After detecting a phase difference between the two divided signals, a phase locked loop is formed in the phase difference to generate a corresponding PLL frequency. The low pass filter 216 low pass filters the PLL frequency output from the PLL218 to generate an oscillation control voltage. The resistor divider 214 is a resistor divider value for generating an oscillation control voltage for quickly accessing the output frequency of the VCO in response to the PLL control data according to the control signal RDC output from the microprocessor 200. Is set and generates a resistance distribution signal according to the set resistance value. An adder 212 adds and outputs a control voltage output from the resistor divider 214 and the low pass filter 216. The first switch 210 and the second switch 202 are connected to correspond to the corresponding VCO of the multi-stage VCOs, and are switched by the switch control signal SWC of the microprocessor 200. The multi-stage VCO is set to generate different frequencies according to the input control voltage, and only the VCO selected by the switches 202 and 210 is operated to generate the LF1 signal. In the frequency generating apparatus according to the embodiment of the present invention shown in FIG. 2, an example in which three VCOs are configured is illustrated, which may be increased or decreased as necessary.

상기 도 2를 참조하면, 상기 혼합기230은 상기 도 1에서 혼합기 120과 동일한 기능을 수행한다. 즉, 상기 혼합기230은 입력되는 RF신호와 국부발진신호LF1을 혼합하여 중간주파수IF1로 변환하는 기능을 수행한다. 이때 상기 무선통신시스템이 주파수 도약 방식을 사용하는 시스템이라면, 상기 주파수 도약은 국부발진신호LF1을 가변하여 중간주파수IF1으로 변환하게 된다. 이때 주파수 도약 시간은 시스템에 따라 달라지며 빠른 도약 시간을 요구하게 된다. 또한 도약하는 주파수가 도약할 수 있는 가변 범위도 커야 한다. 이를 위하여 본 발명의 실시예에서는 Q를 좋게 VCO를 설계하고, 이러한 주파수 범위들을 여러 부분으로 분할하여 다단의 VCO를 발생할 수 있도록 설계하며, 이들 VCO를 선택하기 위한 스위치들을 구비한다. 그리고 마이크로프로세서200가 임의의 주파수로 도약할 시 상기 스위치를 제어하여 대응되는 LF1을 선택하면, 성능이 양호한 LF1을 빠르게 선택할 수 있다.Referring to FIG. 2, the mixer 230 performs the same function as the mixer 120 in FIG. 1. That is, the mixer 230 converts the input RF signal and the local oscillation signal LF1 into the intermediate frequency IF1. At this time, if the wireless communication system uses a frequency hopping method, the frequency hopping converts the local oscillation signal LF1 into an intermediate frequency IF1. The frequency hopping time depends on the system and requires a fast hopping time. In addition, the variable range over which the hopping frequency can hop must be large. To this end, in the embodiment of the present invention, the VCO is designed to be good, the frequency range is divided into several parts, and the multi-stage VCO is generated, and the switches are selected to select these VCOs. When the microprocessor 200 jumps to an arbitrary frequency, the microcontroller 200 controls the switch and selects the corresponding LF1 to quickly select LF1 having good performance.

본 발명의 실시예에서는 상기한 바와 같이 3개의 VCO204, 206 및 208을 사용하는 예를 가정하고 있으며, 따라서 스위치202 및 210도 각각 대응되는 VCO204, 206 및208을 선택하기 위한 단자들을 구비한다. 이때 상기 3개의 VCO204, 206 및 208은 Q가 좋도록 설계되어야 한다. 이때 스위치212는 상기 가산기212에서 출력되는 발진제어전압을 상기 VCO204, 206, 208 중의 한 VCO에 입력되도록 스위칭 출력하며, 스위치202는 상기 선택된 VCO에서 출력되는 발진신호를 LF1을 선택 출력하도록 스위칭된다. 이는 핀 다이오드(pin diode)를 온/오프하여 하나의 VCO를 선택하도록 구성하면 된다.The embodiment of the present invention assumes an example of using three VCO204, 206 and 208 as described above, and thus switches 202 and 210 also have terminals for selecting corresponding VCO204, 206 and 208, respectively. At this time, the three VCO204, 206 and 208 should be designed so that Q is good. In this case, the switch 212 switches and outputs the oscillation control voltage output from the adder 212 to one of the VCOs 204, 206, and 208, and the switch 202 is switched to selectively output the oscillation signal output from the selected VCO. This may be configured to select one VCO by turning on / off a pin diode.

이때 상기 마이크로프로세서200은 도약 알고리즘(frequency hopping algorithm)에 따라 이에 상응하는 VCO를 선택한다. 이때 선택된 VCO의 출력은 LV1으로 상기 혼합기230에 출력되는 동시에 제1분주기224에 입력되어 설정된 값으로 제1분주되어 PLL218에 입력된다. 또한 상기 발진기220에서 발생되는 주파수도 상기 제2분주기222에서 설정된 값으로 제2분주되어 상기 PLL218에 인가된다. 그러면 상기 마이크로프로세서200의 제어데이타PCD에 의해 도약하고자 하는 주파수가 설정되는 상기 PLL218은 상기 제1분주기224 및 제2분주기222에서 출력되는 두 주파수의 위상차를 비교하여 위상 에러를 검출한 후 이에 상응하는 신호를 상기 저역여파기216에 출력한다.At this time, the microprocessor 200 selects a corresponding VCO according to a frequency hopping algorithm. At this time, the output of the selected VCO is outputted to the mixer 230 as LV1 and inputted to the first divider 224 and the first divided into a set value and input to the PLL218. In addition, the frequency generated by the oscillator 220 is also divided into a value set in the second divider 222 and applied to the PLL218. Then, the PLL218 which sets the frequency to be hopped by the control data PCD of the microprocessor 200 detects a phase error by comparing the phase difference between two frequencies output from the first divider 224 and the second divider 222. The corresponding signal is output to the low pass filter 216.

이때 상기 저역여파기216에서 발생되는 발진제어전압을 그대로 상기 VCO204, 206, 208 중의 선택된 VCO에 인가하는 경우, 선택된 VCO는 도약하고자 하는 주파수를 발생하는데 많은 시간을 필요로 한다. 따라서 주파수 도약 시간을 단축하기 위해서는 선택된 VCO가 도약 주파수를 신속하게 발생할 수 있도록 발진제어전압을 별도로 발생하여 인가하는 것이 바람직하다. 이를 위하여 상기 마이크로프로세서200은 저항분배기214를 제어하여 상기 저역여파기216에서 발생되는 발진제어전압을 가변시킨다. 그러면 상기 저항분배기214와 저역여파기216에서 발진제어전압이 발생되면, 가산기212는 이들 두 발진제어전압을 가산하여 스위치210에 인가하게 되는 것이다.At this time, when the oscillation control voltage generated by the low pass filter 216 is applied to the selected VCO of the VCO204, 206, 208 as it is, the selected VCO takes a lot of time to generate the frequency to jump. Therefore, in order to shorten the frequency hopping time, it is preferable to separately generate and apply the oscillation control voltage so that the selected VCO can generate the hopping frequency quickly. To this end, the microprocessor 200 controls the resistor divider 214 to vary the oscillation control voltage generated by the low pass filter 216. Then, when the oscillation control voltage is generated in the resistor divider 214 and the low pass filter 216, the adder 212 adds these two oscillation control voltages to the switch 210.

이때 상기 제2스위치210은 상기 마이크로프로세서200의 제어에 스위칭되어 상기 VCO204, 206 및 208 중 해당하는 VCO와 상기 가산기212의 출력을 연결하게되며, 선택 VCO는 상기 입력되는 발진제어전압을 바렉턱 다이오드(varactor diode)를 통해 해당하는 제어전압에 맞는 커패시턴스(capacitance)로 변환되어 VCO 출력의 주파수 변환을 수행한다. 따라서 상기 저항분배기214는 도약 주파수를 신속하게 록(lock)시키기 위하여, 원하는 VCO의 출력 주파수 부근으로 미리 이동시키기 위한 DC 전압(제어전압)을 발생하는 역할을 수행한다. 따라서 상기 저항분배기214에서 발생되는 제어전압은 미리 원하는 VCO 출력으로 가서 그 VCO 출력신호가 피드백되고 상기 PLL218에서 위상을 비교하게 되므로, 결국 도약 주파수의 록 시간이 상당히 빠르게 된다.At this time, the second switch 210 is switched to the control of the microprocessor 200 to connect the corresponding VCO of the VCO204, 206 and 208 and the output of the adder 212, and the selected VCO is a threshold diode Through the varactor diode, the capacitance is converted into a capacitance suitable for the corresponding control voltage to perform frequency conversion of the VCO output. Therefore, the resistor divider 214 serves to generate a DC voltage (control voltage) to move in advance to the output frequency of the desired VCO in order to quickly lock the hopping frequency. Therefore, the control voltage generated in the resistor divider 214 goes to the desired VCO output in advance, and the VCO output signal is fed back and the phase is compared in the PLL218, resulting in a considerably faster lock time of the hopping frequency.

도 3은 상기 도 2의 저항분배기214의 구성을 도시하고 있다. 상기 도 3을 참조하면, 전원전압단과 접지단 사이에 연결되는 다수개의 저항들과, 각 입력단 들이 상기 저항과 저항 간의 접속점에 연결되며 출력단이 상기 가산기212의 입력단에 연결되고 상기 마이크로프로세서200의 저항분배신호RDC에 의해 스위칭되는 스위치SW로 구성된다. 상기 도 3에서는 4개의 저항R1-R4로 구성되는 예를 도시하고 있다.3 shows the configuration of the resistor divider 214 of FIG. Referring to FIG. 3, a plurality of resistors connected between a power supply voltage terminal and a ground terminal, each input terminal is connected to a connection point between the resistor and the resistor, and an output terminal is connected to an input terminal of the adder 212 and a resistance of the microprocessor 200. The switch SW is switched by the distribution signal RDC. 3 shows an example composed of four resistors R1-R4.

상기 저항분배기214의 스위치SW는 상기 마이크로프로세스200의 저항분배신호RDC에 의해 해당하는 접속노드에서 분배되는 신호를 선택 출력한다. 이때 상기 마이크로프로세서200에서 출력되는 저항분배신호RDC는 원하는 VCO의 전압 부근으로 갈 수 있는 신호로서, 이로인해 상기 스위치SW는 상기 저항R1-R4에 의해 분배되는 Vc 전원 값을 선택하여 발진제어전압으로 출력한다. 그리고 상기 스위치SW를 통해 선택 출력되는 분배된 발진제어전압은 VCO의 입력으로 인가되어 선택된 VCO의 록 시간을 빠르게한다. 특히 주파수 도약 방식을 사용하는 무선통신시스템에서는 주파수 도약 시간이 매우 빨라야 하므로, 이런 방식을 사용하면 굉장히 빠른 록 스피드(lock speed)를 얻을 수 있다.The switch SW of the resistor divider 214 selects and outputs a signal distributed from a corresponding connection node by the resistor share signal RDC of the microprocessor 200. At this time, the resistance distribution signal RDC output from the microprocessor 200 is a signal that can go near the voltage of the desired VCO. Thus, the switch SW selects the Vc power value distributed by the resistors R1-R4 to the oscillation control voltage. Output The distributed oscillation control voltage selected and output through the switch SW is applied to the input of the VCO to speed up the lock time of the selected VCO. In particular, in a wireless communication system using a frequency hopping method, the frequency hopping time must be very fast, so that a very fast lock speed can be obtained using this method.

도 4는 상기 저항분배기214 및 저역여파기216에서 출력되는 발진제어전압을 가산하는 가산기212의 구성을 도시하고 있다. 상기 가산기212의 구성을 살펴보면, 저항R11-R13 및 연산증폭기Q11로 구성되는 반전가산기와 저항R14-R15 및 연산증폭기Q12로 구성되는 인버터로 구성된다. 여기서 V1은 저항분배기214의 출력 전압이고, V2는 상기 저역여파기214에서 출력되는 전압이며, V3은 상기 V1 및 V2의 합성 전압이고, V4는 상기 연산증폭기Q11의 출력전압이며, V5는 상기 연산증폭기Q12의 입력전압이며, V6은 상기 연산증폭기Q12의 출력전압으로서 최종 출력되는 발진제어전압이 된다.4 shows the configuration of the adder 212 which adds the oscillation control voltages output from the resistor divider 214 and the low pass filter 216. The configuration of the adder 212 includes an inverted adder composed of resistors R11-R13 and operational amplifiers Q11, and an inverter composed of resistors R14-R15 and operational amplifiers Q12. Where V1 is the output voltage of the resistor divider 214, V2 is the voltage output from the low pass filter 214, V3 is the combined voltage of the V1 and V2, V4 is the output voltage of the operational amplifier Q11, V5 is the operational amplifier It is the input voltage of Q12, and V6 becomes an oscillation control voltage which is finally output as an output voltage of the said operational amplifier Q12.

상기 도 4를 참조하면, 상기 합성전압V3의 전류I3은 두 입력신호의 전류I1 및 I2의 합으로 나타나며, 이는 연산증폭기Q11을 통과하면서, 전압V4는 I3과 R13의 곱으로 나타난다. 이때의 상기 연산증폭기Q11의 출력전압 V4=-(V1+V2)가 되어 음전압으로 발생된다. 따라서 상기 음전압을 양의 전압으로 변환하기 위하여, 반전기 기능을 수행하는 연산증폭기Q12를 이용한다. 그러므로 상기 두 개의 연산증폭기Q11 및 Q12를 통해 출력되는 최종 전압 V6=(V1+V2)로 반전된다.Referring to FIG. 4, the current I3 of the synthesized voltage V3 is represented by the sum of the currents I1 and I2 of the two input signals, which pass through the operational amplifier Q11, and the voltage V4 is represented by the product of I3 and R13. At this time, the output voltage V4 = − (V1 + V2) of the operational amplifier Q11 is generated as a negative voltage. Therefore, in order to convert the negative voltage into a positive voltage, an operational amplifier Q12 that performs an inverter function is used. Therefore, the final voltage V6 = (V1 + V2) output through the two operational amplifiers Q11 and Q12 is inverted.

상기와 같은 구성을 갖는 도 2 - 도 4를 참조하면, 주파수 도약 방식을 사용하는 무선통신시스템에서 도약 주파수를 설정하려면, 상기 마이크로프로세서200은 원하는 주파수를 발생시키기 위한 VCO를 선택하기 위한 스위치제어신호SWC와, 상기 VCO가 빠른 시간 내에 국부발진신호LF1을 발생시키기 위한 제어전압을 발생시키기 위한 저항분배신호RDC를 발생한다. 또한 상기 마이크로프로세서200은 상기 PLL218이 도약하기 위한 주파수에 대하여 PLL 동작을 수행할 수 있도록 상기 PLL218에 도약 주파수에 대응되는 제어데이타PCD를 출력한다.2 to 4 having the above configuration, in order to set a hopping frequency in a wireless communication system using a frequency hopping method, the microprocessor 200 switches a control signal for selecting a VCO for generating a desired frequency. SWC and the resistance distribution signal RDC for generating the control voltage for generating the local oscillation signal LF1 in a short time. In addition, the microprocessor 200 outputs a control data PCD corresponding to the hopping frequency to the PLL218 to perform the PLL operation on the frequency for the PLL218 to hop.

따라서 상기 마이크로프로세서200에서 원하는 도약 주파수의 제어데이타PCD, 저항분배신호RDC 및 스위치제어신호SWC가 출력되면, 상기 PLL218은 상기 제어데이타218에 의해 PLL 값이 설정되고, 상기 저항분배기210은 상기 저항분배신호RDC에 의해 대응되는 제어전압 값이 설정되며, 상기 스위치제어신호SWC에 의해 해당하는 VCO가 선택된다.Therefore, when the control data PCD, the resistance distribution signal RDC and the switch control signal SWC of the desired hopping frequency are output from the microprocessor 200, the PLL 218 is set by the control data 218, and the resistance divider 210 is configured to divide the resistance. The control voltage value corresponding to the signal RDC is set, and the corresponding VCO is selected by the switch control signal SWC.

그러면 상기 PLL218은 도약 주파수에 대응되는 제어데이타PCD를 입력하여 내부의 PLL 주파수 값이 설정되며, 제1분주기224 및 제2분주기222에서 출력되는 신호의 위상차를 비교하여 이에 상응하는 전압 값을 저역여파기216에 출력한다. 이때 상기 제1분주기224는 출력되는 국부발진신호LF1을 설정된 값으로 분주 출력하며, 상기 제2분주기222는 발진기220에서 발생되는 기준신호를 설정된 값으로 분주 출력한다. 또한 저항분배기214는 상기 저항분배신호RDC에 의해 스위칭되어 다수의 저항 분배에 의한 전압 값들 중 도약 주파수를 신속하게 고정시키기 위한 전압 값을 선택 출력한다. 그러면 상기 가산기212는 상기 저항분배기214 및 저역여파기216에서 출력하는 전압을 가산하여 상기 선택된 VCO에 제어전압으로 인가한다. 이때 상기 스위치210 및 202는 상기 마이크로프로세서200의 스위치제어신호SWC에 의해 도약주파수에 대응되는 VCO를 선택할 수 있도록 스위칭된다. 따라서 상기 스위치210 및 202의 스위칭에 의해 선택된 VCO는 가산기212와 혼합기230에 연결된다. 따라서 선택된 VCO는 상기 저항분배기214의 출력 전압에 의해 설정된 도약 주파수에 대응되는 LF1신호를 신속하게 발생할 수 있게 된다.Then, the PLL218 inputs the control data PCD corresponding to the hopping frequency to set an internal PLL frequency value, and compares the phase difference between the signals output from the first divider 224 and the second divider 222 to obtain a corresponding voltage value. Output to low pass filter 216. In this case, the first divider 224 divides and outputs the local oscillation signal LF1 output to the set value, and the second divider 222 divides and outputs the reference signal generated by the oscillator 220 to the set value. In addition, the resistor divider 214 is switched by the resistor divider signal RDC to selectively output a voltage value for quickly fixing the hopping frequency among the voltage values due to the plurality of resistor dividers. The adder 212 adds the voltages output from the resistor divider 214 and the low pass filter 216 and applies the control voltage to the selected VCO. At this time, the switches 210 and 202 are switched to select the VCO corresponding to the hopping frequency by the switch control signal SWC of the microprocessor 200. Thus, the VCO selected by the switching of switches 210 and 202 is connected to adder 212 and mixer 230. Therefore, the selected VCO can quickly generate the LF1 signal corresponding to the hopping frequency set by the output voltage of the resistor divider 214.

따라서 상기한 바와 같이 주파수 도약 방식을 사용하는 무선통신시스템에서 주파수발생장치는 주파수 가변 범위가 커야하고 도약 주파수의 록 시간이 빨라야 한다. 이를 위하여 본 발명의 실시예에서는 도약 주파수 범위의 가변 범위를 확보하기 위한 수로 다단의 VCO들을 구비하고, 도약 주파수 설정시 대응되는 VCO를 선택할 수 있는 스위치를 구비한다. 또한 상기 저항분배기214는 원하는 도약 주파수에 록이 되는 지점의 제어전압 부근으로 설정하며, 미세한 부분은 PLL218에서 검출되는 위상차 전압으로 조정한다. 따라서 상기 저항분배기214의 출력전압과 상기 저역여파기216의 출력전압이 더해져 원하는 주파수로 빠르게 고정된다.Therefore, in the wireless communication system using the frequency hopping method as described above, the frequency generator must have a large frequency variable range and a fast lock time of the hopping frequency. To this end, an embodiment of the present invention includes a multi-stage VCOs for securing a variable range of the hopping frequency range, and a switch for selecting a corresponding VCO when setting the hopping frequency. In addition, the resistor divider 214 is set near the control voltage at the point where it is locked to the desired hopping frequency, and the fine part is adjusted to the phase difference voltage detected by the PLL218. Therefore, the output voltage of the resistor divider 214 and the output voltage of the low pass filter 216 are added to be quickly fixed at a desired frequency.

이때 상기 다단의 VCO를 사용하므로서 스퓨리어스(spurious)가 발생될 수 있으나 이는 VCO전원을 온/오프하므로서 해결이 가능하다. 이런 경우에는 다음 도약 주파수를 발생하는 VCO의 전원과 현재의 도약 주파수를 발생하는 VCO의 전원만 온시키고 나머지 VCO들의 전원은 오프시켜면 된다. 이는 상기 마이크로프로세서200의 제어에 의해 수행시킬 수 있다.In this case, spurious may be generated by using the multi-stage VCO, but this may be solved by turning on / off the VCO power. In this case, only the power supply of the VCO generating the next hopping frequency and the power supply of the VCO generating the current hopping frequency are turned on, and the power of the remaining VCOs is turned off. This may be performed by the control of the microprocessor 200.

상술한 바와 같이 무선통신시스템에서 여러 종류의 주파수를 발생할 수 있는 다단의 VCO를 구비하고, 각각의 VCO에 대응되는 제어전압을 발생하기 위한 저항분배기를 구비한다. 그리고 주파수 발생시 다수의 VCO 중에 대응되는 특성의 VCO를 선택하고 하나의 PLL을 이용하여 조정하므로서 주파수발생기의 Q를 양호하게 하고 가변범위도 넓게 하여 주파수를 발생할 수 있다. 본 발명의 실시예에 따른 주파수 발생장치는 특히 도약 주파수 방식을 사용하는 시스템에 적용하는 경우, 주파수의 가변 범위를 넓게하고 원하는 도약 주파수에 빠르게 도약 주파수에 고정시킬 수 있는 이점이 있다.As described above, a multi-stage VCO capable of generating various types of frequencies in a wireless communication system is provided, and a resistor divider for generating a control voltage corresponding to each VCO is provided. When generating a frequency, the VCO having a corresponding characteristic among a plurality of VCOs is selected and adjusted using a single PLL, thereby improving the Q of the frequency generator and widening the variable range to generate a frequency. In particular, the frequency generator according to the embodiment of the present invention has an advantage of widening a variable range of frequencies and quickly fixing the desired hopping frequency to a desired hopping frequency, when applied to a system using the hopping frequency method.

Claims

In the frequency generator of a wireless communication system,

In order to extend the variable range of the desired frequency, a multi-stage VCO and a resistor divider for generating a second control voltage for quickly controlling the frequency generation of the selected VCO are provided, and the corresponding VCO and the second control voltage when setting the output frequency are provided. And generate the set frequency by adding the first control voltage and the second control voltage generated in the PLL to the selected VCO.

In the frequency generator of the system using the frequency hopping method,

VCOs that are composed of at least two, and oscillate according to the control voltage received during frequency hopping to generate a set frequency;

A PLL having a frequency set by the control data, the PLL generating a first control voltage according to a phase difference between the feedback input frequency and the reference frequency output from the oscillator;

A resistor divider configured to generate a second control voltage by determining an internal resistance value by the resistor share signal;

An adder generating the control voltage by adding the first control voltage and the second control voltage;

A switch unit having a first switch connected between the adder and the VCOs, a second switch connected between the VCOs and the mixer, and generating a set frequency by selecting a corresponding VCO by a switch control signal;

And a control unit for outputting the control data, the resistance distribution signal, and the switch control signal of the set frequency at the frequency hopping.

In the frequency generation method of a wireless communication system having a multi-stage VCO and a resistor divider for generating a second control voltage for quickly controlling the frequency generation of the selected VCO to extend the variable range of the desired frequency,

Determining a corresponding VCO and a second control voltage value when setting the output frequency;

Generating a first control voltage by detecting a phase difference between the feedback input frequency and a reference frequency;

Applying the first control voltage and the second control voltage to the control voltage of the selected VCO;

And generating the output frequency according to the added control voltage and applying the output frequency to a mixer of the system.