JP3433030B2 - Radio receiver - Google Patents
Radio receiverInfo
- Publication number
- JP3433030B2 JP3433030B2 JP29070096A JP29070096A JP3433030B2 JP 3433030 B2 JP3433030 B2 JP 3433030B2 JP 29070096 A JP29070096 A JP 29070096A JP 29070096 A JP29070096 A JP 29070096A JP 3433030 B2 JP3433030 B2 JP 3433030B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control
- fine
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、粗調用と微調用の
２つの電圧制御ダイオードを有するＶＣＯを用いて高速
ロックを実現するＰＬＬ回路に係わり、該ＰＬＬ回路を
備えたラジオ受信機に関する。
【０００２】
【従来の技術】一般的なＰＬＬ回路を備えたラジオ受信
機は、図３のように構成されている。即ち、アンテナ１
には所望の放送波信号に同調させるためのアンテナ同調
回路２が接続され、その出力信号と局部発振周波数信号
とが混合回路３で混合されて中間周波数信号が得られ
る。この中間周波数信号は中間周波増幅回路４で増幅さ
れ、後段の検波回路に入力される。
【０００３】又、ＰＬＬ回路は、電圧制御ダイオードを
有し出力信号を局部発振周波数信号として混合回路３へ
送出するＶＣＯ５と、設定された分周数データに応じて
ＶＣＯ５の出力信号を分周するプログラマブルディバイ
ダ６と、基準周波数信号ｆｒを分周するリファレンスデ
ィバイダ７と、２つのディバイダ６及び７の出力信号の
位相を比較する位相比較器８と、位相比較器８の出力に
接続されたローパスフィルタ９より構成される。そし
て、ローパスフィルタ９の出力電圧ＶＴを制御電圧とし
て、ＶＣＯ５内の電圧制御ダイオードに印加すると共
に、アンテナ同調回路２にも供給していた。
【０００４】一方、ＰＬＬのロックアップ時間を短縮し
て高速化を図る構成として、粗同調と微同調を行うもの
が従来より提案されている。図４は、このような高速Ｐ
ＬＬ回路を示し、ＶＣＯ１０は、粗調用電圧制御ダイオ
ード１００と微調用電圧制御ダイオード１０１を有す
る。又、ＶＣＯ１０の特性に合わせて分周数データ毎に
予めデジタルの制御電圧を記憶したＰＲＯＭ１１を設
け、分周数データをアドレスとして与えることによりＰ
ＲＯＭ１１からデジタルの制御電圧を読み出し、これを
ＤＡ変換器１２でアナログの制御電圧に変換し、粗調用
制御電圧ＶＳとして粗調用電圧制御ダイオード１００に
印加するようにしている。微調用電圧制御ダイオード１
０１には、従来からのローパスフィルタ９の出力電圧を
微調用制御電圧ＶＴとして印加している。
【０００５】つまり、チャンネル切換時、分周数データ
に基づき粗調用制御電圧ＶＳを大きく変化させることに
より、ＶＣＯ１０の周波数を目的の周波数の近傍まで近
づけ、ローパスフィルタ９を含むＰＬＬでの調整範囲を
狭くすることにより、ロックアップ時間の短縮が図られ
る。
【０００６】
【発明が解決しようとする課題】図４に示すように粗同
調と微同調を行う方法は、ロックアップ時間の短縮を図
るのに有効な方法である。しかしながら、図３に示すよ
うに、従来の構成ではアンテナ同調回路２へローパスフ
ィルタ９の出力電圧を印加するようにしており、このよ
うな従来と同様の構成を、図４に示す高速ＰＬＬに用い
ると、微調用の制御電圧ＶＴしかアンテナ同調回路に供
給されなくなり、最適同調点での同調は不可能となる。
勿論、粗調用の制御電圧ＶＳのみをアンテナ同調回路に
供給したときも同様である。更に、粗調用電圧制御ダイ
オードと微調用電圧制御ダイオードは、印加される制御
電圧に対する周波数変化率が異なるので、単純に粗調用
と微調用の制御電圧を加算して、これをアンテナ同調回
路に供給しても、やはり最適受信感度は得られない。
【０００７】
【課題を解決するための手段】本発明は、粗調用電圧制
御ダイオードと微調用電圧制御ダイオードを有するＶＣ
Ｏと、該ＶＣＯの出力信号を設定された分周数データに
応じて分周するプログラマブルディバイダと、該プログ
ラマブルディバイダの出力信号と基準信号との位相を比
較する位相比較器と、該位相比較器に接続され前記微調
用電圧制御ダイオードへ印加する微調制御電圧を発生す
るローパスフィルタと、前記分周数データに応じて前記
粗調用電圧制御ダイオードへ印加する粗調制御電圧を発
生する電圧発生回路と、アンテナ同調回路と、該アンテ
ナ同調回路の出力信号と前記ＶＣＯの出力信号とを混合
して中間周波数信号を得る混合回路とを備えたラジオ受
信機において、前記粗調用電圧制御ダイオードと微調用
電圧制御ダイオードの印加制御電圧に対する周波数変化
率に応じて、前記粗調制御電圧と微調制御電圧とを合成
する電圧合成回路を有し、該電圧合成回路の出力電圧を
前記アンテナ同調回路に供給することを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
ブロック図であり、図３及び４と同一の構成については
同一の符号を付している。この実施形態においては、Ｄ
Ａ変換器１２からの粗調制御電圧ＶＳと、ローパスフィ
ルタ９からの微調用制御電圧ＶＴを、ＰＬＬのループ外
で所定の比率で合成する電圧合成回路１３を設け、その
合成電圧ＶＴＡをアンテナ同調回路２に供給している。
【０００９】ＶＣＯ１０の粗調用電圧制御ダイオード１
００は、図２ａに示すように、印加される粗調制御電圧
ＶＳに対して周波数変化幅が大きい特性を有しており、
微調用電圧制御ダイオード１０１は、図２ｂに示すよう
に、印加される微調制御電圧ＶＴに対して周波数変化幅
が小さい特性を有している。そこで、粗調用電圧制御ダ
イオード１００の印加制御電圧ＶＳに対する周波数変化
率を△ｆｓ、微調用電圧制御ダイオード１０１の印加制
御電圧ＶＴに対する周波数変化率を△ｆｔとすれば、電
圧合成回路１３の合成電圧ＶＴＡは、
【００１０】
【数１】
【００１１】上式（１）で示すように合成される。例え
ば、△ｆｓが△ｆｔの９倍である場合、合成電圧ＶＴＡ
は、
【００１２】
【数２】【００１３】上式（２）で示すように合成される。つま
り、電圧合成回路１３は、粗調用電圧制御ダイオード１
００と微調用電圧制御ダイオード１０１の印加制御電圧
に対する周波数変化率△ｆｓ，△ｆｔに応じて、粗調制
御電圧ＶＳと微調制御電圧ＶＴとを合成し、合成電圧Ｖ
ＴＡを得るようにしている。要するに、微調制御電圧Ｖ
Ｔが周波数変化率△ｆｓ，△ｆｔに応じて粗調制御電圧
に換算され、この換算された制御電圧と粗調制御電圧Ｖ
Ｓが加算されることとなる。
【００１４】そして、アンテナ同調回路１３に含まれる
電圧制御ダイオードは、粗調用電圧制御ダイオード１０
０とほぼ同一の周波数特性を有しており、従って、合成
電圧ＶＴＡをアンテナ同調回路１３内のこれらの電圧制
御ダイオードに供給すれば、粗調制御電圧ＶＳと微調制
御電圧ＶＴの双方に対応した最適同調点での同調動作が
達成できる。
【００１５】ところで、電圧合成回路１３は、具体的に
は、粗調制御電圧ＶＳ及び微調制御電圧ＶＴが各々一端
に印加される抵抗１３０及び１３１と、これら両抵抗の
他端が正入力端子に接続されるオペアンプ１３２と、オ
ペアンプ１３２の負入力端子と接地間に接続された抵抗
１３３と、オペアンプ１３２の負入力端子と出力端子と
の間に接続された抵抗１３４とより成る加算器で構成さ
れている。
【００１６】そこで、抵抗１３０，１３１，１３３，１
３４の各抵抗値を、各々、Ｒ１，Ｒ２，Ｒ３，Ｒ４とす
ると、合成電圧ＶＴＡは、
【００１７】
【数３】
【００１８】上式（３）のように表される。ここで、例
えば、Ｒ１：Ｒ２＝１：９，Ｒ３＝Ｒ４、とすると、上
式（３）は上式（２）と等しくなり、周波数変化率△ｆ
ｓ，△ｆｔに応じた合成電圧を出力することができる。
【００１９】
【発明の効果】本発明によれば、粗同調と微同調を用い
た高速ＰＬＬ回路により、ロックアップ時間を短縮でき
ると共に、最適同調点での受信を実現できる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL circuit for realizing high-speed lock using a VCO having two voltage control diodes for coarse adjustment and fine adjustment. The present invention relates to a radio receiver provided with a circuit. 2. Description of the Related Art A radio receiver having a general PLL circuit is configured as shown in FIG. That is, the antenna 1
Is connected to an antenna tuning circuit 2 for tuning to a desired broadcast wave signal. The output signal and the local oscillation frequency signal are mixed by a mixing circuit 3 to obtain an intermediate frequency signal. This intermediate frequency signal is amplified by the intermediate frequency amplifier circuit 4 and input to the subsequent detection circuit. The PLL circuit has a voltage-controlled diode and sends out an output signal to the mixing circuit 3 as a local oscillation frequency signal. The PLL circuit divides the output signal of the VCO 5 in accordance with set frequency-dividing number data. A programmable divider 6, a reference divider 7 for dividing the frequency of the reference frequency signal fr, a phase comparator 8 for comparing phases of output signals of the two dividers 6 and 7, and a low-pass filter connected to an output of the phase comparator 8 9. Then, the output voltage VT of the low-pass filter 9 is applied as a control voltage to the voltage control diode in the VCO 5 and also to the antenna tuning circuit 2. On the other hand, as a configuration for shortening the lock-up time of the PLL to increase the speed, a configuration for performing coarse tuning and fine tuning has been conventionally proposed. FIG. 4 shows such a high-speed P
1 shows an LL circuit, and a VCO 10 includes a coarse adjustment voltage control diode 100 and a fine adjustment voltage control diode 101. Also, a PROM 11 in which a digital control voltage is stored in advance for each frequency division number data in accordance with the characteristics of the VCO 10 is provided, and the frequency division number data is given as an address.
A digital control voltage is read from the ROM 11, converted into an analog control voltage by the DA converter 12, and applied to the coarse adjustment voltage control diode 100 as the coarse adjustment control voltage VS. Fine adjustment voltage control diode 1
01, the output voltage of the conventional low-pass filter 9 is applied as the fine adjustment control voltage VT. That is, at the time of channel switching, the frequency of the VCO 10 is brought close to the target frequency by greatly changing the coarse adjustment control voltage VS based on the frequency division number data, and the adjustment range of the PLL including the low-pass filter 9 is adjusted. By reducing the width, the lock-up time can be reduced. [0006] As shown in FIG. 4, the method of performing coarse tuning and fine tuning is an effective method for reducing the lock-up time. However, as shown in FIG. 3, in the conventional configuration, the output voltage of the low-pass filter 9 is applied to the antenna tuning circuit 2, and such a configuration similar to the conventional is used for the high-speed PLL shown in FIG. Then, only the control voltage VT for fine adjustment is supplied to the antenna tuning circuit, and tuning at the optimum tuning point becomes impossible.
Of course, the same applies when only the coarse control voltage VS is supplied to the antenna tuning circuit. Further, since the frequency control rate for the coarse control voltage control diode and the fine control voltage control diode differ from the applied control voltage, simply add the control voltages for the coarse control and the fine control and supply them to the antenna tuning circuit. However, the optimum receiving sensitivity cannot be obtained. SUMMARY OF THE INVENTION The present invention relates to a VC having a coarse control voltage control diode and a fine control voltage control diode.
O, a programmable divider that divides an output signal of the VCO in accordance with set division number data, a phase comparator that compares the phase of an output signal of the programmable divider with a reference signal, and the phase comparator A low-pass filter connected to the fine-tuning voltage control diode to generate a fine-tuning control voltage to be applied to the fine-tuning voltage control diode; and a voltage generation circuit that generates a coarse-tuning control voltage to be applied to the coarse-tuning voltage control diode in accordance with the frequency division number data A radio receiver comprising: an antenna tuning circuit; and a mixing circuit that mixes an output signal of the antenna tuning circuit and an output signal of the VCO to obtain an intermediate frequency signal. A voltage synthesizing circuit for synthesizing the coarse control voltage and the fine control voltage in accordance with a frequency change rate of the control diode with respect to an applied control voltage; A, and supplying the output voltage of the voltage synthesis circuit to the antenna tuning circuit. FIG. 1 is a block diagram showing an embodiment of the present invention. The same components as those in FIGS. 3 and 4 are denoted by the same reference numerals. In this embodiment, D
A voltage synthesizing circuit 13 for synthesizing the coarse adjustment control voltage VS from the A-converter 12 and the fine adjustment control voltage VT from the low-pass filter 9 at a predetermined ratio outside the PLL loop is provided, and the synthesized voltage VTA is tuned to the antenna. Circuit 2. Voltage control diode 1 for coarse adjustment of VCO 10
00, as shown in FIG. 2A, has a characteristic that the frequency change width is large with respect to the applied coarse control voltage VS,
As shown in FIG. 2B, the fine adjustment voltage control diode 101 has such a characteristic that the frequency change width is small with respect to the applied fine adjustment control voltage VT. Therefore, if the rate of change of the frequency of the coarse control voltage control diode 100 with respect to the applied control voltage VS is Δfs, and the rate of change of the frequency of the fine control voltage control diode 101 with respect to the applied control voltage VT is Δft, the combined voltage of the voltage synthesis circuit 13 is obtained. The VTA is: The signal is synthesized as shown by the above equation (1). For example, if △ fs is nine times △ ft, the composite voltage VTA
Is: The signal is synthesized as shown by the above equation (2). That is, the voltage synthesizing circuit 13 includes the coarse adjustment voltage control diode 1.
00 and the fine control voltage VT in accordance with the frequency change rates △ fs and に 対 す る ft of the fine control voltage control diode 101 with respect to the applied control voltage.
I try to get TA. In short, the fine control voltage V
T is converted to a coarse control voltage in accordance with the frequency change rates △ fs, △ ft, and the converted control voltage and the coarse control voltage V
S will be added. The voltage control diode included in the antenna tuning circuit 13 is a voltage control diode 10 for coarse adjustment.
It has almost the same frequency characteristics as 0, and therefore, if the combined voltage VTA is supplied to these voltage control diodes in the antenna tuning circuit 13, both the coarse control voltage VS and the fine control voltage VT are supported. A tuning operation at an optimum tuning point can be achieved. The voltage synthesizing circuit 13 includes, specifically, resistors 130 and 131 to which the coarse control voltage VS and the fine control voltage VT are respectively applied to one end, and the other ends of both resistors connected to the positive input terminal. The operational amplifier 132 includes an adder including an operational amplifier 132, a resistor 133 connected between the negative input terminal of the operational amplifier 132 and the ground, and a resistor 134 connected between the negative input terminal and the output terminal of the operational amplifier 132. ing. Therefore, the resistors 130, 131, 133, 1
Assuming that each of the resistance values of R.34 is R1, R2, R3, and R4, the composite voltage VTA is given by: It is expressed as in the above equation (3). Here, for example, if R1: R2 = 1: 9 and R3 = R4, the above equation (3) becomes equal to the above equation (2), and the frequency change rate Δf
A composite voltage corresponding to s and △ ft can be output. According to the present invention, the lock-up time can be reduced and the reception at the optimum tuning point can be realized by the high-speed PLL circuit using the coarse tuning and the fine tuning.
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図であ
る。
【図２】粗調用電圧制御ダイオードと微調用電圧制御ダ
イオードの印加制御電圧に対する周波数特性を示す特性
図である。
【図３】一般的なＰＬＬ回路を備えた従来のラジオ受信
機の構成を示すブロック図である。
【図４】従来の高速ＰＬＬ回路の構成を示すブロック図
である。
【符号の説明】
２ アンテナ同調回路
３ 混合回路
５、１０ ＶＣＯ
６ プログラマブルディバイダ
８ 位相比較器
９ ローパスフィルタ
１１ ＰＲＯＭ
１２ ＤＡ変換器
１３ 電圧合成回路
１００ 粗調用電圧制御ダイオード
１０１ 微調用電圧制御ダイオードBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention. FIG. 2 is a characteristic diagram showing frequency characteristics with respect to an applied control voltage of a coarse adjustment voltage control diode and a fine adjustment voltage control diode. FIG. 3 is a block diagram showing a configuration of a conventional radio receiver provided with a general PLL circuit. FIG. 4 is a block diagram showing a configuration of a conventional high-speed PLL circuit. [Description of Signs] 2 Antenna tuning circuit 3 Mixing circuit 5, 10 VCO 6 Programmable divider 8 Phase comparator 9 Low-pass filter 11 PROM 12 DA converter 13 Voltage synthesizing circuit 100 Coarse-adjustment voltage control diode 101 Fine-adjustment voltage control diode
フロントページの続き (56)参考文献 特開 昭63−73711（ＪＰ，Ａ) 特開 平２−47903（ＪＰ，Ａ) 特開 平３−158016（ＪＰ，Ａ) 特開 平５−327490（ＪＰ，Ａ) 実開 平５−59976（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/26 H03L 7/06 - 7/23 H03J 3/00 - 3/32 Continuation of the front page (56) References JP-A-63-73711 (JP, A) JP-A-2-47903 (JP, A) JP-A-3-158016 (JP, A) JP-A-5-327490 (JP) , A) Japanese Utility Model Hei 5-59976 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H04B 1/26 H03L 7 /06-7/23 H03J 3/00-3/32
Claims (1)
制御ダイオードを有するＶＣＯと、該ＶＣＯの出力信号
を設定された分周数データに応じて分周するプログラマ
ブルディバイダと、該プログラマブルディバイダの出力
信号と基準信号との位相を比較する位相比較器と、該位
相比較器に接続され前記微調用電圧制御ダイオードへ印
加する微調制御電圧を発生するローパスフィルタと、前
記分周数データに応じて前記粗調用電圧制御ダイオード
へ印加する粗調制御電圧を発生する電圧発生回路と、ア
ンテナ同調回路と、該アンテナ同調回路の出力信号と前
記ＶＣＯの出力信号とを混合して中間周波数信号を得る
混合回路とを備えたラジオ受信機において、前記粗調用
電圧制御ダイオードと微調用電圧制御ダイオードの印加
制御電圧に対する周波数変化率に応じて、前記粗調制御
電圧と微調制御電圧とを合成する電圧合成回路を有し、
該電圧合成回路の出力電圧を前記アンテナ同調回路に供
給することを特徴とするラジオ受信機。(57) [Claim 1] A VCO having a coarse adjustment voltage control diode and a fine adjustment voltage control diode, and a programmable circuit that divides an output signal of the VCO according to set division number data. A divider, a phase comparator for comparing the phase of an output signal of the programmable divider with a reference signal, a low-pass filter connected to the phase comparator for generating a fine control voltage to be applied to the fine voltage control diode, A voltage generation circuit for generating a coarse adjustment control voltage to be applied to the coarse adjustment voltage control diode according to the frequency division number data, an antenna tuning circuit, and mixing the output signal of the antenna tuning circuit and the output signal of the VCO. And a mixing circuit for obtaining an intermediate frequency signal by using the coarse adjustment voltage control diode and the fine adjustment voltage control diode. Depending on the frequency change rate for pressurizing the control voltage has a voltage combining circuit for combining the said coarse adjustment control voltage and the fine control voltage,
A radio receiver for supplying an output voltage of the voltage synthesizing circuit to the antenna tuning circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29070096A JP3433030B2 (en) | 1996-10-31 | 1996-10-31 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29070096A JP3433030B2 (en) | 1996-10-31 | 1996-10-31 | Radio receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135860A JPH10135860A (en) | 1998-05-22 |
| JP3433030B2 true JP3433030B2 (en) | 2003-08-04 |
Family
ID=17759390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29070096A Expired - Fee Related JP3433030B2 (en) | 1996-10-31 | 1996-10-31 | Radio receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433030B2 (en) |
-
1996
- 1996-10-31 JP JP29070096A patent/JP3433030B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135860A (en) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003517755A (en) | PLL loop filter using switched capacitor resistor | |
| JPH0897744A (en) | Communication equipment, frequency synthesizer, communication method and synthesizing method | |
| EP0944172A3 (en) | Phase-locked loop for generating an output signal in two or more frequency ranges | |
| JP3317837B2 (en) | PLL circuit | |
| TWI325692B (en) | Voltage-controlled oscillator presetting circuit and method for presetting a voltage-controlled oscillator | |
| JPH1013278A (en) | Receiver provided with piezoelectric crystal oscillator circuit | |
| AU728239B2 (en) | Digital AFC adjustment by means of reciprocal direct digital synthesis | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| GB2332767A (en) | Selective-calling radio receiver | |
| JPS61251313A (en) | Electronic tuning type fm receiver | |
| JPH0715371A (en) | Superheterodyne system transmission/reception method and transmitter/receiver | |
| JP3433030B2 (en) | Radio receiver | |
| KR100282193B1 (en) | Stereo signal demodulation circuit and stereo signal demodulation device using the same | |
| JPH09186587A (en) | Pll circuit | |
| JP2704324B2 (en) | Synthesized signal generator | |
| JP3326286B2 (en) | PLL frequency synthesizer circuit | |
| JPH0349473Y2 (en) | ||
| JP2853595B2 (en) | PLL frequency synthesizer | |
| JPS5852374B2 (en) | frequency synthesizer receiver | |
| JP3383619B2 (en) | Phase shifter and demodulator using the same | |
| JP2947203B2 (en) | Frequency synthesizer | |
| JPH06268551A (en) | Synthesizer circuit | |
| KR100201815B1 (en) | Device and method for frequency generator | |
| JP3053838B2 (en) | Video intermediate frequency circuit | |
| KR100380580B1 (en) | Fm stereo demodulator using am band pass filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |