KR19980047708A - Digital data restoration device - Google Patents
Digital data restoration device Download PDFInfo
- Publication number
- KR19980047708A KR19980047708A KR1019960066221A KR19960066221A KR19980047708A KR 19980047708 A KR19980047708 A KR 19980047708A KR 1019960066221 A KR1019960066221 A KR 1019960066221A KR 19960066221 A KR19960066221 A KR 19960066221A KR 19980047708 A KR19980047708 A KR 19980047708A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- value
- unit
- error
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
디지탈 데이터 복원장치에 관한 것으로, 채널등화부와 상기 채널등화부를 통과한 신호에 대해 최종 사용자 데이터를 검출하는 데이터 검출부를 구비한 디지탈 데이터 복원장치에 있어서, 상기 채널등화부의 현재 출력값이 기 설정된 일정 범위내에 존재하는지를 판정하고 그에 따른 제어신호를 출력하는 판정부; 상기 채널등화부의 현재 출력값의 주변값에 대한 오차를 검출하는 오차검출부; 상기 검출된 오차값을 이용하여 현재 출력값의 보정된 값을 계산하는 데이터 보정부; 상기 판정부의 제어신호에 따라 데이터 보정부로부터 출력되는 보정된 값과 상기 채널등화부를 통과한 등화출력값을 선택적으로 상기 데이터 검출부로 출력하는 선택부를 포함하여 구성하여 디지탈 데이터 복원시 오차검출 확률을 최소한으로 하여 정확한 사용자 데이터를 복원할 수 있도록 한 것이다.A digital data decompression apparatus comprising a channel equalizer and a data detector for detecting end user data for a signal passed through the channel equalizer, the apparatus comprising: A judging unit for judging whether or not the output signal is within a predetermined range and outputting a control signal according to the judgment; An error detector for detecting an error with respect to a peripheral value of a current output value of the channel equalizer; A data correcting unit for calculating a corrected value of a current output value using the detected error value; And a selector for selectively outputting the corrected value output from the data correction unit and the equalization output value passed through the channel equalization unit according to a control signal of the determination unit to the data detection unit, So that accurate user data can be restored.
Description
본 발명은 디지탈 VCR에 관한 것으로서, 특히 디지탈 데이터 복원장치에 관한 것이다.The present invention relates to a digital VCR, and more particularly, to a digital data restoration apparatus.
일반적으로, 자기기록 채널에서는 신호검출장치로서 3레벨 검출 또는 비터비 검출을 행하게 되는데 이 두가지 방법은 성능과 복잡도간에 있어서 트레이드 오프(Trade-off)관계에 있다.Generally, in a magnetic recording channel, three-level detection or Viterbi detection is performed as a signal detection apparatus, and these two methods have a trade-off relationship between performance and complexity.
즉, 상기 3레벨 검출방식은 간단하게 구현이 가능하지만 성능은 비터비 검출방식에 비해 훨씬 떨어진다.That is, although the three-level detection scheme can be implemented simply, the performance is much lower than that of the Viterbi detection scheme.
한편, 비터비 검출방식은 상기 3레벨 검출방식보다 성능은 월등하나 구조가 매우 복잡한 방식이다.On the other hand, the Viterbi detection method is superior to the three-level detection method but has a very complicated structure.
따라서, 상기 3레벨 검출방식이 간과해 왔던 등화된 심볼간의 상호 연관성(Correlation)을 이용하여 이들 두 방식에 대해 적절한 조화를 이룰 수 있는 검출방식을 개발하여야 하는 것이다.Accordingly, it is necessary to develop a detection scheme capable of achieving an appropriate harmonization of these two schemes by using the correlation between the equalized symbols which has been overlooked by the three-level detection scheme.
이하, 종래 기술에 따른 디지탈 VCR의 데이터 복원장치를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, an apparatus for restoring data of a digital VCR according to the related art will be described with reference to the accompanying drawings.
도 1 은 종래 기술에 따른 디지탈 VCR의 데이터 복원장치를 나타낸 블록 구성도이고, 도 2 는 도 1 에 도시된 비교검출부에서의 데이터 검출방식을 나타낸 도면이며, 도 3a 및 도 3b 는 도 1 에 도시된 등화부의 이상적인 출력데이타를 나타낸 도면이다.FIG. 1 is a block diagram showing an apparatus for recovering data of a digital VCR according to the related art, FIG. 2 is a diagram illustrating a data detection method in the comparison detector shown in FIG. 1, and FIGS. And the ideal output data of the equalized portion.
우선, 도 1 을 참조하여 그 구성을 살펴보면, 전송되는 사용자 데이터 값에 대해 미리 임의의 부호로 사전코딩하는 프리코더(10); 상기 프리코더(10)에서 출력되는 논리신호를 임의의 심볼값으로 변환하는 데이터 변환부(20); 상기 변환된 데이터값을 전송하는 채널(30); 상기 채널(30)을 통해 전송된 데이터를 최적등화하는 등화부(40); 상기 등화된 데이터를 기 설정된 기준비교값과 비교하여 사용자 데이터를 검출하는 비교검출부(50)로 구성된다.First, referring to FIG. 1, a configuration of the present invention will be described with reference to FIG. 1. Referring to FIG. 1, a precoder 10 for pre-coding a user data value to be transmitted in advance with an arbitrary code; A data conversion unit (20) for converting a logic signal output from the precoder (10) into an arbitrary symbol value; A channel (30) for transmitting the converted data value; An equalizer 40 for optimally equalizing the data transmitted through the channel 30; And a comparison detector 50 for comparing the equalized data with a preset reference comparison value to detect user data.
역서, 상기 프리코더(10)는 임의의 ㅂ로로 부호화하기 위해 딜레이소자(11, 12)와, 상기 딜레이소자(11, 12)를 통해 딜레이된 데이터를 입력되는 사용자 데이터와 익스클러시브 오어하는 익스클러시브 오어게이트(13)로 구성된다.The precoder 10 includes delay elements 11 and 12 for arbitrarily encoding the data and delayed data through the delay elements 11 and 12 to perform an exclusive excitation with input user data And an exclusive or gate 13.
또한, 상기 채널(30)은 상기 데이터 변환부(20)에서 변환된 심볼값을 일정시간 딜레이하는 딜레이소자(21, 22)와, 상기 딜레이된 데이터값과 상기 데이터 변환부(20)에서 출력되는 데이터값과 상호 가산하는 가산기(23)로 구성되는 것이다.The channel 30 may include delay elements 21 and 22 for delaying the symbol values converted by the data conversion unit 20 by a predetermined time period and delay elements 21 and 22 for outputting the delayed data values, And an adder 23 for adding the data value to each other.
상기 구성에 대한 동작을 아래의 표 1 을 참조하여 설명보기로 한다.The operation of the above configuration will be described with reference to Table 1 below.
표 1 은 종래 기술에 따른 DVCR의 데이터 복원장치에 대한 데이터 흐름의 일실시예를 나타낸 것이다.Table 1 shows an embodiment of the data flow for the data recovery apparatus of the DVCR according to the prior art.
[표 1][Table 1]
먼저, 도 1 에 도시된 바와 같이 자기기록매체(DVCR)에 기록된 사용자 데이터 값 bk가 재생헤드(미도시)에 의해 상기 프리코더(10)에 입력되면 상기 프리코더(10)에서는 딜레이소자(11, 12)와 익스클러시브 오어게이트(13)에 의해 bk ak-2의 모델로 코딩(Coding)하여 데이터 변환부(20)로 출력한다.1, when a user data value b k recorded on a magnetic recording medium DVCR is input to the precoder 10 by a reproducing head (not shown), the precoder 10 generates a delay element by 11, 12 and the extreme clutch sheave OR gate (13) b k a k-2 model, and outputs the result to the data converter 20.
상기 프리코더(10)에서 출력된 이진 데이터값 akㄴ는 데이터 변환부(20)에서The binary data value a k outputted from the precoder 10 is supplied to the data converter 20
-1과 1의 심볼값으로 변환하여 xk의 출력값을 얻게 되는 것이다.-1 and 1, and the output value of x k is obtained.
즉, 상기 프리코더(10)에서 출력되는 이진데이타가 0이면 -1로 1이면 1의 값으로 데이터를 변환하는 것이다.That is, if the binary data output from the precoder 10 is 0, the data is converted to -1, and if the binary data is 1, the data is converted to 1.
이렇게 변환된 데이터 값 xk는 채널(30)로 입력되어 딜레이소자(21, 22)와 가산기(23)에 의해 xk- xk-2의 형태로 모델링되어 등화부(40)에 입력된다.The converted data value x k is input to the channel 30 and is modeled in the form of x k - x k-2 by the delay elements 21 and 22 and the adder 23 and input to the equalizer 40.
등화부(40)는 상기 채널에서 출력되는 신호를 최적등화하여 yk값으로 최적등화하여 비교검출부(50)로 출력하는 것이다.The equalizer 40 optimally equalizes the signal output from the channel, optimally equalizes the signal to a value of y k , and outputs it to the comparison detector 50.
이때, 상기 최적등화시 잡음이 없는 이상적인 경우에는 +2, 0, -2중의 하나로 귀착된다.At this time, in the ideal case in which there is no noise in the optimum equalization, it results in one of +2, 0, and -2.
상기 등화부(40)를 통한 yk값의 데이터열은 도 3a 및 도 3b 에 도시된 바와 같이 짝수데이타열과 홀수 데이터열로 각각 분리하여 보면 시그널링(signaling)의 리던던시(redundancy)성질을 알 수 있다.As shown in FIGS. 3A and 3B, the data string of the y k value through the equalizer 40 can be separated into an even data string and an odd data string, thereby indicating a redundancy property of signaling .
여기서, 상기 리던던시 성질은 짝수열과 홀수열 각각에서 0이 아닌 모든 심볼은 바로전의 0이 아닌 심볼과는 서로 다른 극성을 가지게 되는 성질을 의미한다.Here, the redundancy property means that all non-zero symbols in the even-numbered column and the odd-numbered column have polarities different from those of the non-zero symbol immediately before.
즉, 어떤 순간의 심볼이 +2 또는 -2의 값을 가진다면 그 다음 클럭순간에서의 심볼값은 0이나 -2 또는 0이나 +2의 값을 가지며 +2 또는 -2의 값을 가지지 않는 성질이다.That is, if a symbol at a certain moment has a value of +2 or -2, then the symbol value at the next clock moment has a value of 0 or -2 or 0 or +2 and does not have a value of +2 or -2 to be.
상기 비교검출부(50)로 인가된 데이터값 yk는 도 2 에서와 같이 3레벨 디텍션(three level detection)방식으로 데이터를 비교 검출하여 사용자 데이터 bk를 검출하는 것이다.The data value y k applied to the comparison detector 50 is used to detect the user data b k by comparing and detecting data by a three level detection method as shown in FIG.
즉, 상기 3 레벨 디텍션방식은 도 2 에 도시된 바와 같이, 사이 등화부(40)에서 등화된 데이터를 +1과 -1 2개의 문턱값을 기준으로 인가되는 신호가 +1이상일 때는 1이라는 이진신호로 데이터를 판정하고 -1이하일 경우에는 이진신호 1로 판정하여 데이터를 검출하는 것이다.That is, as shown in FIG. 2, the 3-level detection scheme is such that when the equalized data in the inter-equalizer 40 is +1 and the signal applied on the basis of -1 2 thresholds is +1 or more, When the data is judged to be less than -1, it is judged to be binary signal 1 and data is detected.
한편, +1과 -1사이의 데이터는 0으로 판저아여 사용자 데이터를 검출하는 것이다.On the other hand, the data between +1 and -1 is 0, and the user data is detected by the prescaler.
종래 기술에 따른 DVCR의 데이터 복원장치에서 사용하는 3레벨 디텍션방식은 구조가 간단하여 구현이 용이하다는 장점이 있으나 자기기록채널이 고밀도로 갈수록 심하게 나타나는 비선형성에 대하여는 적절히 대응하지 못하기 때문에 고밀도의 자기기록채널에서는 성능이 저하되는 문제점이 있다.The 3-level detection scheme used in the data recovery apparatus of the DVCR according to the related art has an advantage in that it is simple in structure and easy to implement. However, since it can not cope with the non-linearity in which the magnetic recording channel becomes more and more dense, There is a problem that the performance is deteriorated in the channel.
따라서, 본 발명에 따른 DVCR의 데이터 복원장치는 종래 기술에 따른 제반 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 종래의 3레벨 디텍션방식에서는 고려되지 못했던 등화된 신호 심볼간의 연관성을 이용하여 하드웨어의 복잡도가 증가하지 않으면서도 종래 3레벨검출방식에 비해 매우 뛰어난 성능을 보이는 새로운 DVCR의 데이터 복원장치를 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a data recovery apparatus for a DVCR according to the present invention, Level detection method without increasing the complexity of the conventional three-level detection method.
도 1 은 종래 기술에 따른 디지탈 데이터 복원장치를 나타낸 블록 구성도1 is a block diagram showing a digital data restoration apparatus according to the prior art;
도 2 는 도 1 에 도시된 비교검출부에서의 데이터 검출방식을 나타낸 도면2 is a diagram showing a data detection method in the comparison detecting unit shown in Fig. 1
도 3a 및 도 3b 는 도 1 에 도시된 등화부의 이상적인 출력데이타를 나타낸 도면Figs. 3A and 3B are diagrams showing ideal output data of the equalizer shown in Fig. 1
도 4 는 본 발명에 따른 디지탈 데이터 복원장치를 나타낸 블록 구성도4 is a block diagram illustrating a digital data restoration apparatus according to the present invention.
도 5 는 도 4 에 도시된 등화오차 검출부의 상세 블록구성을 나타낸 도면5 is a detailed block diagram of the equalization error detecting unit shown in FIG.
도 6 은 도 4 에 도시된 데이터 보정부의 상세 구성을 나타낸 도면6 is a diagram showing the detailed configuration of the data correction unit shown in FIG. 4
도 7 은 도 4 에 도시된 등화부 출력의 확률밀도 분포를 나타낸 도면FIG. 7 is a graph showing the probability density distribution of the equalizer output shown in FIG. 4
*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]
10 : 프리코더20 : 데이터 변환부10: precoder 20: data conversion unit
30 : 채널40 : 등화부30: channel 40:
50 : 등화오차 검출부60 : 데이터 보정부50: equalization error detection unit 60: data correction unit
70 : 판정부80 : 스위칭부70: Judgment section 80: Switching section
90 : 비교검출부90:
본 발명에 따른 디지탈 데이터 복원장치의 특징은 채널등화부와 상기 채널등화부를 통과한 신호에 대해 최종 사용자 데이터를 검출하는 데이터 검출부를 구비한 디지탈 데이터 복원장치에 있어서, 상기 채널등화부의 현재 출력값이 기 설정된 일정 범위내에 존재하는지를 판정하고 그에 따른 제어신호를 출력하는 판정부; 상기 채널등화부의 현재 출력값의 주변값에 대한 오차를 검출하는 오차검출부; 상기 검출된 오차값을 이용하여 현재 출력값의 보정된 값을 계산하는 데이터 보정부; 상기 판정부의 제어신호에 따라 데이터 보정부로부터 출력되는 보정된 값과 상기 채널등화부를 통과한 등화출력값을 선택적으로 상기 데이터 검출부로 출력하는 선택부를 포함하여 구성함에 있다.The digital data decompression apparatus according to the present invention is characterized in that the digital data decompression apparatus includes a channel equalizer and a data detector for detecting end user data for a signal passed through the channel equalizer, Determining whether or not the predetermined range is within a predetermined range and outputting a control signal according to the determined range; An error detector for detecting an error with respect to a peripheral value of a current output value of the channel equalizer; A data correcting unit for calculating a corrected value of a current output value using the detected error value; And a selector for selectively outputting the corrected value output from the data correction unit and the equalization output value passed through the channel equalization unit according to the control signal of the determination unit to the data detection unit.
이하, 본 발명에 따른 디지탈 데이터 복원장치에 대하여 첨부된 도면을 참조하여 살펴보기로 한다.Hereinafter, a digital data restoration apparatus according to the present invention will be described with reference to the accompanying drawings.
도 4 는 본 발명에 따른 디지탈 데이터 복원장치를 나타낸 블록 구성도이고, 도 5 는 도 4 에 도시된 등화오차 검출부의 상세 블록구성을 나타낸 도면이며, 도 6 은 도 4 에 도시된 데이터 보정부의 상세 구성을 나타낸 도면으로서, 도 1 과 중복되는 동일한 구성요소에 대하여는 설명을 생략하기로 한다.FIG. 4 is a block diagram illustrating a digital data restoration apparatus according to the present invention. FIG. 5 is a detailed block diagram of the equalization error detecting unit shown in FIG. 4. FIG. And the same components as those in FIG. 1 will not be described in detail.
도 4 를 참조하여 그 구성을 살펴보면, 등화부(40)에서 출력되는 등화된 신호에 대한 등화오차를 검출하는 등화오차 검출부(50); 상기 등화오차 검출부(50)에서 검출된 등화오차를 상기 등화부(40)에서 출력되는 등화된 신호에 따라 보정하는 데이터 보정부(60); 상기 등화부(40)에서 출력되는 등화된 데이터의 범위를 판정하는 판정부(70); 상기 판정부(70)의 판정결과에 따라 상기 데이터 보정부(60)에서 보정된 데이터와 상기 등화부(40)에서 출력되는 데이터를 선택적으로 출력하는 스위칭부(80); 상기 선택출력된 데이터를 일 기준 비교값에 따라 비교하여 최종 사용자 데이터를 복원하는 비교검출부(9)로 구성된다.Referring to FIG. 4, an equalization error detector 50 for detecting an equalization error of an equalized signal output from the equalizer 40; A data corrector 60 for correcting the equalization error detected by the equalization error detector 50 according to an equalized signal output from the equalizer 40; A determining unit (70) for determining a range of equalized data output from the equalizing unit (40); A switching unit (80) for selectively outputting data corrected by the data correcting unit (60) and data output from the equalizing unit (40) according to the determination result of the determining unit (70); And a comparison detector 9 for comparing the selected output data with a one-basis comparison value to restore the end user data.
여기서, 상기 등화오차 검출부(50)는 도 5 에 도시된 바와 같이, 등화부(40)에서 출력되는 데이터 yk+2를 일 기준비교레벨값과 비교하여 다른 데이터(yk+2)를 검출하는 3레벨 비교기(51); 상기 3레벨 비교기(51)에서 검출된 데이터( k+2)와 상기 등화부(40)에서 출력되는 데이터(yk+2)의 차이를 계산하여 오차(ek+2)를 검출하여 상기 데이터 보정부(60)로 출력하는 가산기(52); 상기 검출된 오차(ek+2)를 일정시간 딜레이하는 딜레이시켜 다른 오차값(ek+2)을 검출하는 복수개의 딜레이소자(53, 54, 55, 56)로 구성된 것이다.5, the equalization error detector 50 compares the data y k + 2 output from the equalizer 40 with one reference comparison level value to detect other data y k + 2 A three level comparator 51; The data detected by the three-level comparator 51 k + 2) and by the equalization calculating a difference unit 40, data (y k + 2) output from the error (e k + 2) detecting the adder (52 to output to the data correction unit 60) ; And a plurality of delay elements 53, 54, 55, and 56 for delaying the detected error e k + 2 by a predetermined time delay to detect another error value e k + 2 .
또한, 상기 데이터 보정부(60)는 도 6 에 도시된 바와 같이, 도 4 에 도시된 등화부(40)에서 출력되는 등화된 데이터값(yk+2)을 일정시간 딜레이하여 다른 데이터 값(yk)을 판정부(70)와 스위칭부(80)로 출력하는 딜레이소자(61, 62); 등화오차 검출부(50)에서 출력되는 등화오차값(ek+2, ek-2)과 상기 딜레이소자를 통해 딜레이된 값(yk)을 연산하여 일 데이터값( k)을 상기 스위칭부(80)로 출력하는 연산기(63)로 구성된다.6, the data correcting unit 60 delays the equalized data value y k + 2 output from the equalizer 40 shown in FIG. 4 by a predetermined time to generate another data value y k), the plate delay element (61, 62 to output to the part 70 and the switching unit 80); (E k + 2 , e k-2 ) output from the equalization error detecting unit 50 and a value y k delayed through the delay element to obtain a data value k ) to the switching unit (80).
상기 구성에 대한 동작을 설명하기로 한다.The operation of the above configuration will be described.
도 7 은 도 4 에 도시된 등화부 출력의 확률밀도 분포를 나타낸 도면이다.FIG. 7 is a diagram showing the probability density distribution of the equalizer output shown in FIG.
우선, 도 7 을 살펴보면, 도 4 의 등화부(40)에서 출력되는 데이터의 확률밀도 분포는 +2, 0, -2에서 가장 높은 분포를 보인다.Referring to FIG. 7, the probability density distribution of the data output from the equalizer 40 of FIG. 4 is highest at +2, 0, -2.
따라서, 그 경계점인 -1과 +1을 문턱값으로 하면 적절한 신호검출을 할 수 있는 것이다.Therefore, when the threshold values of -1 and +1, which are boundary points, are used, appropriate signal detection can be performed.
이러한 문턱값검출방식을 택한 것이 종래의 기술에서 설명한 3레벨 검출방식이다.This threshold detection method is the three-level detection method described in the prior art.
그러나, 도 7 에 도시된 바와 같이, 문턱값인 -1과 +1은 심볼들가의 존재 확률이 혼재되어 있는 곳이기 때문에 검출에러는 이곳에서 집중적으로 발생하게 되는 것이다.However, as shown in FIG. 7, the threshold values -1 and +1 are concentrated in the detection error since the existence probabilities of the symbols are mixed.
그리하여 본 발명에서는 문턱값이 -1과 +1부근에 적절한 경계를 설정하고 등화부(40)의 출력이 상기 설정한 경계내에 해당되는 경우에는 직접적인 3레벨 검출방식대신에 새로운 검출방식을 적용한다.Thus, in the present invention, when a threshold is set to an appropriate boundary in the vicinity of -1 and +1, and the output of the equalizer 40 falls within the set boundary, a new detection scheme is applied instead of a direct three-level detection scheme.
즉, 일반적으로 등화부(40)의 출력은 앞 뒤 심볼간에 상관관계 즉, 등화부(40)의 출력 홀수열과 짝수열 각각의 앞 뒤 심볼간에 상관관계를 가지게 되는 것이다.That is, in general, the output of the equalizer 40 has a correlation between the preceding and following symbols, that is, between the output odd number column of the equalizer 40 and the leading and trailing symbols of each even number column.
따라서, 등화오차도 앞 뒤 심볼간에 상관관계를 가지고 있다. 그러므로 현재 등화부(40)의 출력에서 앞 뒤 심볼의 등화오차를 빼주면 오차끼리의 상관관계를 제거할 수 있으므로 해서 보다 정확한 신호검출을 행할 수 있는 것이다.Therefore, the equalization error also has a correlation between the before and after symbols. Therefore, if the equalization error of the preceding and following symbols is subtracted from the output of the current equalizer 40, the correlation between the errors can be removed, and more accurate signal detection can be performed.
이것이 본 발명에서 제안하는 새로운 데이터 검출방식이다.This is a new data detection scheme proposed by the present invention.
디시 말하면, 도 7 에 도시된 바와 같이, 문턱값인 +1과 -1부근의 모호한 구역(Ambiguous Zone)내의 등화부(40)의 출력값에 등화부(40)의 등화오차를 음의 방향으로 더해주게 되면 -1, +1 부근의 값이 우리가 원하는 -2, 0, +2 부근의 값으로 이동하게 되는 것이다.In other words, as shown in FIG. 7, the equalization error of the equalizer 40 is added to the output value of the equalizer 40 in the ambiguous zone near the threshold +1 and -1 in the negative direction The value near -1, +1 is shifted to a value near -2, 0, + 2 that we desire.
즉, 다시말해 도 4 에 도시된 바와 같이, 등화부(40)의 출력이 도 7 에 도시된 모호한 구역내에 있으면 데이터 보정부(60)에 의해 보정된 신호( k)가 비교검출부(90)로 출력되고, 그 구역에 있지 않은 경우는 등화부(40)의 출력(yk)이 그대로 비교검출부(90)로 출력된다.That is, as shown in FIG. 4, when the output of the equalizer 40 is within the ambiguous region shown in FIG. 7, the signal corrected by the data corrector 60 k is output to the comparison detecting section 90 and the output y k of the equalizing section 40 is outputted to the comparison detecting section 90 as it is.
이때, 상기 등화부(40)의 출력이 모호한 구역내에 존재하는지의 여부는 판정부(70)에서 판정하게 되는데 이 모호한 구역에 존재여부를 수식으로 나타내면 다음과 같다.At this time, whether or not the output of the equalizer 40 is present in an ambiguous zone is determined by the judging unit 70. The presence or absence of the output in the ambiguous zone is expressed as follows.
1 - bound |yk| 1 + bound1 - bound | y k | 1 + bound
한편, 상기 비교검출부(90)의 비교검출동작은 도 1 에 도시된 종래의 비교검출부 즉 3레벨 검출방식과 동일하다.On the other hand, the comparison detection operation of the comparison detector 90 is the same as the conventional comparison detector, that is, the three-level detection method shown in FIG.
상기의 동작을 상세히 설명하기로 한다.The above operation will be described in detail.
우선, 등화부(40)의 출력(yk)이 도 7 의 모호한 구역내에 위치하는 경우와 위치하지 않은 경우의 두가지 동작으로 나누어 살펴보기로 한다.First, a look divided in two operation when the output (y k) of the equalizer 40 is also not located in the case which is located in the zone of the ambiguous 7.
1) yk가 모호한 구역내에 위치하는 경우1) If y k is located in an ambiguous zone
먼저, 등화부(40)에서 출력되는 yk+2는 등화오차 검출부(50)와 데이터 보정부(60)로 출력된다.First, y k + 2 output from the equalizer 40 is output to the equalization error detector 50 and the data corrector 60.
상기 데이터 보정부(60)로 입력된 yk+2는 도 6 에 도시된 딜레이소자(61, 62)를 통해 일정시간 딜레이시켜 딜레이 된 yk값을 스위칭부(80)와 연산기(63) 및 판정부(70)로 출력한다.The y k + 2 input to the data correcting unit 60 is delayed by a predetermined time through the delay elements 61 and 62 shown in FIG. 6 to output the delayed y k values to the switching unit 80, the calculator 63, And outputs it to the determination section 70.
상기 등화오차 검출부(50)로 입력된 yk+2는 도 5 에 도시된 3레벨 비교기(51)와 가산기(52)에 입력된다.The y k + 2 input to the equalization error detector 50 is input to the 3-level comparator 51 and the adder 52 shown in Fig.
여기서, 상기 3레벨 비교기(51)는 상기 입력된 yk+2값이 문턱값 +1보다 크면 +2를 검출하고, 문턱값 -2보다 작으면 _2를 검출하며, 문턱값 +1보다는 작고 _1보다 크면 0을 검출한다.The 3-level comparator 51 detects +2 if the inputted y k + 2 value is larger than the threshold value +1, detects 2 if it is smaller than the threshold value -2, 0 " is detected.
즉,In other words,
+2, if yk+2+1+2, if y k + 2 + 1
k+2 k+2 k + 2k + 2
-2, if yk+2-1-2, if y k + 2 -1
이다.to be.
이렇게 검출된 k+2는 상기 가산기로 입력되어 상기 입력된 yk+2와 가산하여 즉, 상호 차이값을 계산하여 등화오차 ek+2를 검출한다.Thus detected k + 2 is input to the adder and added to the input y k + 2 , that is, the difference value is calculated to detect the equalization error e k + 2 .
즉, 등화오차 ek+2는That is, the equalization error e k + 2 is
ek+2= k+2- yk+2가 되는 것이다.e k + 2 = k + 2 - y k + 2 .
상기 검출된 등화오차 ek+2는 도 5 에 도시된 딜레이소자(53, 54, 55, 56)를 통해 다른 등화오차값 ek-2를 검출하여 상기 등화오차 ek+2와 함께 데이터 보정부(60)로 출력한다.The detected equalization error e k + 2 are the data beam with a delay element (53, 54, 55, 56), the equalization error to another equalization detecting the error value e k-2 through e k + 2 shown in Fig. 5 (60).
이때, 상기 판정부(70)에서는 입력된 yk값이 도 7 에 도시된 모호한 구역에 위치하는 값인지의 그 여부를 판정하여 그 위치에 존재하는 값이면 상기 데이터 보정부(60)에서 데이터 보정하여 보정된 출력 k At this time, the judging unit 70 judges whether the inputted y k value is a value located in the ambiguous zone shown in FIG. 7, and if the value exists at the position, the data correcting unit 60 corrects the data Corrected output k
상기 데이터 보정부(60)에서의 데이터 보정은 등화부(40)의 현재 출력값에서 앞뒤심볼의 등화오차 ek+2, ek-2를 감산하여 에러의 상관을 줄여 데이터를 보정하는 것이다.The data correction in the data correcting unit 60 corrects the data by subtracting the equalization errors e k + 2 and e k-2 of the front and rear symbols from the current output value of the equalizer 40, thereby reducing the error correlation.
즉,= yk- ek-2- ek+2가 되는 것이다.In other words, = y k - e k-2 - e k + 2 .
이렇게 보정된 데이터 k는 스위칭부(80)로 입력되어 상기 판정부(70)의 출력선택신호에 따라 비교검출부(90)로 출력하여 데이터를 비교검출한 후 사용자 데이터를 복원하게 되는 것이다.The data thus corrected k is input to the switching unit 80 and is output to the comparison detecting unit 90 according to the output selection signal of the determining unit 70 to compare and detect the data, .
여기서, 상기 비교검출부(90)는 도 2 에서 설명한 종래의 3레벨 디텍션방식과 동일한 방식으로 데이터를 검출하는 것이다.Here, the comparison detector 90 detects data in the same manner as the conventional three-level detection method described with reference to FIG.
2) yk가 모호한 구역밖에 위치하는 경우2) If y k is outside the ambiguous zone
도 6 에 도시된 바와 같이, 데이터 보정부(60)의 딜레이소자(61, 62)를 통해 출력되는 yk는 판정부(70)로 출력되는데 판정부(70)에서는 상기 yk가 도 7 에 도시된 모호한 구역내에 존재하지의 그 여부를 판정한다.In Figure 6 above y k is 7, the data correction in y k is is output to the determination section 70, determining section 70 to be output through a delay element (61, 62) of the section (60) as shown in It is determined whether or not it is present in the shown ambiguous zone.
판정결과 yk값이 상기 모호한 구역내에 존재하지 않는 값으로 판정하게 되면 데이터 보정을 하지 않고 바로 yk값을 스위칭부(80)로 출력한다.If it is determined that the value of y k does not exist in the ambiguous zone, the value of y k is directly output to the switching unit 80 without data correction.
이때, 상기 판정부(70)는 상기 yk값이 모호한 구역내에 존재하지 않는 값이기 때문에 상기 yk값이 선택 출력할 수 있도록 스위칭부(80)에 출력 선택신호를 제공하여 상기 yk값을 비교검출부(90)로 출력시킨다.At this time, the determination section 70 is the y k value of the y k values to provide an output select signal to the switching unit 80 to the y k value is selected, the output since the value does not exist in the ambiguous zone And outputs it to the comparison detector 90.
비교검출부(90)에서는 도 2 에 도시된 종래의 3레벨 검출방식으로 데이터를 비교 검출하여 최종사용자 데이터값을 복원하게 되는 것이다.The comparison detector 90 compares the data with the conventional three-level detection scheme shown in FIG. 2, The value is restored.
본 발명에 따른 디지탈 브이 씨 알의 데이터 복원장치는 종래의 3레벨 검출방식에서 문턱값검출시 검출에러가 많이 발생하는 구역의 값들을 상관관계가 존재하는 앞 뒤 심볼의 등화기의 등화오차를 가지고 보정한 후 데이타를 검출하는 방식으로 구조면에서 크게 복잡해지지 않으면서도 자기기록매체가 고밀도로 가는 추세에서도 오차검출 확률을 줄여 정확한 디지탈 데이터를 복원할 수 있는 것이다.The apparatus for recovering data of a digital VCSEL according to the present invention has values of a zone in which detection errors are frequently generated in threshold detection in a conventional three-level detection system, with equalization errors of an equalizer of a front- It is possible to restore the accurate digital data by reducing the probability of error detection even in a tendency that the magnetic recording medium is going to have a high density without increasing the complexity in structure.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066221A KR19980047708A (en) | 1996-12-16 | 1996-12-16 | Digital data restoration device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066221A KR19980047708A (en) | 1996-12-16 | 1996-12-16 | Digital data restoration device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980047708A true KR19980047708A (en) | 1998-09-15 |
Family
ID=66444146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960066221A KR19980047708A (en) | 1996-12-16 | 1996-12-16 | Digital data restoration device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980047708A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044167A (en) * | 1998-12-30 | 2000-07-15 | 전주범 | Device and method for designing modeling in spw about digital vcr tape |
-
1996
- 1996-12-16 KR KR1019960066221A patent/KR19980047708A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044167A (en) * | 1998-12-30 | 2000-07-15 | 전주범 | Device and method for designing modeling in spw about digital vcr tape |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0644661B1 (en) | Signal processing apparatus | |
KR100244767B1 (en) | Selective sync/async partial responsive channel data detector of a digital magnetic recording/reproducing system | |
EP0492419B1 (en) | Viterbi decoding system including variable-order equalizer | |
US6460150B1 (en) | Noise-predictive post-processing for PRML data channel | |
EP1137001A1 (en) | Reproduction of recorded data using a soft input/soft output demodulator | |
US6215744B1 (en) | Information recording/reproducing method and apparatus using EPRML connection processing system | |
US6819724B2 (en) | Viterbi decoder and Viterbi decoding method | |
JP4172406B2 (en) | Playback device | |
JP2002525783A (en) | Amplitude level generation for partial response maximum likelihood bit detector | |
EP0577212B1 (en) | Adaptive viterbi detector | |
JP4556197B2 (en) | Playback device | |
JP3841588B2 (en) | Error propagation detection suppression method in multi-value decision feedback equalization and storage device using the same | |
KR19980047708A (en) | Digital data restoration device | |
KR100304996B1 (en) | Digital transmission system | |
US6011817A (en) | Transmission system and receiver with improved detection, and improved detection method | |
JP3216609B2 (en) | Playback data detection device | |
KR100226865B1 (en) | Device and method for restoring digital data | |
CA2058387C (en) | Method and circuit for regenerating the binary bit stream from a ternary signal | |
US20230308322A1 (en) | Error detection and correction device capable of detecting head position of suspicious error and performing forward error propagation path tracking for providing information needed by follow-up error correction and associated method | |
KR100244768B1 (en) | Asynchronous partial responsive data detector of a digital magnetic recording/reproducing system | |
JP2005012557A (en) | Device and method for decoding signal, and reference voltage generating device | |
KR101397005B1 (en) | Method and apparatus for correcting data error | |
CN116662226A (en) | Semiconductor integrated circuit and receiving device | |
EP0580199B1 (en) | Adaptive Viterbi detector | |
EP0615369A2 (en) | Receiver for multi-level digital signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |