KR19980044706A - Manufacturing Method of Ball Grid Array Package - Google Patents
Manufacturing Method of Ball Grid Array Package Download PDFInfo
- Publication number
- KR19980044706A KR19980044706A KR1019960062826A KR19960062826A KR19980044706A KR 19980044706 A KR19980044706 A KR 19980044706A KR 1019960062826 A KR1019960062826 A KR 1019960062826A KR 19960062826 A KR19960062826 A KR 19960062826A KR 19980044706 A KR19980044706 A KR 19980044706A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- filling material
- grid array
- ball grid
- Prior art date
Links
Abstract
본 발명은 플립 칩 기술을 이용한 볼 그리드 어레이 패키지에 관한 것으로서, 더욱 상세하게는 서브스트레이트 기판과 반도체 칩의 크기가 동일하여도 충진재료을 도포할 수 있는 볼 그리드 어레이 패키지의 제조 방법에 관한 것이다.The present invention relates to a ball grid array package using flip chip technology, and more particularly, to a method of manufacturing a ball grid array package that can be applied to the filling material even if the substrate substrate and the semiconductor chip are the same size.
본 발명은, 볼 그리드 어레이 제조 방법에 있어서, 상기 서브스트레이트 기판이 반도체 칩과 크기가 동일하거나 작아도 충진재료를 공급하여 언더 필 공정을 할 수 있는 볼 그리드 어레이 패키지의 제조 방법을 제공한다.The present invention provides a method for manufacturing a ball grid array package in which a substrate may be underfilled by supplying a filling material even if the substrate is the same size or smaller than a semiconductor chip.
본 발명의 제조 방법에 의하면, 종래의 제조 방법보다 간편하고 언더필 공정이 정확하게 이루어지며, 높은 양산성을 가지므로서 생산효율을 향상시키는 효과가 있다.According to the manufacturing method of the present invention, it is simpler than the conventional manufacturing method, the underfill process is precisely made, and there is an effect of improving production efficiency while having high mass productivity.
Description
본 발명은 플립 칩 기술을 이용한 볼 그리드 어레이 패키지에 관한 것으로서, 더욱 상세하게는 서브스트레이트 기판과 반도체 칩의 크기를 동일하거나 반도체 칩의 크기가 작아도 제조할 수 있는 볼 그리드 어레이 패키지의 제조 방법에 관한 것이다.The present invention relates to a ball grid array package using flip chip technology, and more particularly, to a method of manufacturing a ball grid array package that can be manufactured even if the substrate substrate and the semiconductor chip have the same size or the size of the semiconductor chip is small. will be.
종래의 반도체 칩 패키지는 핀 삽입형의 칩 패키지가 주종을 이루었으나 반도체 칩 패키지의 고속화와 고밀도화가 요구되어지자 종래의 핀 삽입형의 칩 패키지에서 좀 더 고속화되고 고밀도실장이 가능한 표면실장형의 칩 패키지로 발전하게 되었다.Conventional semiconductor chip packages are mainly made of pin-type chip packages. However, as semiconductor chip packages require high speed and high density, they are surface-mounted chip packages that can be made faster and higher density than conventional pin-insert chip packages. Developed.
그리고 앞으로는 반도체 칩의 실장기술과 리드와 반도체 칩과의 연결기술의 발달로 인하여 고밀도 실장 패키지, 칩 스케일 패키지 또는 3D 패키지 등이 주류를 이룰것으로 예상되어진다. 또한 상기 칩 스케일 패키지와 같은 고밀도 실장기술이 필요한 패키지는 플립 칩 본딩 기술에 힙입어 파인 피치화가 예상될 뿐 아니라 상기의 플립 칩 본딩 기술은 기존의 드라이브 IC(Intergrate Cercuit)와 마이크로 칩과 메모리 칩 등의 하이 핀 제품에 이르기까지 점차 적용이 늘고 있다.In the future, high-density package, chip-scale package, or 3D package is expected to become mainstream due to the development of semiconductor chip mounting technology and connection technology between lead and semiconductor chip. In addition, a package requiring a high density mounting technology such as the chip scale package is expected to have a fine pitch due to the hip chip bonding technology, and the flip chip bonding technology is a conventional drive IC (Intergrate Cercuit), a micro chip and a memory chip. The application is gradually increasing from high pin products.
플립 칩 본딩 기술은 단가가 싸고 그 본딩 기술이 발달되는 추이로 볼 때 향후 전 디바이스에 적용될 수 있다. 그러나 플립 칩 본딩 기술의 단점은 웨이퍼에 범프를 미리 형성시켜야 하고 반도체 칩과 서브스트레이트 기판사이의 응력을 범프에서 완충해야 하므로 단순히 본딩만으로는 패키지의 신뢰도를 만족할 수가 없다.Flip chip bonding technology can be applied to all devices in the future, considering the low cost and the trend of bonding technology. However, the disadvantage of flip chip bonding technology is that bumps must be formed in advance on the wafer and the stress between the semiconductor chip and the substrate must be buffered in the bumps, so simply bonding cannot satisfy the reliability of the package.
따라서, 이를 방지하기 위해 반도체 칩과 기판사이의 공간에는 범프에 집중되는 응력을 흡수하고 반도체 칩을 보호하는 역할을 할 수 있도록 충진재료를 공급하게 된다.Therefore, in order to prevent this, the space between the semiconductor chip and the substrate is supplied with a filling material to absorb the stress concentrated in the bumps and to protect the semiconductor chip.
그러나 상기 충진재료 공급시에는 반도체 칩에 범프를 먼저 형성한 후에 공급하여야 하므로 공급방법이 쉽지 않고 공급이 정확하게 이루어졌는지 확인하기도 쉽지 않을 뿐아니라 상기 충진재료가 완전히 채워질때까지 일정 시간이 필요하였다.However, when supplying the filling material, bumps are first formed on the semiconductor chip and then supplied. Therefore, the supplying method is not easy and it is not easy to check whether the supply is made correctly, and a certain time is required until the filling material is completely filled.
또한 충진재료를 공급하기 위해서는 서브스트레이트 기판의 크기가 반도체 칩의 크기보다 항상 커야하는 제한이 따랐다.In addition, in order to supply the filling material, there was a limitation that the size of the substrate substrate should always be larger than that of the semiconductor chip.
도 1은 종래의 볼 그리드 어레이 패키지의 구조를 보여주는 단면도이고, 도 2는 종래의 볼 그리드 어레이 패키지의 제조시 충진재료를 공급하는 공정을 보여주는 상태도이며, 도 3은 종래의 충진재료를 공급한 후 제조된 볼 그리드 어레이 패키지의 구조를 보여주는 단면도이다.1 is a cross-sectional view showing the structure of a conventional ball grid array package, Figure 2 is a state diagram showing a process for supplying a filling material in the manufacture of a conventional ball grid array package, Figure 3 is after supplying a conventional filling material Sectional view showing the structure of the manufactured ball grid array package.
도 1을 참조하여 설명하여 보면, 먼저 범프(12)가 반도체 칩(10)의 하부면에 형성되어 있고, 다수의 솔더 볼(18)이 서브스트레이트 기판(16)의 하부면에 형성되어 있으며, 이때 상기 반도체 칩(10)은 상기 서브스트레이트 기판(16)의 상부에 실장되어 있고, 상기 반도체 칩(10)에 형성되어 있는 범프(12)에 의하여 서브스트레이트 기판(16)이 전기적으로 연결되어 있으며, 상기 서브스트레이트 기판(16)과 상기 반도체 칩(10)사이에는 충진재료(14)가 채워져 있다.Referring to FIG. 1, first, bumps 12 are formed on the bottom surface of the semiconductor chip 10, and a plurality of solder balls 18 are formed on the bottom surface of the substrate substrate 16. In this case, the semiconductor chip 10 is mounted on the substrate 16, and the substrate 16 is electrically connected to each other by bumps 12 formed on the semiconductor chip 10. The filling material 14 is filled between the substrate 16 and the semiconductor chip 10.
또한, 랜드패턴(24)이 형성되어 있는 상기 서브스트레이트 기판(16)이 있고 그 서브스트레이트 기판(16)의 상부면에 범프(12)가 형성되어 있는 반도체 칩(10)이 실장되어 있다. 이때 상기 범프(12)와 랜드 패턴(24)이 전기적으로 연결되어 있고 충진 재료(14)가 디스펜서(20)에 의해 공급되어 진다.In addition, there is the substrate 16 on which the land patterns 24 are formed, and the semiconductor chip 10 on which the bumps 12 are formed on the upper surface of the substrate 16 is mounted. At this time, the bump 12 and the land pattern 24 are electrically connected, and the filling material 14 is supplied by the dispenser 20.
그리고 상기 디스펜스(20)가 반도체 칩(10)의 상부면과 서브스트레이트 기판(16)의 하부면 사이 즉, 전기적으로 연결되어 있는 랜드 패턴(24)과 범프(22)로 공급되어 충진되어 진다. 이때, 상기 서브스트레이트 기판(16)의 크기가 상기 반도체 칩(10)보다 크므로 상기 디스펜서(20)를 이용하여 서브스트레이트 기판(16)의 주위를 돌아가며 공급하여야 골고루 채워질 수 있고 정확하게 도포되어 진다.The dispense 20 is supplied and filled between the upper surface of the semiconductor chip 10 and the lower surface of the substrate substrate 16, that is, the land pattern 24 and the bump 22, which are electrically connected to each other. In this case, since the size of the substrate substrate 16 is larger than that of the semiconductor chip 10, the substrate 16 may be supplied and rotated around the substrate substrate 16 using the dispenser 20 so that the substrate 16 may be evenly filled and coated accurately.
도 3은 종래의 언더 필 공정이 끝난 후 제조된 볼 그리드 어레이 패키지의 구조를 보여주는 단면도로서, 상기 서브스트레이트 기판(16)의 상부에 반도체 칩(10)이 실장되어 있고, 상기 랜드 패턴(24)과 범프(22)가 전기적으로 연결되어 있으며 상기 서브스트레이트 기판(16)과 반도체 칩(10)사이에는 충진재료(14)가 골고루 채워져 있다.3 is a cross-sectional view illustrating a structure of a ball grid array package manufactured after a conventional underfill process is completed. The semiconductor chip 10 is mounted on the substrate substrate 16, and the land pattern 24 is formed. And bumps 22 are electrically connected, and the filling material 14 is evenly filled between the substrate 16 and the semiconductor chip 10.
따라서, 상기 충진재료가 골고루 채워질 수 있도록 공급하기 위해서는 서브스트레이트 기판이 반도체 칩보다 항상 커야하는 단점이 있었으며, 그로 인하여 언더 필 공정진행상의 시간소모가 큰 문제점이 있었다.Therefore, in order to supply the filling material to be evenly filled, there was a disadvantage that the substrate substrate should always be larger than that of the semiconductor chip, and therefore, there was a big problem in the time required for the underfill process.
상기의 문제점을 해결하기 위한 본 발명의 목적은, 서브스트레이트 기판이 반도체 칩에 비하여 작거나 동일한 크기일 경우에도 충진재료가 완전히 채워질 수 있도록 공급하여 언더 필 공정 시간을 단축함과 동시에 생산능률을 향상시키는 것을 특징으로 하는 볼 그리드 어레이 패키지의 제조 방법을 제공하는 데 있다.An object of the present invention for solving the above problems is to supply the filling material to be completely filled even when the substrate substrate is smaller or the same size than the semiconductor chip to shorten the underfill process time and improve the production efficiency It is to provide a method of manufacturing a ball grid array package, characterized in that.
도 1은 종래의 볼 그리드 어레이 패키지의 구조를 보여주는 단면도.1 is a cross-sectional view showing the structure of a conventional ball grid array package.
도 2는 종래의 볼 그리드 어레이 패키지의 제조시 언더 필 공정에 의해 충진재료를 공급하는 공정을 보여주는 상태도.2 is a state diagram showing a process of supplying a filling material by an underfill process in the manufacture of a conventional ball grid array package.
도 3은 종래의 언더 필 공정이 끝난 후 제조된 볼 그리드 어레이 패키지의 구조를 보여주는 단면도.3 is a cross-sectional view showing the structure of a ball grid array package manufactured after the conventional underfill process is completed.
도 4는 본 발명의 언더 필 공정시 충진재료를 공급하는 공정을 보여주는 상태도.Figure 4 is a state diagram showing a process for supplying a filling material during the underfill process of the present invention.
도 5는 본 발명의 볼 그리드 어레이 패키지의 제조시 충진재료를 공급한 후 기판을 실장하는 상태를 보여주는 단면도5 is a cross-sectional view illustrating a state in which a substrate is mounted after supplying a filling material in manufacturing the ball grid array package according to the present invention.
도 6은 본 발명의 언더 필 공정에 의해 충진재료가 공급된 후 기판이 실장되어 있는 상태를 보여주는 단면도.6 is a cross-sectional view showing a state in which the substrate is mounted after the filling material is supplied by the underfill process of the present invention.
도 7은 본 발명의 언더 필 공정에 의해 제조된 볼 그리드 어레이 패키지의 구조를 보여주는 단면도7 is a cross-sectional view showing the structure of a ball grid array package manufactured by the underfill process of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10 : 반도체 칩12,22 : 범프10 semiconductor chip 12,22 bump
14 : 충진재료16 : 서브스트레이트 기판14: Filling material 16: Substrate substrate
18 : 솔더 볼20 : 디스펜서18 solder ball 20 dispenser
24 : 랜드 패턴24: land pattern
상기의 목적을 달성하기 위한 본 발명은, 볼 그리드 어레이 제조 방법에 있어서, 상기 반도체 칩과 서브스트레이트 기판과의 크기가 동일하거나 작아도 충진재료을 도포할 수 있는 볼 그리드 어레이 패키지의 제조 방법을 제공한다.The present invention for achieving the above object, in the method of manufacturing a ball grid array, provides a method of manufacturing a ball grid array package that can be applied to the filling material even if the size of the semiconductor chip and the substrate substrate is the same or smaller.
이하, 첨부된 도면을 참조하여 본 발명의 볼 그리드 어레이 패키지의 구조 및 제조 방법을 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the structure and manufacturing method of the ball grid array package of the present invention with reference to the accompanying drawings in more detail.
도 4는 본 발명의 언더 필 공정시 충진재료를 공급하는 공정을 보여주는 상태도이고, 도 5는 본 발명의 볼 그리드 어레이 패키지의 제조시 충진재료를 공급한 후 기판을 실장하는 상태를 보여주는 단면도이고, 도 6은 본 발명의 언더 필 공정에 의해 충진재료가 공급된 후 기판이 실장되어 있는 상태를 보여주는 단면도이며, 도 7은 본 발명의 언더 필 공정에 의해 제조된 볼 그리드 어레이 패키지의 구조를 보여주는 단면도이다.4 is a state diagram showing a process of supplying a filling material during the underfill process of the present invention, Figure 5 is a cross-sectional view showing a state of mounting the substrate after supplying the filling material in the manufacture of the ball grid array package of the present invention, 6 is a cross-sectional view showing a state in which the substrate is mounted after the filling material is supplied by the underfill process of the present invention, Figure 7 is a cross-sectional view showing the structure of the ball grid array package manufactured by the underfill process of the present invention to be.
먼저, 범프(22)가 반도체 칩(10)의 상부에 형성되어 있고, 그 반도체 칩(10)의 상부에 디스펜서(20)가 설치되어 있으며, 그 디스펜서(20)에 의해 상기 반도체 칩(10)의 상부에 충진재료(14)가 공급된다.First, the bumps 22 are formed on the semiconductor chip 10, the dispenser 20 is provided on the semiconductor chip 10, and the dispenser 20 provides the semiconductor chip 10. Filling material 14 is supplied to the top of the.
계속해서, 랜드 패턴(24)이 형성되어 있는 서브스트레이트 기판(16)이 상기 충진재료(14)가 도포되어진 반도체 칩(10)의 상부에 실장되어 지고, 이때 상기 랜드 패턴(24)은 상기 범프(22)와 접촉됨으로서 상기 반도체 칩(10)과 서브스트레이트 기판(16)이 전기적으로 연결되어 진다.Subsequently, the substrate substrate 16 on which the land pattern 24 is formed is mounted on the semiconductor chip 10 to which the filling material 14 is applied. In this case, the land pattern 24 is the bump. The semiconductor chip 10 and the substrate 16 are electrically connected by being in contact with the substrate 22.
상기와 같이 실장된 서브스트레이트 기판(16)을 적당한 힘으로 가압하게 되면 상기 반도체 칩(10)에 도포되어 있는 충진재료(14)는 반도체 칩(10)의 상부면에 골고루 채워지면서 상기 랜드 패턴(24)과 범프(22)의 전기적인 연결을 보호할 수 있도록 도포되어 진다.When the substrate substrate 16 mounted as described above is pressed with an appropriate force, the filling material 14 coated on the semiconductor chip 10 is evenly filled on the upper surface of the semiconductor chip 10 and the land pattern ( It is applied to protect the electrical connection between the 24 and the bump (22).
도 7에 도시되어 있는 볼 그리드 어레이 패키지의 구조를 살펴보면, 솔더 볼(18)이 상기 서브스트레이트 기판(16)의 상부면에 형성되어 있고, 그 솔더 볼(18)은 랜드 패턴(24)과 전기적으로 연결되어 있으며, 상기 랜드 패턴(24)은 상기 반도체 칩(10)의 상부에 형성되어 있는 범프(22)와 전기적으로 연결되어 있고 이때 충진재료(14)가 상기 반도체 칩(10)과 서브스트레이트 기판(16)의 사이에 골고루 공급되어 있다.Referring to the structure of the ball grid array package shown in FIG. 7, solder balls 18 are formed on the upper surface of the substrate 16, and the solder balls 18 are electrically connected to the land patterns 24. The land pattern 24 is electrically connected to the bump 22 formed on the semiconductor chip 10, and the filling material 14 is connected to the semiconductor chip 10. The substrates 16 are evenly supplied between the substrates 16.
상기와 같은 볼 그리드 어레이 패키지의 제조 방법을 살펴보면, 먼저 반도체 칩(10의 상부면에 범프(22)를 형성하고, 그 범프(22)가 형성되어 있는 반도체 칩(10)의 상부에 상기 디스펜서(20)를 이용하여 충진재료(14)를 공급하고, 상기 서브스트레이트 기판(16)에 랜드 패턴(24)을 형성한 후, 그 서브스트레이트 기판(16)을 상기 범프(22)가 형성되어 있는 반도체 칩(10)에 실장한다.Referring to the method of manufacturing the ball grid array package as described above, first, the bump 22 is formed on the upper surface of the semiconductor chip 10, and the dispenser is formed on the semiconductor chip 10 on which the bump 22 is formed. 20, the filling material 14 is supplied, the land patterns 24 are formed on the substrate 16, and the substrate 22 is formed of the semiconductors having the bumps 22 formed thereon. It is mounted on the chip 10.
이때, 상기 서브스트레이트 기판(16)의 랜드 패턴(24)과 상기 반도체 칩(10)의 범프(22)는 서로 부착되어 전기적으로 연결되어 지고 상기 충진재료(26)는 상기 서브스트레이트 기판(16)에 의해 가압되면서 반도체 칩(10)의 상부에 골고루 도포되어 지며, 상기 충진재료(26)는 상기 랜드 패턴(24)과 범프(22)를 모두 채우게 된다.In this case, the land pattern 24 of the substrate 16 and the bumps 22 of the semiconductor chip 10 are attached to each other and electrically connected to each other, and the filling material 26 is connected to the substrate 16. While being pressed by the coating is evenly applied to the upper portion of the semiconductor chip 10, the filling material 26 fills both the land pattern 24 and the bump 22.
상기와 같은 플립 칩 본딩 기술에 의하면 반도체 칩과 서브스트레이트 기판의 크기가 동일하거나 상기 서브스트레이트 기판이 작아도 충진재료를 충분히 공급할 수 있으며, 상기 서브스트레이트 기판을 가압하여 충진재료(14)가 골고루 도포될수 있도록 할 수가 있다.According to the flip chip bonding technique as described above, even when the size of the semiconductor chip and the substrate is the same or the substrate is small, the filling material can be sufficiently supplied, and the filling material 14 can be evenly applied by pressing the substrate. You can do that.
이때, 반도체 칩(10)과 서브스트레이트 기판(16)의 사이에 도포되는 충진재료(14)의 높이는 범프(22)의 높이보다 조금 낮게하여 상기 범프(22)의 끝부분이 서브스트레이트 기판(16)의 랜드 패턴(24)에 접촉하고 가압력에 의하여 범프(22)의 높이가 낮아지기 전까지는 닿지 않도록 공급한다.At this time, the height of the filling material 14 applied between the semiconductor chip 10 and the substrate substrate 16 is slightly lower than the height of the bump 22 so that the end portion of the bump 22 is the substrate substrate 16. And land so as not to touch until the height of the bump 22 is lowered by the pressing force.
상기와 같은 방법 이외에도 상기 충진재료를 주입시 충진재료의 중앙부위를 높게하기 위하여 많은 양을 한번에 떨어트리는 방법과 충진시킬 면적을 둘러싸면서 코팅하는 방법 등도 있다.In addition to the above method, in order to increase the central portion of the filling material when the filling material is injected, there is a method of dropping a large amount at a time and coating the surrounding area to be filled.
그러므로 상기와 같은 방법으로 범프 본딩 공정전에 충진재료를 미리 공급함으로서 범프 본딩과 충진재료를 한 번의 공정으로 경화시킬 수 있으므로 상기 랜드 패턴과 범프와의 전기적인 연결과 언더 필 공정을 동시에 할 수 있고, 이들 충진재료의 공급이 끝난 후에 서브스트레이트 기판에 가압력을 가하면 범프가 눌리면서 본딩이 되며 충진재료는 사방으로 퍼져서 범프 주위를 감싸며 봉지된다.Therefore, the bump bonding and the filling material can be cured in one process by supplying the filling material in advance before the bump bonding process in the same manner as described above, so that the electrical connection between the land pattern and the bump and the underfill process can be performed at the same time. When the filling material is applied after the supply of these filling materials, the bump is pressed and bonded, and the filling material spreads in all directions to wrap around the bumps.
따라서, 상기의 방법을 이용하면 서브스트레이트 기판의 크기가 반도체 칩과 동일하거나 작아도 단품 패키지나 볼 그리드 어레이 패키지의 제조가 가능하다.Therefore, using the above method, it is possible to manufacture a single piece package or a ball grid array package even if the substrate size is the same as or smaller than that of the semiconductor chip.
상기와 같은 본 발명의 제조 방법에 의하면, 종래의 언더 필 공정보다 간편하고 충진재료의 공급이 정확하게 이루어지며, 서브스트레이트 기판과 반도체 칩의 크기가 동일하거나 서브스트레이트 기판의 크기가 작아도 패키지를 제조할 수 있으며 충진재료가 충분히 채워짐과 동시에 충진재료의 경화와 전기적으로 연결되는 본딩공정이 한 번의 공정으로 이루어지므로 생산 효율이 증가하고 단품에서의 공정 대체가 가능한 장점이 있다.According to the manufacturing method of the present invention as described above, it is simpler than the conventional underfill process and the filling material is precisely provided, and even if the substrate substrate and the semiconductor chip have the same size or the substrate substrate is small, the package can be manufactured. In addition, the filling process is sufficiently filled and at the same time the bonding process electrically connected to the curing of the filling material is made in one step, the production efficiency is increased and there is an advantage that the process can be replaced in a single unit.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062826A KR19980044706A (en) | 1996-12-07 | 1996-12-07 | Manufacturing Method of Ball Grid Array Package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062826A KR19980044706A (en) | 1996-12-07 | 1996-12-07 | Manufacturing Method of Ball Grid Array Package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980044706A true KR19980044706A (en) | 1998-09-05 |
Family
ID=66476298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062826A KR19980044706A (en) | 1996-12-07 | 1996-12-07 | Manufacturing Method of Ball Grid Array Package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980044706A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043624A (en) * | 2001-11-26 | 2003-06-02 | 신도 덴시 고교 가부시키가이샤 | Semiconductor device and method for mounting ic on semiconductor device |
| KR100674501B1 (en) * | 1999-12-24 | 2007-01-25 | 삼성전자주식회사 | Method for attaching semiconductor chip using flip chip bonding technic |
-
1996
- 1996-12-07 KR KR1019960062826A patent/KR19980044706A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674501B1 (en) * | 1999-12-24 | 2007-01-25 | 삼성전자주식회사 | Method for attaching semiconductor chip using flip chip bonding technic |
| KR20030043624A (en) * | 2001-11-26 | 2003-06-02 | 신도 덴시 고교 가부시키가이샤 | Semiconductor device and method for mounting ic on semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234719B1 (en) | Area array package and a method of manufacturing thereof | |
| US6762509B2 (en) | Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material | |
| US6560122B2 (en) | Chip package with molded underfill | |
| US6599774B2 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
| US20130105979A1 (en) | Package on Package Devices and Methods of Packaging Semiconductor Dies | |
| US20080283994A1 (en) | Stacked package structure and fabrication method thereof | |
| US20040184226A1 (en) | Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same | |
| US20130093075A1 (en) | Semiconductor Device Package and Method | |
| US20220319973A1 (en) | Semiconductor package including an interposer and method of fabricating the same | |
| JP2907188B2 (en) | Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device | |
| US8030768B2 (en) | Semiconductor package with under bump metallization aligned with open vias | |
| JP2012064991A (en) | Flip-chip bonded package | |
| US20070246814A1 (en) | Ball Grid array package structure | |
| KR19980044706A (en) | Manufacturing Method of Ball Grid Array Package | |
| EP1732127B1 (en) | Method for bonding and device manufactured according to such method | |
| KR100199851B1 (en) | Chil scale package and method for manufacturing thereof | |
| KR101921156B1 (en) | Package-on-package assembly with wire bonds to encapsulation surface | |
| KR101142341B1 (en) | Method for manufacturing of semiconductor package | |
| JPH11204572A (en) | Mounting structure of semiconductor device and manufacture thereof | |
| JP3845079B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20080044518A (en) | Semiconductor package and stacked semiconductor package having the same | |
| KR100407990B1 (en) | Method used for Squeeze Printing | |
| TW202135247A (en) | Flip-chip semiconductor package and packaging method thereof | |
| KR20180117238A (en) | Semiconductor package and method for manufacturing the same | |
| KR100462372B1 (en) | Chip scale package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |