KR19980039618A - Flash memory device and manufacturing method thereof - Google Patents

Flash memory device and manufacturing method thereof Download PDF

Info

Publication number
KR19980039618A
KR19980039618A KR1019960058676A KR19960058676A KR19980039618A KR 19980039618 A KR19980039618 A KR 19980039618A KR 1019960058676 A KR1019960058676 A KR 1019960058676A KR 19960058676 A KR19960058676 A KR 19960058676A KR 19980039618 A KR19980039618 A KR 19980039618A
Authority
KR
South Korea
Prior art keywords
impurity region
gate
concentration impurity
trench
flash memory
Prior art date
Application number
KR1019960058676A
Other languages
Korean (ko)
Inventor
양규석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960058676A priority Critical patent/KR19980039618A/en
Publication of KR19980039618A publication Critical patent/KR19980039618A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Abstract

본 발명은 선택 게이트의 형성을 용이하게 할 수 있는 플래쉬 메모리 소자를 개시한다. 이 플래쉬 메모리 소자는 실리콘 기판 내의 불순물 영역에 트렌치 형태로 형성된 부유게이트와, 여기서 상기 불순물 영역은 부유게이트에 의하여 저농도 불순물 영역과 고농도 불순물 영역으로 분리됨, 상기 부유 게이트 상에 형성된 제어 게이트와, 상기 제어 게이트의 측벽에 형성된 스페이서와, 상기 제어 게이트 상에 형성된 선택 게이트를 포함하는 것을 특징으로 한다.The present invention discloses a flash memory device that can facilitate the formation of a select gate. The flash memory device includes a floating gate formed in a trench in an impurity region in a silicon substrate, wherein the impurity region is divided into a low concentration impurity region and a high concentration impurity region by a floating gate, a control gate formed on the floating gate, and the control. And a selector gate formed on the sidewall of the gate and the control gate.

Description

플래쉬 메모리 소자 및 그의 제조 방법Flash memory device and manufacturing method thereof

본 발명은 플래쉬 메모리 소자 및 그의 제조 방법에 관한 것으로, 보다 구체적으로는, 실리콘 기판내에 부유 게이트를 형성하여 토폴로지를 개선시킨 플래쉬 메모리 소자 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device and a method of manufacturing the same, and more particularly, to a flash memory device having a floating gate formed in a silicon substrate to improve a topology, and a method of manufacturing the same.

플래쉬 메모리(flash memory) 소자는 프로그램 및 지우기(erase) 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그램 및 지우는 특성을 갖는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다. 이러한 플래쉬 메모리 소자는 한 개의 트랜지스터로서 한 비트의 저장 상태를 실현하며, 전기적으로 프로그램과 지우기를 할 수 있는 기억 소자이고, 여기서, 플래쉬는 상기 소자의 지우기 동작 중에 전체 메모리 블럭 혹은 라아지 블럭(large block)이 동시에 지워진다는 의미를 내포한다.Flash memory devices are manufactured using the advantages of EPROM having program and erase characteristics and EEPROM having program and erase characteristics. Such a flash memory device is a transistor that realizes a storage state of one bit as one transistor and is electrically programmable and erased, wherein the flash is an entire memory block or a large block during the erase operation of the device. implies that blocks are deleted at the same time.

또한, 이러한 플래쉬 이이피롬의 프로그램과 지우기는 12V/5V겸용 전원을 사용하며, 프로그램은 외부의 고전압에 의한 열전자(hot electron)를 이용하고, 지우기는 F-N(fowler-nordheim) 터널링을 이용하여 동작한다.In addition, the flash IPIROM program and erase uses a 12V / 5V power supply, the program uses hot electrons caused by an external high voltage, and the erase is operated by using a fowler-nordheim (FN) tunneling. .

상기와 같은 특성을 갖는 플래쉬 메모리 소자는, 일반적으로 실리콘 기판 상에 박막의 터널 산화막, 폴리실리콘으로 이루어지는 부유(floating) 게이트 및 제어(control) 게이트가 순차적으로 형성되고, 상기 게이트 산화막으로부터 노출된 기판면에는 불순물이 주입되어 소오스/드레인 접합 영역이 형성되고, 상기 접합 영역에는 알루미늄 금속이 콘택되어 전극을 이룬다.In general, a flash memory device having the above characteristics is a substrate in which a tunnel oxide film, a floating gate made of polysilicon, and a control gate are sequentially formed on a silicon substrate, and are exposed from the gate oxide film. Impurities are implanted into the surface to form source / drain junction regions, and aluminum metal contacts the junction regions to form electrodes.

첨부한 도면을 참조하여 종래 기술에 따른 플래쉬 메모리 소자의 제조 방법에 대하여 자세히 살펴보면 다음과 같다.Hereinafter, a method of manufacturing a flash memory device according to the related art will be described in detail with reference to the accompanying drawings.

도1은 종래 기술에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 단면도로써, 불순물 도핑영역이 형성된 실리콘 기판(1) 상에 박막의 게이트 산화막(2)을 증착하고, 그 상부에 부유 게이트(Floating gate) 전극용 제1폴리실리콘막(3)을 소정 두께로 증착한다. 이어서, 부유 게이트용 제1폴리실리콘막(3) 상부에 제1절연막(4)을 증착하고, 절연막(4) 상에 제어 게이트(Control gate) 전극용 제2폴리 실리콘(5)을 증착한다. 상기 제1절연막(4)은 제1폴리실리콘막(3)과 제2폴리실리콘막(5)을 절연하기 위한 목적으로 형성한다.1 is a cross-sectional view illustrating a method of manufacturing a flash memory device according to the prior art, and deposits a thin gate oxide film 2 on a silicon substrate 1 on which an impurity doped region is formed, and floats thereon. gate) The first polysilicon film 3 for electrodes is deposited to a predetermined thickness. Subsequently, a first insulating film 4 is deposited on the floating gate first polysilicon film 3, and a second polysilicon 5 for a control gate electrode is deposited on the insulating film 4. The first insulating film 4 is formed to insulate the first polysilicon film 3 and the second polysilicon film 5 from each other.

다음으로, 게이트 전극이 형성될 부분에 감광막 패턴(도시되지 않음)을 형성하고, 그의 형태로 하부의 제2폴리실리콘막(5), 제1절연막(4), 제1폴리실리콘막(3) 및 게이트 산화막(2)을 식각하여 게이트 전극을 형성한 상태에서, 게이트 전극 양측에 소오스/드레인 전극(6)을 형성하기 위하여 고농도 불순물을 주입하고, 실리콘기판(1)의 전면에 걸쳐 제2절연막(7) 및 선택 게이트용 제3폴리실리콘막(8)을 증착한다.Next, a photosensitive film pattern (not shown) is formed on the portion where the gate electrode is to be formed, and in the form thereof, the lower second polysilicon film 5, the first insulating film 4, and the first polysilicon film 3 are formed. And a high concentration of impurities are implanted in order to form the source / drain electrodes 6 on both sides of the gate electrode while the gate oxide film 2 is etched to form the gate electrode, and the second insulating film is formed over the entire surface of the silicon substrate 1. (7) and the third polysilicon film 8 for the selection gate are deposited.

그리고 나서, 통상의 후속 공정을 실시하여 플래쉬 메모리 소자를 제조한다.Then, a conventional subsequent process is performed to manufacture the flash memory device.

그러나, 상기와 같은 종래 기술에 따른 플래쉬 메모리 소자는 게이트가 3층구조로 형성되기 때문에, 토폴로지 차이로 인하여 세번째 선택 게이트의 형성이 매우 어렵게 되는 문제점이 있었다.However, in the flash memory device according to the prior art as described above, since the gate is formed in a three-layer structure, there is a problem in that the formation of the third select gate is very difficult due to the difference in topology.

따라서, 본 발명은 실리콘 기판 내에 트렌치(trench)를 형성하고, 트렌치 내에 부유 게이트를 형성함으로써, 토폴로지 차이를 최소화하여 후속 공정을 용이하게 할 수 있는 플래쉬 메모리 소자 및 그의 제조 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a flash memory device capable of forming a trench in a silicon substrate and a floating gate in the trench, thereby minimizing topology differences and facilitating subsequent processes, and a method of manufacturing the same. do.

도1은 종래 기술에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a method of manufacturing a flash memory device according to the prior art.

도2A 내지 도2D는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a flash memory device according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

11 : 실리콘 기판 12 : 저농도 불순물 영역11: silicon substrate 12: low concentration impurity region

13 : 트랜치 14 : 제1실리콘 산화막13: trench 14: first silicon oxide film

15 : 제1폴리실리콘 16 : 제2실리콘 산화막15: first polysilicon 16: second silicon oxide film

17 : 제2폴리실리콘 18 : 스페이서17: second polysilicon 18: spacer

19 : 감광막 패턴 20 : 고농도 불순물 영역19 photosensitive film pattern 20 high concentration impurity region

21: 제3실리콘 산화막 22 : 제3폴리실리콘21: third silicon oxide film 22: third polysilicon

상기의 제1목적은, 실리콘 기판 내의 불순물 영역에 트렌치 형태로 형성된 부유 게이트와, 여기서 상기 불순물 영역은 부유 게이트에 의하여 저농도 불순물 영역과 고농도 불순물 영역으로 분리됨, 상기 부유 게이트 상에 형성된 제어 게이트와, 상기 제어 게이트의 측벽에 형성된 스페이서와, 사이 제어 게이트 상에 형성된 선택 게이트를 포함하는 것을 특징으로 하는 본 발명에 따른 플래쉬 메모리 소자에 의하여 달성된다.The first purpose is to form a floating gate formed in a trench in an impurity region in a silicon substrate, wherein the impurity region is divided into a low concentration impurity region and a high concentration impurity region by a floating gate, a control gate formed on the floating gate; A flash memory device according to the present invention is characterized in that it comprises a spacer formed on the sidewall of the control gate and a select gate formed on the control gate therebetween.

또한, 상기의 제2목적은, 실리콘 기판 내에 저농도 불순물 영역을 형성하는 단계; 저농도 불순물 영역의 소정 부분에 저농도 불순물 영역 보다 더 깊은 트렌치를 형성하는 단계; 트렌치 내부에 부유 게이트를 형성하는 단계; 부유 게이트 상에 제어 게이트를 형성하는 단계; 제어 게이트의 측벽에 스페이서를 형성하는 단계; 상기 트렌치의 형성으로 분리된 저농도 불순물 영역의 일측에 고농도 불순물 영역을 형성하는 단계; 실리콘 기판 표면 상에 절연막 및 폴리실리콘을 증착하여 선택 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법에 의하여 달성된다.In addition, the second object is to form a low concentration impurity region in the silicon substrate; Forming a trench deeper than the low concentration impurity region in a predetermined portion of the low concentration impurity region; Forming a floating gate inside the trench; Forming a control gate on the floating gate; Forming a spacer on the sidewall of the control gate; Forming a high concentration impurity region on one side of the low concentration impurity region separated by the formation of the trench; And forming a selection gate by depositing an insulating film and polysilicon on a silicon substrate surface.

본 발명에 따르면, 실리콘 기판 내에 형성된 트렌치에 부유 게이트를 형성하기 때문에 토폴로지의 증가를 최소화시킴으로써, 후속의 공정을 용이하게 할 수 있다.According to the present invention, since the floating gate is formed in the trench formed in the silicon substrate, the increase in topology can be minimized, thereby facilitating subsequent processes.

(실시예)(Example)

이하, 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2A 내지 도2D는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a flash memory device according to the present invention.

도2A를 참조하면, 실리콘 기판(11) 상에 저농도 불순물 영역을 형성하고, 저농도 불순물 영역(12)의 소정 부분에 통상적인 방법으로 트렌치(13)를 형성한다. 트렌치(13)는 이후에 형성될 부유 게이트의 하부가 아이솔레이션되도록 저농도 불순물 영역(12)의 계면보다 더 깊게 형성한다.Referring to FIG. 2A, a low concentration impurity region is formed on the silicon substrate 11, and a trench 13 is formed in a predetermined portion of the low concentration impurity region 12 in a conventional manner. The trench 13 is formed deeper than the interface of the low concentration impurity region 12 so that the lower portion of the floating gate to be formed later is isolated.

도2B를 참조하면, 전하를 저장하는 부유 게이트를 형성하기 위하여 트렌치(13)가 매립되도록 제1실리콘 산화막(14) 및 제1폴리실리콘(15)을 적층하여 매립하고, 적층막 상에 제어 게이트를 형성하기 위한 제2실리콘 산화막(16) 및 제2폴리실리콘(17)을 순차적으로 증착한 상태에서, 상기의 막들을 동시에 식각한다. 그 결과, 부유 게이트의 상부에는 제어 게이트가 형성된다. 통상적인 방법으로 제어 게이트의 측벽에 스페이서(18)를 형성한다.Referring to FIG. 2B, the first silicon oxide film 14 and the first polysilicon 15 are stacked and buried so that the trench 13 is embedded to form a floating gate for storing charge, and the control gate is stacked on the laminated film. In the state of sequentially depositing the second silicon oxide film 16 and the second polysilicon 17 for forming the films, the above films are simultaneously etched. As a result, a control gate is formed above the floating gate. Spacers 18 are formed on the sidewalls of the control gate in a conventional manner.

도2C를 참조하면, 제어 게이트와 저농도 불순물 영역(12)이 형성되지 않은 영역 상부를 감광막 패턴(19)으로 가리고, 노출된 저농도 불순물 영역(12)에 고농도 불순물을 주입하여 소오스/드레인의 고농도 불순물 영역(20)을 형성한다. 상기 고농도 불순물의 이온주입으로 부유 게이트의 사이에 고농도 불순물 영영(20)이 형성되므로, 상기 부유 게이트를 중심으로 저농도 불순물 영역(12) 및 고농도 불순물 영역(20)이 존재하게 되어, 부유 게이트의 하부가 아이솔레이션된다.Referring to FIG. 2C, the photoresist pattern 19 covers the upper portion of the control gate and the region in which the low concentration impurity region 12 is not formed, and the high concentration impurity is implanted into the exposed low concentration impurity region 12 to obtain a high concentration impurity of source / drain. The area 20 is formed. Since the high concentration impurity region 20 is formed between the floating gates by ion implantation of the high concentration impurity, the low concentration impurity region 12 and the high concentration impurity region 20 exist around the floating gate, and thus the lower portion of the floating gate. Is isolated.

도2D를 참조하면, 감광막 패턴(19)을 제거하고, 전체 표면 상에 제3실리콘 산화막(21) 및 제3폴리실리콘(22)을 적층하여 제어 게이트의 상부에 선택 게이트를 형성한다. 그리고 나서, 통상의 후속 공정을 실시하여 플래쉬 메모리 소자를 제조한다.Referring to FIG. 2D, the photoresist pattern 19 is removed, and the third silicon oxide film 21 and the third polysilicon 22 are stacked on the entire surface to form a select gate on the control gate. Then, a conventional subsequent process is performed to manufacture the flash memory device.

이상에서와 같이, 본 발명의 플래쉬 메모리 소자 및 그의 제조 방법은 실리콘 기판의 소정 부분에 형성된 트렌치 내의 부유 게이트를 형성함으로써, 토폴로지 차이를 최소화하여 플래쉬 메모리 소자를 제조하기 위한 후속 공정을 용이하게 할 수 있다.As described above, the flash memory device of the present invention and a method of manufacturing the same can form a floating gate in a trench formed in a predetermined portion of the silicon substrate, thereby minimizing the topology difference, thereby facilitating subsequent processes for manufacturing the flash memory device. have.

Claims (4)

실리콘 기판 내의 불순물 영역에 트렌치 형태로 형성된 부유게이트와, 여기서 상기 불순물 영역은 부유게이트에 의하여 저농도 불순물 영역과 고농도 불순물 영역으로 분리됨, 상기 부유 게이트 상에 형성된 제어 게이트와, 상기 제어 게이트의 측벽에 형성된 스페이서와, 상기 제어 게이트 상에 형성된 선택 게이트를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자.A floating gate formed in a trench in an impurity region in the silicon substrate, wherein the impurity region is separated into a low concentration impurity region and a high concentration impurity region by a floating gate, a control gate formed on the floating gate, and a sidewall of the control gate And a select gate formed on said control gate. 제1항에 있어서, 상기 트렌치는 저농도 불순물 영역 보다 깊은 것을 특징으로 하는 플래쉬 메모리 소자.The flash memory device of claim 1, wherein the trench is deeper than a low concentration impurity region. 실리콘 기판 내에 저농도 불순물 영역을 형성하는 단계; 저농도 불순물 영역의 소정 부분에 저농도 불순물 영역 보다 더 깊은 트렌치를 형성하는 단계; 트렌치 내부에 부유 게이트를 형성하는 단계; 부유 게이트 상에 제어 게이트를 형성하는 단계; 제어 게이트의 측벽에 스페이서를 형성하는 단계; 상기 트렌치의 형성으로 분리된 저농도 불순물 영역의 일측에 고농도 불순물 영역을 형성하는 단계; 실리콘 기판 표면 상에 절연막 및 폴리실리콘을 증착하여 선택 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.Forming a low concentration impurity region in the silicon substrate; Forming a trench deeper than the low concentration impurity region in a predetermined portion of the low concentration impurity region; Forming a floating gate inside the trench; Forming a control gate on the floating gate; Forming a spacer on the sidewall of the control gate; Forming a high concentration impurity region on one side of the low concentration impurity region separated by the formation of the trench; And depositing an insulating film and polysilicon on the silicon substrate surface to form a selection gate. 제3항에 있어서, 상기 트렌치는 저농도 불순물 영역 보다 깊게 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.The method of claim 3, wherein the trench is formed deeper than the low concentration impurity region.
KR1019960058676A 1996-11-28 1996-11-28 Flash memory device and manufacturing method thereof KR19980039618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058676A KR19980039618A (en) 1996-11-28 1996-11-28 Flash memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058676A KR19980039618A (en) 1996-11-28 1996-11-28 Flash memory device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR19980039618A true KR19980039618A (en) 1998-08-17

Family

ID=66483107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058676A KR19980039618A (en) 1996-11-28 1996-11-28 Flash memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR19980039618A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766233B1 (en) * 2006-05-15 2007-10-10 주식회사 하이닉스반도체 Flash memory device and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766233B1 (en) * 2006-05-15 2007-10-10 주식회사 하이닉스반도체 Flash memory device and method for fabricating the same
US7573089B2 (en) 2006-05-15 2009-08-11 Hynix Semiconductor Inc. Non-volatile memory device
US7851311B2 (en) 2006-05-15 2010-12-14 Hynix Semiconductor Inc. Method of manufacturing non-volatile memory device

Similar Documents

Publication Publication Date Title
JP4109460B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
KR100546401B1 (en) Semiconductor memory device including self-aligned charge trapping layer and manufacturing method thereof
KR100674958B1 (en) Split type flash memory device having self aligned control gate and method for manufacturing the same
US6373095B1 (en) NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area
JPH10256406A (en) Flash memory and manufacture thereof
KR20040060491A (en) Method of manufacturing and type flash memory device
JPH11154712A (en) Nonvolatile semiconductor storage device and its manufacture
KR100261996B1 (en) Flash memory cell and fabricating method thereof
KR20050027347A (en) Local sonos type non-volatile memory device by self-aligned technique and manufacturing method thereof
US6831326B1 (en) Trapezoid floating gate to improve program and erase speed for split gate flash
KR100559523B1 (en) Method for manufacturing flash memory cell
KR19980039618A (en) Flash memory device and manufacturing method thereof
US20050145920A1 (en) Non-volatile memory and fabricating method thereof
KR0135239B1 (en) Flash eeprom cell and its fabrication
CN100386864C (en) Non-volatile memory and its production
KR950011030B1 (en) Making method eeprom
KR20060012982A (en) Non-volatile memory device and manufacturing method for the same
KR100444841B1 (en) Flash memory cell fabrication method for forming smoothly floating gate on source/drain region
KR100568856B1 (en) method for manufacturing nonvolatile semiconductor memory devices
KR100253582B1 (en) Manufacture of semiconductor device
KR0151186B1 (en) Method of manufacturing non-volatile semiconductor memory device
KR100242382B1 (en) Semiconductor memory device and fabrication method thereof
KR100204420B1 (en) Fabrication method of eeprom device
KR100303916B1 (en) Manufacturing method of flash memory cell
KR100279001B1 (en) Manufacturing Method of Flash Memory Cell

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid