KR19980038451A - Method for forming interlayer insulating film of semiconductor device - Google Patents
Method for forming interlayer insulating film of semiconductor device Download PDFInfo
- Publication number
- KR19980038451A KR19980038451A KR1019960057355A KR19960057355A KR19980038451A KR 19980038451 A KR19980038451 A KR 19980038451A KR 1019960057355 A KR1019960057355 A KR 1019960057355A KR 19960057355 A KR19960057355 A KR 19960057355A KR 19980038451 A KR19980038451 A KR 19980038451A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- interlayer insulating
- forming
- semiconductor device
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, SOG막의 사용으로 인한 불량의 발생을 방지하기 위하여 FSG(Fluoro Si1icate Glass)막을 이용하므로써 표면의 평탄화를 이루며 도전층간의 절연 특성을 향상시킬 수 있도록한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.The present invention relates to a method of forming an interlayer insulating film of a semiconductor device, and a method of forming an interlayer insulating film of a semiconductor device using FSG (Fluorosilicate Glass) film to prevent defects caused by use of the SOG film, And a method of forming an interlayer insulating film of a semiconductor element.
Description
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 도전층간의 절연 특성 및 평탄화를 향상시키며 공정의 단순화를 이룰 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.The present invention relates to a method of forming an interlayer insulating film of a semiconductor device, and more particularly, to a method of forming an interlayer insulating film of a semiconductor device which improves insulation characteristics and planarization between conductive layers and simplifies the process.
일반적으로 반도체 소자의 제조 공정에서 도전층은 이중 또는 다중 구조로 형성되며 도전층간에는 절연 및 평탄화를 위한 층간 절연막이 형성된다. 그러면 종래 반도체 소자의 층간 절연막 형성 방법을 도 1a 및 도 1b를 통해 설명하면 다음과 같다.Generally, in the manufacturing process of a semiconductor device, the conductive layer is formed as a double or multi-layer structure, and an interlayer insulating film for insulation and planarization is formed between the conductive layers. A conventional method of forming an interlayer insulating film of a semiconductor device will now be described with reference to FIGS. 1A and 1B.
종래에는 도 1a에 도시된 바와 같이 절연막(2)이 형성된 실리콘 기판(1)상에 도전층 패턴(3)을 형성한 다음 금속층간의 절연 및 평탄화를 위한 층간 절연막을 형성하기 위하여 먼저, 도 1b에 도시된 바와 같이 전체 상부면에 제 1 산화막(4)을 형성한다. 그리고 상기 제 1 산화막(3)상에 SOG막(5)을 도포하여 표면을 평단화시킨 후 소성(Curing) 공정을 실시하고 상기 SOG막(5)상에 제 2 산화막(6)을 형성한다. 그런데 반도체 소자가 고집적화 됨에 따라 도전층 패턴간의 간격이 0.35㎛ 이하로 감소되기 때문에 상기 SOG막(5)이 상기 도전층 패턴(3)간에 완전히 매립되지 않는 현상이 발생되고, 이에 의해 상기 금속층 패턴(3)간의 상기 SOG막(5)내에 보이드(7)가 생성되어 소자의 신뢰성이 저하되는 등의 문제가 유발된다. 또한 상기 SOG막(5)에는 다량의 수분이 함유된다. 그러므로 SOG막을 도포한 후 수분 제거를 위한 소성 공정을 실시하는데, 이때 수분이 완전히 제거되지 않는 경우 후속 열처리시 외부로 방출되어 불량의 요인으로 작용한다. 그래서 이러한 불랑을 감소시키기 위해 상기 SOG막(5)의 하부 및 상부에 제 1 및 제 2 산화막(4 및 6)을 각각 형성하는데, 이는 공정의 단계를 복잡하게 하여 수율을 저하시킨다.1A, a conductive layer pattern 3 is formed on a silicon substrate 1 on which an insulating film 2 is formed. Next, in order to form an interlayer insulating film for insulation and planarization between metal layers, The first oxide film 4 is formed on the entire upper surface as shown in FIG. A SOG film 5 is applied on the first oxide film 3 to flatten the surface of the SOG film 5 and then subjected to a curing process to form a second oxide film 6 on the SOG film 5. However, since the spacing between the conductive layer patterns is reduced to 0.35 탆 or less as the semiconductor devices are highly integrated, a phenomenon that the SOG layer 5 is not completely embedded between the conductive layer patterns 3 occurs, The voids 7 are generated in the SOG film 5 between the first and second SOG layers 3 and 3 so that the reliability of the device is deteriorated. Further, the SOG film 5 contains a large amount of moisture. Therefore, after the SOG film is applied, the sintering process for moisture removal is performed. If the moisture is not completely removed, it is released to the outside during the subsequent heat treatment and acts as a defect. Therefore, the first and second oxide films 4 and 6 are formed on the lower and upper portions of the SOG film 5, respectively, in order to reduce such burrs, which complicates the process steps and lowers the yield.
따라서 본 발명은 매립 특성이 양호하며 절연 특성이 우수한 FSG막을 이용하여 층간 절연막을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는 데 그 목적이 있다.Accordingly, it is an object of the present invention to provide a method of forming an interlayer insulating film of a semiconductor device which can solve the above-mentioned disadvantages by forming an interlayer insulating film using an FSG film having good embedding characteristics and excellent insulating characteristics.
상기한 목적을 달성하기 위한 본 발명은 절연막이 형성된 실리콘 기판상에 도전층 패턴을 형성한 후 표면의 절연 및 평탄화를 위해 실시하는 반도체 소자의 층간 절연막 형성 방법에 있어서, 상기 도전층 패턴을 포함하는 전체 상부면에 FSG막을 증착하여 층간 절연막을 형성하는 것을 특징으로 하며, 상기 FSG막은 플라즈마 화학기상 증착 방법으로 증착되고, 상기 FSG막 증착시 이용되는 소오스 가스는 TEOS,O2및 C2F6인 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming an interlayer insulating film of a semiconductor device for forming a conductive layer pattern on a silicon substrate having an insulating film formed thereon and then performing insulation and planarization of the surface, Wherein the FSG film is deposited by a plasma chemical vapor deposition method, and the source gas used for depositing the FSG film is TEOS, O 2, and C 2 F 6 .
도 1a 및 도 1b는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a device for explaining a conventional method of forming an interlayer insulating film of a semiconductor device.
도 2는 본 발명에 따른 반도제 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.2 is a sectional view of a device for explaining a method of forming an interlayer insulating film of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호설명DESCRIPTION OF REFERENCE NUMERALS
1 및 11 : 실리콘기판 2 및 12 : 절연막1 and 11: silicon substrate 2 and 12: insulating film
3 및 13 : 도전층 패턴 4 : 제 1 산화막3 and 13: Conductive layer pattern 4: First oxide film
5 : SOG막 6: 제 2 산화막5: SOG film 6: second oxide film
7 : 보이드 14 : FSG막7: void 14: FSG film
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도로서, 도 2는 절연막(12)이 형성된 실리콘 기판(11)상에 금속층 패턴(13)을 형성한 후 금속층간의 절연 및 표면의 평탄화를 위하여 TEOS,O2및 C2F6를 소오스 가스로 이용한 플라즈마 화학기상증착(PECVD) 방법으로 전체 상부면에 FSG막(14)을 증착한 상태의 단면도로서, 상기 FSG막(14)은 9000 내지 15000Å의 두께로 증착한다.FIG. 2 is a cross-sectional view of a device for explaining a method of forming an interlayer insulating film of a semiconductor device according to the present invention. FIG. 2 is a cross-sectional view of a device for forming a metal layer pattern 13 on a silicon substrate 11 on which an insulating film 12 is formed, (FSG) film 14 deposited on the entire upper surface by a plasma chemical vapor deposition (PECVD) method using TEOS, O 2 and C 2 F 6 as a source gas for insulation and planarization of the surface, The film 14 is deposited to a thickness of 9000 to 15000 ANGSTROM.
상기와 같이 매립 특성이 양호하며 절연 특성이 우수한 FSG막을 이용하여 층간 절연막을 형성하므로써 도전층 패턴간의 간격이 미세화되더라도 보이드의 생성이 방지되며 SOG막 사용할 경우 발생되는 수분의 방출로 인한 불량이 방지되어 소자의 신뢰성이 향상된다. 또한 상기 FSG막(14) 하나만으로 층간 절연막을 형성하므로 공정의 단계가 종래에 비해 단순화되어 소자의 수율이 향상될 수 있다.As described above, since the interlayer insulating film is formed by using the FSG film having a good filling property and excellent insulating property, the generation of voids is prevented even if the interval between the conductive layer patterns is miniaturized, and defects due to the release of moisture generated when the SOG film is used are prevented The reliability of the device is improved. Also, since the interlayer insulating film is formed only by the FSG film 14, the step of the process can be simplified compared with the conventional method, and the yield of the device can be improved.
상술한 바와 같이 본 발명에 의하면 매립 특성이 양호하며 절연 특성이 우수한 FSG막을 이용하여 층간 절연막을 형성하므로써 도전층 패턴간의 간격이 미세화되더라도 보이드의 생성이 방지되며, SOG막 사용하는 경우 발생되는 수분의 방출로 인한 불량이 방지되어 소자의 신뢰성이 향상된다. 또한 FSG막 하나로 층간 절연막을 형성하므로써 공정의 단계가 단순화되어 소자의 수율이 향상될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, since the interlayer insulating film is formed by using the FSG film having good embedding characteristics and excellent insulating characteristics, the generation of voids is prevented even if the interval between the conductive layer patterns is reduced, Defects due to discharge are prevented, and the reliability of the device is improved. In addition, since the interlayer insulating film is formed with one FSG film, the step of the process is simplified and the yield of the device can be improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057355A KR19980038451A (en) | 1996-11-26 | 1996-11-26 | Method for forming interlayer insulating film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057355A KR19980038451A (en) | 1996-11-26 | 1996-11-26 | Method for forming interlayer insulating film of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980038451A true KR19980038451A (en) | 1998-08-05 |
Family
ID=66483276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960057355A KR19980038451A (en) | 1996-11-26 | 1996-11-26 | Method for forming interlayer insulating film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980038451A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628018B2 (en) | 2000-02-17 | 2003-09-30 | Lg Electronics Inc. | Structure for stator of reciprocating motor |
| KR100546204B1 (en) * | 1999-06-25 | 2006-01-24 | 매그나칩 반도체 유한회사 | Method of forming interlayer insulating film of semiconductor device |
-
1996
- 1996-11-26 KR KR1019960057355A patent/KR19980038451A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546204B1 (en) * | 1999-06-25 | 2006-01-24 | 매그나칩 반도체 유한회사 | Method of forming interlayer insulating film of semiconductor device |
| US6628018B2 (en) | 2000-02-17 | 2003-09-30 | Lg Electronics Inc. | Structure for stator of reciprocating motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4058135B2 (en) | Contact hole forming method for semiconductor device | |
| JP3575448B2 (en) | Semiconductor device | |
| KR19980038451A (en) | Method for forming interlayer insulating film of semiconductor device | |
| KR19990054912A (en) | Method of forming interlayer insulating film of semiconductor device | |
| KR20000059312A (en) | Method for forming contact of semiconductor device | |
| KR100240269B1 (en) | Method of manufacturing semiconductor device | |
| KR100241516B1 (en) | Method of forming interlayer insulating film of semiconductor device | |
| KR20000010134A (en) | Method for manufacturing semiconductor apparatus | |
| KR100459686B1 (en) | Fabrication method of contact hole for semiconductor device | |
| KR100257151B1 (en) | Method of forming intermetal dielectrics of semiconductor device | |
| KR20070048820A (en) | Wiring structure in a semiconductor device and method of manufacturing the same | |
| JPH10214892A (en) | Manufacture of semiconductor device | |
| KR100620153B1 (en) | Method for forming inter-layer dielectrics of semiconductor device | |
| KR0172733B1 (en) | Method of manufacturing semiconductor device including multi metal layer | |
| KR100260512B1 (en) | Planation method of insulation film between layers | |
| KR0165758B1 (en) | Manufacturing method of semiconductor device` | |
| KR100518519B1 (en) | Inter metal dielectric layer of semiconductor device and method for fabricating thereof | |
| KR100325616B1 (en) | a method manufacturing a semiconductor device | |
| KR100268797B1 (en) | How to Form Multilayer Metal Wiring | |
| KR19980057020A (en) | Via hole formation method of semiconductor device | |
| KR100608367B1 (en) | Method for fabricating metal line | |
| KR100287893B1 (en) | Method for manufacturing semiconductor device | |
| KR100230365B1 (en) | Method for interlayer insulation film formatiom of semiconductor | |
| KR19980056091A (en) | Method of forming interlayer insulating film in semiconductor device | |
| KR100419878B1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |