KR19980037350A - 동작 안정성을 개선한 반도체 메모리 구조 및 그 제조방법 - Google Patents

동작 안정성을 개선한 반도체 메모리 구조 및 그 제조방법 Download PDF

Info

Publication number
KR19980037350A
KR19980037350A KR1019960056095A KR19960056095A KR19980037350A KR 19980037350 A KR19980037350 A KR 19980037350A KR 1019960056095 A KR1019960056095 A KR 1019960056095A KR 19960056095 A KR19960056095 A KR 19960056095A KR 19980037350 A KR19980037350 A KR 19980037350A
Authority
KR
South Korea
Prior art keywords
transistor
pattern
type
gate
bent
Prior art date
Application number
KR1019960056095A
Other languages
English (en)
Other versions
KR100211766B1 (ko
Inventor
김영광
여차동
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960056095A priority Critical patent/KR100211766B1/ko
Publication of KR19980037350A publication Critical patent/KR19980037350A/ko
Application granted granted Critical
Publication of KR100211766B1 publication Critical patent/KR100211766B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 셀의 구성을 간략화하여 칩의 면적을 줄일 수 있으면서도 동작 안정성을 개선한 반도체 메모리 장치의 셀 구조는, 서로 다른 종류의 트랜지스터들을 동일 반도체 기판상에 제조시 한 종류의 트랜지스터는 액티브 패턴을 구부러진 형태로 배치하고 다른 한 종류의 트랜지스터는 게이트 패턴을 예각으로 구부러진 형태로 배치함을 특징으로 한다.

Description

동작 안정성을 개선한 반도체 메모리 구조 및 그 제조방법
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 에스램(SRAM) 메모리 셀의 사이즈를 줄이면서도 동작을 안정하게 할 수 있는 반도체 메모리 구조 및 그 제조방법에 관한 것이다.
일반적으로, 스태틱 랜덤 억세스 메모리 소자의 메모리 셀 어레이 구조는 알려진 바로서, 단위 메모리 셀이 다수의 행(Row)와 다수의 칼럼(Column)간에 각기 배열되어 있는 매트릭스 형태를 이루고 있다. 하나의 단위 메모리 셀은 통상적으로각기 2개씩의 패스 트랜지스터, 구동 트랜지스터, 및 고저항 또는 부하 트랜지스터로 구성된다. 즉, 행방향의 워드라인에 게이트가 각기 연결된 엔형 모오스 트랜지스터는 각기 드레인/소오스 노드상의 전위를 비트라인 쌍에 각기 전달하거나 상기 비트라인 쌍으로 부터 제공되는 전위를 상기 노드로 전달하는 패스 트랜지스터의 기능을 담당한다. 상기 패스 트랜지스터는 상기 워드라인과 연결되는 이유로 억세스 트랜지스터라고도 불려진다. 상기 두 노드와 접지 VSS간에 채널이 각기 연결되어 풀다운 기능을 수행하는 도 다른 엔형 모오스 트랜지스터는 구동 트랜지스터라고 칭해진다. 전원전압 VCC 와 상기 노드간에 각기 채널이 연결된 피형 모오스 트랜지스터는 부하용 트랜지스터로 사용된다. 상기 부하용 트랜지스터와 상기 풀다운 트랜지스터의 게이트는 공통으로 상기 두 노드중의 한 노드에 연결되고, 또 다른 부하용 트랜지스터와 나머지 풀다운 트랜지스터의 게이트는 공통으로 상기 노드중의 다른 노드에 연결되어 플립플롭 구조를 이루고 있다.
에스램 분야에서 점차로 고집적, 저전력화되어지는 추세에 반도체 메이커가 적절히 부응하기 위해서는 상기한 구조를 가지는 에스램 셀의 사이즈를 최대로 줄여야 하는데, 이에 기인하는 셀의 동작 불안정성의 문제점은 심각하게 대두되는 실정이다. 이러한 동작 불안정성의 문제는 셀의 집적도를 높일수록 동작전압의 저하, 즉 스케일 다운이 더 심하게 발생되기 때문에 일어난다. 이러한 문제를 해결하기 위해서는 고집적시에도 구동 트랜지스터 대비 패스 트랜지스터의 구동력간의 비율, 즉 베타(β)율을 크게 할 수 있도록 셀 구조를 설계하여야 한다. 그러나 종래에는 상기 베타 율을 4.45정도로 가지므로 여전히 셀의 동작시에 리드 및 라이트 에러가 종종 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 반도체 메모리의 셀의 구조를 제공함에 있다.
본 발명의 다른 목적은 에스램 메모리 셀의 사이즈를 줄이면서도 동작을 안정하게 할 수 있는 반도체 메모리 구조 및 그 제조방법을 제공함에 있다.
도 1a 내지 도 5b는 본 발명에 따른 구조를 만들기 위한 공정의 순서를 차례로 보여주는 레이아웃 평면도.
상기의 목적을 달성하기 위한 본 발명에 따르면, 패스기능과 구동기능을 수행하는 트랜지스터들을 동일 반도체 기판상에 적층하여 제조시 베타 율을 높이기 위해 제한된 면적에서 한 종류의 트랜지스터의 길이와 다른 한 종류의 트랜지스터의 폭이 일정한 비를 갖도록 특정한 패턴을 경사지게 형성한 것을 특징으로 한다. 이러한 기술적 사상에 따라, 한 종류의 트랜지스터는 액티브 패턴이 구부러진 형태로 배치되고 다른 한 종류의 트랜지스터는 게이트 패턴이 예각으로 구부러진 형태로 배치된다. 바람직하게는 상기 예각은 약 45도 정도이다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 많은 특정사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다.
그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 공정에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세힌 설명을 생략한다. 한편 본 발명의 상세한 설명에서는 에스램 메모리 셀의 구조에 대한 구체적인 실시예에 관해 설명하겠으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 따라서, 설명 및 도시의 편의상 트랜지스터의 레이아웃 구조를 개선한 것을 부각하기 위해 평면으로 도시하여 이를 설명하기로 한다.
도 1a 내지 도 5b에는 본 발명에 따른 구조를 만들기 위한 공정의 순서를 차례로 보여주는 레이아웃 평면도가 도시된다. 먼저, 도 1a 및 1b에는 액티브 및 필드 즉, 소자의 활성영역 10, 비활성 영역 11이 도시된다. 도 1b에서 활성영역 10은 원형의 점선부분 A에서 보여지는 바와 같이 약 45도 정도로 경사지게 구부려져 있음을 알 수 있다. 즉, 기판상에 패스기능과 구동기능을 수행하는 트랜지스터들의 활성영역 및 비활성 영역을 형성시 한 종류의 트랜지스터의 활성영역 패턴을 수평에 대하여 경사지게 형성한 후, 게이트 산화막을 형성하는 것이다. 도 2a,2b에는 게이트 폴리층의 패턴이 도시된다. 도 2b에서 게이트 폴리 패턴 20은 원형의 점선부분 B 에서 보여지는 바와 같이 약 45도 정도로 경사지게 구부려져 있음을 알 수 있다. 즉, 상기 게이트 산화막을 통한 상기 활성영역위에 게이트 폴리층을 형성시 나머지 한 종류의 트랜지스터의 게이트 폴리 패턴을 수평에 대하여 경사지게 형성하는 것이다. 이에 따라, 패스기능과 구동기능을 수행하는 트랜지스터들을 동일 반도체 기판상에 적층하여 제조시 베타 율을 높일 수 있는 것이다.
후속의 공정을 진행하여 메모리 셀을 완전히 제조하는 단계는 도 3a,b이하에서 보여진다. 도 3a,3b는 제1 노드 콘택 30을 형성한 다음의 패턴을 보인 것이고, 도 4a,b는 제 2폴리층 40을 형성한 다음의 패턴을 보인 것이고, 도 5a,5b는 제2 노드 콘택 50을 형성한 다음의 패턴을 보인 것이다. 이 후에는 제 3폴리층을 형성하고, 메탈콘택의 형성이전에 로드 IIP를 형성하는 공정이 진행된다.
이에 따라, 상기한 베타 율은 약 5.88정도가 되어 셀의 동작시에 리드 및 라이트 에러를 종래에 비해 약 32퍼센트 정도로 낮출 수 있다.
상기한 바와 같은 본 발명에 따르면, 패스기능과 구동기능을 수행하는 트랜지스터들을 동일 반도체 기판상에 적층하여 제조시 베타 율을 높일 수 있으므로, 에스램 메모리 셀의 사이즈를 줄이면서도 동작을 안정하게 하는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (5)

  1. 반도체 메모리 장치에 있어서:
    서로 다른 종류의 트랜지스터들을 동일 반도체 기판상에 제조시 한 종류의 트랜지스터는 액티브 패턴을 구부러진 형태로 배치하고 다른 한 종류의 트랜지스터는 게이트 패턴을 예각으로 구부러진 형태로 배치한 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 액티브 패턴을 구부러진 형태로 배치한 트랜지스터는 패스 트랜지스터임을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 게이트 패턴을 구부러진 형태로 배치한 트랜지스터는 구동 트랜지스터임을 특징으로 하는 장치.
  4. 스태틱 램의 메모리 셀 구조에 있어서:
    패스기능과 구동기능을 수행하는 트랜지스터들을 동일 반도체 기판상에 적층하여 제조시 베타 율을 높이기 위해 제한된 면적에서 한 종류의 트랜지스터의 길이와 다른 한 종류의 트랜지스터의 폭이 일정한 비를 갖도록 특정한 패턴을 경사지게 형성한 것을 특징으로 하는 구조.
  5. 스태틱 램의 메모리 셀 제조방법에 있어서:
    기판상에 패스기능과 구동기능을 수행하는 트랜지스터들의 활성영역 및 비활성 영역을 형성시 한 종류의 트랜지스터의 활성영역 패턴을 수평에 대하여 경사지게 형성한 후, 게이트 산화막을 형성하는 단계와;
    상기 게이트 산화막을 통한 상기 활성영역위에 게이트 폴리층을 형성시 나머지 한 종류의 트랜지스터의 게이트 폴리 패턴을 수평에 대하여 경사지게 형성한 후, 후속의 공정을 진행하여 메모리 셀을 제조하는 단계를 가짐을 특징으로 하는 방법.
KR1019960056095A 1996-11-21 1996-11-21 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법 KR100211766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960056095A KR100211766B1 (ko) 1996-11-21 1996-11-21 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056095A KR100211766B1 (ko) 1996-11-21 1996-11-21 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법

Publications (2)

Publication Number Publication Date
KR19980037350A true KR19980037350A (ko) 1998-08-05
KR100211766B1 KR100211766B1 (ko) 1999-08-02

Family

ID=19482915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056095A KR100211766B1 (ko) 1996-11-21 1996-11-21 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100211766B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049444B1 (ko) 2013-05-10 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크

Also Published As

Publication number Publication date
KR100211766B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR100423896B1 (ko) 축소가능한 2개의 트랜지스터 기억 소자
US7236396B2 (en) Area efficient implementation of small blocks in an SRAM array
JP4885365B2 (ja) 半導体装置
US8238142B2 (en) Semiconductor memory device
US6909135B2 (en) Semiconductor memory device
US20120001270A1 (en) Memory cells
CN107346770B (zh) 静态随机存取存储器的布局图案
US10748913B2 (en) SRAM cell with T-shaped contact
KR100474602B1 (ko) 반도체 기억 장치
US6486007B2 (en) Method of fabricating a memory cell for a static random access memory
US6791200B2 (en) Semiconductor memory device
KR0178396B1 (ko) 스태틱 랜덤 액세스 메모리용 셀
KR100388868B1 (ko) 반도체메모리장치
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
KR20010087495A (ko) 반도체 메모리 디바이스에서 컬럼 경로 레이아웃 구조 및방법
KR100211766B1 (ko) 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법
US20200258891A1 (en) Sram structure
JPH10125803A (ja) 半導体メモリ装置
JP6096271B2 (ja) 半導体装置
KR100233709B1 (ko) 증가된 셀 노드 캐패시턴스를 갖는 반도체 메모리장치
CN117956780A (zh) 静态随机存取存储器及其布局图案
JPH03181166A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee