KR19980036109A

KR19980036109A - Contact hole formation method of semiconductor device

Info

Publication number: KR19980036109A
Application number: KR1019960054592A
Authority: KR
Inventors: 김영우
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-11-15
Filing date: 1996-11-15
Publication date: 1998-08-05

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법Semiconductor device manufacturing method

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래의 콘택홀 식각시 세정 공정 후에도 콘택홀 내에 폴리머가 잔존하여, 이로인해 콘택 저항이 높아지고, 심지어 콘택이 열리지 않는 등 반도체 장치의 신뢰도를 저하시키는 문제점이 있었음.In the conventional contact hole etching, a polymer remains in the contact hole even after the cleaning process, thereby causing a problem of lowering the reliability of the semiconductor device, such as a high contact resistance and even no contact.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

기판 상의 콘택 대상 부위에 미리 질화막 패턴을 형성함으로써 이후의 콘택홀 식각시 폴리머 및 자연 산화막을 제거하기 위한 세정 공정을 생략할 수 있는 반도체 장치의 콘택홀 형성방법을 제공하고자 함.The present invention provides a method for forming a contact hole in a semiconductor device in which a nitride layer pattern is formed on a contact target portion on a substrate in advance so that a cleaning process for removing a polymer and a native oxide layer may be omitted during subsequent contact hole etching.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 콘택홀 형성에 이용됨Used to form contact holes in semiconductor devices

Description

Contact hole formation method of semiconductor device

본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 콘택홀 식각후 자연 산화막 제거를 위한 세정 공정을 생략할 수 있는 반도체 장치의 콘택홀 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly, to a method for forming a contact hole in a semiconductor device in which a cleaning process for removing a natural oxide film after etching a contact hole can be omitted.

반도체 장치의 고집적화에 따라 금속 콘택홀의 크기가 점점 감소하게 되고, 이에따라, 반도체 장치의 신뢰도를 확보하기가 점점 더 어려워지고 있는 추세이다.As the semiconductor device is highly integrated, the size of the metal contact hole is gradually reduced, and as a result, it is increasingly difficult to secure the reliability of the semiconductor device.

종래의 콘택홀 식각시 콘택홀 내에 폴리머가 잔존하여 이를 제거하기 위해 황산을 사용하는 세정 공정이 필요했다. 그러나 이러한 세정 공정은 콘택홀 내벽에 층간 절연막간의 식각 속도 차이로 인한 돌출 부위를 형성하여 금속막 증착시 단차 피복성을 악화시키는 요인이 되기도 하며, 세정이 제대로 이루어지지 않을 경우, 잔존하는 폴리머 및 자연 산화막으로 인하여 콘택 저항이 높아지고, 심지어 콘택이 열리지 않는 등 반도체 장치의 신뢰도를 저하시키는 문제점이 있었다.In the conventional contact hole etching, a polymer remained in the contact hole and a cleaning process using sulfuric acid was required to remove it. However, such a cleaning process may cause protrusions due to the difference in etching rates between the interlayer insulating films on the inner wall of the contact hole, which may cause deterioration of the step coverage when the metal film is deposited. Due to the oxide film, there is a problem that the reliability of the semiconductor device is lowered, such as high contact resistance and even no contact.

더구나, 이러한 문제점은 금속 배선 공정이 다중화 되어 감에 따라 더욱 심화되고 있다.Moreover, this problem is exacerbated as the metallization process is multiplexed.

본 발명은 기판 상의 콘택 대상 부위에 미리 질화막 패턴을 형성함으로써 이후의 콘택홀 식각시 폴리머 및 자연 산화막을 제거하기 위한 세정 공정을 생략할 수 있는 반도체 장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a contact hole in a semiconductor device in which a nitride layer pattern is formed in advance on a contact target portion on a substrate, thereby eliminating a cleaning process for removing a polymer and a natural oxide layer during subsequent contact hole etching. .

도 1A 내지 도 1D는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정도.1A to 1D are diagrams illustrating a process of forming a contact hole in a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 실리콘 기판2 : n⁺활성 영역1: silicon substrate 2: n ⁺ active region

3 : 질화막 3a,3b : 질화막 패턴3: nitride film 3a, 3b: nitride film pattern

4,6 : 포토레지스트 패턴5 : BPSG막4,6 photoresist pattern 5: BPSG film

상기와 같은 목적을 달성하기 위하여 본 발명은 콘택 대상 부위의 자연 산화막 방지를 위하여 반도체 기판상의 상기 콘택 대상 부위에 질화막 패턴을 형성하는 단계; 전체구조 상부에 소정의 층간 절연막을 형성하는 단계, 및 상기 층간 절연막 상부에 콘택홀 마스크를 형성하고, 상기 층간 절연막 및 상기 질화막 패턴을 식각하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention comprises the steps of forming a nitride film pattern on the contact target site on the semiconductor substrate to prevent a natural oxide film of the contact target site; Forming a predetermined interlayer insulating film on the entire structure, and forming a contact hole mask on the interlayer insulating film, and etching the interlayer insulating film and the nitride film pattern.

이하, 첨부된 도면 도 1A 내지 도 1D를 참조하여 본 발명의 일실시예를 상술한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 1A to 1D.

먼저, 도 1A에 도시된 바와 같이 n⁺활성영역(2)이 형성된 실리콘 기판(1) 상에 플라즈마 화학기상 증착(PECVD:Plasma Enhanced Chemical vapor Deposition) 방법을 사용하여 약 500Å 내지 약 1000Å 두께로 질화막(3)을 증착하고, 전체구조 상부에 포토레지스트를 도포한 다음, 질화막 패턴 형성을 위한 포토레지스트 패턴(4)을 콘택 부위에 형성한다. 이때, 포토레지스트 패턴(4)의 크기는 이후 형성될 질화막 패턴이 역시 이후 형성되는 콘택홀의 크기보다 약 0.1㎛ 내지 약 0.2㎛ 크게 형성되도록 조절한다.First, as shown in FIG. 1A, a nitride film having a thickness of about 500 GPa to about 1000 GPa is formed on a silicon substrate 1 having n ⁺ active region 2 by using a plasma enhanced chemical vapor deposition (PECVD) method. (3) is deposited, a photoresist is applied over the entire structure, and then a photoresist pattern 4 for forming a nitride film pattern is formed at the contact portion. At this time, the size of the photoresist pattern 4 is adjusted so that the nitride film pattern to be formed later is formed to be about 0.1 μm to about 0.2 μm larger than the size of the contact hole to be formed thereafter.

다음으로, 도 1B에 도시된 바와 같이 포토레지스트 패턴(4)을 식각 장벽으로하여 질화막(3)을 식각함으로써 질화막 패턴(3a)을 형성하고, 포토레지스트 패턴(4)을 제거한다.Next, as illustrated in FIG. 1B, the nitride film pattern 3a is formed by etching the nitride film 3 using the photoresist pattern 4 as an etch barrier, and the photoresist pattern 4 is removed.

이어서, 도 1C에 도시된 바와 같이 전체구조 상부에 층간 절연막인 BPSG(BoroPhosphoric Silicate Glass)막(5)을 증착한 다음, 그 상부에 포토레지스트를 도포하고, 콘택홀 형성을 위한 포토레지스트 패턴(6)을 형성한다.Subsequently, a BPSG (BoroPhosphoric Silicate Glass) film 5, which is an interlayer insulating film, is deposited on the entire structure, as shown in FIG. ).

끝으로, 도 1D에 도시된 바와 같이 포토레지스트 패턴(6)을 식각 장벽으로하여 습식 및 건식 식각을 차례로 실시하여 와인 글래스(wine glass)형 콘택홀을 형성한다. 여기서, 건식 식각을 진행할 때 질화막 패턴(3a)까지 제거되어 n⁺활성영역(2)이 노출될 때까지 식각한다. 이때, 콘택홀 내벽 하부에 질화막 패턴(3b)이 남게 되고, 이 질화막 패턴(3b)은 콘택홀 내벽의 폴리머 발생을 억제한다.Finally, as shown in FIG. 1D, wet and dry etching are sequentially performed using the photoresist pattern 6 as an etching barrier to form a wine glass contact hole. In the dry etching process, the nitride layer pattern 3a is removed to be etched until the n ⁺ active region 2 is exposed. At this time, the nitride film pattern 3b remains under the contact hole inner wall, and the nitride film pattern 3b suppresses the generation of polymer in the contact hole inner wall.

상기한 콘택홀 식각시 질화막과 BPSG막의 선택비가 약 10 : 1이 되도록하여 폴리머 및 자연 산화막을 세정하게 되는데, 약 30 내지 40sccm의 H₂F₂, 약 3 내지 8sccm의 O₂, 약 10 내지 15sccm의 Ar을 사용하여, 약 20 내지 40mTorr의 압력과 약 500 내지 600W의 전력 조건으로 실시한다.Wherein a contact hole etched during nitride film and BPSG film selection ratio of about 10: to ensure that the first there is the washing of the polymer, and a natural oxide film, H ₂ F of about 30 to 40sccm _2, about 3 to 8sccm of O _2, about 10 to 15sccm Using Ar, it is carried out under a pressure of about 20 to 40mTorr and a power condition of about 500 to 600W.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 본 발명은 세정 공정을 생략하여 반도체 장치 제조 공정 시간을 단축시키고, 콘택홀 내의 자연 산화막 및 폴리머를 최소화하여 반도체 장치의 신뢰도를 향상시키고, 반도체 장치 제조 공정상의 수율을 향상시키는 효과가 있다.As described above, the present invention has the effect of shortening the semiconductor device manufacturing process time by eliminating the cleaning process, improving the reliability of the semiconductor device by minimizing the natural oxide film and the polymer in the contact hole, and improving the yield in the semiconductor device manufacturing process. .

Claims

Forming a nitride film pattern on the contact target site on the semiconductor substrate to prevent a natural oxide film of the contact target site;

Forming a predetermined interlayer insulating film on the entire structure, and

And forming a contact hole mask over the interlayer insulating film, and etching the interlayer insulating film and the nitride film pattern.

The method of claim 1,

The nitride film pattern is

A method for forming a contact hole in a semiconductor device, wherein the contact hole is formed to be about 0.1 µm to about 0.2 µm larger than the line width.

The method according to claim 1 or 2,

The nitride film pattern is

And about 500 kV to about 1000 kW thick.