KR19980034123A - Bonding Control System of Semiconductor Package - Google Patents
Bonding Control System of Semiconductor Package Download PDFInfo
- Publication number
- KR19980034123A KR19980034123A KR1019960052082A KR19960052082A KR19980034123A KR 19980034123 A KR19980034123 A KR 19980034123A KR 1019960052082 A KR1019960052082 A KR 1019960052082A KR 19960052082 A KR19960052082 A KR 19960052082A KR 19980034123 A KR19980034123 A KR 19980034123A
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- data
- semiconductor package
- control system
- data input
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
본 발명은 반도체 패키지의 다이 본딩 공정 및 와이어 본딩 공정을 원할하게 수행할 수 있도록 본딩 다이어그램을 보관 및 관리하는 반도체 패키지의 본딩 제어 시스템에 관하여 기재하고 있다. 이는, 제품의 플로우 방향 및 본딩 위치에 대한 데이타가 입력되어 있는 데이타 입력부와, 상기 데이터 입력부에 입력된 데이터를 화상으로 표시하고 비교하는 본딩 다이어그램 제어부와, 상기 본딩 다이어그램 제어부로부터 수신되는 제어 신호에 의하여 작동되는 다이 본더 및 와이어 본더와, 상기 본딩 다이어그램 제어부의 비교 결과 데이터의 오류 여부를 표시하는 경보 수단으로 이루어져 있는 반도체 패키지의 본딩 제어 시스템에 의하여 달성된다. 따라서, 본 발명에 따르면, 다이 본딩 공정 및 와이어 본딩 공정을 원할하게 수행하기 위하여 사용되는 본딩 다이어그램의 많은 양이 요구되므로 본딩 다이어그램에 명시되어 있는 데이터를 전산화시킴으로서 이를 보관하거나 관리하기 위하여 수반되는 어려움을 제거할 수 있고 또한 패키지 공정의 신뢰도를 향상시킬 수 있다.The present invention describes a bonding control system of a semiconductor package that stores and manages a bonding diagram so that the die bonding process and the wire bonding process of the semiconductor package can be performed smoothly. This includes a data input unit into which data on a flow direction and a bonding position of a product is input, a bonding diagram controller for displaying and comparing the data input to the data input unit as an image, and a control signal received from the bonding diagram controller. It is achieved by a bonding control system of a semiconductor package consisting of an operating die bonder and a wire bonder and alarm means for indicating whether or not the result of the comparison of the bonding diagram controller is error. Therefore, according to the present invention, since a large amount of the bonding diagram used to smoothly perform the die bonding process and the wire bonding process is required, the difficulties involved in storing or managing the data specified in the bonding diagram by computerizing them are eliminated. It can be eliminated and also improve the reliability of the package process.
Description
본 발명은 반도채 패키지의 와이어 본딩 공정을 수행하고 그 결과를 점검하기 위한 본딩 다이어그램에 관한 것으로, 특히 많은 분량의 본딩 다이어그램을 용이하게 보관하고 관리하여서 반도채 패키지의 신뢰도가 저하되는 것을 방지시키기 위한 반도체 패키지의 본딩 제어 시스템에 관한 것이다.The present invention relates to a bonding diagram for performing a wire bonding process of a semiconductor package and checking the results thereof, and more particularly, to prevent the reliability of the semiconductor package from being degraded by easily storing and managing a large amount of the bonding diagram. A bonding control system for a semiconductor package.
일반적으로, 반도체 패키지는 에폭시 몰딩 콤파운드 등과 같은 밀봉 수지를 사용하여서 리드프레임에 장착되는 반도체칩을 외부 환경으로부터 보호할 뿐만 아니라 기판에의 실장이 용이하도록 조립된 소자로서, 도 1에 도시되어 있는 바와 같이, 복수개의 본딩 패드(111)가 표면에 형성된 반도체칩(110)과, 상기 반도체칩(111)이 장착되는 다이 패드(121)와 도전성 와이어(10)에 의하여 상기 본딩 패드(111)에 전기적으로 연결되는 내부 리드(122)와 상기 내부 리드(122)로부터 외부로 연장되어서 기판에의 실장이 용이한 형상으로 성형된 외부 리드(123)로 이루어진 리드프레임과, 상기 반도체칩(110) 및 이의 전기적 연결 부위를 밀봉시키는 밀봉 수지로 이루어져 있다.In general, a semiconductor package is an element assembled to facilitate mounting on a substrate as well as protecting a semiconductor chip mounted on a lead frame from an external environment using a sealing resin such as an epoxy molding compound. Likewise, the plurality of bonding pads 111 are formed on the surface of the semiconductor chip 110, the die pads 121 on which the semiconductor chips 111 are mounted, and the conductive wires 10 are electrically connected to the bonding pads 111. A lead frame including an inner lead 122 connected to the outer lead and an outer lead 123 extending outward from the inner lead 122 to be easily mounted on a substrate, and the semiconductor chip 110 and its It consists of a sealing resin that seals the electrical connection.
한편, 이러한 반도체 패키지를 제조하기 위한 공정은 반도체 웨이퍼를 소정 크기로 절단하여서 복수개의 본딩 패드(111)가 일면에 형성된 반도체칩(110)을 준비하는 소윙 공정과, 상기 반도체칩(110)을 리드 프레임의 다이 패드(121)에 부착시키는 다이 본딩 공정과, 상기 반도체칩(110)의 본딩 패드(111)와 리드 프레임의 내부 리드(121)를 전기적으로 연결시키는 와이어 본딩 공정과, 상기 반도체칩(110)을 외부 환경으로부터 보호하기 위하여 밀봉 수지(130)로 봉합하는 몰딩 공정과, 상기 리드 프레임의 외부 리드(123)를 기판에 용이하게 실장시킬 수 있도록 소정 형상으로 형성시키는 포밍 공정 등으로 이루어진다.Meanwhile, a process for manufacturing the semiconductor package may include a sawing process of cutting the semiconductor wafer to a predetermined size to prepare the semiconductor chip 110 having the plurality of bonding pads 111 formed on one surface thereof, and the semiconductor chip 110. A die bonding step of attaching the die pad 121 of the frame, a wire bonding step of electrically connecting the bonding pad 111 of the semiconductor chip 110 and the internal lead 121 of the lead frame, and the semiconductor chip ( In order to protect the 110 from the external environment, a molding process of sealing the sealing resin 130 and a forming process of forming the external lead 123 of the lead frame in a predetermined shape so as to be easily mounted on a substrate.
이때, 상기 다이 본딩 공정 및 와이어 본딩 공정의 수행시 반도체칩의 방향을 결정하고 또한 제조되는 제품을 플로우시키기 위하여 본딩 다이어그램(bonding diagram)이 요구된다. 상기 본딩 다이어그램은 제품의 플로우 방향 및 본딩하고자 하는 위치가 명시되어 있는 도면이다. 상기 다이 본딩 공정 및 와이어 본딩 공정을 수행하기 위하여 다이 본더 및 와이어 본더의 주위에 상기 본딩 다이어그램을 위치시킨 후 작업자가 상기 본딩 다이어그램을 통하여 제품의 플로우 방향 및 본딩 위치의 정확성 여부를 확인하게 된다.In this case, a bonding diagram is required to determine the direction of the semiconductor chip and to flow the manufactured product in performing the die bonding process and the wire bonding process. The bonding diagram is a diagram in which the flow direction of the product and the position to be bonded are specified. In order to perform the die bonding process and the wire bonding process, the bonding diagram is positioned around the die bonder and the wire bonder, and then the operator confirms the accuracy of the flow direction and the bonding position of the product through the bonding diagram.
그러나, 하나의 공정을 수행하기 위하여 많은 수의 본딩 다이어그램을 필요로하므로, 이러한 본딩 다이어그램을 보관 및 관리하기 위하여 많은 어려움을 수반하게 되고 또한 본딩 다이어그램을 통하여 나타난 데이타를 잘못 인식한 경우에 반도체 패키지 제품의 불량을 유발시키는 문제점이 야기된다.However, since a large number of bonding diagrams are required to perform a single process, it is difficult to store and manage such bonding diagrams, and in the case of incorrectly recognizing the data presented through the bonding diagram, the semiconductor package product A problem causing the failure of is caused.
상기된 바와 같은 종래의 문제점을 해소시키기 위한 본 발명의 기술적 과제는 반도체 패키지의 다이 본딩 공정 및 와이어 본딩 공정을 수행하기 위한 정보가 본딩 다이어그램을 통한 도면 형식으로 나타남으로서 많은 분량의 본딩 다이어그램을 보관 및 관리하기 위한 어려움이 수반되는 것을 방지시키고 또한 본딩 다이어그램의 데이타를 오인함으로서 발생되는 반도체 패키지 제품의 불량을 방지시키기 위하여 제품의 플로우 방향 및 본딩 위치가 전산화되어 있는 반도체 패키지의 본딩 제어 시스템을 제공하는 데 있다.The technical problem of the present invention for solving the conventional problems as described above is that the information for performing the die bonding process and the wire bonding process of the semiconductor package is represented in the form of drawings through the bonding diagram to store a large amount of bonding diagram and To provide a bonding control system for a semiconductor package in which the flow direction and bonding position of the product are computerized to prevent the management difficulties and to prevent defects in the semiconductor package product caused by misunderstanding the data of the bonding diagram. have.
도 1은 일반적인 반도체 패키지를 도시한 단면도.1 is a cross-sectional view showing a general semiconductor package.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 본딩 제어 시스템을 도시한 블록도.2 is a block diagram illustrating a bonding control system of a semiconductor package according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 반도체 패키지의 본딩 제어 시스템의 작동 상태를 도시한 흐름도.3 is a flow chart showing an operating state of a bonding control system of a semiconductor package according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
210. 데이터 입력부220. 본딩 다이어그램 제어부210. Data input unit 220. Bonding diagram control unit
230. 경보 수단240. 다이 본더 및 와이어 본더230. Alarm means 240. Die Bonder and Wire Bonder
상기된 기술적 과제를 달성하기 위한 실시예에 따르면, 본 발명은 제품의 플로우 방향 및 본딩 위치에 대한 데이타가 입력되어 있는 데이타 입력부와, 상기 데이터 입력부에 입력된 데이터를 화상으로 표시하고 비교하는 본딩 다이어그램 제어부와, 상기 본딩 다이어그램 제어부로부터 수신되는 제어 신호에 의하여 작동되는 다이 본더 및 와이어 본더와, 상기 본딩 다이어그램 제어부의 비교 결과 데이터의 오류 여부를 표시하는 경보 수단으로 이루어져 있는 것을 특징으로 하는 반도체 패키지의 본딩 제어 시스템을 제공한다.According to an embodiment for achieving the above technical problem, the present invention is a bonding diagram for displaying and comparing the data input unit and the data input to the data input unit and the data input unit for the flow direction and the bonding position of the product as an image Bonding of a semiconductor package, comprising a control unit, a die bonder and a wire bonder operated by a control signal received from the bonding diagram control unit, and an alarm means for indicating whether or not an error result of the comparison result data of the bonding diagram control unit. Provide a control system.
본 발명의 일실시예에 따르면, 상기 본딩 다이어그램 제어부는 상기 데이터 입력부로부터 수신된 데이터와 다이 본더 및 와이어 본더의 작동 결과를 비교하는 것을 특징으로 한다.According to an embodiment of the present invention, the bonding diagram controller may compare the data received from the data input unit with operation results of the die bonder and the wire bonder.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 본딩 제어 시스템을 도시한 블록도이고, 도 3은 본 발명의 일실시예에 따른 반도체 패키지의 본딩 제어 시스템의 작동 상태를 나타낸 흐름도이다.2 is a block diagram illustrating a bonding control system of a semiconductor package according to an embodiment of the present invention, and FIG. 3 is a flowchart illustrating an operation state of a bonding control system of a semiconductor package according to an embodiment of the present invention.
즉, 본 발명의 일실시예에 따른 반도체 패키지의 본딩 제어 시스템은 제품의 플로우 방향 및 본딩 위치에 대한 데이타가 입력되어 있는 데이타 입력부(210)와, 상기 데이터 입력부(210)에 입력된 데이터를 화상으로 표시하고 비교하는 본딩 다이어그램 제어부(220)와, 상기 본딩 다이어그램 제어부(220)로부터 수신되는 제어 신호에 의하여 작동되는 다이 본더 및 와이어 본더(230)와, 상기 본딩 다이어그램 제어부(220)의 비교 결과 데이터의 오류 여부를 표시하는 경보 수단(240)으로 이루어져 있다.That is, in the bonding control system of the semiconductor package according to the exemplary embodiment of the present invention, a data input unit 210 into which data on a flow direction and a bonding position of a product is input, and the data input to the data input unit 210 are imaged. Comparison result data of the bonding diagram controller 220 for displaying and comparing the die, the die bonder and the wire bonder 230 operated by the control signal received from the bonding diagram controller 220, and the bonding diagram controller 220. Alarm means 240 for indicating whether or not the error.
이때, 도 3에 도시되어 있는 바와 같이, 캐드 시스템 등과 같은 데이터 판독 시스템(도시되어 있지 않음)의 작동에 의하여 제품의 플로우 방향 및 본딩하고자 하는 위치에 대한 데이터가 읽혀지고 이러한 데이터는 상기 데이터 입력부(210)에 입력된다. 본딩 다이어그램 제어부(bonding diagram management system)(220)의 작동에 의하여 상기 데이터 입력부(210)에 입력되어 있는 데이터는 선택적으로 읽혀진다. 즉, 외부로부터 상기 본딩 다이어그램 제어부(220)에 전송되는 작업 명령에 해당하는 데이터를 상기 제어부(220)가 읽게되고 이와 동시에 상기 제어부(220)에 의하여 읽혀지는 정보를 작업자에게 전달하기 위하여 상기 제어부(220)에 설치되어 있는 화면에 화상으로 나타난다.At this time, as shown in Figure 3, by the operation of a data reading system (not shown), such as a CAD system, the data about the flow direction of the product and the position to be bonded is read and such data is input to the data input unit ( 210 is entered. The data input to the data input unit 210 is selectively read by the operation of a bonding diagram management system 220. That is, the controller 220 reads data corresponding to the work command transmitted from the outside to the bonding diagram controller 220, and at the same time, the controller 220 transmits the information read by the controller 220 to the worker. An image is displayed on the screen installed at 220).
그리고, 다이 본딩 공정 또는 와이어 본딩 공정을 수행하고자 하는 제품에 해당하는 정보가 상기 제어부(220)에 읽혀지면, 이러한 정보는 다이 본더 또는 와이어 본더(240)에 각각 전송된다. 이때, 상기 다이 본더 또는 와이어 본더(240)의 작동이 제대로 이루어져 있는가 여부를 판단하기 위하여 상기 다이 본더 또는 와이어 본더(240)에 의해서 수행되는 작업의 처리 상태는 상기 제어부(220)에 의하여 읽혀진 데이터와 비교된다.When information corresponding to a product to be subjected to a die bonding process or a wire bonding process is read by the controller 220, the information is transmitted to the die bonder or the wire bonder 240, respectively. At this time, the processing state of the work performed by the die bonder or wire bonder 240 to determine whether the operation of the die bonder or wire bonder 240 is properly performed and the data read by the controller 220. Are compared.
한편, 상기 제어부(220)의 비교 작동 결과 상기 데이터 입력부(210)로부터 읽혀진 데이터와 상기 다이 본더 또는 와이어 본더의 작업 처리 상태가 일치하지 않은 경우에, 상기 제어부(220)는 이러한 이상 상태에 대한 신호를 경보 수단(230)에 전송시키고 그 결과 상기 경보 수단(230)은 작업자가 이를 인식할 수 있도록 경보를 보낸다. 여기에서, 상기 경보 수단(230)은 경보음을 발생시킬 수 있거나 또는 경보광을 발생시킬 수 있다.On the other hand, when the data read from the data input unit 210 and the work processing state of the die bonder or the wire bonder do not match as a result of the comparison operation of the control unit 220, the control unit 220 signals the abnormal state Is sent to the alerting means 230, and as a result the alerting means 230 sends an alert so that the operator can recognize it. Here, the alarm means 230 may generate an alarm sound or may generate an alarm light.
이 후에, 상기 제어부(220)는 데이터 입력부(210)로부터 새로운 데이터를 읽게되고 이러한 새로운 데이터는 상기된 바와 같은 정보 전송 경로를 따라서 상기 다이 본더 및 와이어 본더(240)를 작동시킨다.Thereafter, the control unit 220 reads new data from the data input unit 210 and the new data operates the die bonder and the wire bonder 240 along the information transmission path as described above.
한편, 이와는 반대로 상기 제어부(220)의 비교 작동 결과 상기 데이터 입력부(210)로부터 읽혀진 데이터와 상기 다이 본더 또는 와이어 본더의 작업 처리 상태가 일치하는 경우에 상기 다이 본더 및 와이어 본더의 작동 결과 다이 본딩되고 와이어 본딩된 리드 프레임은 추후 공정의 수행을 위하여 이송된다.On the contrary, when the data read from the data input unit 210 and the work processing state of the die bonder or the wire bonder match with the result of the comparison operation of the controller 220, the die bonder and the wire bonder are operated as a result of the die bonding. The wire-bonded lead frame is transported for later processing.
따라서, 반도체 웨이퍼를 소정 크기로 절단시킴으로서 회로 패턴이 형성된 반도체칩을 준비하고 또한 상기 반도체칩이 실장되는 다이패드를 구비한 리드 프레임을 준비한 상태에서 상기 리드 프레임의 다이패드에 반도체칩을 실장시키기 위한 다이 본더를 작동시키기 위한 데이터를 상기 제어부(220)로부터 상기 다이 본더(240)에 전송시킨다.Therefore, a semiconductor chip having a circuit pattern is prepared by cutting a semiconductor wafer into a predetermined size, and a semiconductor chip is mounted on a die pad of the lead frame in a state in which a lead frame including a die pad on which the semiconductor chip is mounted is prepared. Data for operating a die bonder is transmitted from the controller 220 to the die bonder 240.
이때, 상기 다이 본더(240)의 작동에 의하여 리드 프레임의 다이패드에 반도체칩이 정상적으로 부착되었는 지의 여부를 판단하기 위하여 상기 다이 본더의 작업 결과는 상기 제어부(220)에 읽혀진 데이터와 비교 판단된다. 그 결과 상기 다이 본더의 작업이 정상적으로 이루어져 있는 경우에 상기 제어부(220)는 추후 공정을 수행하기 위한 데이터를 읽게되고 이와는 반대로 상기 다이 본더의 작업이 비정상적으로 이루어져 있는 경우에 상기 데이터 입력부(210)로부터 데이터를 다시 읽게된다.At this time, the operation result of the die bonder is compared with the data read by the controller 220 in order to determine whether the semiconductor chip is normally attached to the die pad of the lead frame by the operation of the die bonder 240. As a result, in the case where the work of the die bonder is normally performed, the controller 220 reads data for performing a subsequent process. In contrast, when the work of the die bonder is abnormally performed, the controller 220 reads from the data input unit 210. The data will be read again.
한편, 상기 다이 본더의 작동에 의하여 반도체칩이 부착된 리드프레임은 와이어 본더로 이송된다. 이때, 상기 와이어 본딩 공정을 수행하기 위한 데이터가 상기 제어부(220)로부터 상기 와이어 본더로 전송된다. 그리고, 상기 와이어 본더의 작동에 의하여 와이어 본딩이 정상적으로 이루어져 있는 지 여부를 판단하기 위하여 상기 와이어 본더의 작업 상태와 상기 제어부(220)에 읽혀진 데이터가 비교 판단된다.Meanwhile, the lead frame to which the semiconductor chip is attached is transferred to the wire bonder by the operation of the die bonder. In this case, data for performing the wire bonding process is transmitted from the controller 220 to the wire bonder. In addition, the operation state of the wire bonder and the data read by the controller 220 are compared to determine whether the wire bonding is normally performed by the operation of the wire bonder.
비교 결과 와이어 본딩이 정상적으로 이루어져 있는 경우에 상기 리드 프레임은 추후 공정을 진행하기 위하여 이송되고 상기 제어부(220)는 다음 공정의 진행을 위한 데이터를 읽게되며, 이와는 반대로 와이어 본딩이 비정상적으로 이루어져 있는 경우에 상기 제어부(220)는 상기 데이터 입력부로부터 데이터를 다시 읽게된다.As a result of the comparison, when the wire bonding is normally performed, the lead frame is transferred to proceed with the subsequent process, and the controller 220 reads data for the next process, and conversely, when the wire bonding is abnormally performed. The controller 220 reads data back from the data input unit.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.The foregoing is merely illustrative of a preferred embodiment of the present invention and those skilled in the art can make modifications and variations to the present invention without changing the spirit and spirit of the invention as set forth in the appended claims. .
따라서, 본 발명에 따르면, 다이 본딩 공정 및 와이어 본딩 공정을 원할하게 수행하기 위하여 사용되는 본딩 다이어그램의 많은 양이 요구되므로 본딩 다이어그램에 명시되어 있는 데이터를 전산화시킴으로서 이를 보관하거나 관리하기 위하여 수반되는 어려움을 제거할 수 있고 또한 패키지 공정의 신뢰도를 향상시킬 수 있다.Therefore, according to the present invention, since a large amount of the bonding diagram used to smoothly perform the die bonding process and the wire bonding process is required, the difficulties involved in storing or managing the data specified in the bonding diagram by computerizing them are eliminated. It can be eliminated and also improve the reliability of the package process.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052082A KR19980034123A (en) | 1996-11-05 | 1996-11-05 | Bonding Control System of Semiconductor Package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052082A KR19980034123A (en) | 1996-11-05 | 1996-11-05 | Bonding Control System of Semiconductor Package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980034123A true KR19980034123A (en) | 1998-08-05 |
Family
ID=66519330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960052082A KR19980034123A (en) | 1996-11-05 | 1996-11-05 | Bonding Control System of Semiconductor Package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980034123A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100777862B1 (en) * | 1999-02-02 | 2007-11-21 | 텍사스 인스트루먼츠 인코포레이티드 | Combined system, method and apparatus for wire bonding and testing |
-
1996
- 1996-11-05 KR KR1019960052082A patent/KR19980034123A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100777862B1 (en) * | 1999-02-02 | 2007-11-21 | 텍사스 인스트루먼츠 인코포레이티드 | Combined system, method and apparatus for wire bonding and testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469396B1 (en) | Integrated circuit chip having input/output terminals for testing and operation | |
| KR19980034123A (en) | Bonding Control System of Semiconductor Package | |
| JP2002009105A (en) | Pattern regonition method and clamp therefor | |
| JP2526511B2 (en) | Semiconductor device | |
| KR20050087301A (en) | Socket managing system and test system having the socket managing system | |
| US20040017664A1 (en) | Semiconductor memory module | |
| JPH05243455A (en) | Semiconductor device and its manufacture | |
| KR100295415B1 (en) | How to Check the Wire Bonding Status of Semiconductor Packages | |
| US20210282272A1 (en) | Surface mount technology reliability monitoring system | |
| US20010020734A1 (en) | Management of a lateral deflection amount of a metal wire in a semiconductor device | |
| JPH11274219A (en) | Method and device for correcting bonding coordinate | |
| JP2836212B2 (en) | Wire bonding method and wire bonder | |
| US20240178153A1 (en) | Semiconductor apparatus, authenticity determination method and power conversion apparatus | |
| KR100699838B1 (en) | A semiconductor device including the ROM interface PAD | |
| US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
| KR100379084B1 (en) | Semiconductor Package Manufacturing Method | |
| US20010052635A1 (en) | Semiconductor integrated circuit device | |
| JP2967774B2 (en) | Semiconductor device failure analysis method and failure analysis device | |
| JP2007294933A (en) | Manufacture of electronic substrate | |
| JP2972473B2 (en) | Semiconductor device | |
| KR100478205B1 (en) | method of reject die fonder marking | |
| JPH118275A (en) | Manufacture of semiconductor device | |
| JP2868350B2 (en) | Verification method of semiconductor integrated circuit | |
| JP3344469B2 (en) | Bonding lead design equipment | |
| KR100892262B1 (en) | Computing system for operation ratio of probing tester and computing method thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |