KR19980033867A - Semiconductor devices - Google Patents

Semiconductor devices Download PDF

Info

Publication number
KR19980033867A
KR19980033867A KR1019960051676A KR19960051676A KR19980033867A KR 19980033867 A KR19980033867 A KR 19980033867A KR 1019960051676 A KR1019960051676 A KR 1019960051676A KR 19960051676 A KR19960051676 A KR 19960051676A KR 19980033867 A KR19980033867 A KR 19980033867A
Authority
KR
South Korea
Prior art keywords
cell region
pad
conductive film
semiconductor device
area
Prior art date
Application number
KR1019960051676A
Other languages
Korean (ko)
Inventor
최낙용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960051676A priority Critical patent/KR19980033867A/en
Publication of KR19980033867A publication Critical patent/KR19980033867A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 셀 영역과 패드부간의 연결 부분을 개선한 반도체 장치에 관한 것으로, 반도체소자들이 형성되어 있는 셀 영역과, 상기 셀 영역과 외부의 전기적인 접속을 위한 패드부를 갖는 반도체장치에 있어서, 본 발명에 따른 반도체장치는, 반도체소자들이 형성되지 않은 주변영역에 형성된 제 1 도전막이 상기 셀 영역의 일 부분에 전기적으로 접속되고, 제 2 도전막으로 상기 제 1 도전막과 상기 패드부가 전기적으로 접속되는 구성을 갖는다. 이러한 장치에 의해서, 셀 영역과 패드의 접속시 다른 패드와의 단락을 방지할 수 있으며, 아울러, 반도체 소자가 형성되지 않는 주변 영역을 활용하므로써 칩의 면적을 효율적으로 사용할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor device having improved connection between a cell region and a pad portion. In the semiconductor device according to the present invention, a first conductive film formed in a peripheral region in which semiconductor devices are not formed is electrically connected to a portion of the cell region, and the first conductive film and the pad portion are electrically connected to a second conductive film. Has a configuration. By such a device, short circuits with other pads can be prevented when the cell region and the pad are connected, and the area of the chip can be efficiently used by utilizing the peripheral region where the semiconductor element is not formed.

Description

반도체 장치 (a device of semiconductor)A device of semiconductor

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로, 셀 영역과 패드부간의 연결 부분을 개선한 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having improved connection portions between a cell region and a pad portion.

집적화 기술의 비약적인 발달로 인하여 반도체 장치가 점차 미세화되고 있다. 따라서, 적은 면적으로 최대한의 기능을 수행하는 칩의 개발이 활발하게 진행되고 있다. 반도체 장치의 제조 공정에서, 칩의 면적을 줄이기 위한 방법의 하나로 접속을 위한 패드의 면적을 줄이고, 셀 영역의 크기를 감소시키고 있다.Due to the rapid development of integration technology, semiconductor devices are gradually miniaturized. Therefore, development of a chip that performs a maximum function with a small area is actively progressing. In the manufacturing process of a semiconductor device, one of methods for reducing the area of a chip is to reduce the area of the pad for connection and to reduce the size of the cell area.

도 1A는 종래 반도체 장치의 셀 영역(10)과 패드부(30)간의 연결을 보여주는 도면으로, 셀 영역(10)과 패드간의 접속시 다른 패드와 단락이 되는 것을 나타내고 있다.FIG. 1A illustrates a connection between a cell region 10 and a pad portion 30 of a conventional semiconductor device, and shows that a short circuit occurs between other pads when the cell region 10 and the pad are connected to each other.

도 1A를 참조하면, 참조번호 10은 반도체 소자가 형성되는 셀 영역이고, 20은 반도체 소자가 형성되지 않고 가드링(guardring)만 형성된 주변 영역이고, 30은 상기 셀 영역(10)에 형성된 반도체 소자를 외부와 전기적으로 접속시키기 위한 패드가 형성된 패드부이고, 40은 전기적인 접속을 위해 필요한 접속 영역이고, 50은 상기 셀 영역(10)과 패드부(30)간의 연결에 사용되는 제 1 금속배선을 나타낸 것이다.Referring to FIG. 1A, reference numeral 10 is a cell region in which a semiconductor element is formed, 20 is a peripheral region in which only a guard ring is formed without a semiconductor element is formed, and 30 is a semiconductor element formed in the cell region 10. Is a pad portion having a pad for electrically connecting the external to the outside, 40 is a connection region necessary for electrical connection, and 50 is a first metal wiring used for connection between the cell region 10 and the pad portion 30. It is shown.

도 1B는 셀 영역(10)과 패드부(30)간의 접속시 단락이 생기는 것을 설명하기 위한 확대 도면으로, 접속시 요구되는 최소한의 이격 거리가 확보되지 않으면 이웃한 패드와 단락이 생기는 것을 나타내고 있다.FIG. 1B is an enlarged view for explaining that a short circuit occurs during connection between the cell region 10 and the pad portion 30. FIG. 1B illustrates that a short circuit occurs between adjacent pads when a minimum separation distance required for connection is secured. .

도 1B를 참조하면, 셀 영역(10)과 패드부(30)의 접속시 이웃한 패드와의 단락을 방지하기 위하여 각 패드간에는 최소한 20um 정도의 이격 거리가 요구된다. 이러한 이격 거리를 확보하기 위해서는 패드(30)의 배열과 금속 배선(50)의 형성에 주의를 기해야 한다.Referring to FIG. 1B, a spacing distance of at least 20 μm is required between pads in order to prevent short circuits between adjacent pads when the cell region 10 and the pad unit 30 are connected to each other. In order to secure such a separation distance, attention should be paid to the arrangement of the pads 30 and the formation of the metal lines 50.

그러나, 종래 반도체 장치에 의하면, 반도체 소자의 집적화에 따라 셀 영역의 면적은 크게 감소하였지만, 외부와의 접속을 위한 패드 접속 기술은 현재의 기술 수준으로는 셀 영역의 면적 감소에 미치지 못한다. 그러므로, 칩의 면적을 증가시키지 않고 셀 영역(10)과 패드(30)간의 전기적인 접속을 1 : 1 로 매칭시키기에는 어려운 문제점이 있다. 따라서, 패드(30)의 크기보다 상대적으로 작은 셀 영역(10)과 패드(30)를 대응시켜 최소한 요구되는 이격 거리를 두고 배열하게 되면, 모서리 부분에서는 상기 패드(30)와 외부의 볼 본딩(ball bonding)시 필요한 접속 면적(40)을 확보하지 못하여 이웃한 패드와 전기적으로 단락되는 문제점이 발생된다.However, according to the conventional semiconductor device, although the area of the cell region is greatly reduced with the integration of semiconductor elements, the pad connection technique for connecting to the outside does not reach the reduction of the area of the cell region at the state of the art. Therefore, there is a problem that it is difficult to match the electrical connection between the cell region 10 and the pad 30 to 1: 1 without increasing the area of the chip. Therefore, when the cell area 10 and the pad 30 are relatively smaller than the size of the pad 30, the pads 30 are arranged at least required distances from each other. In the case of ball bonding, the necessary connection area 40 is not secured, thereby causing a problem of electrically shorting with the adjacent pads.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 셀 영역과 패드부의 전기적인 접속시 이웃한 패드와 단락되는 것을 방지할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object thereof is to provide a semiconductor device capable of preventing a short circuit between adjacent pads during electrical connection of a cell region and a pad portion.

도 1은 종래 반도체 장치의 셀 영역과 패드부의 연결을 개략적으로 보여주는 도면;1 is a view schematically showing a connection between a cell region and a pad portion of a conventional semiconductor device;

도 2는 본 발명의 실시예에 따른 반도체 장치의 셀 영역과 패드부의 연결을 개략적으로 보여주는 도면.2 is a view schematically illustrating a connection between a cell region and a pad portion of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

10 : 셀 영역20 : 주변 영역10: cell area 20: peripheral area

30 : 패드부40 : 접속 영역30: pad portion 40: connection area

50 : 제 1 금속배선60 : 제 2 금속배선50: first metal wiring 60: second metal wiring

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 소자들이 형성되어 있는 셀 영역과, 상기 셀 영역과 외부의 전기적인 접속을 위한 패드부를 갖는 반도체 장치에 있어서, 상기 반도체 장치는, 반도체 소자들이 형성되지 않은 주변 영역에 형성된 제 1 도전막이 상기 셀 영역의 일 부분에 전기적으로 접속되고, 제 2 도전막에 의해 상기 제 1 도전막과 상기 패드부가 전기적으로 접속되어 구성된다.According to a feature of the present invention for achieving the above object, in a semiconductor device having a cell region in which semiconductor elements are formed and a pad portion for electrical connection with the cell region, the semiconductor device is a semiconductor element. The first conductive film formed in the peripheral region where the holes are not formed is electrically connected to a portion of the cell region, and the first conductive film and the pad portion are electrically connected by the second conductive film.

이 특징의 바람직한 실시예에 있어서, 상기 제 1 도전막은 제 2 금속배선으로 구성된다.In a preferred embodiment of this feature, the first conductive film is composed of a second metal wiring.

이 특징의 바람직한 실시예에 있어서, 상기 제 2 도전막은 제 1 금속배선으로 구성된다.In a preferred embodiment of this feature, the second conductive film is composed of a first metal wiring.

(작용)(Action)

이러한 장치에 의해서, 반도체 소자가 형성되지 않은 주변영역을 사용하여 셀 영역과 패드간의 전기적인 접속을 용이하게 할 수 있으며, 접속시 다른 패드와 단락되는 문제점도 해결할 수 있다.Such a device can facilitate the electrical connection between the cell region and the pad by using a peripheral region in which no semiconductor element is formed, and can also solve the problem of shorting with other pads at the time of connection.

(실시예)(Example)

이하, 도 2A 내지 2B 를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 2A to 2B.

도 2A 를 참조하면, 본 발명의 바람직한 실시예에 따른 신규한 반도체 장치는, 반도체 소자가 형성되지 않은 주변 영역에 도전막을 형성시키고, 상기 도전막을 셀 영역의 일부분과 전기적으로 접속시키고, 상기 도전막을 외부 연결을 위한 패드와 접속시켜 구성된다. 이러한 장치에 의해서, 전체적인 칩의 면적을 증가시키지 않고 셀 영역과 패드간의 전기적인 접속이 가능하게 되었다.Referring to FIG. 2A, a novel semiconductor device according to a preferred embodiment of the present invention forms a conductive film in a peripheral region in which a semiconductor element is not formed, electrically connects the conductive film to a portion of the cell region, and connects the conductive film. It is configured by connecting with a pad for external connection. Such a device enables electrical connection between the cell area and the pad without increasing the overall chip area.

도 2A 내지 2B 에 있어서, 도 1A 내지 1B 에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.In Figs. 2A to 2B, the same reference numerals are given to components that perform the same functions as the components shown in Figs. 1A to 1B.

도 2A는 본 발명의 실시예에 따른 반도체 장치의 구성을 개략적으로 보여주는 도면으로, 주변 영역(20)을 사용하여 셀 영역(10)과 패드부(30)를 접속시킨 것을 나타낸 것이다.FIG. 2A is a diagram schematically illustrating a configuration of a semiconductor device according to an exemplary embodiment of the present invention, and illustrates a connection between a cell region 10 and a pad unit 30 using a peripheral region 20.

도 2A를 참조하면, 반도체 소자가 형성되지 않은 주변 영역(20)에 제 2 금속배선(60)을 형성시키고, 셀 영역(10)의 일 부분과 상기 제 2 금속배선(60)을 전기적으로 접속시킨다. 이어, 제 1 금속배선(50)을 사용하여 상기 제 2 금속배선(60)과 패드부(30)를 전기적으로 접속시킨다. 이때, 상기 주변 영역(20)은 칩의 모서리 부분에 위치하고 있어, 반도체 소자가 형성되어 있지 않고, P+또는 N+로 형성되어 가드링 역할을 하는 영역이므로, 반도체 칩의 기능과는 무관한 영역이다.Referring to FIG. 2A, the second metal wiring 60 is formed in the peripheral region 20 where the semiconductor device is not formed, and a portion of the cell region 10 is electrically connected to the second metal wiring 60. Let's do it. Subsequently, the second metal wire 60 and the pad part 30 are electrically connected by using the first metal wire 50. In this case, since the peripheral region 20 is located at the edge of the chip, the semiconductor element is not formed, and is formed as P + or N + to serve as a guard ring, and thus is not related to the function of the semiconductor chip. to be.

도 2B는 상기 도 2A 반도체 장치의 부분적인 확대 도면으로, 칩의 전체 면적을 증가시키지 않고 셀 영역(10)과 패드부(30)가 연결되는 것을 보여주는 도면이다.FIG. 2B is a partially enlarged view of the semiconductor device of FIG. 2A and illustrates that the cell region 10 and the pad unit 30 are connected without increasing the total area of the chip.

도 2B를 참조하면, 상기 패드와 외부의 접속시 요구되는 접속 면적(40)을 충분하게 확보할 수 있게 되어, 이웃한 패드와 단락되는 문제점을 해결하게 됨은 물론이고, 셀 영역(10)과 패드부(30)간의 연결도 용이하게 수행할 수 있다.Referring to FIG. 2B, the connection area 40 required for the external connection with the pad can be sufficiently secured to solve the problem of shorting with the adjacent pads, as well as the cell region 10 and the pads. The connection between the units 30 can also be easily performed.

종래 반도체 장치는, 반도체 소자가 형성된 셀 영역과 외부와의 연결을 위한 패드간의 전기적인 접속시 이웃한 패드와 단락되는 문제점이 있었다.In the conventional semiconductor device, there is a problem in that a short circuit with a neighboring pad occurs during electrical connection between the cell region where the semiconductor element is formed and the pad for connection with the outside.

이와 같은 문제점을 해결하기 위한 본 발명은, 반도체 소자가 형성되지 않은 주변 영역에 도전막을 형성시켜, 상기 도전막을 사용하여 셀 영역과 패드를 전기적으로 접속시킨다.According to the present invention for solving such a problem, a conductive film is formed in a peripheral region where a semiconductor element is not formed, and the cell region and the pad are electrically connected using the conductive film.

따라서, 반도체 칩의 면적을 증가시키지 않고, 셀 영역과 패드간의 전기적인 접속을 용이하게 수행할 수 있으며, 회로가 형성되지 않은 주변 영역을 사용하므로써 반도체 칩의 면적을 효율적으로 사용할 수 있는 효과가 있다.Therefore, the electrical connection between the cell area and the pad can be easily performed without increasing the area of the semiconductor chip, and the area of the semiconductor chip can be efficiently used by using the peripheral area where the circuit is not formed. .

Claims (3)

반도체 소자들이 형성되어 있는 셀 영역(10)과, 상기 셀 영역(10)과 외부의 전기적인 접속을 위한 패드부(30)를 갖는 반도체 장치에 있어서,In a semiconductor device having a cell region 10 in which semiconductor elements are formed and a pad portion 30 for electrical connection with the cell region 10, 상기 반도체 장치는, 반도체 소자들이 형성되지 않은 주변 영역(20)에 형성된 제 1 도전막(60)이 상기 셀 영역(10)의 일 부분에 전기적으로 접속되고, 제 2 도전막(50)에 의해 상기 제 1 도전막(60)과 상기 패드부(30)가 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.In the semiconductor device, the first conductive film 60 formed in the peripheral region 20 in which the semiconductor elements are not formed is electrically connected to a portion of the cell region 10, and is formed by the second conductive film 50. And the pad portion (30) is electrically connected to the first conductive film (60). 제 1 항에 있어서,The method of claim 1, 상기 제 1 도전막(60)은 제 2 금속배선으로 구성되는 것을 특징으로 하는 반도체 장치.The first conductive film (60) is a semiconductor device, characterized in that composed of a second metal wiring. 제 1 항에 있어서,The method of claim 1, 상기 제 2 도전막(50)은 제 1 금속배선으로 구성되는 것을 특징으로 하는 반도체 장치.The second conductive film (50) is a semiconductor device, characterized in that composed of a first metal wiring.
KR1019960051676A 1996-11-02 1996-11-02 Semiconductor devices KR19980033867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051676A KR19980033867A (en) 1996-11-02 1996-11-02 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051676A KR19980033867A (en) 1996-11-02 1996-11-02 Semiconductor devices

Publications (1)

Publication Number Publication Date
KR19980033867A true KR19980033867A (en) 1998-08-05

Family

ID=66519601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051676A KR19980033867A (en) 1996-11-02 1996-11-02 Semiconductor devices

Country Status (1)

Country Link
KR (1) KR19980033867A (en)

Similar Documents

Publication Publication Date Title
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
EP0409173B1 (en) Semiconductor ic device having an improved interconnection structure
US6351040B1 (en) Method and apparatus for implementing selected functionality on an integrated circuit device
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US5715127A (en) Method for preventing electrostatic discharge failure in an integrated circuit package
KR100983409B1 (en) A semiconductor integrated circuit device
JP2616721B2 (en) Semiconductor integrated circuit device
US6329223B2 (en) Method for preventing electrostatic discharge in an integrated circuit
JP5039384B2 (en) Semiconductor device
JPH05343468A (en) Semiconductor device
US6784558B2 (en) Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads
US6864587B2 (en) Semiconductor device
EP0394878A2 (en) Semiconductor device having multi-layered wiring structure
JP3886905B2 (en) Semiconductor parts with ESD protection
KR19980033867A (en) Semiconductor devices
JP2685135B2 (en) Semiconductor integrated circuit
KR19980031515A (en) Semiconductor devices
JP3308047B2 (en) Semiconductor device
JPS5854646A (en) Hybrid integrated circuit device
KR100356928B1 (en) A circuit board having protection against electrostatic discharge
CN102124561A (en) ESD networks for solder bump integrated circuits
JPS61180470A (en) Semiconductor integrated circuit device
JP2522455B2 (en) Semiconductor integrated circuit device
JP3302810B2 (en) Semiconductor device
JPS6089955A (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination