KR19980032272A - 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법 - Google Patents

캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법 Download PDF

Info

Publication number
KR19980032272A
KR19980032272A KR1019970037912A KR19970037912A KR19980032272A KR 19980032272 A KR19980032272 A KR 19980032272A KR 1019970037912 A KR1019970037912 A KR 1019970037912A KR 19970037912 A KR19970037912 A KR 19970037912A KR 19980032272 A KR19980032272 A KR 19980032272A
Authority
KR
South Korea
Prior art keywords
row
sdram
data
cache
register
Prior art date
Application number
KR1019970037912A
Other languages
English (en)
Other versions
KR100260683B1 (ko
Inventor
로저스짐루이스
토마쇼트스티븐윌리엄
Original Assignee
포만제프리엘
인터내셔널비지네스머신즈코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만제프리엘, 인터내셔널비지네스머신즈코포레이션 filed Critical 포만제프리엘
Publication of KR19980032272A publication Critical patent/KR19980032272A/ko
Application granted granted Critical
Publication of KR100260683B1 publication Critical patent/KR100260683B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 다중 뱅크 아키텍처(multi-bank architecture) 및 프로그램가능한 캐쉬 저장 정책(programmable caching policy)이 구비된 캐쉬 내장 SDRAM 소자는 SDRAM 뱅크와, 동기적인 정적으로 랜덤하게 어드레스가능한 행 레지스터(row register)와, 선택 논리 게이트 회로(select logic gating circuit)를 포함하며, 기록 사이클 동안 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드로 동작하고, 기록 사이클 동안 다른 동작 모드에 따라 비기록 전송 모드로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책이 수행되도록 캐쉬 내장 SDRAM을 프로그래밍하는 모드 레지스터(mode register)를 포함한다. 본 발명의 SDRAM은 메모리 뱅크 어레이내의 데이타 행을 선택하는 행 디코더(row decoder)와, 행 디코더에 의해 선택된 데이타 행을 래치하는 감지 증폭기(sense amplifiers)와, 데이타 행의 원하는 열을 선택하는 동기적 열 선택기(synchrenous column selector)를 포함한다. 행 레지스터는 감지 증폭기에 의해 래치된 데이타 행을 저장하고, 감지 증폭기와 행 레지스터 사이에 배치되는 선택 논리 게이트 회로는 소정의 동기적 메모리의 동작의 수행에 따라 비트 라인상에 제공된 데이타 행을 행 레지스터에 선택적으로 게이트한다.

Description

캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
본 발명은 SDRAM(synchronous dynamic random access memory) 소자에 관한 것으로, 특히, 캐쉬 내장(cached) SDRAM 및 캐쉬 저장 정책(caching policy)에 관한 것이다.
도 1을 참조하면, 표준 SDRAM, 특히, 2Mbit×4 I/O×2 뱅크 SDRAM의 블럭도가 도시되어 있다. 예를 들어, 1Mbit×8 I/O×2 뱅크, 512Mbit×16 I/O×2 뱅크 등과 같은 다른 구성을 갖는 SDRAM도 또한 알려져 있다. 전형적으로, SDRAM(10)은 어드레스 버퍼(12), 제 1 및 제 2 메모리 뱅크(14A, 14B) 및 이에 대응하는 행 디코더(16A, 16B), 열 디코더(18A, 18B), 감지 증폭기(20A, 20B), 데이타 래치(22A, 22B)를 포함한다. 데이타 입력/출력 버퍼(24)는 메모리 어레이(즉, 어레이(14A 또는 14B))에 기록될 데이타를 수신하고 메모리 어레이(즉, 어레이(14A 또는 14B))로부터 판독된 데이타를 출력한다.
클럭 버퍼(26)(CLK 버퍼)에는 외부로부터 공급되는 시스템 클럭(CLK) 신호가 입력되는데, 이 CLK 신호는 SDRAM(10)내의 여러 기능적인 블럭에 대해 시스템 타이밍을 제공한다. SDRAM(10)의 입력은 CLK 신호의 상승 에지(rising edge)에서 샘플링된다. 외부로부터 공급되는 클럭 이네이블 신호(CKE)는 클럭 이네이블 버퍼(28)(CKE 버퍼)에 입력된다. CKE 버퍼(28)는 이네이블 출력을 CLK 버퍼(26) 및 셀프 리프레쉬 클럭(self refresh clock)(30)에 제공한다. CLK 신호는 CKE가 하이 상태일 때 활성화되고 로우 상태일 때에는 비활성화된다. 클럭을 비활성화시킴으로써 CKE 로우 신호는 파워 다운 모드(Power Down mode), 서스펜드 모드(Suspend mode) 또는 셀프 리프레쉬 모드(Self Refresh mode)를 기동시킨다. 셀프 리프레쉬 클럭(30)과 행 어드레스 카운터(32)는 셀프 리프레쉬 모드를 구현하기 위해 표준 방식으로 동작한다.
어드레스 버퍼(12)는 어드레스 입력 A0-A11을 수신하고, 정보를 어드레스 데이타 라인(34)을 거쳐 커맨드 디코더(36), 행 디코더(16A, 16B), 열 디코더(18A, 18B), 순차적인 제어 블럭(38A, 38B) 및 모드 레지스터(40)에 출력한다. 데이타 입력/출력 버퍼(24)는 DQ0-DQ3에 대응하는 입력/출력 신호를 제공한다.
커맨드 디코더(36)는 수신된 입력 신호에 따라 SDRAM(10)의 원하는 동작을 실행하기에 적합한 커맨드 신호를 출력한다. 전형적으로, SDRAM 동작은 판독 동작 및 기록 동작을 포함한다. 판독 동작 동안에 판독 커맨드를 수신하면 SDRAM(10)은 어드레스 라인을 통해 수신된 어드레스에 의해 지정되는 특정 메모리 위치로부터 데이타를 판독한다. 마찬가지로, 기록 동작 동안 SDRAM은 어드레스 라인상에서 수신된 어드레스에 의해 지정된 특정 메모리 위치로 데이타 입력/출력(I/O) 라인(DQ0-DQ3)상에서 수신된 데이타를 기록한다. SDRAM 동작 수행과 관련하여, 커맨드 디코더(36)는 칩 선택 신호(CS), 행 어드레스 스트로브 신호(RAS), 열 어드레스 스트로브 신호(CAS), 기록 이네이블 신호(WE), 뱅크 선택 신호(BS)를 포함하는 버퍼링된 입력 신호를 수신한다. 제 1 동작에 따르면, 커맨드 디코더(36)는 셀프 리프레쉬 동작을 수행하기 위해 행 어드레스 카운더(32)에 커맨드 신호를 제공한다. 다른 동작에 따르면, 커맨드 디코더(36)는 원하는 동기적 메모리(synchronous memory) 동작을 수행하는데 적합하도록 커맨드 신호를 모드 레지스터(40), 각각의 메모리 뱅크(14A, 14B)의 행/열 선택 블럭(42A, 42B) 및 각각의 메모리 뱅크의 순차적인 제어 블럭(38A, 38B)에 제공하며, 동기적 메모리 동작은 상승 또는 하강 클럭 에지에서 커맨드 디코더에 의해 디코딩되는 표준 SDRAM 커맨드에 대응한다. 모드 레지스터(40)는 예를 들어, 제어 신호를 각각의 메모리 뱅크(14A, 14B)의 순차적인 제어 블럭(38A, 38B)에 각각 제공한다. 각각의 메모리 뱅크에 대한 순차적인 제어 블럭은 메모리 뱅크와 제각기 연관된 데이타 래치를 각각 제어한다. 모드 레지스터(40)는 어드레스 버퍼(12)를 거쳐 입력 데이타를 수신하여, 도 2에 도시된 바와 같이 동작 모드,CAS지연시간(latency), 버스트 형태(BT), 버스트 길이를 프로그래밍한다. 각각의 메모리 뱅크(14A, 14B)에 대한 행/열 선택 블럭(42A, 42B)은 메모리 뱅크(14A, 14B)와 제각기 연관된 행 디코더(16A, 16B) 및 열 디코더(18A, 18B)를 각각 제어한다. 버퍼링된 데이타 마스크 입력(DQM)은 데이타 입력/출력 버퍼(24)에 접속되어 SDRAM 칩(10)의 데이타 입력 또는 데이타 출력을 선택적으로 모두 마스킹하거나 혹은 전혀 하지 않도록 한다. 도 1에 도시된 SDRAM의 판독, 기록, 리프레쉬 및 다른 전형적인 동작을 구현하는 방안은 본 기술 분야에 잘 알려져 있으므로 본 명세서에서 더이상 기술되지 않을 것이다.
전술한 바와 같이, 동기적 DRAM 제품은 본 기술 분야에 전반적으로 잘 알려져 있다. SDRAM에 대해서는 전기적/기계적으로 업계 표준이 설정되어 있다. 예를 들어, 16Mbit의 동기적 DRAM 제품에 대한 표준에는 제어, 어드레스 및 데이타 입력/출력 회로들은 모두 외부에서 공급되는 클럭의 포지티브 에지와 동기화되어야 한다는 요구 조건이 포함된다. 또한 소정의 액세스 동작에 앞서, 모드 레지스터 세트 사이클 동안 어드레스 입력(A0-A9)에 의해 CAS 지연시간, 버스트 길이 및 버스트 시퀀스가 다중 뱅크 소자내에 프로그래밍되어야 한다.
표준 동기 DRAM은 프로그램가능성(programmablity)을 통해 융통성을 가지도록 설계되고 비동기 DRAM으로는 불가능한 높은 버스트 레이트를 제공하도록 설계되지만, 불행히도 표준 SDRAM은 페이지 적중(hit) 또는 부재(miss)의 초기 지연 시간을 개선하지 못한다. 페이지 적중은 판독 사이클 동안 액세스되는 행이 이미 감지 증폭기에 의해 감지되고 메모리 어레이 또는 뱅크가 오픈 상태일 때 발생된다. 페이지 부재는 판독 사이클 동안 액세스되는 행을 감지 증폭기가 현재 감지하지 못할 때 발생되며, 이때 메모리 뱅크는 먼저 클로즈되고 난 후에 재활성화된 다음 리프레쉬되어 다시 오픈된다. 또한, 표준 SDRAM은 DRAM 사이클 시간 tRC및 DRAM 프리차지 시간 tRP이 야기하는 패널티를 줄이지 못한다. 다수의 메모리 뱅크를 갖는 표준 SDRAM은 프리차지 및 사이클 시간 지연의 일부를 은폐하기 위해 사용자로 하여금 메모리 뱅크상의 동작을 동시에 수행할 수 있도록 하고 있다. 그러나, 이러한 특징은 저장될 데이타가 순차적이고 SDRAM이 두개의 개방된 뱅크 사이에서 중단없이 왕복할 수 있게 구성될 수 있는 경우에만 유용하다. 현재의 멀티태스킹 컴퓨터 운영체제하에서 이는 만만치 않은 일이다. 따라서 표준 SDRAM은, 예를 들어 메모리 대역폭을 충분하게 이용하지 못하거나 모든 메모리 액세스에 대해 시스템이 바람직하지 않은 시스템 대기 상태를 갖는 등 그 성능에 있어서 몇가지 문제점을 갖고 있다.
본 발명의 목적은 메모리의 지연 시간을 줄이고 동일한 메모리 뱅크상에서 동시 동작을 가능하게 함으로써, 즉 다중 뱅크 소자의 단일 메모리 뱅크를 사용함으로써 표준 SDRAM이 갖고 있는 성능의 문제점을 해결하는데 있다.
본 발명의 다른 목적은 메모리 대역폭을 완전하게 활용할 수 있도록 하고 모든 메모리 액세스에 대해 시스템의 대기 상태를 최소화할 수 있도록 하는데 있다.
본 발명에 따르면, 다중 뱅크 아키텍처 및 프로그램가능한 캐쉬 저장 정책을 갖는 캐쉬 내장 SDRAM 소자는 SDRAM 뱅크를 포함하고, SDRAM 뱅크는 메모리 뱅크 어레이에 접속되어 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더를 포함한다. 감지 증폭기는 비트 라인을 통해 메모리 뱅크 어레이에 접속되어 행 디코더에 의해 선택된 데이타 행을 래치한다. 데이타 행내의 원하는 열을 선택하기 위해 동기적 열 선택 수단이 제공된다. 랜덤하게 액세스가능한 행 레지스터는 감지 증폭기에 의해 래치된 데이타 행을 저장한다. 선택 논리 게이트 수단은 감지 증폭기와 행 레지스터 사이에 배치되어, 캐쉬 내장 SDRAM의 특정의 동기적 메모리 동작의 수행에 따라 비트 라인상에 제공되는 데이타 행을 행 레지스터에 선택적으로 게이트한다. 기록 동작 동안 캐쉬 내장 SDRAM에 입력되는 데이타는 감지 증폭기에 의해 수신되어 메모리 뱅크 어레이에 기록된다. 판독 동작 동안 캐쉬 내장 SDRAM으로부터 출력되는 데이타는 SRAM에서만 판독되고, 행 레지스터에 포함된 데이타 행은 먼저 메모리 뱅크 어레이로부터 감지 증폭기로 판독된 후에 특정의 동기적 메모리 동작에 따라 행 레지스터에 선택적으로 게이트된다. 본 발명에 따르면, 기록 사이클 동안 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드(즉, 기록 할당 모드)로 동작하고 기록 사이클 동안 다른 동작 모드에 따라 비기록 전송 모드(즉, 비기록 할당 모드)로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책에 따라 수행되도록 캐쉬 내장 SDRAM를 프로그램하는 수단이 제공된다.
또한, 본 발명에 따르면, 다중 뱅크 아키텍처를 갖는 캐쉬 내장 SDRAM 소자상에 프로그램가능한 캐쉬 저장 정책을 구현하는 방안으로서,
메모리 뱅크 어레이에 접속되어 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더와, 비트 라인을 통해 메모리 뱅크 어레이에 접속되어 행 디코더에 의해 선택된 데이타 행을 래치하는 감지 증폭기와, 데이타 행의 원하는 열을 선택하는 동기적 열 선택 수단이 구비된 SDRAM 뱅크를 제공하는 단계와,
감지 증폭기에 의해 래치된 데이타 행을 저장하기 위해 랜덤하게 어드레스가능한 행 레지스터를 제공하는 단계와,
감지 증폭기와 행 레지스터 사이에 배치되고, 캐쉬 내장 SDRAM의 소정의 동기적 메모리 동작의 수행에 따라 비트 라인상에 제공된 데이타 행을 행 레지스터에 선택적으로 게이트하는 ― 기록 동작 동안 캐쉬 내장 SDRAM에 입력되는 데이타는 감지 증폭기에 의해 수신되어 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 캐쉬 내장 SDRAM으로부터 출력되는 데이타는 행 레지스터에서만 판독되고, 행 레지스터에 포함된 데이타 행은 먼저 메모리 뱅크 어레이로부터 감지 증폭기로 판독된 후에 특정의 동기적 메모리의 동작에 따라 행 레지스터에 선택적으로 게이트된다 ― 선택 논리 게이트 수단을 제공하는 단계와,
기록 사이클 동안에는 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드로 동작하고, 기록 사이클 동안에는 다른 동작 모드에 따라 비기록 전송 모드로 동작하여, 제각기 제 1 및 제 2 캐쉬 저장 정책하에서 동작하도록 캐쉬 내장 SDRAM을 프로그래밍하는 단계를 포함한다.
전술한 본 발명의 목적 및 다른 목적 및 장점들은 본 발명을 수행하는 최적의 방안에 대한 상세한 설명과 첨부된 도면을 함께 참조하면 명백하게 이해될 것이다. 이하의 설명에서, 첨부된 도면의 동일한 참조 부호는 동일한 구성 요소로서 사용된다.
도 1은 알려진 (2Mbit×4 I/O×2 뱅크의) SDRAM 소자의 블럭도
도 2는 알려진 SDRAM의 모드 레지스터의 프로그래밍과 함께 사용되는 어드레스 입력의 예를 도시한 도면
도 3은 본 발명에 따른 (2Mbit×4 I/O×2뱅크의) 캐쉬 내장 SDRAM 소자의 블럭도
도 4는 도 3도에 도시된 본 발명에 따른 캐쉬 내장 SDRAM의 일부를 더욱 상세히 도시한 도면
도 5는 본 발명에 따른 프로그래밍가능한 캐쉬 저장 정책의 일부를 설명하기 위한 흐름도
도 6은 본 발명에 따른 캐쉬 내장 SDRAM의 모드 레지스터의 프로그래밍과 함께 사용되는 어드레스 입력의 예를 도시한 도면
도 7은 캐쉬(페이지) 판독(버스트 길이=4,CAS지연 시간=2) 동안 자동 리프레쉬 커맨드의 예를 도시한 도면
도 8은 판독 다음의 판독 부재(버스트 길이=4,CAS지연 시간=2)의 예를 도시한 도면
도 9는 판독 부재 다음의 기록 부재(버스트 길이=4,CAS지연 시간=2)의 예를 도시한 도면
도 10은 동일한 뱅크에 대한 행을 랜덤하게 판독하여 표준 SDRAM과 본 발명에 따른 캐쉬 내장 SDRAM 간의 타이밍을 비교한 것을 도시한 도면
도면의 주요 부분에 대한 부호의 설명
102A, 102B: 행 레지스터 104A, 104B: SDRAM 뱅크
106A, 106B, 120A: 감지 증폭기 108: 프로그래밍 수단
116A: 행 디코더 118A: 열 디코더
119A: 비트 라인 121A: 선택 논리 게이트 수단
122A: 데이타 래치
DRAM 특히, SDRAM은 본 기술 분야에 잘 알려져 있기 때문에, 본 발명은 본 발명의 일부를 구성하고 본 발명과 직접 관계하는 구성 요소에 대해 중점적으로 기술될 것이다. 그러나, 반도체 메모리 기술 분야에 통상의 지식을 가진 자라면, 도시되거나 기술되지 않은 다른 구성 요소들이 여러가지 형태를 취할 수 있음을 이해할 것이다. 덧붙여, 명확히 하기 위해, 본 발명은 16Mbit SDRAM(2Mbit×4 I/O×2뱅크)에 대해 기술될 것이다. SDRAM의 밀도, 구조 및 뱅크의 크기는 다르게 구성될 수도 있다.
도 3을 참조하면, 본 발명에 따른 캐쉬 내장 SDRAM(100)의 블럭도가 도시되어 있다. SDRAM(100)상에 집적된 8Kbit 캐쉬(102)는 SDRAM 뱅크(104A, 104B) 각각에 대해 집적된 4Kbit의 스태틱 RAM(행 레지스터)(102A, 102B)를 포함한다. 아래에서 기술되는 바와 같이, 캐쉬, 집적 행 레지스터, 스태틱 RAM이란 용어는 서로 번갈아가며 사용되며 스태틱 RAM을 나타낸다. 또한, 이하의 설명에서는 뱅크 A(104A) 및 이와 연관된 집적 행 레지스터(102A)를 기술하고 있지만, 이러한 설명은 뱅크 B(104B) 및 이와 연관된 집적 행 레지스터(102B)에도 동일하게 적용된다. 또한, 이하 본 발명의 상세한 설명에서는 적중(hit) 및 부재(miss)란 용어를 사용하고 있는데, 이들 용어는 행 레지스터에 포함된 데이타 페이지로 일컬어진다(이하 본 명세서에서 더욱 상세히 기술됨). 적중은 액세스되는 행이 행 레지스터내에 존재하여 메모리 뱅크 어레이내의 새로운 행을 액세스할 필요가 없을 때 발생한다. 부재는 액세스되는 행이 현재 행 레지스터내에 존재하지 않을 때 발생한다. 기록 커맨드일 때 부재가 발생하면 행 레지스터에 아무런 영향을 주지 않지만, 판독 커맨드일 때 부재가 발생하면 새로운 행이 행 레지스터에 로드된다. 행 레지스터의 내용은 중간 주기(interim period) 동안에 발생될 수 있는 소정의 기록에 의해 변경되며 SDRAM 어레이로부터 판독된 가장 최근의 행과 항상 동일하다.
SDRAM 뱅크 A의 행이 활성화되면, 행 데이타는 이와 연관된 감지 증폭기(106A)에 의해 래치되지만 캐쉬(102A)로 직접 전송되지는 않는다. 이로 인해, 캐쉬(102A)의 현재의 내용을 변경하지 않고서도 SDRAM 어레이(104A)가 리프레쉬되거나 혹은 새로운 행이 액세스될 수 있다. 그러나, 새로운 행이 활성화되고 나서 판독 커맨드가 발생되면, 전체 행이 자동적으로 캐쉬(102A)로 전달되고, 일정한CAS지연 시간내에 칩(100)으로부터 판독된다. 본 발명에 따르면, 모든 판독 커맨드는 SDRAM 어레이(104A, 104B)로부터 SRAM 캐쉬(102A, 102B)를 통해 데이타를 동기적으로 검색(retrieve)하지만, SDRAM 어레이(104A, 104B)를 직접 액세스하지는 않는다. 이에 관해서는, 기록 전송(Write Transfer) 모드 및 비기록 전송(No Write Transfer) 모드를 참조하여 이후 보다 상세히 기술된다.
본 발명의 한 측면에 따르면, 캐쉬 내장 SDRAM 아키텍처는 메모리의 지연 시간을 줄이고 시스템이 DRAM 메모리의 동일한 뱅크상에서 동작을 병행하여 수행할 수 있게 함으로써 시스템의 성능을 향상시킨다. 본 발명에 따라 판독은 항상 캐쉬를 액세스하고 기록 데이타는 버퍼링되므로, 캐쉬 내장 SDRAM은 SRAM의 속도로 열을 랜덤하게 액세스할 수 있다.
행 레지스터(102A, 102B)를 사용함으로써, 본 발명의 캐쉬 내장 SDRAM은 동일한 뱅크(104A, 104B)에 대한 동작을 병행하여(concurrently) 수행할 수 있다. 이와 같이 동작을 병행하여 수행하는 기능으로 인해 메모리의 성능이 크게 향상되며, 표준 SDRAM(도 10을 참조)에 비해 메모리의 대역폭이 실질적으로 배가된다.
도 3 및 도 4를 참조하면, 다중 뱅크 아키텍처를 갖는 캐쉬 내장 SDRAM 소자(10)는 메모리 뱅크 어레이에 접속되어 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더(116A)를 포함한다. 감지 증폭기(120A)는 비트 라인(119A)을 거쳐 메모리 뱅크 어레이(104A)에 접속되어 행 디코더(116A)에 의해 선택된 데이타 행을 래치한다. 데이타 행의 원하는 열을 선택하기 위해 열 디코더(118A)가 제공된다. 감지 증폭기(120A)에 의해 래치된 데이타 행을 저장하기 위해 행 레지스터(102A)가 제공된다. SDRAM의 열 디코더(118A)는 또한 행 레지스터(102A)에 의해 저장된 데이타 행의 원하는 열을 선택하는 기능도 담당한다.
감지 증폭기(120A)와 행 레지스터(102A) 사이에 배치되는 선택 논리 게이트 수단은 캐쉬 내장 SDRAM(100)의 소정의 메모리의 동작의 수행에 따라 비트 라인(121A)상에 제공되는 데이타 행을 상기 행 레지스터(102A)에 선택적으로 게이팅하기 위해 제공된다. 선택 논리 게이트 수단(121A)은 감지 증폭기(120A)로부터의 데이타 행을 원하는 바에 따라 행 레지스터(102A)에 게이팅하는데 적합한 논리 회로를 포함한다. 기록 동작 동안 캐쉬 내장 SDRAM(100)에 입력되는 데이타는 감지 증폭기(120A)에 의해 수신되어 메모리 뱅크 어레이(104A)에 기록된다. 또한, 판독 동작 동안 캐쉬 내장 SDRAM(100)으로부터 출력되는 데이타는 행 레지스터(102A)에서만 판독되고, 행 레지스터(102A)에 포함된 데이타 행은 먼저 메모리 뱅크 어레이(104A)로부터 판독된 뒤에 감지 증폭기(120A)를 거쳐 특정의 동기적 메모리 동작에 따라 행 레지스터(102A)에 선택적으로 게이트된다. 예를 들어, 행 디코더에 의해 선택된 데이타 행이 행 레지스터(102A)에 게이트되는 판독 동작에 이어서, (기록 동작과 같이) 메모리 뱅크 어레이내의 동일한 데이타 행에 영향을 주는 후속적인 메모리 동작이 부가적으로 발생되면 선택 논리 게이트 수단(121A)은 비트 라인상에 제공되는 영향을 받은 데이타 행을 행 레지스터(102A)에 게이트하여 행 데이타 코히어런시(row data coherency)가 유지되도록 한다.
전술한 설명에 덧붙여, 본 발명의 캐쉬 내장 SDRAM은 캐쉬 내장 SDRAM(100)로/로부터 입력 및 출력되는 데이타를 수신하기 위해 입력 라인이 구비된 데이타 입력/출력(I/O) 버퍼(124)를 또한 포함한다. 데이타 래치(122A)는 데이타 I/O 버퍼(124)와 행 레지스터(102A) 사이에 접속되어 행 레지스터(102A)로부터 출력된 데이타를 데이타 I/O 버퍼(124)상에 래치한다. 데이타 래치(122A)는 또한 데이타 I/O 버퍼(124)와 감지 증폭기(120A) 사이에 접속되어 데이타 I/O 버퍼(124)로부터 입력된 데이타를 감지 증폭기(120A)에 래치한다. 캐쉬 내장 SDRAM(100)으로부터 출력되는 데이타, 특히, 행 레지스터(120A)로부터 출력된 데이타는 캐쉬 내장 SDRAM(100)에 인가되는 외부 클럭 신호와 동기화된 동기 데이타(synchronous data)이다.
행 레지스터(102A)와, 다중 뱅크 아키텍처의 동일한 뱅크(104A)의 대응하는 메모리 뱅크 어레이상에서 메모리의 동작이 병행하여 발생되도록 캐쉬 내장 SDRAM(100)을 제어하는데 마이크로프로세서 또는 메모리 제어기와 같은 제어 수단(도시되지 않음)이 사용될 수 있다. 제어 수단은 행 레지스터(102A)상의 버스트 판독 동작과, 다중 뱅크 아키텍처의 동일한 뱅크의 메모리 뱅크 어레이(104A)상의 프리차지 동작이 병행하여 발생되도록 캐쉬 내장 SDRAM(100)을 제어할 수 있다. 이와 달리, 제어 수단은 행 레지스터(102A)상의 버스트 판독 동작과, 다중 뱅크 아키텍처의 동일한 뱅크의 대응 메모리 뱅크 어레이(104A)상의 뱅크 활성화 동작이 병행하여 발생되도록 캐쉬 내장 SDRAM(100)을 제어할 수 있다. 또한, 제어 수단은 행 레지스터(102A)상의 버스트 판독 동작과, 다중 뱅크 아키텍처의 동일한 뱅크의 대응하는 메모리 뱅크 어레이(104A)상의 뱅크 리프레쉬 동작이 병행하여 수행되도록 할 수 있다.
본 발명의 캐쉬 내장 SDRAM(100)은 또한 제 2 메모리 뱅크 어레이에 접속되어 제 2 메모리 뱅크 어레이의 제 2 데이타 행을 선택하는 제 2 행 디코더와, 제 2 비트 라인을 통해 제 2 메모리 뱅크 어레이에 접속되어 제 2 행 디코더에 의해 선택된 데이타 행을 래치하는 제 2 감지 증폭기와, 데이타 행의 원하는 열을 선택하는 제 2 열 디코더를 포함하는 제 2 SDRAM 뱅크를 포함한다. 제 2 랜덤하게 어드레스가능한 행 레지스터(a second randomly addressable row register)는 제 2 감지 증폭기에 의해 래치된 데이타 행을 저장한다. 감지 증폭기와 함께 참조 부호(106B)로서 합쳐진 제 2 선택 논리 게이트 수단은 제 2 감지 증폭기와 제 2 행 레지스터(102B) 사이에 배치되어, 캐쉬 내장 SDRAM의 특정의 메모리 동작이 수행됨에 따라 제 2 비트 라인상에 제공된 데이타 행을 행 레지스터(102B)에 선택적으로 게이트한다. 기록 동작 동안 캐쉬 내장 SDRAM(100)의 제 2 뱅크에 입력되는 데이타는 제 2 감지 증폭기(106B)에 의해 수신되어 제 2 메모리 뱅크 어레이(104B)에 기록된다. 판독 동작 동안 캐쉬 내장 SDRAM의 제 2 뱅크로부터 출력되는 데이타는 제 2 행 레지스터(102B)에서만 판독되며, 제 2 행 레지스터(102B)에 포함된 데이타 행은 먼저 제 2 메모리 뱅크 어레이(104B)로부터 제 2 감지 증폭기로 판독된 후에 특정한 동기적 메모리 동작에 따라 제 2 행 레지스터(102B)에 선택적으로 게이트된다.
이하, 도 7, 도 8 및 도 9를 참조하면, 병행적인 동작이 수행되는 방식 및, 메모리의 성능을 최대화하고 시스템의 대기 상태를 최소화하기 위해 이들 동작이 어떻게 사용되는지에 대한 설명이 기술될 것이다.
(도 3, 4, 및 5와 함께) 도 7을 참조하면, 뱅크 활성화 커맨드가 캐쉬 내장 SDRAM에 주어지면, 메모리내의 행이 선택되어 감지 증폭기(106A)에 의해 데이타가 래치된다. 이때, 캐쉬(102A)내의 내용은 변경되지 않은 상태로 유지된다. 판독 커맨드가 송출되면, 1 클럭 사이클 이내에 선택된 행 전체가 캐쉬(102A)로 전송되고, 2 클럭 사이클 이내에 출력 신호상에 제 1 판독 데이타가 나타난다. 판독 커맨드 다음 클럭 사이클에서, 행 데이타가 캐쉬(102A) 및 감지 증폭기(106A)내에 래치된다. 모든 판독 동작은 캐쉬(102A)로부터 데이타를 검색하고, 어레이(104A)는 액세스하지 않으므로, DRAM 어레이(104A)는 더이상 오픈 상태로 유지될 필요가 없다. 그 결과, DRAM 어레이(104A)는 자동 프리차지 기능(자동 프리차지로 판독)을 이용하여 판독 커맨드 다음 클럭 사이클에서 프리차지될 수 있다. 이때, 수동 프리차지 커맨드(manual precharge command)는 사용될 수 없는데, 그 이유는 이것이 버스트 판독을 끝낼 것이기 때문이다. 본 발명의 캐쉬 내장 SDRAM에서는 기존의 표준 SDRAM과 호환성(backward compatibility)을 유지하기 위해 버스트의 수동 프리차지 완료가 구비되었음에 유의하여야 한다. 버스트가 완료되도록 하기 위해, 판독 버스트가 종료되기 2 클럭 사이클 전에 수동 프리차지 커맨드를 줄 수 있다. 일단 SDRAM 어레이(104A)가 프리차지되고 나면, 캐쉬(즉, 페이지) 판독 액세스 동안 시스템(도시되지 않음)은 자동 리프레쉬(Auto Refresh) 커맨드(도 7의 시간 T5) 및/또는 다른 뱅크 활성화 커맨드를 동일한 뱅크 혹은 상이한 뱅크에 제공할 수 있다.
캐쉬(페이지) 판독 동안 캐쉬 내장 SDRAM이 뱅크를 활성화할 수 있는 기능으로 인해 시스템은 메모리 액세스를 동일한 뱅크에 파이프라이닝시킬 수 있는 옵션을 갖게 된다. 이것은 캐쉬(도 8)내에 보유된 이전의 행으로부터 판독 데이타를 버스트하는 동안 제어기가 오픈 페이지를 클로즈한 후 다음 행을 (동일 페이지에) 액세스하기 시작함으로써 달성된다. 파이프라이닝을 이용함으로써,CAS지연 시간의 일부 뿐만 아니라 판독 버스트 동안 프리차지 시간 및 페이지 부재 시간tRCD이 완전히 은폐될 수 있다. 이것은 캐쉬 내장 SDRAM(10)의 매우 강력한 특징으로서, 행을 랜덤하게 판독하는 경우 파이프라이닝에 의해 메모리(도 10)의 대역폭을 2배이상 증가시킬 수 있다. 도 9에 도시된 바와 같이 판독 사이클 다음의 기록 부재 사이클의 지연 시간중 일부를 은폐하는데 행 캐쉬가 사용될 수 있다.
캐쉬 내장 SDRAM은 지연 시간이 감소되고 메모리 액세스 사이클을 중첩하는 기능을 가지므로 표준 SDRAM(도 10을 참조)보다 현저한 성능상의 이점이 있다. 즉, 캐쉬 내장 SDRAM은 판독 페이지 부재의 지연 시간을 판독 페이지 적중의 지연 시간까지 줄일 수 있으며, 그 결과 메모리의 성능이 동일한 클럭 주파수에서 동작하는 SDRAM보다 2배 이상 향상된다. DRAM은 기록 사이클 동안 입력 데이타의 마지막 비트가 메모리 셀에 합당하게 저장될 때까지 오픈 상태로 유지되어야 하고 프리차지될 수 없기 때문에 기록 버스트는 파이프라이닝될 수 없다는 점에 유의하여야 한다.
다시 도 3-6을 참조하면, DRAM 감지 증폭기(106A, 106B)로부터의 행 데이타는 뱅크 활성화 커맨드 다음에 발생하는 제 1 판독 또는 기록 커맨드상에서만 (그리고 기록 커맨드에 대해서는 칩이 기록 전송 모드 상태인 경우에만) 캐쉬(102A, 102B)에 전송된다. 동일한 행에 대해 이후에 어떠한 판독 또는 기록 커맨드가 발생해도 캐쉬(102A, 102B)를 로드하지 못하며, 캐쉬의 내용은 변경되지 않은 상태로 유지된다. 즉, 동일한 행에 대해 여러번 판독하더라도 캐쉬를 매번 다시 로드하지 않는다.
본 발명의 다른 실시예에 따르면, 다중 뱅크 아키텍처 및 프로그램가능한 캐쉬 저장 정책을 갖는 캐쉬 내장 SDRAM 소자(100)는 메모리 뱅크 어레이(104A)에 접속되어 메모리 뱅크 어레이(104A)의 데이타 행을 선택하는 행 디코더(116A)와, 비트 라인(121A)을 통해 메모리 뱅크 어레이(104A)에 접속되어 행 디코더(116A)에 의해 선택된 데이타 행을 래치하는 감지 증폭기(120A)와, 데이타 행의 원하는 열을 선택하는 열 디코더(118A)가 구비된 SDRAM 뱅크를 포함한다. 랜덤하게 어드레스가능한 행 레지스터(102A)는 감지 증폭기(120A)에 의해 래치된 데이타 행을 저장한다. 선택 논리 게이트 수단(121A)은 감지 증폭기(120A)와 행 레지스터(102A) 사이에 배치되어, 캐쉬 내장 SDRAM(100)의 특정의 동기적 메모리 동작의 수행에 따라 비트 라인(121)상에 제공되는 데이타 행을 행 레지스터(102A)에 선택적으로 게이트한다. 기록 동작 동안 캐쉬 내장 SDRAM(100)에 입력되는 데이타는 감지 증폭기(120A)에 의해 수신되어 메모리 뱅크 어레이(104A)에 기록된다. 판독 동작 동안 캐쉬 내장 SDRAM(100)으로부터 출력되는 데이타는 행 레지스터(102A)에서만 판독되며, 행 레지스터(102A)에 포함된 데이타 행은 먼저 메모리 뱅크 어레이(104A)로부터 감지 증폭기(120A)로 판독된 후에 특정의 메모리 동작에 따라 행 레지스터(102A)에 선택적으로 게이트된다. 행 레지스터(102A)에 의해 저장된 데이타 행의 원하는 열을 선택하기 위해 SDRAM의 열 디코더(118A)가 또한 제공된다. 행 디코더에 의해 선택된 데이타 행이 행 레지스터(102A)에 게이트되는 판독 동작에 이어서, 메모리 뱅크 어레이내의 동일한 데이타 행에 영향을 주는 부가적인 후속 메모리 동작이 발생되면, 선택 논리 게이트 수단(121A)은 비트 라인상에 제공된 영향을 받은 데이타 행을 행 레지스터(102A)에 게이트하여 행 데이타 코히어런시가 유지되도록 한다.
본 발명에 따르면, 기록 사이클 동안에는 업계 표준의 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드(즉, 기록 할당 모드)로 동작하고, 기록 사이클 동안에는 교번적인 동작 모드에 따라 비기록 전송 모드(즉, 비기록 할당 모드)로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책에 따라 동작하도록 캐쉬 내장 SDRAM(100)을 프로그래밍하기 위한 수단(108)이 제공된다. 바람직하게, 프로그래밍 수단은 모드 레지스터(108)를 포함하며, 여기에 관해서는 도 5 및 도 6을 참조하여 이하 더욱 상세히 기술된다. 이와 달리, 와이어본드(wirebond) 또는 금속 마스크 옵션(metal mask option) 들의 다른 수단을 이용함으로써 프로그래밍을 수행할 수도 있다.
선택 논리 게이트 수단(121A)은 프로그래밍 수단(108A)로부터의 제어 신호에 응답하고, 기록 전송 모드 동안 기록 커맨드가 발생되면 캐쉬 저장 정책은 선택 논리 게이트 수단(121A)이 SDRAM 어레이(104A)로부터 이전에 활성화된 행을 행 레지스터(102A)에 자동적으로 로드할 수 있게 한다. 또한, 비기록 전송 모드 동안 기록 커맨드가 발생되면, 캐쉬 저장 정책은 선택 논리 게이트 수단(121A)이 행 레지스터(102A)에 이전에 활성화된 행을 전송하지 않도록 행 레지스터(102A)는 독립적인 캐쉬 판독 뱅크로서 기능하며, SDRAM 어레이(104A)는 반독립적(semi-independent) DRAM 기록 뱅크로서 기능한다.
캐쉬 내장 SDRAM(100)은 또한 제 2 메모리 뱅크 어레이에 접속되어 제 2 메모리 뱅크 어레이의 제 2 데이타 행을 선택하는 제 2 행 디코더와, 제 2 비트 라인을 통해 제 2 메모리 뱅크 어레이에 접속되어 제 2 행 디코더에 의해 선택된 데이타 행을 래치하는 제 2 감지 증폭기와, 데이타 행의 원하는 열을 선택하는 제 2 열 디코더가 구비된 제 2 SDRAM을 포함할 수 있다. 제 2 감지 증폭기에 의해 래치된 데이타 행을 저장하기 위해 제 2 랜덤하게 어드레스가능한 행 레지스터가 제공된다. 또한, 제 2 감지 증폭기와 제 2 행 레지스터 사이에 배치되는 제 2 선택 논리 게이트 수단은 특정의 메모리 동작의 수행에 따라 제 2 비트 라인상에 제공된 데이타 행을 제 2 행 레지스터에 선택적으로 게이트한다. 기록 동작 동안 제 2 SDRAM에 입력되는 데이타는 제 2 감지 증폭기에 의해 수신되어 제 2 메모리 뱅크 어레이에 기록된다. 판독 동작 동안 제 2 SDRAM으로부터 출력되는 데이타는 제 2 행 레지스터에서만 판독되며, 제 2 행 레지스터에 포함된 데이타 행은 먼저 제 2 메모리 뱅크 어레이로부터 제 2 감지 증폭기로 판독된 후에 소정의 메모리의 동작에 따라 제 2 행 레지스터에 선택적으로 게이트된다.
본 발명의 또다른 측면에 따르면, 다중 뱅크 아키텍처를 갖는 캐쉬 내장 SDRAM 소자상에서 프로그램가능한 캐쉬 저장 정책을 구현하는 방법은,
메모리 뱅크 어레이에 접속되어 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더와, 비트 라인을 통해 메모리 뱅크 어레이에 접속되어 행 디코더에 의해 선택된 데이타 행을 래치하는 감지 증폭기와, 데이타 행의 원하는 열을 선택하는 열 디코더가 구비된 SDRAM 뱅크를 제공하는 단계와,
감지 증폭기에 의해 래치된 데이타 행을 저장하기 위해 랜덤하게 어드레스가능한 행 레지스터를 제공하는 단계와,
감지 증폭기와 행 레지스터 사이에 배치되고, 캐쉬 내장 SDRAM의 소정의 동기 메모리의 동작의 수행에 따라 비트 라인상에 제공된 데이타 행을 행 레지스터에 선택적으로 게이트하는 ― 기록 동작 동안 캐쉬 내장 SDRAM에 입력되는 데이타는 감지 증폭기에 의해 수신되어 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 캐쉬 내장 SDRAM으로부터 출력되는 데이타는 행 레지스터에서만 판독되고, 행 레지스터에 포함된 데이타 행은 먼저 메모리 뱅크 어레이로부터 감지 증폭기로 판독된 후 특정의 동기적 메모리 동작에 따라 행 레지스터에 선택적으로 게이트된다 ― 선택 논리 게이트 수단을 제공하는 단계와,
기록 사이클 동안에는 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드로 동작하고, 기록 사이클 동안에는 다른 동작 모드에 따라 비기록 전송 모드로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책에 따라 동작되도록 캐쉬 내장 SDRAM을 프로그래밍하는 단계를 포함한다.
또한, 본 발명의 방법은 프로그래밍 수단으로부터의 제어 신호에 응답하는 선택 논리 게이트 수단을 제공하는 단계를 더 포함하며, 기록 전송 모드 동안 기록 커맨드가 발생되면, 캐쉬 저장 정책은 SDRAM 어레이로부터의 선택 논리 게이트 수단이 이전에 활성화된 행을 행 레지스터에 자동적으로 로드할 수 있게 한다. 또한, 비기록 전송 모드 동안 기록 커맨드가 발생되면, 캐쉬 저장 정책은 선택 논리 게이트 수단이 이전에 활성화되지 않은 행을 행 레지스터에 전송하지 않도록 한다. 이하의 실시예에서 행 레지스터는 독립적인 캐쉬 판독 뱅크로서 역할을 담당하고 SDRAM 어레이는 반독립적인 DRAM 기록 뱅크로서 역할을 담당한다. 또한, 본 발명의 방법은 행 디코더에 의해 선택된 데이타 행이 행 레지스터에 게이트된 판독 동작에 이어서, 메모리 뱅크 어레이내의 동일한 데이타 행에 영향을 주는 부가적인 후속 메모리 동작이 발생되면, 선택 논리 게이트 수단은 비트 라인상에 제공된 영향을 받은 데이타 행을 행 레지스터에 게이트하여 행 데이타 코히어런시가 유지되도록 하는 단계를 포함한다.
본 발명에 따른 프로그래밍가능한 캐쉬 저장 정책은 제 2 메모리 뱅크 어레이에 접속되어 제 2 메모리 뱅크 어레이의 제 2 데이타 행을 선택하는 제 2 행 디코더와, 제 2 비트 라인을 통해 제 2 메모리 뱅크 어레이에 접속되어 제 2 행 디코더에 의해 선택된 데이타 행을 래치하는 제 2 감지 증폭기와, 데이타 행의 원하는 열을 선택하는 제 2 열 디코더가 구비된 제 2 SDRAM 뱅크를 더 포함할 수 있다. 제 2 감지 증폭기에 의해 래치된 데이타 행을 저장하기 위해 제 2 랜덤하게 어드레스가능한 행 레지스터가 제공된다. 제 2 감지 증폭기와 제 2 행 레지스터 사이에 배치되는 제 2 선택 논리 게이트 수단은 제 2 비트 라인상에 제공된 데이타 행을 특정의 동기적 메모리 동작의 수행에 따라 행 레지스터에 선택적으로 게이트하기 위해 제공된다. 기록 동작 동안 제 2 SDRAM에 입력되는 데이타는 제 2 감지 증폭기에 의해 수신되어 제 2 메모리 뱅크 어레이에 기록된다. 한편, 판독 동작 동안 제 2 SDRAM으로부터 출력되는 데이타는 제 2 행 레지스터에서만 판독되고, 제 2 행 레지스터에 포함된 데이타 행은 먼저 제 2 메모리 뱅크 어레이로부터 제 2 감지 증폭기로 판독된 후 특정의 동기적 메모리 동작에 따라 제 2 행 레지스터에 선택적으로 게이트된다.
기록 전송 모드 및 비기록 전송 모드의 동작에 대해 보다 더 설명하면, 본 발명은 소자의 융통성을 극대화하는 프로그램가능한 캐쉬 저장 정책을 구현한다. 이러한 특징으로 인해, 캐쉬 내장 SDRAM의 사용자가 특정의 응용에 대해 캐쉬 내장 SDRAM의 캐쉬를 최적화할 수 있으며, 따라서 메모리의 성능 및 호환성을 최적화할 수 있다. 도 3 및 도 6에 도시된 바와 같이, 본 발명에서는 특정의 응용에 기록 전송 모드가 사용되는지 혹은 비기록 전송 모드가 사용되는지를 선택하기 위해 모드 레지스터(108)가 바람직하게 사용된다. 모드 레지스터의 세트 사이클 동안, 도 6에 도시된 바와 같이 어드레스 라인 A7-A11의 내용을 기초로 하여 정규/기록 할당(기록 전송) 모드 또는 비기록 할당(비기록 전송) 모드가 선택된다.
새로운 행이 활성화된 이후에 기록 커맨드가 발생되면, 모드 레지스터(108)는 감지 증폭기(106A, 106B)로부터의 데이타가 캐쉬(102A, 102B)로 로드되는지의 여부, 즉, 감지 증폭기로부터의 워드라인 데이타가 캐쉬로 전송되는지의 여부를 판정하기 위해 조회(query)된다. 모드 레지스터(108)에 의해 캐쉬 내장 SDRAM(100)의 칩이 기록 전송 모드 상태인 것으로 나타나면, 기록 커맨드는 감지 증폭기 데이타가 SDRAM 어레이(104A, 104B)로부터 캐쉬(102A, 102B)로 로드되도록 한다. 모드 레지스터(108)에 의해 캐쉬 내장 SDRAM(100)의 칩이 비기록 전송 모드 상태인 것으로 나타나면, 기록 커맨드는 감지 증폭기 데이타가 캐쉬(102A, 102B)로 자동적으로 전송되지 못하게 한다. 기록 적중이 발생되면(즉, 캐쉬내에 기록 페이지가 이미 존재하면), 캐쉬 내장 SDRAM(100)는 데이타가 DRAM 어레이(104A, 104B)에 기록되는 순간 캐쉬를 자동적으로 갱신한다(도 5 및 도 6을 참조).
캐쉬 내장 SDRAM이 기록 전송(정규) 모드로 사용되는 경우, 기록 부재는 새로운 데이타 행이 활성화되어 SDRAM 어레이(104A, 104B)로부터 캐쉬(102A, 102B)로 전송되게 하며, 이에 따라 캐쉬(102A, 102B)에 저장된 이전의 임의의 정보에 중복 기록된다. 판독 동작은 항상 캐쉬(102A, 102B)를 로드하기 때문에, 판독 또는 기록 커맨드가 제공된 이후의 SDRAM 감지 증폭기(106A, 106B)내의 행 데이타는 항상 캐쉬 데이타와 동일하다. 따라서, 기록 전송 모드에서는 판독 또는 기록을 수행하는데 뱅크(104A, 104B)당 하나의 DRAM 캐쉬 행만이 사용될 수 있다(도 5를 참조).
이하, 도 7을 다시 참조하여 기록 전송 모드에 대해 설명을 더욱 상세하게 기술할 것이다. 판독 부재가 발생되면, 새로운 행에 대해 뱅크 활성화 커맨드가 송출되어야 한다. 새로운 행으로부터 데이타를 액세스하기 위해 캐쉬 내장 SDRAM에는 시간 tRCD이후에 판독 커맨드 또는 자동 프리차지를 갖는 판독 커맨드(Read with Auto Precharge)가 제공될 수 있다. 시간 T0일 때 판독 커맨드가 송출되면, 행 X으로부터의 데이타는 동일한 클럭 사이클일 때 SDRAM 뱅크로부터 캐쉬로 전송된다. 만일 자동 프리차지 기능(Auto Precharge function)이 호출되는 경우에는 판독 커맨드 다음 클럭 사이클에서 DRAM 프리차지가 개시된다. 2 클럭 사이클 이후에 SDRAM 뱅크가 클로즈되거나 프리차지되고, (클럭 시간 T3일 때) 동일한 뱅크로부터 새로운 행 Y이 활성화될 수 있다. 시간 T5에서 기록 커맨드가 송출될 때 캐쉬 내장 SDRAM은 감지 증폭기의 데이타(행 Y)를 캐쉬에 전송한다. 이때, SDRAM 감지 증폭기와 캐쉬는 동일한 정보(행 Y)를 보유한다. 어떠한 후속적인 판독 커맨드도 캐쉬로부터의 행 Y 열 데이타를 판독할 것이다(도 7의 시간 T7-79를 참조). 마찬가지로, 어떠한 후속적인 기록 커맨드도 데이타를 감지 증폭기내에 보유된 행 Y에 동시에 기록하고 캐쉬내의 행 Y을 또한 갱신할 것이다.
판독 또는 기록 커맨드가 송출된 이후에 SDRAM 감지 증폭기(102A)와 캐쉬(106A)는 항상 동일한 행을 보유하므로, 메모리 제어기(도시되지 않음)는 캐쉬 내장 SDRAM내의 뱅크마다 하나의 페이지 태그만을 요구할 것이다. 이것은 업계 표준 SDRAM에서 필요로 하는 뱅크당 페이지 태그의 수와 동일하다. 또한, SDRAM/캐쉬 뱅크(104A, 102A)의 제어는 표준 SDRAM의 DRAM 뱅크의 제어와 동일할 것이다. 표준 SDRAM과 보다 더 호환성을 갖게 하기 위해, 기록 전송 모드의 이진 코드는 업계 표준 SDRAM의 정규 동작 모드의 코드와 대응한다(도 6을 참조). 이와 같은 특징들은 캐쉬 내장 SDRAM이 SDRAM과 100%(100 퍼센트) 호환성을 가지는데 도움이 되며, 그 결과 캐쉬 내장 SDRAM은 기존의 메모리 제어기 및 시스템(도시되지 않음)을 변경하지 않고서도 표준 SDRAM으로 대체할 수 있다.
캐쉬 내장 SDRAM이 비기록 전송 모드 상태이면, 기록 부재시 캐쉬에 새로운 행이 제공되지 못한다(도 5를 참조). 그 대신, DRAM 감지 증폭기에서 새로운 행이 갱신되기 때문에 캐쉬의 내용은 아무런 영향을 받지 않는다. 이로 인해, 캐쉬 내장 SDRAM이 동일한 DRAM 뱅크에서 판독 페이지 및 기록 페이지를 동시에 오픈시키는 이점이 있다.
이하, 도 8을 다시 참조하여 비기록 전송 모드에 관해 더욱 상세히 기술될 것이다. 판독 부재가 발생되면, 새로운 행을 활성화하기 위해 뱅크 활성화 커맨드가 송출되어야 한다. 시간 tRCD이후에, 새로운 행으로부터의 데이타를 액세스하기 위해 캐쉬 내장 SDRAM에 판독 커맨드가 제공될 수 있다. 시간 T0에서 판독 커맨드가 제공되면, 행 X으로부터의 데이타는 동일한 클럭 사이클에서 SDRAM으로부터 캐쉬로 전송된다. 자동 프리차지 기능이 호출되면, 판독 커맨드 다음 클럭 사이클에서 SDRAM 프리차지가 개시된다. 2 클럭 사이클 이후에, SDRAM 뱅크가 클로즈되고 새로운 행 Y이 활성화될 수 있다. 시간 T5에서 기록 커맨드가 송출되면, 캐쉬 내장 SDRAM은 행 Y을 캐쉬로 로드하지 않는다. 그 대신, SDRAM 감지 증폭기를 갱신하는데 기록 데이타가 사용되며, 캐쉬(102A)는 아무런 영향을 받지 않은 상태로 유지된다. 이때, 뱅크에는 열 판독/기록이 발생되는 두개의 행(행 X 및 행 Y)이 있다. 후속적인 어떠한 판독 커맨드라도 캐쉬내의 행 X으로부터 열 데이타를 판독할 것이다(도 8의 시간 T7-T9을 참조). 마찬가지로, 후속적인 어떠한 기록 커맨드라도 데이타를 SDRAM의 행 Y에 기록한다. 판독 커맨드 다음에 SDRAM이 프리차지 되지 않고 행 Y이 재활성화되지 않으면, 행 Y으로부터 데이타를 판독할 수 없다. 마찬가지로, 기록 커맨드 다음에 SDRAM이 프리차지되지 못하고 행 X이 재활성화되지 못하면 데이타는 행 X에 기록되지 못한다.
전술한 비기록 전송 모드 셋업은 메모리의 한 페이지로부터 데이타를 판독하여 이를 프로세싱하고 프로세싱된 결과를 메모리의 다른 페이지에 다시 기록하는 시스템(도시되지 않음)에 있어서 이상적이다. 이 경우, 캐쉬 내장 SDRAM은 동일한 뱅크에서 동시에 오픈된 판독 페이지 및 기록 페이지를 모두 가질 수 있다. 또한, 데이타 복사 또는 데이타 이동 동작이 빈번하게 발생하는 소정의 어플리케이션의 경우에는 본 발명에 따라 캐쉬 내장 SDRAM의 비기록 전송 모드를 사용함으로써 성능의 향상을 도모할 수 있다.
따라서, 캐쉬 내장 SDRAM(100)는 SDRAM보다 향상된 성능을 나타낸다. 예를 들어, 캐쉬 내장 SDRAM(100)의 설계는 기존의 업계 표준 SDRAM(예를 들어, 16Mbit SDRAM)과 호환성을 유지할 수 있는 방식으로 구현되었다. 본 발명의 캐쉬 내장 SDRAM(100)은 (i) SDRAM 커맨드, 어드레스 및 데이타 셋업/보유 시간을 지원하고, (ii) 업계 표준 16Mbit SDRAM과 동일한 핀아웃(pin out) 및 패키지를 사용하고, (iii) SDRAM과 동일한 커맨드 정의, 커맨드 시퀀스 및 진리표를 사용하고, (iv) 모든 동작 주파수에서 3 동작의CAS지연 시간을 지원함으로써, 기존의 SDRAM과 호환성을 유지할 수 있다. (iv)에 대한 설명을 개략적으로 보여주기 위해, 캐쉬 내장 SDRAM은 CAS 지연 시간이 2인 상태로 83MHz∼133MHz의 범위의 주파수로 동작할 수 있다. 표준 SDRAM은 이들 모든 주파수에서 동작하기 위해 CAS 지연 시간이 3이어야 한다. 그 결과, 주어진 캐쉬 내장 SDRAM은 동작 주파수에서 CAS 지연 시간이 2 및 3인 동작을 지원한다. 예를 들어, 100MHz CAS 지연 시간의 캐쉬 내장 SDRAM 부는 CAS 지연 시간이 3인 100MHz의 SDRAM으로 제어할 것이다. 그렇지만, 이러한 SDRAM 제어가 캐쉬 내장 SDRAM의 성능 향상을 이용하지 못한다면 캐쉬 내장 SDRAM의 성능은 SDRAM과 동일하게 된다.
기능적인 면에서 보면, 본 발명에 따른 캐쉬 내장 SDRAM은 표준 SDRAM과 플러그 방식에서 호환될 수 있다. 또한, 본 발명에 따른 캐쉬 내장 SDRAM은 본 명세서에 기술된 바와 같이, SDRAM 제어 신호가 제공되면 표준 SDRAM과 유사하게 동작하도록 프로그래밍될 수 있다.
본 명세서에 기술된 바와 같이, 캐쉬 내장 SDRAM은 표준 SDRAM의 성능상의 한계를 해결한다는 점에서 유리하다. 예를 들어, 캐쉬 내장 SDRAM은 행 레지스터로부터 모든 판독 동작이 발생되게 함으로써 표준 SDRAM의 열 지연 시간(column latency)을 줄인다. 또한, 캐쉬 내장 SDRAM은 동일한 뱅크상에서 병행적으로 동작을 수행함으로써 메모리의 성능을 향상시킨다. 따라서, SDRAM의 지연 시간을 은폐하기 위해 사용자는 액세스를 파이프라이닝하고 커맨드를 중첩시킬 수 있다. 이와 같은 변경으로 인해, 동일한 클럭 주파수에서 메모리 성능이 표준 SDRAM보다 2배이상 향상된다. 또한, 캐쉬 내장 SDRAM은 사용자가 메모리 대역폭을 완전히 이용할 수 있게 하고 모든 메모리 액세스에 대해 시스템의 대기 상태를 제거하도록 혁신적으로 설계되었다.
본 발명은 소정의 실시예를 참조하여 도시되고 기술되었지만, 본 기술 분야에 통상의 지식을 가진 자라면, 본 발명은 특허 청구범위에 정의된 바와 같이 본 발명의 정신 및 영역을 벗어나지 않은 범위내에서 여러가지 형태로 변경될 수 있고 본 명세서에서 기술된 실시예와 다른 실시예로 구현될 수 있음을 이해할 것이다.

Claims (15)

  1. 다중 뱅크 아키텍처(a multi-bank architecture) 및 프로그램가능한 캐쉬 저장 정책(a programmable caching policy)을 포함하는 캐쉬 내장의 동기적 동적 랜덤 액세스 메모리(a cached synchronous dynamic random access memory: SDRAM) 소자에 있어서,
    ① 메모리 뱅크 어레이(a memory bank array)에 접속되어 상기 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더(a row decoder)와, 비트 라인을 거쳐 상기 메모리 뱅크 어레이에 접속되어 상기 행 디코더에 의해 선택된 상기 데이타 행을 래치(latch)하는 감지 증폭기(sense amplifiers)와, 상기 데이타 행의 원하는 열을 선택하는 동기적 열 선택 수단(a synchronous column select means)을 포함하는 동기적 동적 랜덤 액세스 메모리 뱅크와,
    ② 상기 감지 증폭기에 의해 래치된 데이타 행을 저장하는 랜덤하게 어드레스가능한 행 레지스터(a randomly addressable row register)와,
    ③ 상기 감지 증폭기와 상기 행 레지스터 사이에 배치되어, 상기 비트 라인상에 제공되는 상기 데이타 행을 상기 캐쉬 내장 SDRAM의 특정의 동기 메모리의 동작의 수행에 따라 상기 행 레지스터에 선택적으로 게이트(gate)하는 ― 기록 동작 동안 상기 캐쉬 내장 SDRAM에 입력되는 데이타는 상기 감지 증폭기에 의해 수신되어 상기 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 상기 캐쉬 내장 SDRAM으로부터 출력되는 데이타는 상기 행 레지스터에서만 판독되고, 상기 행 레지스터에 포함된 상기 데이타 행은 먼저 상기 메모리 뱅크 어레이로부터 상기 감지 증폭기로 판독된 후 특정의 동기적 메모리 동작에 따라 상기 행 레지스터에 선택적으로 게이트된다 ― 선택 논리 게이트 수단(a select logic gating means)과,
    ④ 기록 사이클 동안에는 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드(a Wirte Transfer mode)로 동작하고, 기록 사이클 동안에는 다른 동작 모드에 따라 비기록 전송 모드(a No Write Transfer mode)로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책(a first and a second caching policy)하에서 동작하도록 상기 캐쉬 내장 SDRAM을 프로그래밍하는 수단을 포함하는
    캐쉬 내장 SDRAM 소자.
  2. 제 1 항에 있어서,
    상기 선택 논리 게이트 수단은 상기 프로그래밍 수단으로부터의 제어 신호에 응답하고, 상기 기록 전송 모드 동안 기록 커맨드(a Write command)가 발생되면 상기 캐쉬 저장 정책은 상기 선택 논리 게이트 수단이 상기 감지된 증폭기로부터 이전에 활성화된 행을 상기 행 레지스터에 자동적으로 로드할 수 있도록 하고, 상기 비기록 전송 모드 동안 기록 커맨드가 발생되면, 상기 캐쉬 저장 정책은 상기 선택 논리 게이트 수단이 이전에 활성화된 행을 상기 행 레지스터에 전송하지 않도록 하며, 후자의 경우 상기 행 레지스터는 독립적인 캐쉬 판독 뱅크(an independent cache Read bank)로서 기능하고, 상기 SDRAM 어레이는 반독립 DRAM 기록 뱅크(a semi-independent DRAM Write bank)로서 기능하는
    캐쉬 내장 SDRAM 소자.
  3. 제 1 항에 있어서,
    상기 SDRAM의 상기 동기적 열 선택 수단은 상기 행 레지스터에 의해 저장된 상기 데이타 행의 원하는 열을 또한 선택하는 캐쉬 내장 SDRAM 소자.
  4. 제 1 항에 있어서,
    상기 행 디코더에 의해 선택된 데이타 행이 상기 행 레지스터에 게이트되는 판독 동작에 이어서, 차후에 상기 메모리 뱅크 어레이의 상기 동일한 데이타 행에 영향을 주는 동기적 메모리 동작이 부가적으로 발생되면, 상기 선택 논리 게이트 수단은 상기 비트 라인상에 제공된 상기 영향을 받은 데이타 행을 상기 행 레지스터에 게이트하여 행 데이타 코히어런시(a row data coherency)가 유지되도록 하는 캐쉬 내장 SDRAM 소자.
  5. 제 1 항에 있어서
    ① 제 2 메모리 뱅크 어레이에 접속되어 상기 제 2 메모리 뱅크 어레이의 제 2 데이타 행을 선택하는 제 2 행 디코더와, 제 2 비트 라인을 통해 상기 제 2 메모리 뱅크 어레이에 접속되어 상기 제 2 행 디코더에 의해 선택된 상기 데이타 행을 래치하는 제 2 감지 증폭기와, 상기 데이타 행의 원하는 열을 선택하는 제 2 동기적 열 선택 수단을 포함하는 제 2 SDRAM 뱅크와,
    ② 상기 제 2 감지 증폭기에 의해 래치된 데이타 행을 저장하는 제 2 랜덤하게 어드레스가능한 행 레지스터와,
    ③ 상기 제 2 감지 증폭기와 상기 제 2 행 레지스터 사이에 배치되고, 상기 제 2 비트 라인상에 제공된 상기 데이타 행을 상기 캐쉬 내장 SDRAM의 특정의 동기 메모리의 동작의 수행에 따라 상기 행 레지스터에 선택적으로 게이트하는 ― 기록 동작 동안 상기 캐쉬 내장 SDRAM의 상기 제 2 SDRAM에 입력되는 데이타는 상기 제 2 감지 증폭기에 의해 수신되어 상기 제 2 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 상기 캐쉬 내장 SDRAM의 상기 제 2 SDRAM으로부터 출력되는 데이타는 상기 제 2 행 레지스터에서만 판독되고, 상기 제 2 행 레지스터에 포함된 상기 데이타 행은 먼저 상기 제 2 메모리 뱅크 어레이로부터 상기 제 2 감지 증폭기로 판독된 후 상기 특정의 동기적 메모리 동작에 따라 상기 제 2 행 레지스터에 선택적으로 게이트된다 ― 제 2 선택 논리 게이트 수단을 더 포함하는
    캐쉬 내장 SDRAM 소자.
  6. 제 1 항에 있어서,
    상기 프로그래밍 수단은 모드 레지스터(a mode register)를 포함하는 캐쉬 내장 SDRAM 소자.
  7. 제 1 항에 있어서,
    상기 프로그래밍 수단은 와이어본드 프로그래밍 옵션(a wirebond programming option)을 포함하는 캐쉬 내장 SDRAM 소자.
  8. 제 1 항에 있어서,
    상기 프로그래밍 수단은 금속 마스크 프로그래밍 옵션(a metal mask programming option)을 포함하는 캐쉬 내장 SDRAM 소자.
  9. 다중 뱅크 아키텍처를 포함하는 캐쉬 내장 SDRAM 소자상에 프로그래밍가능한 캐쉬 저장 정책을 구현하는 방법에 있어서,
    ① 메모리 뱅크 어레이에 접속되어 상기 메모리 뱅크 어레이의 데이타 행을 선택하는 행 디코더와, 비트 라인을 통해 메모리 뱅크 어레이에 접속되어 상기 행 디코더에 의해 선택된 상기 데이타 행을 래치하는 감지 증폭기와, 상기 데이타 행의 원하는 열을 선택하는 동기적 열 선택 수단이 구비된 동기적 동적 랜덤 액세스 메모리 뱅크를 제공하는 단계와,
    ② 상기 감지 증폭기에 의해 래치된 데이타 행을 저장하는 랜덤하게 어드레스가능한 행 레지스터를 제공하는 단계와,
    ③ 상기 감지 증폭기와 상기 행 레지스터 사이에 배치되고, 상기 비트 라인상에 제공된 상기 데이타 행을 상기 캐쉬 내장 SDRAM의 특정의 동기 메모리의 동작이 수행되는 바에 따라 상기 행 레지스터에 선택적으로 게이트하는 ― 기록 동작 동안 상기 캐쉬 내장 SDRAM에 입력되는 데이타는 상기 감지 증폭기에 의해 수신되어 상기 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 상기 캐쉬 내장 SDRAM으로부터 출력되는 데이타는 상기 행 레지스터에서만 판독되고, 상기 행 레지스터에 포함된 상기 데이타 행은 먼저 상기 메모리 뱅크 어레이로부터 감지 증폭기로 판독된 후 특정의 동기적 메모리 동작에 따라 상기 행 레지스터에 선택적으로 게이트된다 ― 선택 논리 게이트 수단을 제공하는 단계와,
    ④ 기록 사이클 동안에는 표준 SDRAM의 정규 동작 모드에 대응하는 기록 전송 모드로 동작하고, 기록 사이클 동안에는 다른 동작 모드에 따라 비기록 전송 모드로 동작하여 제각기 제 1 및 제 2 캐쉬 저장 정책하에서 동작하도록 상기 캐쉬 내장 SDRAM을 프로그래밍하는 단계를 포함하는
    프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  10. 제 9 항에 있어서,
    상기 선택 논리 게이트 수단을 제공하는 단계는 상기 선택 논리 게이트 수단이 상기 프로그래밍 수단으로부터의 제어 신호에 응답하는 단계를 더 포함하고, 상기 기록 전송 모드 동안 기록 커맨드가 발생되면 상기 캐쉬 저장 정책은 상기 선택 논리 게이트 수단이 상기 감지 증폭기로부터 이전에 활성화된 행을 상기 행 레지스터에 자동적으로 로드할 수 있도록 하고, 상기 비기록 전송 모드 동안 기록 커맨드가 발생되면, 상기 캐쉬 저장 정책은 상기 선택 논리 게이트 수단이 이전에 활성화된 행을 상기 행 레지스터에 전송하지 않으며, 후자의 경우 상기 행 레지스터는 독립적인 캐쉬 판독 뱅크로서 기능하고 상기 SDRAM 어레이는 반독립적인 DRAM 기록 뱅크로서 기능하는
    프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  11. 제 9 항에 있어서,
    상기 행 디코더에 의해 선택된 데이타 행이 상기 행 레지스터에 게이트되는 판독 동작에 이어서, 차후에 상기 메모리 뱅크 어레이의 상기 동일한 데이타 행에 영향을 주는 동기적 메모리 동작이 부가적으로 발생되면, 상기 선택 논리 게이트 수단은 상기 비트 라인상에 제공된 상기 영향을 받은 데이타 행을 상기 행 레지스터에 게이트하여 행 데이타 코히어런시가 유지되도록 하는
    프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  12. 제 9 항에 있어서,
    ① 제 2 메모리 뱅크 어레이에 접속되어 상기 제 2 메모리 뱅크 어레이의 제 2 데이타 행을 선택하는 제 2 행 디코더와, 제 2 비트 라인을 거쳐 상기 제 2 메모리 뱅크 어레이에 접속되어 상기 제 2 행 디코더에 의해 선택된 상기 데이타 행을 래치하는 제 2 감지 증폭기와, 상기 데이타 행의 원하는 열을 선택하는 제 2 동기적 열 선택 수단을 포함하는 제 2 SDRAM 뱅크를 제공하는 단계와,
    ② 상기 제 2 감지 증폭기에 의해 래치된 데이타 행을 저장하는 제 2 랜덤하게 어드레스가능한 행 레지스터를 제공하는 단계와,
    ③ 상기 제 2 감지 증폭기와 상기 제 2 행 레지스터 사이에 배치되고, 상기 제 2 비트 라인상에 제공된 상기 데이타 행을 상기 캐쉬 내장 SDRAM의 특정의 동기 메모리 동작의 수행에 따라 상기 행 레지스터에 선택적으로 게이트하는 ― 기록 동작 동안 상기 캐쉬 내장 SDRAM의 상기 제 2 SDRAM에 입력되는 데이타는 상기 제 2 감지 증폭기에 의해 수신되어 상기 제 2 메모리 뱅크 어레이에 기록되고, 판독 동작 동안 상기 캐쉬 내장 SDRAM의 상기 제 2 SDRAM으로부터 출력되는 데이타는 상기 제 2 행 레지스터에서만 판독되고, 상기 제 2 행 레지스터에 포함된 상기 데이타 행은 먼저 상기 제 2 메모리 뱅크 어레이로부터 상기 제 2 감지 증폭기로 판독된 후 상기 특정의 동기적 메모리 동작에 따라 상기 제 2 행 레지스터에 선택적으로 게이트된다 ― 제 2 선택 논리 게이트 수단을 제공하는 단계를 더 포함하는
    프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  13. 제 9 항에 있어서,
    상기 캐쉬 내장 SDRAM을 프로그래밍하는 단계는 모드 레지스터를 이용하는 단계를 포함하는 프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  14. 제 9 항에 있어서,
    상기 캐쉬 내장 SDRAM을 프로그래밍하는 단계는 와이어본드 옵션을 이용하는 단계를 포함하는 프로그래밍가능한 캐쉬 저장 정책 구현 방법.
  15. 제 9 항에 있어서,
    상기 캐쉬 내장 SDRAM을 프로그래밍하는 단계는 금속 마스크 옵션을 이용하는 단계를 포함하는 프로그래밍가능한 캐쉬 저장 정책 구현 방법.
KR1019970037912A 1996-10-18 1997-08-08 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법 KR100260683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73384196A 1996-10-18 1996-10-18
US8/733,841 1996-10-18

Publications (2)

Publication Number Publication Date
KR19980032272A true KR19980032272A (ko) 1998-07-25
KR100260683B1 KR100260683B1 (ko) 2000-07-01

Family

ID=24949322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037912A KR100260683B1 (ko) 1996-10-18 1997-08-08 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법

Country Status (5)

Country Link
US (1) US6289413B1 (ko)
JP (1) JP3335298B2 (ko)
KR (1) KR100260683B1 (ko)
SG (1) SG70607A1 (ko)
TW (1) TW349196B (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332469B1 (ko) * 1998-05-29 2002-07-18 박종섭 뱅크 동작제어에 의한 전력절감형 메모리 소자
US6381190B1 (en) * 1999-05-13 2002-04-30 Nec Corporation Semiconductor memory device in which use of cache can be selected
US6862654B1 (en) * 2000-08-17 2005-03-01 Micron Technology, Inc. Method and system for using dynamic random access memory as cache memory
US6779076B1 (en) 2000-10-05 2004-08-17 Micron Technology, Inc. Method and system for using dynamic random access memory as cache memory
KR100374637B1 (ko) * 2000-10-24 2003-03-04 삼성전자주식회사 Ｊｅｄｅｃ 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치
US6457110B1 (en) * 2001-03-16 2002-09-24 Umax Data Systems, Inc. Method of accessing syncronous dynamic random access memory in scanner
EP1296237A1 (en) * 2001-09-25 2003-03-26 Texas Instruments Incorporated Data transfer controlled by task attributes
EP1304620A1 (en) * 2001-10-17 2003-04-23 Texas Instruments Incorporated Cache with selective write allocation
US6721227B2 (en) * 2002-02-11 2004-04-13 Micron Technology, Inc. User selectable banks for DRAM
US6813679B2 (en) 2002-06-20 2004-11-02 Purple Mountain Server Llc Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM
JP2004171678A (ja) 2002-11-20 2004-06-17 Sony Corp 情報記憶装置、情報記憶方法、及び情報記憶プログラム
KR100557590B1 (ko) * 2002-12-26 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 장치의 오토 리프레시 제어회로
DE10329395A1 (de) * 2003-06-30 2005-02-10 Infineon Technologies Ag Verfahren zur Datenübertragung
US7689763B2 (en) * 2004-08-18 2010-03-30 Lsi Corporation Method and system for reducing pin count in an integrated circuit when interfacing to a memory
US7161845B2 (en) * 2004-12-23 2007-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory device having a memory cell with multiple bit-elements
US7184327B2 (en) * 2005-04-14 2007-02-27 Micron Technology, Inc. System and method for enhanced mode register definitions
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
US8443134B2 (en) * 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
US8706968B2 (en) * 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
CN101681282A (zh) * 2006-12-06 2010-03-24 弗森多系统公司（dba弗森-艾奥） 用于共享的、前端、分布式raid的装置、系统和方法
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
WO2011031796A2 (en) 2009-09-08 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for caching data on a solid-state storage device
WO2011031903A2 (en) 2009-09-09 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for allocating storage
US9122579B2 (en) 2010-01-06 2015-09-01 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for a storage layer
WO2012083308A2 (en) 2010-12-17 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
WO2012106362A2 (en) 2011-01-31 2012-08-09 Fusion-Io, Inc. Apparatus, system, and method for managing eviction of data
US9201677B2 (en) 2011-05-23 2015-12-01 Intelligent Intellectual Property Holdings 2 Llc Managing data input/output operations
US8874823B2 (en) 2011-02-15 2014-10-28 Intellectual Property Holdings 2 Llc Systems and methods for managing data input/output operations
US9003104B2 (en) 2011-02-15 2015-04-07 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a file-level cache
US9141527B2 (en) 2011-02-25 2015-09-22 Intelligent Intellectual Property Holdings 2 Llc Managing cache pools
US9563555B2 (en) 2011-03-18 2017-02-07 Sandisk Technologies Llc Systems and methods for storage allocation
WO2012129191A2 (en) 2011-03-18 2012-09-27 Fusion-Io, Inc. Logical interfaces for contextual storage
US8787705B1 (en) * 2011-09-29 2014-07-22 Richard Hopkins System and method for managing digital data
US9274937B2 (en) 2011-12-22 2016-03-01 Longitude Enterprise Flash S.A.R.L. Systems, methods, and interfaces for vector input/output operations
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US9116812B2 (en) 2012-01-27 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a de-duplication cache
US9612966B2 (en) 2012-07-03 2017-04-04 Sandisk Technologies Llc Systems, methods and apparatus for a virtual machine cache
US10339056B2 (en) 2012-07-03 2019-07-02 Sandisk Technologies Llc Systems, methods and apparatus for cache transfers
US10346095B2 (en) 2012-08-31 2019-07-09 Sandisk Technologies, Llc Systems, methods, and interfaces for adaptive cache persistence
US10509776B2 (en) 2012-09-24 2019-12-17 Sandisk Technologies Llc Time sequence data management
US10318495B2 (en) 2012-09-24 2019-06-11 Sandisk Technologies Llc Snapshots for a non-volatile device
US9842053B2 (en) 2013-03-15 2017-12-12 Sandisk Technologies Llc Systems and methods for persistent cache logging
US10558561B2 (en) 2013-04-16 2020-02-11 Sandisk Technologies Llc Systems and methods for storage metadata management
US10102144B2 (en) 2013-04-16 2018-10-16 Sandisk Technologies Llc Systems, methods and interfaces for data virtualization
US9842128B2 (en) 2013-08-01 2017-12-12 Sandisk Technologies Llc Systems and methods for atomic storage operations
US10019320B2 (en) 2013-10-18 2018-07-10 Sandisk Technologies Llc Systems and methods for distributed atomic storage operations
US10073630B2 (en) 2013-11-08 2018-09-11 Sandisk Technologies Llc Systems and methods for log coordination
KR102308780B1 (ko) 2014-10-31 2021-10-05 삼성전자주식회사 캐시 메모리의 관리 방법 및 그 장치
US9946607B2 (en) 2015-03-04 2018-04-17 Sandisk Technologies Llc Systems and methods for storage error management
US9922695B2 (en) * 2015-03-25 2018-03-20 Intel Corporation Apparatus and method for page copying within sections of a memory
US9881659B2 (en) 2015-09-25 2018-01-30 Intel Corporation Technologies for clearing a page of memory
TWI648737B (zh) * 2015-11-19 2019-01-21 鈺創科技股份有限公司 能夠快速寫入資料的記憶體電路
US9804793B2 (en) 2016-03-04 2017-10-31 Intel Corporation Techniques for a write zero operation
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US10490239B2 (en) 2016-12-27 2019-11-26 Intel Corporation Programmable data pattern for repeated writes to memory
US11074018B2 (en) * 2017-04-06 2021-07-27 International Business Machines Corporation Network asset management
US10824503B2 (en) * 2017-11-14 2020-11-03 Micron Technology, Inc. Systems and methods for performing a write pattern in memory devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787457A (en) * 1996-10-18 1998-07-28 International Business Machines Corporation Cached synchronous DRAM architecture allowing concurrent DRAM operations

Also Published As

Publication number Publication date
JPH10134572A (ja) 1998-05-22
US6289413B1 (en) 2001-09-11
SG70607A1 (en) 2000-02-22
TW349196B (en) 1999-01-01
JP3335298B2 (ja) 2002-10-15
KR100260683B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
KR100260683B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
KR100257430B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
US5636173A (en) Auto-precharge during bank selection
US5600605A (en) Auto-activate on synchronous dynamic random access memory
US5587961A (en) Synchronous memory allowing early read command in write to read transitions
JP4734580B2 (ja) エンハンスド・バス・ターンアラウンド集積回路ダイナミック・ランダム・アクセス・メモリ装置
US6647478B2 (en) Semiconductor memory device
US7076601B2 (en) Memory controller and data processing system
KR100869870B1 (ko) 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US8730759B2 (en) Devices and system providing reduced quantity of interconnections
US6151664A (en) Programmable SRAM and DRAM cache interface with preset access priorities
US20030151965A1 (en) Refresh initiated precharge technique for dynamic random access memory arrays using look-ahead refresh
US20050071541A1 (en) Method and apparatus for implicit DRAM precharge
US6091667A (en) Semiconductor memory device and a data reading method and a data writing method therefor
US6097781A (en) Shared counter
JPH10326491A (ja) メモリ装置、ｓｒａｍセル、およびデータ転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee