KR19980025875A - Multi Lead On Chip Package - Google Patents
Multi Lead On Chip Package Download PDFInfo
- Publication number
- KR19980025875A KR19980025875A KR1019960044167A KR19960044167A KR19980025875A KR 19980025875 A KR19980025875 A KR 19980025875A KR 1019960044167 A KR1019960044167 A KR 1019960044167A KR 19960044167 A KR19960044167 A KR 19960044167A KR 19980025875 A KR19980025875 A KR 19980025875A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- inner lead
- chip
- chip package
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 멀티 리드 온 칩 패키지에 관한 것으로서, 복수 개의 본딩패드들이 형성되어 있는 반도체 칩과, 그 반도체 칩이 적어도 두 개 이상 소정의 간격으로 이격되어 수평으로 배열되어 있고, 상기 반도체 칩들 상면 소정의 영역으로 연장된 내부리드부와 상기 내부리드부와 접속되어 있으며 그 내부리드부에서 멀어지는 방향으로 연장된 외부리드부로 이루어져 있는 복수 개의 리드들이 형성되어 있고, 접착하는 수단이 상기 반도체 칩들 상부면과 상기 내부리드부 하부면 사이에 개재해서 상기 내부리드부가 상기 각 반도체 칩들 상면에 접착 고정되어 있고, 전기적 연결하는 수단이 상기 본딩패드들과 각기 대응되는 내부리드부를 전기적으로 연결하고 있고, 상기 반도체 칩들과 전기적 연결하는 수단 및 내부리드부를 내재 봉지 하는 성형수지를 포함하는 것을 특징으로 하는 멀티 리드 온 칩 패키지를 제공하여 다기능 및 복합화된 멀티 리드 온 칩 패키지를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-lead on chip package, comprising: a semiconductor chip having a plurality of bonding pads formed thereon; and at least two or more semiconductor chips spaced apart at predetermined intervals and horizontally arranged; A plurality of leads formed of an inner lead portion extending into an area and an outer lead portion connected to the inner lead portion and extending in a direction away from the inner lead portion, and means for adhering are formed on an upper surface of the semiconductor chips and the The inner lead is adhesively fixed to an upper surface of each of the semiconductor chips through an inner lower surface of the inner lead, and a means for electrically connecting the inner lead is electrically connected to the bonding pads, respectively. Molded resin that encloses means for electrical connection and inner lead part Providing a multi-chip package, the lead characterized in that also to provide a multi-function and a composite multi-chip package leads.
Description
본 발명은 리드 온 칩(lead on chip) 반도체 패키지의 구조에 관한 것으로서, 보다 상세하게는 리드 온 칩 구조의 패키지 형태에 복수 개의 칩이 내재되는 멀티 리드 온 칩(multi lead on chip) 패키지에 관한 것이다.The present invention relates to a structure of a lead on chip semiconductor package, and more particularly to a multi lead on chip package in which a plurality of chips are embedded in a package form of a lead on chip structure. will be.
최근 들어 반도체 패키지를 인쇄회로기판 등에 실장하고 상품화될 전자기기 등에 탑재하여 생산하는 업체에서는 반도체 패키지의 다기능화, 고기능화, 고속화, 소형경량화 등의 기술향상을 요구하고 있다.Recently, companies that manufacture semiconductor packages by mounting them on printed circuit boards and mounting them on electronic devices to be commercialized are demanding technological enhancements such as multi-functionality, high functionality, high speed, and light weight of semiconductor packages.
이에 따라 반도체 제조 업체에서는 단일 반도체 칩 내부에 많은 기능을 내장하게 됨으로써 반도체 칩 크기가 비대해지는 결과를 초래하게 되었고, 한정된 반도체 패키지 내에 크기가 큰 반도체 칩을 탑재함에 따른 반도체 패키지 제조 공정의 어려움과 신뢰성의 벽에 부딪히게 되었다.As a result, semiconductor manufacturers have many functions embedded inside a single semiconductor chip, resulting in an increase in the size of the semiconductor chip, and the difficulty and reliability of the semiconductor package manufacturing process due to mounting a large semiconductor chip in a limited semiconductor package. Bumped into the wall.
플라스틱(plastic) 반도체 패키지 내에서 차지하는 칩의 점유율이 대략 70% 이상을 차지하게 될 경우에는 종래 기술에 의한 리드 프레임(lead frame)의 다이패드(die pad)를 이용한 칩 실장이 불가능할 뿐만이 아니라 신뢰성에 있어서도 취약하게 되며, 더욱이 메모리 칩(memory chip)을 탑재하는 반도체 패키지에서는 메모리 용량에 비례하여 증가되는 칩 크기로 인하여 더욱 패키지의 조립이 어렵게 된다.If the chip occupies about 70% or more in the plastic semiconductor package, chip mounting using a die pad of a lead frame according to the prior art is not only impossible, but also reliable. In addition, in the semiconductor package mounting the memory chip (memory chip) is more difficult to assemble the package due to the increased chip size in proportion to the memory capacity.
이러한 문제점을 해결하기 위해 반도체 생산 업체에서는 리드 프레임의 다이패드를 사용하지 않고서 칩을 반도체 패키지에 탑재하는 새로운 개념의 리드 온 칩 패키지를 개발하게 되었다. 이와 같이 종래 기술에 의한 리드 온 칩 패키지의 구조를 도면을 통하여 설명하기로 한다.To solve this problem, semiconductor manufacturers have developed a new concept of lead-on-chip package that mounts a chip in a semiconductor package without using a die-frame die pad. Thus, the structure of the lead-on chip package according to the prior art will be described with reference to the drawings.
도 1은 종래 기술에 의한 일반적인 리드 온 칩 패키지의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a conventional lead-on chip package according to the prior art.
먼저, 복수 개의 본딩패드들(12)이 반도체 칩(10) 상면 중앙에 형성되어 있는 센터 패드(center pad)형 반도체 칩(10)이 있고, 그 반도체 칩(10) 상면에 내부리드(40)가 전기 절연 접착 테이프(20)로 접착 고정되어 있다.First, there is a center pad semiconductor chip 10 in which a plurality of bonding pads 12 are formed in the center of an upper surface of the semiconductor chip 10, and the inner lead 40 is formed on the upper surface of the semiconductor chip 10. Is adhesively fixed with the electrically insulating adhesive tape 20.
그리고, 금속 와이어(30)가 반도체 칩(10) 상면에 접착 고정된 내부리드(40)와 각기 대응되는 본딩패드들(12)을 전기적으로 연결하고 있으며, 상기 반도체 칩(10)을 포함하는 전기적 연결 부위가 성형수지(60)로 봉지 되어 있고, 외부리드(40)가 실장에 알맞은 형태로 성형되어 있는 모양을 나타내고 있다.In addition, the metal wire 30 electrically connects the inner lead 40, which is adhesively fixed to the upper surface of the semiconductor chip 10, and bonding pads 12 corresponding to each other, and includes an electrical wire including the semiconductor chip 10. The connection site | part is enclosed with the molding resin 60, and the outer lead 40 is shape | molded in the form suitable for mounting.
이와 같은 리드 온 칩 패키지의 구조를 형성하는 제조 공정을 간단하게 설명하면, 내부리드 소정의 부분에 다운 셋(down set)(45)이 형성되어 있고, 이는 리드 프레임의 내부리드를 반도체 칩 상면 소정의 부위에 접합을 용이하게 하도록 하기 위해 다운 셋(down set)(45)이 형성되어 있다.The manufacturing process for forming the structure of such a lead-on chip package will be briefly described. A down set 45 is formed in a predetermined portion of an inner lead, which is used to define an inner lead of the lead frame. A down set 45 is formed to facilitate bonding at the site of.
또한, 그 내부리드의 하면 또는 그 내부리드가 접합되어지는 반도체 칩의 상면에 폴리이미드(polyimide)계 양면 접합 테이프를 접착하고, 내부리드와 반도체 칩을 정렬한 후 고열을 발산하는 본딩 툴(bonding tool)을 사용하여 그 내부리드를 가압하는 방법으로 반도체 칩과 내부리드의 접합을 실시한다.A bonding tool for bonding a polyimide double-sided bonding tape to the lower surface of the inner lead or the upper surface of the semiconductor chip to which the inner lead is bonded, aligning the inner lead and the semiconductor chip, and dissipating high heat The semiconductor chip and the inner lead are bonded by pressing the inner lead using a tool).
그리고, 반도체 칩이 외부와 전기적인 신호를 전달할 수 있도록 본딩패드와 내부리드간을 금속 와이어로 와이어 본딩을 실시하고, 반도체 칩의 표면과 와이어 본딩간의 본딩패드간의 전기적 접합 부위를 외부의 물리적, 기계적 충격이나 화학적 반응으로부터 안전하게 보호하기 위하여 플라스틱 수지 계열인 에폭시 몰드 콤파운드(epoxy mold compound) 등으로 몰딩을 실시한다.In addition, wire bonding is performed between the bonding pad and the inner lead with a metal wire so that the semiconductor chip can transmit an electrical signal to the outside, and an electrical physical connection between the surface of the semiconductor chip and the bonding pad between the wire bonding is performed externally. In order to protect from impact or chemical reaction, molding is performed with epoxy mold compound, which is a plastic resin series.
이와 같이 종래 기술에 의한 리드 온 칩 패키지는 반도체 칩이 접착 고정되는 다이패드가 제거되어 소형화를 도모할 수 있고, 또한 다이패드에서 발생하고 있는 여러 가지 불량 요인들을 제거됨으로서 신뢰성이 양호하다는 장점을 갖고 있다.As described above, the lead-on chip package according to the related art can be miniaturized by eliminating the die pad to which the semiconductor chip is adhesively fixed. Also, the lead-on chip package has good reliability by eliminating various defects occurring in the die pad. have.
그러나, 이와 같은 리드 온 칩 패키지는 단일 반도체 칩만을 탑재할 수 있는 구조를 가지므로 여러 가지 기능을 갖는 복수 개의 반도체 칩을 탑재하는 것이 불가능하다. 이는 복수 개의 반도체 칩들이 실장 되는 멀티 칩 패키지(multi chip package)화가 불가능한 것을 의미하며, 여러 가지 기능을 갖는 칩들이 실장 되어 다기능화 및 복합화의 기능 향상이 불가능한 단점들이 있다.However, since such a lead-on chip package has a structure in which only a single semiconductor chip can be mounted, it is impossible to mount a plurality of semiconductor chips having various functions. This means that it is impossible to form a multi chip package in which a plurality of semiconductor chips are mounted, and there are disadvantages in that the chips having various functions are mounted so that the functions of the multifunction and the complex can not be improved.
따라서, 본 발명의 목적은 리드 온 칩 패키지의 장점인 소형화 및 신뢰성을 유지하고, 복수 개의 반도체 칩이 리드 온 칩 패키지의 구조에 탑재할 수 있도록 하여 다기능화 및 복합화가 가능한 멀티 리드 온 칩 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to maintain a miniaturization and reliability, which is an advantage of a lead-on chip package, and to enable a plurality of semiconductor chips to be mounted in a structure of a lead-on chip package, thereby providing a multi-read-on-chip package capable of multifunctionality and complexity. To provide.
도 1은 종래 기술에 의한 일반적인 리드 온 칩 패키지의 구조를 나타내는 단면도.1 is a cross-sectional view showing the structure of a conventional lead-on chip package according to the prior art.
도 2는 본 발명에 의한 멀티 리드 온 칩 패키지의 구조를 나타내는 부분 절개 사시도.Figure 2 is a partially cut perspective view showing the structure of a multi-lead on chip package according to the present invention.
도 3은 도 2의 '3 - 3'선을 따른 단면도.3 is a cross-sectional view taken along the line 3-3 of FIG.
도 4는 본 발명에 따른 다른 구조의 멀티 리드 온 칩 패키지를 나타내는 부분 절개 사시도.Figure 4 is a partially cutaway perspective view showing a multi-lead on chip package of another structure according to the present invention.
도 5는 도 4의 '5 - 5'선을 따른 단면도.FIG. 5 is a cross-sectional view taken along the line '5-5' of FIG. 4.
도면의 주요 부호에 대한 설명Description of the main symbols in the drawings
10, 110, 210 : 칩 12, 112, 212 : 본딩패드10, 110, 210: Chip 12, 112, 212: Bonding pad
20, 120, 220 : 접착 테이프 30, 130, 230 : 와이어20, 120, 220: adhesive tape 30, 130, 230: wire
40, 140, 240 : 리드 45, 145, 245 : 다운셋 부위40, 140, 240: Lead 45, 145, 245: Downset area
60, 160, 260 : 성형수지 280 : 베이스 칩60, 160, 260: molding resin 280: base chip
상기 목적을 달성하기 위하여 복수 개의 본딩패드들이 형성되어 있는 반도체 칩과, 그 반도체 칩이 적어도 두 개 이상 소정의 간격으로 이격되어 수평으로 배열되어 있고, 상기 반도체 칩들 상면 소정의 영역으로 연장된 내부리드부와 상기 내부리드부와 접속되어 있으며 그 내부리드부에서 멀어지는 방향으로 연장된 외부리드부로 이루어져 있는 복수 개의 리드들이 형성되어 있고, 접착하는 수단이 상기 반도체 칩들 상부면과 상기 내부리드부 하부면 사이에 개재해서 상기 내부리드부가 상기 각 반도체 칩들 상면에 접착 고정되어 있고, 전기적 연결하는 수단이 상기 본딩패드들과 각기 대응되는 내부리드부가 전기적으로 연결하고 있고, 상기 반도체 칩들과 전기적 연결하는 수단 및 내부리드부를 내재 봉지 하는 성형수지를 포함하는 것을 특징으로 하는 멀티 리드 온 칩 패키지를 제공한다.In order to achieve the above object, a semiconductor chip in which a plurality of bonding pads are formed, and at least two semiconductor chips are arranged horizontally, spaced apart at predetermined intervals, and have an internal lead extending to a predetermined area on an upper surface of the semiconductor chips. A plurality of leads formed of an outer lead portion connected to a portion and the inner lead portion and extending away from the inner lead portion, and a means for bonding is formed between an upper surface of the semiconductor chips and a lower surface of the inner lead portion. The inner lead portion is adhesively fixed to the upper surface of each of the semiconductor chips, and the means for electrically connecting the inner lead portion to each of the bonding pads is electrically connected to each other, and means for electrically connecting to the semiconductor chips It characterized in that it comprises a molding resin to encapsulate the lead portion It provides a multi-lead on chip package.
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the drawings will be described in more detail the present invention.
도 2는 본 발명에 의한 멀티 리드 온 칩 패키지의 구조를 나타내는 부분 절개 사시도이다.2 is a partially cutaway perspective view illustrating a structure of a multi lead-on chip package according to the present invention.
도 3은 도 2의 '3 - 3'선을 따른 단면도이다.3 is a cross-sectional view taken along the line '3-3' of FIG. 2.
도 4는 본 발명에 따른 다른 구조의 멀티 리드 온 칩 패키지를 나타내는 부분 절개 사시도이다.4 is a partially cutaway perspective view illustrating a multi lead-on chip package having another structure according to the present invention.
도 5는 도 4의 '5 - 5'선을 따른 단면도이다.FIG. 5 is a cross-sectional view taken along the line '5-5' of FIG. 4.
상기 기술한 도면에서는 내부리드와 외부리드를 하나의 구성요소인 리드로 판단하여 도면 번호를 동일하게 부여하였다. 즉, 외부리드와 내부리드의 번호를 따로 구분하지 않고 리드 번호인 140과 240을 기술하기로 한다.In the above-described drawings, the internal lead and the external lead are determined as the lead as one component, and the same reference numerals are used. That is, the lead numbers 140 and 240 will be described without distinguishing the numbers of the external lead and the internal lead.
먼저, 도 2와 도 3은 복수 개의 본딩패드(112)들이 형성되어 있는 두 개의 반도체 칩(110)이 소정의 간격으로 이격되어 수평으로 배열되어 있고, 그 반도체 칩(110)들 상면 소정의 영역으로 연장된 내부리드부(140)와 상기 내부리드부(140)와 접속되어 있으며 그 내부리드부(140)에서 멀어지는 방향으로 연장된 외부리드부(140)로 이루어져 있는 복수 개의 리드들(140)이 형성되어 있고, 접착 테이프(120)가 상기 반도체 칩들(110) 상부면과 상기 내부리드부(140) 하부면 사이에 개재해서 상기 내부리드부(140)가 상기 반도체 칩(110) 상면에 접착 고정되어 있고, 와이어(130)가 상기 각 반도체 칩(110)들에 형성되어 있는 본딩패드들(112)과 각기 대응되는 내부리드부(140)를 전기적으로 연결하고 있고, 성형수지(160)가 상기 반도체 칩들(110) 및 전기적 연결 부위를 내재 봉지하고 있는 모양을 나타내고 있다.2 and 3, two semiconductor chips 110 in which a plurality of bonding pads 112 are formed are arranged horizontally, spaced apart at predetermined intervals, and a predetermined region on the upper surface of the semiconductor chips 110. A plurality of leads 140 connected to the inner lead part 140 and the outer lead part 140 extending from the inner lead part 140 and extending in a direction away from the inner lead part 140. Is formed, and the adhesive tape 120 is interposed between the upper surface of the semiconductor chips 110 and the lower surface of the inner lead portion 140 to bond the inner lead portion 140 to the upper surface of the semiconductor chip 110. The wire 130 is fixed and electrically connects the bonding pads 112 formed on each of the semiconductor chips 110 and the corresponding inner lead parts 140, respectively, and the molding resin 160 is Internally encapsulating the semiconductor chips 110 and the electrical connection portion It shows the appearance.
상기 접착 테이프는 전기절연 성질을 갖는 폴리이미드 테이프이며, 그 폴리이미드 테이프 양면에 접착성 물질을 도포하여 사용하며 상기 반도체 칩의 본딩패드가 형성되어 있지 않는 부분에 접착되도록 한다.The adhesive tape is a polyimide tape having electrical insulation properties, and is coated with an adhesive material on both sides of the polyimide tape to be bonded to a portion where a bonding pad of the semiconductor chip is not formed.
그리고, 내부리드 소정의 부위에 다운 셋(145)을 실시하여 리드가 반도체 칩에 접착이 용이하도록 형성되어 있고, 이는 몰딩 공정시 반도체 칩이 성형수지 가운데 형성되도록 하여 반도체 패키지의 뒤틀림 등의 불량을 방지하기 위한 것이다.In addition, the lead is formed to be easily adhered to the semiconductor chip by performing the downset 145 on a predetermined portion of the inner lead, which is formed during the molding process so that the semiconductor chip is formed in the molding resin to prevent defects such as distortion of the semiconductor package. It is to prevent.
이와 같이 두 개의 반도체 칩을 하나의 리드에 접착하도록 함으로서, 적어도 두 개 이상의 반도체 칩을 탑재한 리드 온 칩 구조를 이룰 수 있다. 이는 상기 전술한 복합기능을 갖는 반도체 칩들을 하나의 반도체 패키지 내부에 탑재하여 멀티 패키지를 이룰 수 있다.By attaching two semiconductor chips to one lead as described above, a lead-on chip structure in which at least two semiconductor chips are mounted can be achieved. The semiconductor chip having the above-described complex function may be mounted in one semiconductor package to form a multi-package.
또한, 상기와 같이 와이어를 이용한 전기적 연결 방법과 다른 방법인 범프를 형성하여 연장된 내부리드와 본딩패드 상에 형성된 금속 범프를 이용하여 직접 전기적으로 접합시키는 방법을 사용할 수 있다.In addition, as described above, a method of forming a bump, which is different from an electrical connection method using a wire, and directly connecting the inner lead and the metal bump formed on the bonding pad may be used.
멀티 리드 온 칩 패키지의 구조를 형성하는 방법으로는 기존의 리드 온 칩 패키지를 제조하는 장치를 준용하여 유사한 방법으로 형성할 수 있다.As a method of forming a structure of a multi lead-on chip package, a method of manufacturing a conventional lead-on chip package may be used in a similar manner.
도 2와 도 3에서는 리드들이 양측으로 이분 대칭되어 있으며, 각각의 리드 측에 칩이 각각 접착 고정되어 있는 모양을 나타내고 있다.In FIGS. 2 and 3, the leads are bilaterally symmetric to both sides, and the chips are adhesively fixed to the respective lead sides.
그러나, 본 발명자에 의하면, 도면에는 도시되지 않았으나 센터 패드를 갖는 복수 개의 칩들이 일정한 간격으로 수평으로 배열되고, 각 칩들의 양 측면 말단에 리드들이 접착 고정되는 형태를 갖는 멀티 리드 온 칩 패키지를 제조할 수 있다.However, according to the present invention, although not shown in the drawing, a plurality of chips having a center pad are arranged horizontally at regular intervals, and a multi lead-on chip package having a form in which leads are adhesively fixed to both side ends of each chip is manufactured. can do.
도 4와 도 5는 베이스 칩(280) 중앙 상면에 복수 개의 본딩 패드들(212)이 형성되어 있는 센터 패드를 갖는 베이스 칩(280)이 있고, 여러 개의 본딩패드들(212)이 형성된 반도체 칩들(210)이 상기 센터 패드를 갖는 반도체 칩(280)의 양측 상부면에 접착 테이프(220)로 상기 센터 패드가 노출되도록 접착 고정되어 있고, 내부리드들(240)이 상기 반도체 칩(210)들의 상부면에 전기 절연 접착 테이프(220)로 접착 고정되어 있고, 와이어(230)가 상기 본딩 패드들(212)과 내부리드들(240)을 전기적으로 연결하고 있으며, 성형수지(260)가 상기 반도체 칩들(210)과 베이츠 칩(280) 및 전기적 연결 부위를 포함하는 부분을 내재 봉지하고 있는 모양을 나타내고 있다.4 and 5 illustrate a base chip 280 having a center pad having a plurality of bonding pads 212 formed on a center upper surface of the base chip 280, and semiconductor chips having a plurality of bonding pads 212 formed therein. 210 is adhesively fixed to the upper surface of both sides of the semiconductor chip 280 having the center pad so that the center pad is exposed by the adhesive tape 220, and the inner leads 240 of the semiconductor chip 210 The upper surface is adhesively fixed with an electrically insulating adhesive tape 220, a wire 230 electrically connects the bonding pads 212 and the inner leads 240, a molding resin 260 is the semiconductor A portion including the chips 210, the bates chip 280, and an electrical connection portion is enclosed in an internal manner.
이는 상기 도 2와 도 3에 전술한 멀티 리드 온 칩 패키지의 다른 형태로 센터 패드를 갖는 반도체 칩을 이용하여 전기 절연 접착제로 반도체 칩들을 적층한 구조이다.This is a structure in which semiconductor chips are laminated with an electrically insulating adhesive using a semiconductor chip having a center pad as another form of the multi lead-on chip package described above with reference to FIGS. 2 and 3.
즉, 센터 패드가 형성되어 있지 반도체 칩 양측 상면 부분에 전기 절연성의 폴리이미드 테이프를 접착한 다음 그 양측 상면 부분의 크기에 알맞은 칩을 선택하여 접착하는 것이다. 이와 같은 구조를 멀티 리드 온 칩 패키지는 다기능 칩들을 여러개 실장할 수 있는 장점을 갖는다.In other words, an electrically insulating polyimide tape is adhered to the upper surface portions of both sides of the semiconductor chip where the center pad is not formed, and then a chip suitable for the size of the upper surface portions of both sides is selected and bonded. The multi lead-on chip package has such an advantage that multiple multi-function chips can be mounted.
또한, 각 반도체 칩들의 본딩패드들을 와이어로 전기적 연결을 실시하여 회로를 구성하여 보다 다기능의 반도체 패키지를 형성할 수 있다.In addition, the bonding pads of the semiconductor chips may be electrically connected with wires to form a circuit to form a more multifunctional semiconductor package.
본 발명에 의한 멀티 리드 온 칩 패키지 내부에 동일한 기능을 갖는 반도체 칩을 두 개 탑재할 수 있고, 다른 기능을 갖는 반도체 칩들을 탑재할 수 있으므로 반도체 패키지의 실장 밀도를 높일 수 있으며, 리드 온 칩 구조가 갖고 있는 장점을 활용한 다기능 및 복합화된 멀티 칩 패키지의 제조가 가능한 이점을 갖고 있다.In the multi-read-on-chip package according to the present invention, two semiconductor chips having the same function can be mounted, and semiconductor chips having different functions can be mounted, thereby increasing the mounting density of the semiconductor package and leading to a lead-on chip structure. It has the advantage of being able to manufacture multi-functional and complex multi-chip packages utilizing its advantages.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044167A KR100216065B1 (en) | 1996-10-05 | 1996-10-05 | Multi-lead on chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044167A KR100216065B1 (en) | 1996-10-05 | 1996-10-05 | Multi-lead on chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025875A true KR19980025875A (en) | 1998-07-15 |
| KR100216065B1 KR100216065B1 (en) | 1999-08-16 |
Family
ID=19476364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044167A KR100216065B1 (en) | 1996-10-05 | 1996-10-05 | Multi-lead on chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216065B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040218A (en) * | 1998-12-17 | 2000-07-05 | 윤종용 | Multi chip package |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252061A (en) * | 1991-01-10 | 1992-09-08 | Hitachi Ltd | Multichip type semiconductor device |
-
1996
- 1996-10-05 KR KR1019960044167A patent/KR100216065B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040218A (en) * | 1998-12-17 | 2000-07-05 | 윤종용 | Multi chip package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216065B1 (en) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US7714453B2 (en) | Interconnect structure and formation for package stacking of molded plastic area array package | |
| US5710695A (en) | Leadframe ball grid array package | |
| US6043430A (en) | Bottom lead semiconductor chip package | |
| US7719094B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
| US5994772A (en) | Semiconductor package | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP2001156251A (en) | Semiconductor device | |
| KR100788341B1 (en) | Chip Stacked Semiconductor Package | |
| US5811875A (en) | Lead frames including extended tie-bars, and semiconductor chip packages using same | |
| KR100216065B1 (en) | Multi-lead on chip package | |
| KR100443516B1 (en) | Stack package and manufacturing method thereof | |
| KR20000040586A (en) | Multi chip package having printed circuit substrate | |
| KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
| KR100632476B1 (en) | Multichip Packages and Semiconductor Chips Used in the Package | |
| KR100567045B1 (en) | A package | |
| KR100260994B1 (en) | One side molding thin semiconductor package | |
| KR100708050B1 (en) | semiconductor package | |
| KR100379092B1 (en) | semiconductor package and its manufacturing method | |
| KR200245729Y1 (en) | Semiconductor Package Structure | |
| KR0161117B1 (en) | Semiconductor package device | |
| KR950013049B1 (en) | Multi chip loc package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |