KR19980024557U

KR19980024557U - LCD monitor resolution converter

Info

Publication number: KR19980024557U
Application number: KR2019960037946U
Authority: KR
Inventors: 이효성
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 1998-07-25

Abstract

본 고안은 LCD(Liqid crystal display : 이하 LCD라 칭함) 모니터의 해상도 변환 장치에 관한 것으로, 라이트(Write) 클럭 신호(W-CLK)를 출력하는 W-PLL과, 상기 W-PLL(20)으로부터 출력되는 라이트(Write) 클럭 신호(W-CLK)를 인가 받고 인가된 라이트(Write) 클럭 신호(W-CLK)에 따라 상기 컴퓨터로부터 출력되는 아날로그 영상 신호(R,G,B)를 인가 받아 아나로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환시키는 AD 변환부와, 상기 AD 변환부(10)에서 디지탈 영상 신호(R,G,B)로 변환되어 출력되는 영상 신호(R,G,B)를 인가 받고, 상기 W-PLL로 부터 출력되는 라이트(Write) 클럭 신호(W-CLK)와, 수직동기신호를 인가받아 라이트(Write) 클럭의 타이밍 제너레이터의 신호에 따라 일시 저장하는 그래픽 제어부와, 상기 그래픽 제어부로부터 출력되는 영상 신호(R,G,B)와, 수평동기신호를 입력받아 리드 클럭을 출력하는 R-PLL과, 수직동기신호와 상기 R-PLL로부터 출력되는 리드(Read) 수평 동기 신호(H-SYNC')를 인가 받아 리드 클럭의 신호에 따라 LCD 패널부에 맞게 타이밍을 조절하는 타이밍 제너레이터와, 그래픽 제어부에서 출력되는 영상신호와, R-PLL로부터 출력되는 수평동기신호를 출력받아 표시하는 LCD 패널(70)로 구성되어, LCD 모니터에 다른 해상도를 가진 비디오 신호가 입력되면 LCD 모니터에 디스플레이하기 적합한 해상도로 변환함으로서 해상도가 다른 비디오 신호가 LCD 모니터에서도 디스플레이가 가능하도록 한 효과가 있다.The present invention relates to a resolution converting device of an LCD (Liqid crystal display: LCD) monitor, W-PLL for outputting a write clock signal (W-CLK) and from the W-PLL (20) The output clock signal W-CLK is applied and the analog image signals R, G, and B output from the computer are applied according to the applied write clock signal W-CLK. An AD converter for converting log image signals R, G, and B into digital image signals R, G, and B, and converted into digital image signals R, G, and B by the AD converter 10 The timing generator of the write clock by receiving the output video signals R, G, and B, and receiving the write clock signal W-CLK and the vertical synchronization signal output from the W-PLL. The graphics controller temporarily storing the signals according to the signal of the signal, the image signals (R, G, B) and the horizontal The R-PLL that receives the input and outputs the read clock and the vertical sync signal and the read horizontal sync signal (H-SYNC ') output from the R-PLL are applied to the LCD panel according to the read clock signal. It consists of a timing generator for adjusting timing, an LCD panel 70 for receiving and displaying a video signal output from the graphic control unit and a horizontal synchronous signal output from the R-PLL. When input, it converts to a resolution suitable for display on an LCD monitor, so that a video signal having a different resolution can be displayed on an LCD monitor.

Description

Resolution converting Apparatus of a Liquid Crystal Display Moniter

본 고안은 LCD(Liquid crystal display : 이하 LCD라 칭함) 모니터의 해상도 변환 장치에 관한 것으로, 더욱 상세하게는 LCD 모니터에 다른 해상도를 가진 비디오 신호가 입력되면 LCD 모니터에 디스플레이 하기 적합한 해상도로 변환함으로서, 해상도가 다른 비디오 신호가 LCD 모니터에서도 디스플레이 가능하도록 한 LCD 모니터의 해상도 변환 장치에 관한 것이다.The present invention relates to a resolution converting device of an LCD (Liquid Crystal Display: LCD) monitor, and more specifically, when a video signal having a different resolution is input to the LCD monitor, it converts to a resolution suitable for display on the LCD monitor. The present invention relates to a resolution converting device of an LCD monitor that enables video signals having different resolutions to be displayed on the LCD monitor.

종래 사용중인 모니터로는 CRT(Cathode ray tube : 이하 CRT라 칭함)를 많이 사용하고 있지만, LCD는 CRT보다 부피 및 전력소모가 적고, 벽면에 부착 할 수 있다는 장점 등으로 앞으로 컴퓨터, 텔레비젼, 화상 및 문자 표시장치등에서 LCD의 사용이 더욱 확대될 것이다. 이러한 추세에 따라서 LCD 모니터의 개선 및 연구가 더욱 요구되고 있다.Conventional monitors use CRT (Cathode ray tube: CRT) a lot, but LCD has less volume and power consumption than CRT and can be attached to the wall. The use of LCDs in character displays will be further expanded. In accordance with this trend, further improvement and research of LCD monitors are required.

현재 시중에 나와 있는 비디오 카드 및 비디오 칩은 다양하다. 해상도별로는 VGA(640× 480), SVGA(800×600), XGA(1024×768), EWS(S×GA)(1280×1024)로 나눌 수 있다.There are many video cards and video chips on the market today. The resolution may be divided into VGA (640 × 480), SVGA (800 × 600), XGA (1024 × 768), and EWS (S × GA) (1280 × 1024).

종래에 사용중인 LCD 모니터의 해상도를 XGA(1024×768)를 예를 들어 설명하면, 해상도가 1024×768 이라는 것은 모니터에 수평으로 나타나는 픽셀수가 1024개이고, 수직으로는 768개의 라인으로 형성된다는 것이다.For example, the resolution of an LCD monitor being used in the past will be described using XGA (1024 x 768) as an example. The resolution of 1024 x 768 means that the number of pixels appearing horizontally on the monitor is 1024, and 768 lines are formed vertically.

LCD 모니터에 XGA모드가 입력되면 화면은 도 1에 도시된 바와 같이 사용자가 보기에 적당한 화면으로 나타나지만 VGA모드나, SVGA모드가 입력되면 화면이 모니터에 작게 나타난다. 그러나 EWS 모드가 입력되면 해상도가 1280×1024 이므로 도 1(라)에서와 같이 그림의 일부분만 화면에 나타나고, 나머지 부분은 나타나지 않는다.When the XGA mode is input to the LCD monitor, the screen appears as a screen suitable for the user as shown in FIG. 1, but when the VGA mode or the SVGA mode is input, the screen appears small on the monitor. However, when the EWS mode is input, since the resolution is 1280 × 1024, only a part of the figure appears on the screen, as shown in FIG.

이와 같이, 종래의 LCD 모니터는 단일 표시 모드 즉, VGA 모드 중에 하나만을 지원하고 있다. 따라서, LCD 모니터에 셋팅된 모드 외 다른 비디오 신호가 입력되면, 상기 설명에서와 같이 사용자가 보기에 적합하지 않은 화면으로 디스플레이 되는 문제점이 있다.As such, the conventional LCD monitor supports only one of the single display mode, that is, the VGA mode. Therefore, when a video signal other than the mode set on the LCD monitor is input, there is a problem that a user is not displayed a screen suitable for viewing as described above.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 고안은 해상도가 다른 비디오 신호가 입력되면 입력된 비디오 신호의 해상도를 변환함으로서, LCD 모니터에 적합하게 디스플레이 할 수 있는 LCD 모니터의 해상도 변환 장치를 제공함에 있다.Accordingly, in order to solve the above problems, the present invention provides a resolution converting apparatus for an LCD monitor that can be suitably displayed on an LCD monitor by converting a resolution of an input video signal when a video signal having a different resolution is input. have.

도 1은 종래에 사용중인 XGA LCD 모니터에 해상도가 다른 비디오 신호가 입력될 경우의 디스플레이 화면을 나타낸 것으로서,1 illustrates a display screen when a video signal having a different resolution is input to an XGA LCD monitor in use in the related art.

가)는 XGA 모드가 모니터에 디스플레이 된 도면,A) XGA mode is displayed on the monitor,

나)는 VGA 모드가 모니터에 디스플레이 된 도면,B) the drawing with VGA mode displayed on the monitor,

다)는 SVGA 모드가 모니터에 디스플레이 된 도면,C) the drawing in which the SVGA mode is displayed on the monitor,

라)는 EWS 모드가 모니터에 디스플레이 된 도면이고,D) is the drawing in which the EWS mode is displayed on the monitor,

도 2는 본 고안에 따른 일실시예를 나타내는 블록도이고,2 is a block diagram showing an embodiment according to the present invention,

도 3은 도 2의 실시에 따른 파형도를 나타낸 것으로, 해상도 변환시 수직 라인을 변환하는 방법을 나타낸 것이다.3 illustrates a waveform diagram according to the embodiment of FIG. 2 and illustrates a method of converting vertical lines during resolution conversion.

도면의주요부분에대한부호의설명Explanation of symbols on the main parts of the drawing

10 : 아나로그/디지탈 변환기 20 : WRITE PLL10: analog / digital converter 20: WRITE PLL

30 : 그래픽 제어부 40 : 타이밍 제너레이터30: graphic controller 40: timing generator

50 : READ PLL 60 : 타이밍 제너레이터50: READ PLL 60: Timing Generator

70 : LCD 판넬부70: LCD panel part

도 2는, 본 고안에 따른 LCD 모니터의 해상도 변환 장치의 블럭도로, 미도시된 컴퓨터로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스 신호를 인가 받고, 인가된 분주값과 수평 펄스 신호를 곱해서 발생되는 라이트(Write) 클럭 신호(W-CLK)를 출력하는 W-PLL(20)과, 상기 W-PLL(20)으로부터 출력되는 라이트(Write) 클럭 신호(W-CLK)를 인가 받고 인가된 라이트(Write) 클럭 신호(W-CLK)에 따라, 상기 컴퓨터로부터 출력되는 아날로그 영상 신호(R,G,B)를 인가 받아 아나로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환시키는 AD 변환부(10)와, 상기 AD 변환부(10)에서 디지탈 영상 신호(R,G,B)로 변환되어 출력 되는 영상 신호(R,G,B)를 인가 받고, 상기 W-PLL(20)로부터 출력되는 라이트(Write) 클럭 신호(W-CLK)와, 수직동기신호를 인가받아 라이트(Write) 클럭의 타이밍 제너레이터의 신호에 따라 일시 저장하는 그래픽 제어부(30)와, 상기 그래픽 제어부(30)로부터 출력되는 영상 신호(R,G,B)와, 수평동기신호에 따른 수평동기 신호를 입력받아 리드 클럭을 출력하는 R-PLL(50)과, 수직동기신호와, 상기 R-PLL(50)로부터 출력되는 리드(Read) 수평 동기 신호(H-SYNC)를 인가 받아 리드 클럭의 신호에 따라 LCD 패널부(70)에 맞게 타이밍을 조절하는 타이밍 제너 레이터(60)와, 상기 그래픽 제어부(30)에서 출력되는 영상신호와, R-PLL(50)로부터 출력되는 수평동기신호를 출력받아 표시하는 LCD 판넬(70)로 구성되어 있다.2 is a block diagram of an apparatus for converting a resolution of an LCD monitor according to the present invention, and receives a horizontal pulse signal corresponding to a horizontal synchronizing signal H-SYNC output from a computer (not shown), and applies an applied division value and a horizontal pulse signal. Receives the W-PLL 20 outputting the write clock signal W-CLK generated by multiplying the signal and the write clock signal W-CLK output from the W-PLL 20. In response to the applied write clock signal W-CLK, the analog image signals R, G, and B output from the computer are received, and the analog image signals R, G, and B are converted into digital image signals. The AD converter 10 converts R, G, and B, and the video signals R, G, and B converted by the AD converter 10 into digital video signals R, G, and B, and output. The timing of the write clock is applied by receiving the write clock signal W-CLK and the vertical synchronization signal received from the W-PLL 20. Outputs a read clock by receiving the graphic controller 30 temporarily storing according to the signal of the radar, the image signals R, G, and B output from the graphic controller 30, and the horizontal synchronization signal according to the horizontal synchronization signal. The R-PLL 50, the vertical synchronization signal, and the read horizontal synchronization signal H-SYNC outputted from the R-PLL 50, are applied to the LCD panel unit 70 according to the read clock signal. LCD panel 70 for receiving and displaying a timing generator 60 for adjusting the timing according to the present invention, a video signal output from the graphic controller 30, and a horizontal synchronous signal output from the R-PLL 50. Consists of

이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.Looking at the operation according to such a configuration as follows.

사용자가 키보드(도시 되지 않음)를 이용하여 프로그램을 실행 명령을 입력하면 입력된 프로그램 실행 명령을 미 도시된 컴퓨터에서 인가 받는다. 인가 된 프로그램 실행 명령에 따라 컴퓨터는 프로그램을 실행하고 실행된 결과에 따른 영상 신호(R,G,B)를 출력하게 된다. 또한, 컴퓨터로부터 출력되는 영상 신호(R,G,B)를 동기화 시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다.When a user inputs a program execution command using a keyboard (not shown), the input program execution command is received from a computer (not shown). According to the authorized program execution command, the computer executes the program and outputs the image signals R, G, and B according to the execution result. In addition, the horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC for synchronizing the image signals R, G, and B output from the computer are output.

출력된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)의 분주값은 W-PLL(20)에서 인가 받고 인가된 분주값과, 상기 컴퓨터로부터 출력되는 수평 동기 신호(H-SYNC)를 곱하여 발생한 라이트(Write) 클럭 신호(W-CLK)를 출력 하게 된다. 상기 컴퓨터로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받은 R-PLL(50)는 리드(Read) 수평 동기 신호(H-SYNC')를 출력한다.The divided value of the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC output is divided by the W-PLL 20, and the horizontal synchronizing signal H-SYNC output from the computer. Multiply by) to output the write clock signal W-CLK. The R-PLL 50, which receives the horizontal synchronizing signal H-SYNC output from the computer, outputs a read horizontal synchronizing signal H-SYNC '.

출력되는 클럭 제어 신호와 상기 R-PLL(50)으로부터 출력되는 리드(Read) 수평 동기 신호(H-SYNC)를 인가 받고, 인가된 리드(Read) 클럭 신호(H-SYNC)를 클럭 제어 신호로 나누어진 분주값을 출력하게 된다. 이와 같이 출력되는 분주값과 상기 리드(Read) 수평 동기 신호(H-SYNC)를 인가 받은 R-PLL(50)은 인가된 분주값과 상기 리드(Read) 수평 동기 신호(H-SYNC)를 곱해서 발생된 리드(Read) 클럭 신호를 출력한다.The output clock control signal and the read horizontal synchronization signal H-SYNC output from the R-PLL 50 are applied, and the applied read clock signal H-SYNC is used as the clock control signal. The divided division value is output. The R-PLL 50 receiving the output divided value and the read horizontal synchronization signal H-SYNC is multiplied by the applied divided value and the read horizontal synchronization signal H-SYNC. The generated read clock signal is output.

전술한 바와 같이 각각의 PLL로부터 출력되는 클럭 신호 중에 W-PLL(20)로부터 출력되는 라이트(Write) 클럭 신호는 AD 변환부(10) 및 그래픽 제어부(30)에서 인가 받는다.As described above, among the clock signals output from the respective PLLs, the write clock signal output from the W-PLL 20 is applied by the AD converter 10 and the graphic controller 30.

라이트(Write) 클럭 신호를 인가 받은 AD 변환부(10)는 컴퓨터로부터 출력되는 아나로그 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환한다. 이때, 컴퓨터로부터 출력되는 아나로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환시에 W-PLL(20)으로부터 인가되는 라이트(Write) 클럭 신호에 따라 샘플링(Sampling)을 하게 된다. 즉, 아나로그 비디오 신호를 디지탈 신호로 변환하는 샘플링(Sampling)을 하는 과정에서 클럭의 위상 및 주파수를 바꾸어 디지탈 영상 신호(R,G,B)로 출력한다.The AD converter 10 receiving the write clock signal receives the analog image signals R, G, and B output from a computer and receives the applied image signals R, G, and B. R, G, and B). At this time, when the analog image signals R, G, and B output from the computer are converted into digital image signals R, G, and B, sampling is performed according to a write clock signal applied from the W-PLL 20. Sampling. That is, in the process of sampling to convert the analog video signal into a digital signal, the phase and frequency of the clock are changed and output as the digital video signals R, G, and B.

이러한, 라이트(Write) 클럭 신호에 따라 샘플링(Sampling) 되어 출력되는 디지탈 영상 신호(R,G,B)는 그래픽 제어부(30)에서 인가 받는다.The digital image signals R, G, and B that are sampled and output according to the write clock signal are applied by the graphic controller 30.

영상 신호(R,G,B)를 인가받은 그래픽 제어부(30)는 인가된 영상 신호(R,G,B)를 W-PLL(20)으로부터 인가되는 라이트(Write) 클럭 신호의 주기에 따라 저장하게 된다.The graphic controller 30 receiving the image signals R, G, and B stores the applied image signals R, G, and B according to the period of the write clock signal applied from the W-PLL 20. Done.

이와 같은 라이트(Write) 클럭 신호의 주기 즉, 클럭 신호의 타이밍(Timing)에 따라 저장하는 그래픽 제어부(30)는, 리드(Read) 클럭 신호에 따라 영상 신호(R,G,B)를 읽어 R-PLL(50)로부터 출력되는 리드(Read) 수평 동기 신호(R,G,B)의 클럭 주기에 따라 출력하게 된다.The graphic controller 30 which stores according to the period of the write clock signal, that is, the timing of the clock signal, reads the image signals R, G, and B according to the read clock signal. The output is performed according to the clock period of the read horizontal synchronization signals R, G, and B output from the PLL 50.

가령 예를 들어, 만일 현재 LCD 모니터에 표시되는 해상도가 XGA에 고정 되어 있을 경우에, 컴퓨터에서 출력되는 영상 신호(R,G,B)가 SVAG 모드로 인가 되면 그래픽 제어부(30)에 인가된 SVGA 모드에 따른 해상도를 판별하여 SVGA 모드에 따른 클럭 제어 신호를 출력하게 된다. 상기 그래픽 제어부(30)에서 출력 되는 SVGA 모드에 따른 클럭 제어 신호를 인가 받은 SVGA 모드에 따른 클럭 신호와 컴퓨터로부터 인가되는 수평 동기 신호(H-SYNC)를 나누어 분주값을 출력하게 된다.For example, if the resolution currently displayed on the LCD monitor is fixed to XGA, if the image signals R, G, and B output from the computer are applied in the SVAG mode, the SVGA applied to the graphic controller 30 is applied. The resolution according to the mode is determined and the clock control signal according to the SVGA mode is output. The divided signal is output by dividing the clock signal according to the SVGA mode to which the clock control signal according to the SVGA mode output from the graphic controller 30 and the horizontal synchronizing signal H-SYNC applied from the computer.

출력되는 분주값을 인가 받은 R-PLL(50)은 수평 동기 신호(H-SYNC')를 인가 받고 인가된 분주값을 곱해서 SVGA 모드에 따른 리드(Read) 클럭 신호를 출력하게 된다. 이와 같은 SVGA 모드에 따른 리드(Read) 클럭 신호를 인가 받은 그래픽 제어부(30)는 인가된 SVGA 모드에 따른 리드(Read) 클럭 신호의 주기에 따른 클럭 신호에 따라 영상 신호(R,G,B)를 출력하게 된다. 즉, 그래픽 제어부(30)에 저장된 XGA 모드에 따른 영상 신호(R,G,B)를 수직의 한 주기를 적절하게 뛰어 넘어(Skip)서 SVGA 모드에 따른 영상 신호(R,G,B)를 출력하게 된다.The R-PLL 50 receiving the output divided value receives the horizontal sync signal H-SYNC 'and multiplies the applied divided value to output a read clock signal according to the SVGA mode. The graphic controller 30 receiving the read clock signal according to the SVGA mode receives the image signals R, G, and B according to the clock signal according to the cycle of the read clock signal according to the applied SVGA mode. Will print That is, the video signal (R, G, B) according to the XGA mode stored in the graphic control unit 30 is properly skipped (Skip) a period of the vertical (Skip) to the video signal (R, G, B) according to the SVGA mode Will print.

이와 같이 해상도의 변환을 첨부된 도면을 이용하여 더욱 상세하게 설명하면 다음과 같다.The conversion of the resolution as described in more detail with reference to the accompanying drawings as follows.

도 3은 XGA 모드에서 SVGA 모드 변환시 수직 라인을 변환되는 과정을 나타낸 파형도이다. 도시된 바와 같이 XGA(1024×768) 모드에서 SVAG(800×600) 모드로 변환하는 과정을 도 2를 참고하여 설명하면 다음과 같다.3 is a waveform diagram illustrating a process of converting a vertical line during SVGA mode conversion in XGA mode. As shown in FIG. 2, a process of converting from an XGA (1024 × 768) mode to an SVAG (800 × 600) mode is described below.

컴퓨터로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 그래픽 제어부(30)는 인가된 수평 동기 신호(H-SYNC)와 수직 동기 신호(V-SYNC)로 현재 입력되는 영상 신호(R,G,B)의 비디오 모드를 판별하게 된다. 이와 같이, 그래픽 제어부(30)에서 비디오 모드가 SVGA 모드로 판별 되면, SVGA(800×600) 모드인 해상도를 XGA(1024×768)로 변환해야, 입력되는 영상 신호(R,G,B)가 LCD 모니터에 화상이 LCD 모니터에 알맞게 표시하기 위해 전체 해상도를 변화해야 한다.The graphic control unit 30 which receives the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC from the computer receives the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC. The video mode of the currently input video signals R, G, and B is determined. As such, when the video control unit 30 determines that the video mode is the SVGA mode, the resolution of the SVGA (800 × 600) mode must be converted to the XGA (1024 × 768), so that the input image signals R, G, and B are not. In order for the image on the LCD monitor to display properly on the LCD monitor, the overall resolution must be changed.

따라서, 입력되는 영상 신호(R,G,B)의 전체 해상도 변환을 위해서는 먼저 수평 신호의 픽셀수 1280을 1024로 바꾸어 주어야 하고, 수평 신호의 변환비가 0.8이므로 화면의 균형을 위해서 수직 라인 수도 806에 0.8배를 하면 645이므로 수직 라인 수도 645로 바꾸어 주어야 한다.Therefore, in order to convert the full resolution of the input image signals R, G, and B, the number of pixels of the horizontal signal 1280 must be changed to 1024. Since the conversion ratio of the horizontal signals is 0.8, the number of vertical lines is set to 806 to balance the screen. If you multiply 0.8 times, you should change the number of vertical lines to 645.

먼저, 수평신호의 픽셀수를 변환하기 위해서는 A/D 변환기(10)에 입력되는 아나로그 비디오 신호를 디지탈 신호로 변환하는 과정에서 샘플링하는 클럭의 위상 및 주파수를 바꾸어 주면 된다. 즉, 1280개의 수평신호를 1024개의 수평신호로 바꾸어 주기 위해서는, A/D 변환기(10)에서 디지탈 신호로 변환할 때 1280개의 아나로그 신호를 1024개로 샘플링할 수 있도록 A/D 변환기(10)의 클럭 주파수 값을 조절하는 것이다.First, in order to convert the number of pixels of the horizontal signal, the phase and frequency of the clock to be sampled may be changed in the process of converting the analog video signal input to the A / D converter 10 into a digital signal. In other words, in order to convert the 1280 horizontal signals into 1024 horizontal signals, the A / D converter 10 is capable of sampling 1280 analog signals to 1024 when the A / D converter 10 converts them into digital signals. Adjust the clock frequency value.

여기서, A/D 변환기(10)의 클럭 주파수 값을 조절하는 방법은 다음과 같다.Here, the method of adjusting the clock frequency value of the A / D converter 10 is as follows.

그래픽 제어부(30)에서는 현재 입력되는 비디오 신호의 해상도를 판별하여 모드에 따라 XGA 모드이면 분주값을 1024로 설정하고, 출력값을 AD 변환부(10)의 클럭 주파수 값으로 정한다.The graphic controller 30 determines the resolution of the currently input video signal, sets the division value to 1024 in the XGA mode according to the mode, and sets the output value to the clock frequency value of the AD converter 10.

A/D변환기(10)에서 샘플링된 비디오 신호는 그래픽 제어부(30)에 입력된다. 이때, 그래픽 제어부(30)의 메모리에 영상 신호(R,G,B)가 쓰이는 속도는 XGA 모드의 분주값인 1024에 수평 주파수인 35.16MHz을 곱한 값으로 45.00MHz 이다.The video signal sampled by the A / D converter 10 is input to the graphic controller 30. In this case, the speed at which the image signals R, G, and B are used in the memory of the graphic controller 30 is 45.00 MHz, multiplied by the horizontal frequency 35.16 MHz by 1024, which is a division value of the XGA mode.

625개의 라인이 모두 상기와 같은 방법으로 샘플링되어 그래픽 제어부(30)의 메모리에 일시 저장된다.All 625 lines are sampled in the above manner and temporarily stored in the memory of the graphic controller 30.

또한, 806개의 라인 수를 645개로 변경하는 수직 변환은 해상도 변환비가 1024×0.8=819, 768×0.8=614에서 나타낸 바와 같이 0.8(4/5)이므로 XGA(1024×768) 모드에서의 5라인이 SVGA(800×600) 모드로 변환하면 4라인으로 전환된다.In addition, the vertical conversion for changing the number of 806 lines to 645 is 5 lines in XGA (1024 × 768) mode because the resolution conversion ratio is 0.8 (4/5) as shown in 1024 × 0.8 = 819 and 768 × 0.8 = 614. Switching to the SVGA (800 × 600) mode switches to four lines.

도시된 바와 같이, 첫 번째 라인에서 다섯 번째 라인을 각각 라인(a)에서 라인(e)으로 표시되어 있다. 이와 같이 표시된 라인(a∼e)을 SVAG 모드로 변환하는 과정을 그래픽 제어부(30)로부터 첫 번째 라인을 표시하는 라인(a)을 읽어 내서 모니터에 출력하고(a'), 두번째 라인을 나타내는 라인(b)을 읽어 내어 출력하고(b'), 세 번째 라인을 표시하는 라인(c)을 읽어 내어 출력하고(c'), 네 번째 라인을 표시 하는 라인(d)을 읽어 내어 출력하고(d'), 다섯 번째 라인을 표시하는 라인(d)은 뛰어 넘는다. (Skip)한다. 결국 5개의 라인을 4개의 라인으로 나타낸 것이다. 이러한 과정을 다섯 개의 라인마다 반복하여 806개의 라인을 645개의 라인으로 변환시킨다.As shown, each of the first to fifth lines is indicated by line a to line e. The line (a) indicating the first line is read from the graphic control unit 30 and output to the monitor (a '), and the line representing the second line is converted into the SVAG mode. (b) reads and outputs (b '), reads and outputs the line (c) representing the third line (c'), reads and outputs the line (d) representing the fourth line (d) '), The line (d) that marks the fifth line is skipped. (Skip) After all, five lines are represented by four lines. This process is repeated every five lines to convert 806 lines to 645 lines.

결국, 수평 신호는 변환하고자 하는 해상도의 수평 신호 갯수만큼 샘플링 하고, 수직 라인 수도 변환하고자 하는 해상도의 라인 수만큼 감소시킴으로써, SVGA 모드용 영상 신호(R,G,B)를 LCD 판넬(70)에 적합한 크기로 디스플레이 되 도록 하였다.As a result, the horizontal signal is sampled by the number of horizontal signals of the resolution to be converted, and the number of vertical lines is reduced by the number of lines of the resolution to be converted, so that the image signals R, G, and B for the SVGA mode are transferred to the LCD panel 70. The display is sized properly.

이상에서와 같이 본 고안에 따른 LCD 모니터의 해상도 변환장치에 의하면, LCD 모니터에 다른 해상도를 가진 비디오 신호가 입력되면 LCD 모니터에 디스 플레이하기 적합한 해상도로 변환함으로서 해상도가 다른 비디오 신호가 LCD 모니터에서도 디스플레이가 가능하도록 한 효과가 있다.As described above, according to the resolution converting apparatus of the LCD monitor according to the present invention, when a video signal having a different resolution is input to the LCD monitor, the video signal having a different resolution is displayed on the LCD monitor by converting it to a resolution suitable for display on the LCD monitor. Has the effect of enabling it.

Claims

The W-PLL outputting the write clock signal W-CLK and the write clock signal applied by receiving the write clock signal W-CLK output from the W-PLL 20. An AD converter for converting analog video signals R, G, and B output from the computer into digital video signals R, G, and B according to the signal W-CLK; and digital conversion in the AD converter. The write clock signal W-CLK and the vertical synchronization signal, which are converted into the image signals R, G, and B and are outputted, are output, and are output from the W-PLL. Is applied to the graphics controller for temporarily storing the signal according to the timing signal of the write clock, the image signals R, G, and B output from the graphics controller, and the horizontal synchronous signal to output the read clock. R-PLL, vertical sync signal and read horizontal sync signal (H-SYNC) output from the R-PLL LCD monitor, characterized in that it comprises a timing generator for adjusting the timing according to the signal of the LCD panel, the LCD panel for receiving and displaying the image signal output from the graphic control unit, and the horizontal synchronization signal output from the R-PLL Resolution conversion device.