JPH0728434A - Image display device - Google Patents

Image display device

Info

Publication number
JPH0728434A
JPH0728434A JP5170121A JP17012193A JPH0728434A JP H0728434 A JPH0728434 A JP H0728434A JP 5170121 A JP5170121 A JP 5170121A JP 17012193 A JP17012193 A JP 17012193A JP H0728434 A JPH0728434 A JP H0728434A
Authority
JP
Japan
Prior art keywords
display
display device
data
image data
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5170121A
Other languages
Japanese (ja)
Inventor
Yasuhei Yugawa
泰平 湯川
Tsutomu Sekibe
勉 関部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5170121A priority Critical patent/JPH0728434A/en
Publication of JPH0728434A publication Critical patent/JPH0728434A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To simultaneously display the same image on display devices with the same resolution and display speed and with horizontal blanking intervals different from each other. CONSTITUTION:An image display device 10 is provided with an output data pin D1 for display connecting a frame memory 11 with a first display device 13, the output data pin D2 for display connecting a buffer memory 12 with a second display device 14 and an image data input pin G inputted to the frame memory 11. Further, the butter memory 12 and the frame memory 11 are connected with the output data pin D1 for display. The image data stored in the frame memory 11 are outputted to the first display device 13 directly, and are stored in the buffer memory 12 by one scanning line each, and are converted to the display format of the second display device 14 to be outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、1つの表示形式のデー
タを複数の異なる表示形式のデバイスに表示する装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for displaying data of one display format on a plurality of devices of different display formats.

【0002】[0002]

【従来の技術】従来1つの画像データを表示形式の異な
る複数の表示デバイスに表示する場合、1つの表示デバ
イスに合わせたデータを供給するだけでは他の表示デバ
イスに対して正しい表示が出来ないため、それぞれの表
示デバイスに対して表示する画像データを一旦格納する
フレームメモリを設け、それぞれのメモリに格納された
画像データをそれぞれが対応する表示装置の表示形式に
変換して出力する画像表示装置が使用されている。
2. Description of the Related Art Conventionally, when one image data is displayed on a plurality of display devices having different display formats, it is not possible to display correctly on other display devices only by supplying data adapted to one display device. An image display device that provides a frame memory for temporarily storing image data to be displayed to each display device and converts the image data stored in each memory into a display format of a corresponding display device and outputs the converted image data is displayed. It is used.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記従来例で
は、複数の表示装置それぞれに対して1画面分のフレー
ムメモリが必要であるためハードウェア量が増大し、高
価格になるという問題点を有していた。
However, in the above-mentioned conventional example, since a frame memory for one screen is required for each of a plurality of display devices, the amount of hardware increases and the cost becomes high. Had.

【0004】上記の問題点に鑑み、本発明は、画像を表
示する解像度および表示速度が同じで、水平ブランク期
間が異なる複数の表示装置に対し、同じ画像をほぼ同時
に表示可能な表示装置を、より少ないメモリで提供する
ことを目的とする。
In view of the above problems, the present invention provides a display device capable of displaying the same image substantially simultaneously with respect to a plurality of display devices having the same resolution and display speed for displaying images and different horizontal blank periods. It aims to provide less memory.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め本発明は、解像度および表示速度が同一で、水平ブラ
ンク期間が互いに異なる複数の表示装置と、前記複数の
表示装置の内で水平ブランク期間が最長である表示装置
の表示形式の画像データを入力するデータ入力部と、前
記データ入力部で入力した画像データを前記複数の表示
装置それぞれの表示形式に変換するデータ変換部と、前
記データ変換部の出力画像データをそれぞれが対応する
表示装置に出力・表示するデータ出力部とを備え、前記
データ変換部は、前記データ入力部で入力した画像デー
タを格納するフレームメモリと、前記水平ブランク期間
が最長である表示装置以外の表示装置それぞれに対応
し、前記フレームメモリから出力される画像データを少
なくとも1走査線分格納するバッファメモリと、前記バ
ッファメモリに格納した画像データを、それぞれのバッ
ファメモリが対応する表示装置の表示形式に変換するデ
ータ変換手段とを有する画像表示装置である。
To achieve the above object, the present invention provides a plurality of display devices having the same resolution and the same display speed but different horizontal blank periods, and a horizontal blank among the plurality of display devices. A data input unit for inputting image data in a display format of a display device having the longest period, a data conversion unit for converting image data input by the data input unit into a display format for each of the plurality of display devices, and the data A data output unit for outputting and displaying output image data of the conversion unit on a corresponding display device, wherein the data conversion unit includes a frame memory for storing the image data input by the data input unit; and the horizontal blank. The image data output from the frame memory corresponds to each display device other than the display device having the longest period, and at least one scanning line segment A buffer memory for pay, the image data stored in the buffer memory, respectively of the image display device and a data converting means for buffer memory is converted into a display format of the corresponding display device.

【0006】[0006]

【作用】上述の構成により、画像データは水平ブランク
期間が最も長い表示形式のデバイスの表示形式でフレー
ムメモリに格納され、解像度および表示速度が同一でか
つ水平ブランク期間短い表示形式のデバイスそれぞれに
割り当てられたバッファメモリに、前記フレームメモリ
から供給される1走査線分の画像データが格納される。
With the above configuration, the image data is stored in the frame memory in the display format of the display format device having the longest horizontal blank period, and is assigned to each display format device having the same resolution and the same display speed and a short horizontal blank period. The image data for one scanning line supplied from the frame memory is stored in the buffer memory.

【0007】このバッファメモリの内容を、各々の表示
デバイスに適合した形式の画像データに変換して出力す
ることにより、異なる水平ブランク期間の表示形式のデ
バイスに対して同じ画像をほぼ同時に表示する。
By converting the contents of the buffer memory into image data of a format suitable for each display device and outputting the image data, the same image is displayed substantially simultaneously on devices of display formats having different horizontal blank periods.

【0008】[0008]

【実施例】本発明の画像表示装置の実施例について、図
面を参照しながら説明する。図1に本発明の実施例に係
る画像表示装置10の模式図を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the image display device of the present invention will be described with reference to the drawings. FIG. 1 shows a schematic diagram of an image display device 10 according to an embodiment of the present invention.

【0009】本実施例の画像表示装置10は、フレーム
メモリ11と、第1の表示デバイス13に接続する表示
用出力データピンD1と、バッファメモリ12と、第2
のデバイス14に接続する表示用出力データピンD2
と、フレームメモリ11に入力される画像データ入力ピ
ンGと、フレームメモリ11およびバッファメモリ12
に対するデータの入出力を制御するデータ入出力制御手
段15とを有している。また、バッファメモリ12とフ
レームメモリ11と表示用出力データピンD1は接続さ
れている。
The image display device 10 of this embodiment includes a frame memory 11, a display output data pin D1 connected to the first display device 13, a buffer memory 12, and a second memory.
Output data pin D2 for connection to device 14 of
Image data input pin G input to the frame memory 11, the frame memory 11 and the buffer memory 12
Data input / output control means 15 for controlling the input / output of data to / from. Further, the buffer memory 12, the frame memory 11, and the display output data pin D1 are connected.

【0010】図1のシステムにおいては、フレームメモ
リ11の保持する表示用のデータ量は4ビット、バッフ
ァメモリ12の保持するデータ量は2ビットであり、第
1の表示デバイス13と第2の表示デバイス14の解像
度は共に2×2で同じである。
In the system of FIG. 1, the amount of display data held by the frame memory 11 is 4 bits, and the amount of data held by the buffer memory 12 is 2 bits, and the first display device 13 and the second display device are used. The resolutions of the devices 14 are 2 × 2 and are the same.

【0011】第1の表示デバイス13と第2の表示デバ
イス14は共に表示速度は同じであるが、第1の表示デ
バイス13は、左上,右上,左下,右下の順で1ビット
毎に表示し、各々のビット表示には1クロックの時間を
要し、各走査線の表示が終了した時点で4クロックの水
平ブランク時間を要し、第2の表示デバイス14は、左
上,右上,左下,右下の順で1ビット毎に表示し、各々
のビット表示には2クロックの時間を要し、各走査線の
表示が終了した時点で2クロックの水平ブランク時間を
要する。また、フレームメモリ11から読み出したデー
タをバッファメモリ12に格納し、さらにバッファメモ
リ12からデータを読み出すのに1クロック要するもの
とする。
Both the first display device 13 and the second display device 14 have the same display speed, but the first display device 13 displays every one bit in the order of upper left, upper right, lower left and lower right. However, each bit display requires 1 clock time, and when the display of each scanning line is completed, a horizontal blank time of 4 clocks is required, and the second display device 14 has upper left, upper right, lower left, Each bit is displayed in the lower right order, and it takes 2 clocks to display each bit, and a horizontal blank time of 2 clocks is required when the display of each scanning line is completed. Further, it is assumed that one clock is required to store the data read from the frame memory 11 in the buffer memory 12 and further read the data from the buffer memory 12.

【0012】画像表示装置10に対して、データb10
01が順にデータ入力ピンGに入力される場合を考え
る。ここで、「b」はそれに続く表記が2進数であるこ
とを表している。
For the image display device 10, data b10
Consider the case where 01 is sequentially input to the data input pin G. Here, "b" represents that the following notation is a binary number.

【0013】上記のように構成された本実施例の画像表
示装置の動作について、図2を参照しながら説明する。
図2は、各信号のタイミングを表す図であって、(a)
はクロック信号、(b)は、フレームメモリから出力さ
れ、第1の表示デバイスに入力される画像データ信号、
(c)は、バッファメモリから出力され、第2の表示デ
バイスに入力される画像データ信号である。
The operation of the image display apparatus of this embodiment having the above-mentioned structure will be described with reference to FIG.
FIG. 2 is a diagram showing the timing of each signal.
Is a clock signal, (b) is an image data signal output from the frame memory and input to the first display device,
(C) is an image data signal output from the buffer memory and input to the second display device.

【0014】まず、画像データ入力ピンGに対して、表
示しようとする画像のデータが入力される。
First, data of an image to be displayed is input to the image data input pin G.

【0015】データ入出力制御手段は、入力された画像
データをフレームメモリ11に格納する。次に、フレー
ムメモリ11上のデータを、第1の表示デバイスの表示
形式に従って、表示用出力データピンD1およびバッフ
ァメモリ12に出力する。実際には、まずデータをb1
0の順で1クロック毎に出力し、4クロックの期間転送
を中止し、さらに、b01の順で1クロック毎に出力
し、4クロックの期間転送を中止する。
The data input / output control means stores the input image data in the frame memory 11. Next, the data on the frame memory 11 is output to the display output data pin D1 and the buffer memory 12 according to the display format of the first display device. Actually, the data is first b1
Outputs every 1 clock in the order of 0, suspends the transfer for 4 clocks, and further outputs for every 1 clock in the order of b01, suspends the transfer for 4 clocks.

【0016】データ入出力制御手段は、フレームメモリ
11からの出力を順次バッファメモリに格納し、バッフ
ァメモリ12に格納された画像データを、第2の表示デ
バイスの表示形式に従って、表示用データ出力ピンD2
に出力する。
The data input / output control means sequentially stores the output from the frame memory 11 in the buffer memory, and outputs the image data stored in the buffer memory 12 to the display data output pin according to the display format of the second display device. D2
Output to.

【0017】データ入出力制御手段の動作をさらに具体
的に説明する。まず、上の走査線のデータb10を毎表
示1クロックの速度でバッファメモリ12に格納し、こ
のデータを毎表示2クロックの速度で表示用データ出力
ピンD2に出力する。バッファメモリ12上のデータを
全部出力した時点で2クロックの期間出力を中止する。
中止期間中に、フレームメモリ11からの下の走査線の
データb01が毎表示1クロックの速度でバッファメモ
リ12に新たに格納され始める。中止期間の経過後、毎
表示2クロックの速度でデータb01を出力する。図2
において(c)が(b)より遅れているのは、データ入
出力制御手段での処理にある程度の時間を必要とするた
めである。
The operation of the data input / output control means will be described more specifically. First, the data b10 of the upper scanning line is stored in the buffer memory 12 at a speed of 1 display clock, and this data is output to the display data output pin D2 at a speed of 2 display clocks. When all the data on the buffer memory 12 is output, the output is stopped for a period of 2 clocks.
During the suspension period, the data b01 of the lower scanning line from the frame memory 11 starts to be newly stored in the buffer memory 12 at the speed of one clock for each display. After the lapse of the discontinuation period, the data b01 is output at the rate of 2 clocks per display. Figure 2
The reason (c) is delayed from (b) is that the data input / output control means requires a certain amount of time.

【0018】このようにして、表示用データ出力ピンD
1およびD2に、それぞれ第1および第2の表示デバイ
スに対応した画像データが供給され、表示される。
In this way, the display data output pin D
Image data corresponding to the first and second display devices are supplied to 1 and D2, respectively, and displayed.

【0019】以上説明したように、本実施例によれば、
1画面分の画像データを記憶するフレームメモリと、1
走査線分の画像データを記憶するバッファメモリとを備
えたことにより、解像度および表示速度が同一で、水平
ブランク期間が異なる2つの表示装置に、同じ画像をほ
ぼ同時に表示することが可能となる。
As described above, according to this embodiment,
A frame memory for storing image data for one screen, and 1
By providing the buffer memory for storing the image data of the scanning line segment, it is possible to display the same image substantially simultaneously on two display devices having the same resolution and the same display speed but different horizontal blank periods.

【0020】なお本実施例では、画像の表示デバイスの
数が2つでかつ解像度が各々共に2×2で構成され、画
像データ入力ピン数が1本、フレームメモリ11の保持
する表示用データ量を4ビット、バッファメモリ12の
保持するデータ量2ビット、第1の表示デバイス13へ
入力するピン数を1本、第2の表示デバイス14へ入力
するピン数を1本、第1の表示デバイス13の表示形式
を1クロック毎に左上,右上,左下,右下の順で1ビッ
ト毎に表示し、2ビット表示毎に2クロックの水平ブラ
ンク期間を要し、第2のデバイス14の表示形式を2ク
ロック毎に左上、右上、左下、右下の順で1ビット毎に
表示し、2ビット表示毎に2クロックの水平ブランク期
間を要する画像表示装置10として説明したが、表示デ
バイス数、解像度、表示速度、ビット数、ピン数が異な
る他の画像表示装置にも適用可能であることは言うまで
もない。
In this embodiment, the number of image display devices is two and the resolutions are both 2 × 2, the number of image data input pins is one, and the amount of display data held in the frame memory 11 is large. 4 bits, the amount of data held in the buffer memory 12 is 2 bits, the number of pins input to the first display device 13 is 1, the number of pins input to the second display device 14 is 1, the first display device The display format of 13 is displayed every 1 clock in the order of upper left, upper right, lower left, and lower right, and a horizontal blank period of 2 clocks is required for each 2 bit display. In the above description, the image display device 10 displays the upper left, the upper right, the lower left, and the lower right for every 2 clocks for each 1 bit, and requires a horizontal blank period of 2 clocks for each 2 bit display. Display speed, the number of bits, it is of course the number of pins can be applied to different other image display device.

【0021】[0021]

【発明の効果】以上説明したように、本発明に係る画像
表示装置は、画像を表示する解像度および表示速度が同
一でかつ水平ブランク期間の異なる表示形式の複数のデ
バイスに対して、最も水平ブランク期間の長い表示デバ
イスにフレームメモリを割り当て、他の水平ブランク期
間が短い表示デバイスに対しては、ブランク期間の差の
時間に転送されるデータを蓄えるためのバッファメモリ
を割り当て、前記フレームメモリからデータを入力して
ブランク期間の差の時間に転送されるデータを、ブラン
ク期間が長い表示デバイスとほぼ同時に画像を表示でき
るため、液晶パネルとCRTとを使用したマルチディス
プレイシステム等に対応することが可能となる。
As described above, the image display apparatus according to the present invention provides the most horizontal blank for a plurality of devices having the same image display resolution and display speed and different horizontal blank periods. A frame memory is assigned to a display device having a long period, and a buffer memory for storing data transferred at a time corresponding to a difference between blank periods is assigned to another display device having a short horizontal blank period. The data transferred during the blank period can be displayed almost simultaneously with the display device having a long blank period, so that it can be applied to a multi-display system using a liquid crystal panel and a CRT. Becomes

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る画像表示装置を用いたシ
ステムの摸式図
FIG. 1 is a schematic diagram of a system using an image display device according to an embodiment of the present invention.

【図2】本発明の実施例における各信号のタイミングを
表す図 (a)はクロック信号 (b)はフレームメモリからの出力信号 (c)はバッファメモリからの出力信号
FIG. 2 is a diagram showing the timing of each signal in the embodiment of the present invention, (a) is a clock signal, (b) is an output signal from a frame memory, and (c) is an output signal from a buffer memory.

【符号の説明】[Explanation of symbols]

10 画像表示装置 11 フレームメモリ 12 バッファメモリ 13 第1の表示デバイス 14 第2の表示デバイス 15 データ入出力制御手段 10 image display device 11 frame memory 12 buffer memory 13 first display device 14 second display device 15 data input / output control means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】解像度および表示速度が同一で、水平ブラ
ンク期間が互いに異なる複数の表示装置と、 前記複数の表示装置の内で水平ブランク期間が最長であ
る表示装置の表示形式の画像データを入力するデータ入
力部と、 前記データ入力部で入力した画像データを前記複数の表
示装置それぞれの表示形式に変換するデータ変換部と、 前記データ変換部の出力画像データをそれぞれが対応す
る表示装置に出力・表示するデータ出力部とを有し、 前記データ変換部は、 前記データ入力部で入力した画像データを格納するフレ
ームメモリと、 前記水平ブランク期間が最長である表示装置以外の表示
装置それぞれに対応し、前記フレームメモリから出力さ
れる画像データを少なくとも1走査線分格納するバッフ
ァメモリと、 前記バッファメモリに格納した画像データを、それぞれ
のバッファメモリが対応する表示装置の表示形式に変換
するデータ変換手段とを備えたことを特徴とする画像表
示装置。
1. Inputting a plurality of display devices having the same resolution and display speed and different horizontal blank periods, and image data in the display format of the display device having the longest horizontal blank period among the plurality of display devices. A data input unit, a data conversion unit that converts the image data input by the data input unit into a display format of each of the plurality of display devices, and output image data of the data conversion unit to a corresponding display device. A display data output unit, wherein the data conversion unit corresponds to each of a frame memory storing the image data input by the data input unit and a display device other than the display device having the longest horizontal blank period. A buffer memory for storing at least one scanning line of image data output from the frame memory; An image display device, comprising: data conversion means for converting stored image data into a display format of a display device corresponding to each buffer memory.
JP5170121A 1993-07-09 1993-07-09 Image display device Pending JPH0728434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5170121A JPH0728434A (en) 1993-07-09 1993-07-09 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5170121A JPH0728434A (en) 1993-07-09 1993-07-09 Image display device

Publications (1)

Publication Number Publication Date
JPH0728434A true JPH0728434A (en) 1995-01-31

Family

ID=15899035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5170121A Pending JPH0728434A (en) 1993-07-09 1993-07-09 Image display device

Country Status (1)

Country Link
JP (1) JPH0728434A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133675A1 (en) * 2008-04-30 2009-11-05 パナソニック株式会社 Display control device and display control method
US9338441B2 (en) 2011-11-18 2016-05-10 Samsung Display Co., Ltd. 3D display device and methods thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133675A1 (en) * 2008-04-30 2009-11-05 パナソニック株式会社 Display control device and display control method
JP2009265547A (en) * 2008-04-30 2009-11-12 Panasonic Corp Display control device and display control method
US8451280B2 (en) 2008-04-30 2013-05-28 Panasonic Corporation Display control device having a frame buffer for temporarily storing image data to be displayed on either one of a first display device or a second display device
US9338441B2 (en) 2011-11-18 2016-05-10 Samsung Display Co., Ltd. 3D display device and methods thereof

Similar Documents

Publication Publication Date Title
US5537128A (en) Shared memory for split-panel LCD display systems
US5874928A (en) Method and apparatus for driving a plurality of displays simultaneously
US5179639A (en) Computer display apparatus for simultaneous display of data of differing resolution
JP4145375B2 (en) Data driving device and driving method for liquid crystal display device
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
KR19990070226A (en) Image signal processing apparatus for display apparatus and display apparatus using the same
JP2001184028A (en) Active matrix type display device
JPH0728434A (en) Image display device
JPH11282437A (en) Interface device of liquid-crystal display panel
JP2000122030A (en) Method for driving matrix type liquid crystal display panel and device for executing this method
WO2000045364A1 (en) Liquid crystal driving method and liquid crystal driving circuit
JPH0854601A (en) Active matrix type liquid crystal display device
JPH04326323A (en) Display controller
JPH08146926A (en) Driving device for liquid crystal display panel
JP2002221952A (en) Image data transmission method, and image display system and display device using the same
JPH11231847A (en) Liquid crystal display controller
JPH0887247A (en) Image display device
JPS6350893A (en) Display control circuit
JP3020513B2 (en) Liquid crystal display device and image display method
KR100537884B1 (en) Dual Scan Graphics Card
KR100271572B1 (en) Apparatus of format conversion and method thereof
JPH021889A (en) Display device
JP3643652B2 (en) Liquid crystal display
JPH06161409A (en) Look-up table memory rewriting method and display device with look-up table memory