KR19980019813A - Uart에 의한 모뎀과 호스트간의 이중포트인터페이스 - Google Patents

Uart에 의한 모뎀과 호스트간의 이중포트인터페이스 Download PDF

Info

Publication number
KR19980019813A
KR19980019813A KR1019960038058A KR19960038058A KR19980019813A KR 19980019813 A KR19980019813 A KR 19980019813A KR 1019960038058 A KR1019960038058 A KR 1019960038058A KR 19960038058 A KR19960038058 A KR 19960038058A KR 19980019813 A KR19980019813 A KR 19980019813A
Authority
KR
South Korea
Prior art keywords
modem
host
data
fifo
control signal
Prior art date
Application number
KR1019960038058A
Other languages
English (en)
Inventor
김만용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960038058A priority Critical patent/KR19980019813A/ko
Publication of KR19980019813A publication Critical patent/KR19980019813A/ko

Links

Landscapes

  • Communication Control (AREA)

Abstract

발명은 UART에 의한 모뎀과 호스트간의 이중포트인터페이스에 관한 것으로, 호스트로 부터 모뎀으로 전송되는 데이터를 FIFO방식으로 전송시킬 것인지 버퍼방식으로 전송시키도록 제어할 것인지에 대한 제어신호를 출력하는 모뎀FIFO제어레지스터와; 모뎀으로 부터 호스트로 전송되는 데이터를 FIFO방식으로 할 것인지 버퍼방식으로 할 것인지의 제어신호를 출력하는 호스트FIFO제어레지스터와; 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 시스템버스로 출력되는 데이터를 직접출력방식으로 전송하거나 홀딩방식으로 전송하는 호스트데이타전송부와; 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 모뎀데이타수신부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터의 소정의 데이터를 FIFO방식 또는 버퍼방식으로 시스템버스에 전송하도록 제어하는 모뎀데이타전송부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 호스트데이타수신부와; 호스트측에 설치되어 모뎀과 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 호스트레지스터부와; 모뎀측에 설치되어 호스트와 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 모뎀레지스터부를 구비하여 구성되어, 모뎀과 호스트간의 데이터를 고속으로 전송할 수 있고, 그 동작의 안전성을 개선할 수 있으며, 범용적으로 사용할 수 있다.

Description

UART에 의한 모뎀과 호스트간의 이중포트인터페이스( Dual Port Interface Of Modem And Host By Universial Asynchronous Receiver Transmitter )
본 발명은 데이타인터페이스에 관한 것으로, 좀 더 구체적으로는 호스트와 모뎀간의 데이터전송을 병렬로 전송할 수 있으므로 데이터전송속도가 빠르게 되고 회로구성이 용이한 UART에 의한 모뎀과 호스트간의 이중포트인터페이스에 관한 것이다.
원격지간의 데이터통신은 디지탈신호를 소정의 변조장치에 의해 변조시켜 전화선을 통해 전송하고, 전화선을 통해 수신된 신호를 복조장치에 의해 복조시키도록 하여 구성하고 있다.
이와 같은 기능을 하는 장치로서는, 호스트(예컨대, 컴퓨터)와 접속되어 소정의 변복조처리를 수행하는 모뎀(MODEM)이 있다.
즉, 모뎀은 전화선과 컴퓨터간에 접속되어 송수신데이타를 변조 또는 복조시켜 상대방측으로 전송시키게 된다. 이러한 모뎀은 컴퓨터와의 접속방식에 따라 소위 내장형모뎀과 외장형모뎀으로 구분된다. 일반적으로 외장형모뎀은 컴퓨터의 외부에 설치되어 호스트와 예컨대 RS232C를 통해 모뎀기능이 제어되면서 데이터를 송수신하고, 내장형모뎀은 컴퓨터 내부의 예컨대 ISA버스로 구성된 슬롯(SLOT)에 삽입시켜 모뎀이 제어되면서 데이터를 송수신하도록 되어 있다.
도 1은 종래의 1실시예에 따른 외장형모뎀과 컴퓨터의 접속관계를 도시한 도면으로, 도면부호 10은 모뎀, 20은 컴퓨터, 11은 마이크로프로세서, 12와 21은 UART, 22는 중앙처리장치를 각각 나타낸다.
도면에 도시된 바와 같이 외장형모뎀은 컴퓨터(20)와 모뎀(10)에 데이터및 명령의 송수신을 처리하는 UART(Universal Asyncronous Reciver Transmitter)를 구비하고 수신데이타라인(RxD)과 송신데이타라인(TxD)을 통해 상호 직렬통신(Serial Communication)을 하도록 구성된다.
도 2A는 종래의 2실시예에 따른 내장형모뎀에 있어서 2개의 UART를 구비한 모뎀과 컴퓨터의 접속관계를 도시한 블록도로서, 도면부호 30은 모뎀, 40은 컴퓨터, 31은 마이크로프로세서, 32와 33은 UART, 41은 중앙처리장치를 각각 나타낸다.
도면에 도시된 바와 같이 모뎀(30)과 컴퓨터(40)간에는 ISA버스를 통해 데이터를 송수신하고, 모뎀(30)의 UART에 의해 송수신데이타가 구분되도록 제어처리된다.
도 3은 도 2A에 도시된 종래의 실시예에서 UART방식의 수정된 예를 구체적으로 도시한 블럭도이다.
도 2B는 종래의 3실시예에 따른 내장형모뎀에 있어서 UART에뮬레이터를 구비한 모뎀과 컴퓨터의 접속관계를 도시한 블록도로서, 도면부호 50은 모뎀, 60은 컴퓨터, 51은 마이크로프로세서, 52는 UART에뮬레이터, 61은 중앙처리장치를 각각 나타낸다.
도면에 도시된 바와 같이, 모뎀(50)의 MPU(51)와 컴퓨터(60)의 CPU(61)간에는 UART의 기능을 갖는 하드웨어 및 소프트에 의한 에뮬레이터가 구비되어 데이터를 송수신하도록 되어 있다.
그러나, 도 1에 도시된 종래의 1실시예에 따른 외장형모뎀은 호스트와 모뎀간의 데이터전송이 직렬로 이루어지기 때문에, 데이터전송속도가 느리게 되는 문제점이 있다.
한편, 도 2A에 도시된 종래의 2실시예에 따른 내장형모뎀은 상용화된 집적회로 또는 매크로셀(MacroCell)로 구성되기 때문에 수행능력(Performance)이 우수해지고 데이터처리속도가 빠르게 되지만, 2개의 UART(32,33)를 사용하게 됨으로써 코스트를 감수해야 하는 문제점이 있다.
마찬가지로, 도 2B에 도시된 종래의 3실시예에 따른 내장형모뎀은 하드웨어 및 소프트웨어 에뮬레이터를 구성하는데에 많은 시간이 소요하게 되고, 동작의 신뢰성을 보장하기 어려울뿐아니라, 마이크로프로세서(51)의 처리기능에 기초하여 설계되기 때문에 범용성을 갖지 못하는 문제점이 있다.
따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 모뎀과 호스트간의 데이터를 고속으로 전송할 수 있고, 그 동작의 안전성을 개선할 수 있으며, 범용적으로 사용할 수 있는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스를 제공함에 그 목적이 있다.
도 1은 종래의 실시예에 따른 외장형모뎀과 컴퓨터의 접속관계를 도시한 도면;
도 2A는 종래의 실시예에 따른 내장형모뎀에 있어서 2개의 UART를 구비한 모뎀과 컴퓨터의 접속관계를 도시한 블럭도;
도 2B는 종래의 실시예에 따른 내장형모뎀에 있어서 UART에뮬레이터를 구비한 모뎀과 컴퓨터의 접속관계를 도시한 블럭도;
도 3은 도 2A에 도시된 종래의 실시예에서 UART방식의 수정된 예를 구체적으로 도시한 블럭도;
도 4는 본 발명의 실시예에 따른 UART에 의한 모뎀과 호스트간의 이중포트인터페이스를 도시한 블럭도.
*도면의 주요 부분에 대한 부호의 설명
201,204,207,210: 멀티플렉서203,208: FIFO
205,206: 송신대기버퍼202,209: 수신대기버퍼
211,220: 통신제어레지스터212,221: 하위분할랫치
213,222: 상위분할랫치214,223: 통신상태레지스터
215,224: 모뎀제어레지스터216,225: 모뎀상태레지스터
217,226: 인터럽트이네이블레지스터218,227: 인터럽트인식레지스터
219,228: FIFO제어레지스터229: 모뎀제어/UART시뮬레이터
300: 모뎀데이타수신부310: 호스트데이타전송부
320: 모뎀데이타전송부330: 호스트데이타수신부
340: 모뎀레지스터부350: 호스트레지스터부
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, UART에 의한 모뎀과 호스트간의 이중포트인터페이스는, 모뎀측에 설치되어 호스트로 부터 모뎀으로 전송되는 데이터를 FIFO방식으로 전송시킬 것인지 버퍼방식으로 전송시키도록 제어할 것인지에 대한 제어신호를 출력하는 모뎀FIFO제어레지스터와; 상기 호스트측에 설치되어 모뎀으로 부터 호스트로 전송되는 데이터를 FIFO방식으로 할 것인지 버퍼방식으로 할 것인지의 제어신호를 출력하는 호스트FIFO제어레지스터와; 호스트측에 설치되어, 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 시스템버스로 출력되는 데이터를 직접출력방식으로 전송하거나 홀딩방식으로 전송하는 호스트데이타전송부와; 모뎀측에 설치되어, 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 모뎀데이타수신부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터의 소정의 데이터를 FIFO방식 또는 버퍼방식으로 시스템버스에 전송하도록 제어하는 모뎀데이타전송부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 호스트데이타수신부와; 호스트측에 설치되어 모뎀과 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 호스트레지스터부와; 모뎀측에 설치되어 호스트와 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 모뎀레지스터부를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 호스트데이타전송부는 호스트로 부터의 전송데이타를 홀딩시켜 출력하는 송신대기버퍼와; 모뎀측으로 부터의 소정의 FIFO제어신호에 기초하여 호스트로 부터의 전송데이타를 직접출력하거나 상기 송신대기버퍼로 부터 출력시키도록 제어하는 전송멀티플렉서를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 호스트데이타수신부는 모뎀측으로 부터의 수신데이터를 버퍼시켜 출력하는 수신대기버퍼와; 컴퓨터측의 소정의 FIFO제어신호에 기초하여 모뎀측으로 부터의 수신데이터를 FIFO방식으로 출력시키는 수신FIFO와; 호스트측으로 부터의 소정의 FIFO제어신호에 기초하여 상기 수신FIFO 또는 수신대기버퍼로 부터의 데이터를 선택적으로 출력시키도록 제어하는 수신멀티플렉서를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 모뎀데이타전송부는 모뎀으로 부터의 전송데이터를 홀딩시켜 출력하는 송신대기버퍼와; 호스트측으로 부터의 소정의 FIFO제어신호에 기초하여 모뎀으로 부터의 전송데이터를 직접출력시키거나 상기 송신대기버퍼로 부터 출력시키도록 제어하는 전송멀티플렉서를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 모뎀데이타수신부는 호스트측으로 부터의 수신데이터를 버퍼시켜 출력하는 수신대기버퍼와; 모뎀측의 소정의 FIFO제어신호에 기초하여 호스트측으로 부터의 수신데이터를 FIFO방식으로 출력시키는 수신FIFO와; 모뎀측으로 부터의 소정의 FIFO제어신호에 기초하여 상기 수신FIFO 또는 수신대기버퍼로 부터의 데이터를 선택적으로 출력시키도록 제어하는 수신멀티플렉서를 포함한다.
본 발명은 모뎀과 컴퓨터간의 병렬인터페이스에 관한 것으로, 호스트로 부터 모뎀으로 전송되는 데이터를 FIFO방식으로 전송시킬 것인지 버퍼방식으로 전송시키도록 제어할 것인지에 대한 제어신호를 출력하는 모뎀FIFO제어레지스터와; 모뎀으로 부터 호스트로 전송되는 데이터를 FIFO방식으로 할 것인지 버퍼방식으로 할 것인지의 제어신호를 출력하는 호스트FIFO제어레지스터와; 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 시스템버스로 출력되는 데이터를 직접출력방식으로 전송하거나 홀딩방식으로 전송하는 호스트데이타전송부와; 상기 모뎀FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 호스트로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 모뎀데이타수신부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터의 소정의 데이터를 FIFO방식 또는 버퍼방식으로 시스템버스에 전송하도록 제어하는 모뎀데이타전송부와; 상기 호스트FIFO제어레지스터로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 호스트데이타수신부와; 호스트측에 설치되어 모뎀과 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 호스트레지스터부와; 모뎀측에 설치되어 호스트와 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 모뎀레지스터부를 구비하여 구성되어, 모뎀과 호스트간의 데이터를 고속으로 전송할 수 있고, 그 동작의 안전성을 개선할 수 있으며, 범용적으로 사용할 수 있다.
이하, 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.
도면을 참조하면, 본 발명의 신규한 UART에 의한 모뎀과 호스트간의 이중포트인터페이스는, 모뎀FIFO제어레지스터(219)와, 호스트FIFO제어레지스터(228), 호스트데이타전송부(310), 모뎀데이타수신부(300), 모뎀데이타전송부(320), 호스트데이타수신부(330), 호스트레지스터부(350), 모뎀레지스터부(340) 및, 모뎀제어/UART시뮬레이터(229)를 구비하여, 모뎀과 호스트간의 데이터를 고속으로 전송할 수 있고, 그 동작의 안전성을 개선할 수 있으며, 범용적으로 사용할 수 있다.
첫 번째는 호스트(예컨대, 컴퓨터)측으로 부터의 전송데이타를 FIFO방식으로 모뎀측으로 전송시키는 경우를 설명한다.
먼저, 모뎀측의 모뎀제어/UART시뮬레이터(229)에 의해 통신을 위한 각각의 레지스터를 소정의 상태로 설정하게 된다.
도면에서, 통신제어레지스터(211,220; LCR)를 통해 통신을 위한 데이터비트와, 정지비트및, 패리티비트 등을 설정한다. 그리고 통신상태레지스터(214,223; LSR)에는 송수신데이타에 기초하여 통신상태를 기억시킨다.
또한, 하위분할랫치(212,221; DLL)와 상위분할랫치(213,222; DLM)는 데이터를 송수신할 때 각 비트정보를 읽을 시점을 나타내는 것으로, 통신속도 설정을 위한 상수의 하위자릿수(LSB) 및 상위자릿수(MSB)가 각각 기억되게 된다.
모뎀제어레지스터(214,224; MCR)에는 모뎀제어신호의 동작방법을 설정하고, 모뎀상태레지스터(216,225; MSR)에는 모뎀에 연결된 각종 신호선의 상태와 통신카드의 상태값이 기억된다.
인터럽트이네이블레이스터(217,226; IER)에는 통신상에서 점검해야할 필요가 있는 이벤트가 발생되었을 경우에 인터럽트를 발생시킬 것인지 아닌지의 인터럽트이네이블의 가능여부가 기억된다. 그리고 인터럽트인식레지스터(218,227; IIR)는 어떠한 종류의 인터럽트가 발생되었는지를 나타내는 값이 기억된다.
소정의 통신조건에 따라 상기의 상태레지스터를 검사하고 소정의 제어레지스터를 설정하게 되면, 통신을 할 수 있게 된다.
이어서, FIFO제어레지스터(219)를 제어하여 FIFO(203)와 멀티플렉서(201,204)의 제어신호입력단(c)으로 예컨대 하이레벨을 출력하도록 제어한다.
그러면, FIFO(203)는 동작을 개시하게 되고, 멀티플렉서(201,204)는 데이터출력단(d)을 a측 데이터입력단과 접속시킨다.
따라서, 호스트측으로 부터 출력된 송신데이터는 호스트측의 멀티플렉서(204)로 부터 출력되어 소정의 데이터버스(예컨대, 8BIT)를 통해 모뎀측의 FIFO로 전송되게 된다. 이어서 상기 FIFO(203)을 통한 송신데이터는 멀티플렉서(201)를 통해 모뎀으로 전송되게 된다.
두 번째는 호스트측으로 부터의 전송데이타를 버퍼방식으로 모뎀측으로 전송시키는 경우를 설명한다.
이 경우에 있어서는, 상기 모뎀측의 FIFO제어레지스터(219)를 제어하여 FIFO(203)와 멀티플렉서(201,204)의 제어신호입력단(c)으로 예컨대 로우레벨을 출력하도록 제어한다.
그러면, FIFO(203)는 동작이 중단되게 되고, 멀티플렉서(201,204)는 데이터출력단(d)을 b측 데이터입력단과 접속시킨다.
따라서, 호스트측으로 부터의 송신데이타는 호스트측의 송신대기버퍼(205)를 통해 출력되어 멀티플렉서(204)와 소정의 데이터버스(예컨대, 8BIT)를 통해 모뎀측의 수신대기버퍼(202)로 전송되게 된다. 이어서 상기 수신대기버퍼(202)에 저장된 송신데이타는 멀티플렉서(201)를 통해 모뎀으로 전송되게 된다.
한편, 모뎀측으로 부터 호스트로 전송되는 데이터는, 상기와 마찬가지 방법으로 호스트측의 FIFO제어레지스터(228)에 의해 제어되면서 FIFO(208) 또는 버퍼레지스터(206,209)를 통해 전송되게 된다.
본 발명은 종래의 외장형모뎀은 호스트와 모뎀간의 데이터전송이 직렬로 이루어지기 때문에 데이터전송속도가 느리게 되는 문제점있고, UART방식의 내장형모뎀은 2개의 UART를 사용하게 됨으로써 코스트를 감수해야 하는 문제점이 있으며, 에뮬레이터방식의 내장형모뎀은 동작의 신뢰성을 보장하기 어려운 문제점과 마이크로프로세서의 처리기능에 기초하여 설계되기 때문에 범용성을 갖지 못하는 문제점을 해결한 것으로, 모뎀과 호스트간의 데이터를 고속으로 전송할 수 있고, 그 동작의 안전성을 개선할 수 있으며, 범용적으로 사용할 수 있다.

Claims (5)

  1. 접속가능한 소정의 시스템버스를 통해 데이터를 송수신하는 호스트와, 상기 접속가능한 시스템버스에 접속되어 호스트와 데이터를 송수신하는 모뎀간의 인터페이스에 있어서,
    상기 모뎀측에 설치되어 호스트로 부터 모뎀으로 전송되는 데이터를 FIFO방식으로 전송시킬 것인지 버퍼방식으로 전송시키도록 제어할 것인지에 대한 제어신호를 출력하는 모뎀FIFO제어레지스터(219)와;
    상기 호스트측에 설치되어 모뎀으로 부터 호스트로 전송되는 데이터를 FIFO방식으로 할 것인지 버퍼방식으로 할 것인지의 제어신호를 출력하는 호스트FIFO제어레지스터(228)와;
    호스트측에 설치되어, 상기 모뎀FIFO제어레지스터(219)로 부터의 FIFO제어신호에 기초하여 호스트로 부터 시스템버스로 출력되는 데이터를 직접출력방식으로 전송하거나 홀딩방식으로 전송하는 호스트데이타전송부(310)와;
    모뎀측에 설치되어, 상기 모뎀FIFO제어레지스터(219)로 부터의 FIFO제어신호에 기초하여 호스트로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 모뎀데이타수신부(300)와;
    상기 호스트FIFO제어레지스터(288)로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터의 소정의 데이터를 FIFO방식 또는 버퍼방식으로 시스템버스에 전송하도록 제어하는 모뎀데이타전송부(320)와;
    상기 호스트FIFO제어레지스터(288)로 부터의 FIFO제어신호에 기초하여 모뎀으로 부터 전송된 소정의 데이터를 FIFO방식 또는 버퍼방식으로 수신하도록 제어하는 호스트데이타수신부(330)와;
    호스트측에 설치되어 모뎀과 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 호스트레지스터부(350)와;
    모뎀측에 설치되어 호스트와 소정의 제어신호를 송수신하면서 데이터인터페이스를 제어하는 모뎀레지스터부(340)를 구비하여 구성된 것을 특징으로 하는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스.
  2. 제1항에 있어서,
    상기 호스트데이타전송부(310)는 호스트로 부터의 전송데이타를 홀딩시켜 출력하는 송신대기버퍼(205)와;
    모뎀측으로 부터의 소정의 FIFO제어신호에 기초하여 호스트로 부터의 전송데이타를 직접출력하거나 상기 송신대기버퍼(205)로 부터 출력시키도록 제어하는 전송멀티플렉서(204)를 구비하여 구성된 것을 특징으로 하는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스.
  3. 제1항에 있어서,
    상기 호스트데이타수신부(330)는 모뎀측으로 부터의 수신데이터를 버퍼시켜 출력하는 수신대기버퍼(209)와;
    컴퓨터측의 소정의 FIFO제어신호에 기초하여 모뎀측으로 부터의 수신데이터를 FIFO방식으로 출력시키는 수신FIFO(208)와;
    호스트측으로 부터의 소정의 FIFO제어신호에 기초하여 상기 수신FIFO(208) 또는 수신대기버퍼(209)로 부터의 데이터를 선택적으로 출력시키도록 제어하는 수신멀티플렉서(210)를 구비하여 구성된 것을 특징으로 하는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스.
  4. 제1항에 있어서,
    상기 모뎀데이타전송부(320)는 모뎀으로 부터의 전송데이터를 홀딩시켜 출력하는 송신대기버퍼(206)와;
    호스트측으로 부터의 소정의 FIFO제어신호에 기초하여 모뎀으로 부터의 전송데이터를 직접출력시키거나 상기 송신대기버퍼(206)로 부터 출력시키도록 제어하는 전송멀티플렉서(207)를 구비하여 구성된 것을 특징으로 하는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스.
  5. 제1항에 있어서,
    상기 모뎀데이타수신부(300)는 호스트측으로 부터의 수신데이터를 버퍼시켜 출력하는 수신대기버퍼(202)와;
    모뎀측의 소정의 FIFO제어신호에 기초하여 호스트측으로 부터의 수신데이터를 FIFO방식으로 출력시키는 수신FIFO(203)와;
    모뎀측으로 부터의 소정의 FIFO제어신호에 기초하여 상기 수신FIFO(203) 또는 수신대기버퍼(202)로 부터의 데이터를 선택적으로 출력시키도록 제어하는 수신멀티플렉서(201)를 구비하여 구성된 것을 특징으로 하는 UART에 의한 모뎀과 호스트간의 이중포트인터페이스.
KR1019960038058A 1996-09-03 1996-09-03 Uart에 의한 모뎀과 호스트간의 이중포트인터페이스 KR19980019813A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960038058A KR19980019813A (ko) 1996-09-03 1996-09-03 Uart에 의한 모뎀과 호스트간의 이중포트인터페이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960038058A KR19980019813A (ko) 1996-09-03 1996-09-03 Uart에 의한 모뎀과 호스트간의 이중포트인터페이스

Publications (1)

Publication Number Publication Date
KR19980019813A true KR19980019813A (ko) 1998-06-25

Family

ID=66322843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038058A KR19980019813A (ko) 1996-09-03 1996-09-03 Uart에 의한 모뎀과 호스트간의 이중포트인터페이스

Country Status (1)

Country Link
KR (1) KR19980019813A (ko)

Similar Documents

Publication Publication Date Title
US5561826A (en) Configurable architecture for serial communication
KR0163237B1 (ko) 제어 시스템, 신호변조 및 복조 방법
CA1287905C (en) Method and apparatus for detecting a rate of data transmission
US5600793A (en) Method and system of bi-directional parallel port data transfer between data processing systems
AU593592B2 (en) Improved synchronous/asynchronous modem
EP0665502B1 (en) Asynchronous serial communication circuit
US5734487A (en) Computer system incorporating an infrared link for reduced interference communication with a radio transceiver
US7328399B2 (en) Synchronous serial data communication bus
US5564061A (en) Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets
US4156931A (en) Digital data communications device with standard option connection
US5228128A (en) Personal computer facsimile device
US6209050B1 (en) Expansion card
US5898513A (en) Consumer infrared communications receiver carrier frequency range detection circuit for an infrared communications controller
KR19980019813A (ko) Uart에 의한 모뎀과 호스트간의 이중포트인터페이스
GB2053533A (en) Digital data communications device with standard option connection
Cook IEEE 1355 data-strobe links: ATM speed at RS232 cost
US5689643A (en) Communication device for transmitting asynchronous formatted data synchronously
JPH07131504A (ja) データ転送装置
JP2792357B2 (ja) 遠方監視制御装置
US6574697B2 (en) Data transfer equipment that provides high speed data transmission between data terminal equipment and data circuit terminating equipment
KR910002458Y1 (ko) 스윗칭 장치가 내장된 통신기기용 아답터장치
US6108371A (en) System and method for writing mixed interleaved and non-interleaved data to a modem register
JPH06103898B2 (ja) シリアル伝送のための機能を利用したパラレル伝送方法
KR930002195B1 (ko) 송 · 수신장치의 일체 또는 분리 사용이 가능한 팩시밀리 장치
WO1999059074A1 (en) Multi-function uart

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination