KR19980014000A - Light driver - Google Patents

Light driver Download PDF

Info

Publication number
KR19980014000A
KR19980014000A KR1019960032759A KR19960032759A KR19980014000A KR 19980014000 A KR19980014000 A KR 19980014000A KR 1019960032759 A KR1019960032759 A KR 1019960032759A KR 19960032759 A KR19960032759 A KR 19960032759A KR 19980014000 A KR19980014000 A KR 19980014000A
Authority
KR
South Korea
Prior art keywords
signal
section data
pair
providing
power supply
Prior art date
Application number
KR1019960032759A
Other languages
Korean (ko)
Other versions
KR100228523B1 (en
Inventor
신인철
손병세
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960032759A priority Critical patent/KR100228523B1/en
Publication of KR19980014000A publication Critical patent/KR19980014000A/en
Application granted granted Critical
Publication of KR100228523B1 publication Critical patent/KR100228523B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치내의 라이트 드라이버에 관한 것으로, 본 발명의 목적은 고속동작을 수행하면서도 출력신호를 전원전압레벨까지 상승시킬 수 있는 라이트 드라이버를 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 데이타신호를 입력으로 하여 이에 상응하는 출력신호를 비트라인쌍과 접속된 섹션 데이타 라인쌍에 제공하는 라이트 드라이버는 상기 데이타신호와 제1구동신호에 응답하여 상기 출력신호를 상기 섹션 데이타 라인쌍에 제공하는 구동부와; 상기 섹션 데이타 라인쌍에 접속되고, 상기 출력신호와 제2구동신호에 응답하여 상기 섹션 데이타 라인쌍을 전원전압까지 승압하는 전압보상부를 구비함을 특징으로 한다.The present invention relates to a write driver in a semiconductor memory device, and an object of the present invention is to provide a write driver capable of raising an output signal to a power supply voltage level while performing a high-speed operation. According to an aspect of the present invention, there is provided a write driver for receiving a data signal and providing a corresponding output signal to a pair of bit line pairs and a connected section data line in response to the data signal and a first drive signal, A driver for providing the output signal to the pair of section data lines; And a voltage compensator connected to the pair of section data lines for boosting the section data line pair to a power supply voltage in response to the output signal and the second drive signal.

Description

라이트 드라이버Light driver

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 낮은 전원전압 마진의 향상을 위한 라이트 드라이버에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a write driver for improving a low power supply voltage margin.

최근, 반도체 메모리 장치가 고집적화 및 고속화를 추구하면서, 이에 수반되는 여러가지 문제점을 야기하게 되었다. 그중에서도 고속동작을 수행하는 라이트 드라이버에 있어서 발생될 수 있는 문제점을 이하 후술되는 설명에서 살펴보기로 할 것이다.2. Description of the Related Art In recent years, semiconductor memory devices have faced with various problems accompanying high integration and high speed. Among them, problems that may occur in a write driver that performs a high-speed operation will be described in the following description.

도 1a는 종래의 기술의 일실시예에 따라 씨모오스 낸드게이트로 라이트 드라이버를 구동하는 것을 보여주는 도면이다.1A is a diagram illustrating driving a CMOS driver for a CMOS driver according to one embodiment of the prior art.

도 1a를 참조하면, 라이트(Write) 리커버리(Recovery)시 섹션 데이타 라인쌍 SDL/의 프리차아지가 씨모오스 낸드게이트들(104,105)내에 있는 풀업 피모오스 트랜지스터로 구동하게 되어 프리차아지 속도가 늦은 단점이 있다. 따라서, 이러한 단점을 보완한 것이 풀업 트랜지스터를 바이폴라 트랜지스터로 구성하는 것이다. 이러한 것은 도 1b와 도 2에 걸쳐 도시되어 있다.Referring to FIG. 1A, when a write recovery is performed, a section data line pair SDL / Is driven by a pull-up phi-osse transistor in the pre-charge gate MOS-NAND gates (104, 105). Therefore, the above-mentioned drawbacks are overcome by configuring the pull-up transistor as a bipolar transistor. This is illustrated in Figures 1B and 2.

도 1b 및 도 2를 참조하면, 바이폴라 트랜지스터(207)를 풀업 트랜지스터로 사용하는 낸드게이트들(106,107)은 대응되는 섹션 데이타 라인쌍 SDL/에 VCC - Vbe를 공급하게 되고, 이에 따라 비트라인의 하이레벨도 상기 섹션 데이타 라인쌍 SDL/에 유입되는 전압에 영향을 받아 레벨이 낮아지게 된다.Referring to FIG. 1B and FIG. 2, NAND gates 106 and 107 using the bipolar transistor 207 as a pull-up transistor are connected to a corresponding section data line pair SDL / The high level of the bit line is also supplied to the section data line pair SDL / So that the level is lowered.

따라서, 라이트 동작시 메모리 쎌의 하이레벨 노드도 낮게 되어 저전원전압 예를 들면 3.3V에서 동작할 경우 상기 메모리 쎌의 하이레벨 노드가 상당히 낮은 레벨의 전압값(예를 들면, 3.3V의 저전원전압에서 Vbe(0.7V)를 감한 전압값)이 유기되기에 리드(Read)동작에서 페일이 되어 저전원전압 센싱 마진(상기 하이레벨 노드의 전압과 로우레벨의 노드의 전압차를 센싱하는 마진)에 영향을 미칠 수 있는 문제점이 있다.Therefore, when the memory cell is operated at a low power supply voltage, for example, 3.3V, the high-level node of the memory cell is also lowered in a write operation, so that the high-level node of the memory cell has a low- (A voltage value obtained by subtracting Vbe (0.7 V) from the voltage) is generated, and therefore, the low power supply voltage sensing margin (margin for sensing the voltage difference between the high level node and the low level node) There is a problem that it may affect.

따라서, 본 발명의 목적은 저전원전압에서 동작시에 전원전압 마진을 향상시킬 수 있는 라이트 드라이버를 제공함에 있다.Accordingly, it is an object of the present invention to provide a write driver which can improve the power supply voltage margin when operating at a low power supply voltage.

본 발명의 다른 목적은 고속동작을 수행하면서도 출력신호를 전원전압레벨까지 상승시킬 수 있는 라이트 드라이버를 제공함에 있다.It is another object of the present invention to provide a write driver capable of raising an output signal to a power supply voltage level while performing a high-speed operation.

도 1a,1b는 종래의 기술에 따라 구성된 라이트 드라이버의 회로를 보여주는 도면.Figures 1a and 1b are circuit diagrams of a write driver constructed according to the prior art.

도 2는 도 1에 도시된 낸드게이트의 일실시예를 보여주는 도면.FIG. 2 illustrates an embodiment of the NAND gate shown in FIG. 1; FIG.

도 3은 본 발명의 실시예에 따라 구성된 라이트 드라이버의 회로를 보여주는 도면.3 is a circuit diagram of a write driver constructed in accordance with an embodiment of the present invention.

도 4a, 4b는 종래와 본 발명의 실시예에 따른 라이트 드라이버의 입출력 파형도를 나타낸 도면.4A and 4B are diagrams showing input and output waveforms of a write driver according to an embodiment of the present invention.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 데이타신호를 입력으로 하여 이에 상응하는 출력신호를 비트라인쌍과 접속된 섹션 데이타 라인쌍에 제공하는 라이트 드라이버는 상기 데이타신호와 제1구동신호에 응답하여 상기 출력신호를 상기 섹션 데이타 라인쌍에 제공하는 구동부와; 상기 섹션 데이타 라인쌍에 접속되고, 상기 출력신호와 제2구동신호에 응답하여 상기 섹션 데이타 라인쌍을 전원전압까지 승압하는 전압보상부를 구비함을 특징으로 한다.According to an aspect of the present invention, there is provided a write driver for receiving a data signal and providing an output signal corresponding to the data signal to a bit line pair and a pair of section data lines connected thereto, A driver for providing the output signal to the section data line pair in response to a signal; And a voltage compensator connected to the pair of section data lines for boosting the section data line pair to a power supply voltage in response to the output signal and the second drive signal.

여기서, 상기 구동부는 상기 데이타신호를 반전시킨 신호와 상기 제1구동신호를 입력으로 하여 상기 섹션 데이타 라인쌍중 한 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제1논리게이트와, 상기 데이타신호를 지연시킨 신호와 상기 제1구동신호를 입력으로 하여 나머지 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제2논리게이트로 구성된다. 또한, 상기 전압보상부는 상기 섹션 데이타 라인쌍과 각기 접속되고 상기 출력신호와 상기 제2구동신호를 입력으로 하여 논리조합된 제1,2논리신호를 각기 제공하는 제1 및 제2논리게이트와, 상기 제1 및 제2논리신호에 응답하여 상기 대응되는 섹션 데이타 라인쌍에 전원전압을 제공하는 제1 및 제2트랜지스터를 구비한다.The driving unit includes a first logic gate receiving the signal inverted from the data signal and the first driving signal and providing the output signal logically combined with one section data line of the pair of section data lines, And a second logic gate receiving the first driving signal and providing the output signal logically combined with the remaining section data line. The voltage compensation unit may include first and second logic gates each of which is connected to the pair of section data lines and receives the output signal and the second driving signal as input, And first and second transistors responsive to the first and second logic signals to provide a power supply voltage to the corresponding pair of section data line pairs.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.It should be noted that the same components and parts of the drawings denote the same reference numerals as far as possible.

도 3은 본 발명의 실시예에 따라 구성된 라이트 드라이버의 회로도를 도시한 도면이다.3 is a circuit diagram of a write driver constructed according to an embodiment of the present invention.

도 3을 참조하면, 데이타신호 DATA와 제1구동신호 ψWD를 입력으로 하여 상기 대응되는 섹션 데이타 라인쌍 SDL/에 출력신호 VCC-Vbe를 제공하는 구동부와, 상기 출력신호 VCC-Vbe와 제2구동신호 ψWE를 입력으로 하여 상기 대응되는 섹션 데이타 라인쌍 SDL/에 전원전압을 제공하기 위한 전압보상부로 이루어 진다.Referring to FIG. 3, the data signal DATA and the first driving signal? WD are input to the corresponding section data line pair SDL / Vbe and the second drive signal? WA, and outputs the corresponding section data line pair SDL / And a voltage compensating unit for providing a power supply voltage to the power supply unit.

상기 구동부는 종래의 기술에 따른 라이트 드라이버이고, 상기 전압보상부는 상기 출력신호 VCC-Vbe와 제2구동신호 ψWE를 각기 입력으로 하는 낸드게이트들(301,303)과, 상기 낸드게이트들(301,302)의 출력신호에 따라 턴온 혹은 턴오프되는 피모오스 트랜지스터들(302,304)로 구성된다. 여기서, 상기 피모오스 트랜지스터들(302,304)은 라이트 동작시 상기 섹션 데이타쌍 라인쌍 SDL/에 전원전압을 공급하기 위한 트랜지스터이다. 이 전원전압은 상기 바이폴라 트랜지스터(207)에 의해 감소된 Vbe를 보상해주기 위한 전원전압이다. 이렇게 상기 섹션 데이타쌍 라인쌍 SDL/의 전압을 전원전압까지 상승시킴으로써 저전원전압에서의 라이트 동작시 상기 메모리 셀의 하이레벨 노드를 종래보다 센싱마진을 가질 수 있기에 센싱마진에 의한 오동작을 미연에 방지할 수 있게 된다.The voltage compensating unit includes NAND gates 301 and 303 for receiving the output signal VCC-Vbe and a second driving signal? WE, respectively, and an output of the NAND gates 301 and 302 And the fMOS transistors 302 and 304 are turned on or off according to a signal. In the write operation, the phimosis transistors 302 and 304 are connected to the section data pair line SDL / To supply the power supply voltage. This power supply voltage is a power supply voltage for compensating the Vbe reduced by the bipolar transistor 207. [ Thus, the section data pair line pair SDL / Level node of the memory cell can have a sensing margin compared to the conventional memory cell during a write operation at a low power supply voltage, thereby preventing a malfunction due to a sensing margin in advance.

도 4a와 도 4b는 종래와 본 발명의 실시예에 따른 라이트 드라이버의 입출력 파형도를 각기 나타낸 도면이다. 도면에 표시된 참조부호중 XWE는 외부핀으로 부터 제공되는 라이트 인에이블신호이고, NH와 NL은 각기 메모리 쎌의 하이레벨노드와 로우레벨노드의 전압레벨을 나타내는 파형이다.4A and 4B are diagrams illustrating input and output waveforms of a write driver according to an embodiment of the present invention. In the drawings, XWE is a write enable signal provided from an external pin, and NH and NL are waveforms representing voltage levels of a high-level node and a low-level node of the memory cell, respectively.

도 4a는 종래의 기술에 따른 파형도로써, 라이트 동작시 상기 섹션 데이타쌍 라인쌍 SDL/에 유기되는 전압이 전원전압 VCC 레벨까지 빨리 상승하지 못하기 때문에 도 4b에 도시된 상기 섹션 데이타쌍 라인쌍 SDL/에 유기되는 전압보다 하이레벨노드 NH의 전압이 약 8mV정도 낮고, 리드 동작시 하이레벨노드 NH의 전압도 15mV정도로 낮아 최악의 경우(2.6V, -10℃)에서의 종래의 리드 동작은 셀 데이타 페일이 발생할 확률이 높은 것으로 나타난다.FIG. 4A is a waveform diagram according to a conventional technique. In the write operation, the section data pair line SDL / The voltage applied to the section data line pair SDL / SDL shown in FIG. 4B does not rise quickly to the power supply voltage VCC level, The level of the high-level node NH is lower by about 8 mV than the voltage applied to the cell ND, and the voltage of the high-level node NH at the time of the read operation is as low as about 15 mV. In the worst case (2.6 V, The probability of occurrence of a failure is high.

상기한 바와 같이 본 발명에 따르면, 저전원전압에서 동작시에 전원전압 마진을 향상시킬 수 있는 이점을 가진다. 또한, 본 발명은 고속동작을 수행하면서도 출력신호를 전원전압레벨까지 상승시킬 수 있는 이점을 가진다.As described above, according to the present invention, it is possible to improve the power supply voltage margin at the time of operation at a low power supply voltage. Further, the present invention has an advantage that the output signal can be raised to the power supply voltage level while performing the high-speed operation.

Claims (10)

데이타신호를 입력으로 하여 이에 상응하는 출력신호를 비트라인쌍과 접속된 섹션 데이타 라인쌍에 제공하는 라이트 드라이버에 있어서:CLAIMS What is claimed is: 1. A write driver for receiving a data signal as input and providing a corresponding output signal to a bit line pair and a connected section data line pair, the write driver comprising: 상기 데이타신호와 제1구동신호에 응답하여 상기 출력신호를 상기 섹션 데이타 라인쌍에 제공하는 구동부와;A driving unit for providing the output signal to the pair of section data lines in response to the data signal and the first driving signal; 상기 섹션 데이타 라인쌍에 접속되고, 상기 출력신호와 제2구동신호에 응답하여 상기 섹션 데이타 라인쌍을 전원전압까지 승압하는 전압보상부를 구비함을 특징으로 하는 라이트 드라이버.And a voltage compensator connected to said pair of section data lines for boosting said section data line pair to a power supply voltage in response to said output signal and said second drive signal. 제1항에 있어서, 상기 구동부는 상기 데이타신호를 반전시킨 신호와 상기 제1구동신호를 입력으로 하여 상기 섹션 데이타 라인쌍중 한 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제1논리게이트와, 상기 데이타신호를 지연시킨 신호와 상기 제1구동신호를 입력으로 하여 나머지 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제2논리게이트로 구성됨을 특징으로 하는 라이트 드라이버.2. The semiconductor memory device as claimed in claim 1, wherein the driving unit comprises: a first logic gate for inverting the data signal and a first logic gate for receiving the first driving signal and providing the output signal logically combined with a section data line of the pair of section data lines; And a second logic gate receiving the first driving signal and providing the output signal logically combined with the remaining section data line. 제2항에 있어서, 상기 제1 및 제2논리게이트는 각기 대응되는 상기 섹션 데이타 라인쌍과 접속되어 전원전압을 제공하는 바이폴라 트랜지스터를 포함함을 특징으로 하는 낸드게이트들임을 특징으로 하는 라이트 드라이버.3. The write driver of claim 2, wherein the first and second logic gates each comprise a bipolar transistor connected to a corresponding pair of the section data lines to provide a power supply voltage. 제1항에 있어서, 상기 전압보상부는The apparatus of claim 1, wherein the voltage compensating unit 상기 섹션 데이타 라인쌍과 각기 접속되고 상기 출력신호와 상기 제2구동신호를 입력으로 하여 논리조합된 제1,2논리신호를 각기 제공하는 제1 및 제2논리게이트와,First and second logic gates respectively connected to the pair of section data lines and respectively providing first and second logic signals logically combined with the output signal and the second drive signal as inputs, 상기 제1 및 제2논리신호에 응답하여 상기 대응되는 섹션 데이타 라인쌍에 전원전압을 제공하는 제1 및 제2트랜지스터를 구비함을 특징으로 하는 라이트 드라이버.And first and second transistors for providing a power supply voltage to the corresponding pair of data line pairs in response to the first and second logic signals. 제4항에 있어서, 상기 제1 및 제2논리게이트는 각기 낸드게이트임을 특징으로 하는 라이트 드라이버.5. The write driver according to claim 4, wherein the first and second logic gates are each a NAND gate. 제5항에 있어서, 상기 제1 및 제2트랜지스터는 상기 제1 및 제2논리게이트에 각기 접속된 게이트와 전원전압과 접속된 소오스와 상기 대응되는 섹션 데이타 라인과 접속된 드레인을 가지는 피모오스 트랜지스터들임을 특징으로 하는 라이트 드라이버.6. The semiconductor memory device according to claim 5, wherein the first and second transistors have a gate connected to the first and second logic gates, a source connected to the power supply voltage, and a drain connected to the corresponding section data line. The light driver features a built-in power supply. 제1항에 있어서, 상기 제1구동신호는 라이트 인에이블신호에 의해 타이밍 마진을 가지고 발생되는 신호이고, 상기 제2구동신호는 상기 제1구동신호보다 소정시간 지연된후 인에이블되는 신호임을 특징으로 하는 라이트 드라이버.The method of claim 1, wherein the first driving signal is a signal generated with a timing margin by a write enable signal, and the second driving signal is a signal that is enabled after a predetermined time delay from the first driving signal Light driver. 데이타신호를 입력으로 하여 이에 상응하는 출력신호를 비트라인쌍과 접속된 섹션 데이타 라인쌍에 제공하는 라이트 드라이버에 있어서:CLAIMS What is claimed is: 1. A write driver for receiving a data signal as input and providing a corresponding output signal to a bit line pair and a connected section data line pair, the write driver comprising: 상기 데이타신호를 반전시킨 신호와 제1구동신호를 입력으로 하여 상기 섹션 데이타 라인쌍중 한 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제1낸드게이트와, 상기 데이타신호를 지연시킨 신호와 상기 제1구동신호를 입력으로 하여 나머지 섹션 데이타 라인으로 논리조합된 상기 출력신호를 제공하는 제2낸드게이트로 구성된 구동부와;A first NAND gate receiving the signal inverted from the data signal and the first driving signal as input and providing the output signal logically combined with a section data line of the pair of section data lines; A second NAND gate receiving the first driving signal and providing the output signal logically combined with the remaining section data line; 상기 섹션 데이타 라인쌍과 각기 접속되고 상기 출력신호와 상기 제2구동신호를 입력으로 하여 논리조합된 제1,2논리신호를 각기 제공하는 제3 및 제4낸드게이트와, 상기 제1 및 제2논리신호에 응답하여 상기 대응되는 섹션 데이타 라인쌍에 전원전압을 제공하는 제1 및 제2피모오스 트랜지스터로 구성된 전압보상부를 구비하여 상기 섹션 데이타 라인쌍을 전원전압까지 승압하는 것을 특징으로 하는 라이트 드라이버.Third and fourth NAND gates respectively connected to the pair of section data lines and providing first and second logic signals logically combined with the output signal and the second drive signal as inputs, And a voltage compensating unit configured by first and second phytooc transistors for providing a power supply voltage to the pair of corresponding section data lines in response to a logic signal to boost the pair of section data lines to a power supply voltage. . 제8항에 있어서, 상기 제1구동신호는 라이트 인에이블신호에 의해 타이밍 마진을 가지고 발생되는 신호이고, 상기 제2구동신호는 상기 제1구동신호보다 소정시간 지연된후 인에이블되는 신호임을 특징으로 하는 라이트 드라이버.The driving method of claim 8, wherein the first driving signal is a signal generated with a timing margin by a write enable signal, and the second driving signal is a signal that is enabled after a predetermined time delay from the first driving signal Light driver. 제9항에 있어서, 상기 제1 및 제2낸드게이트는 각기 대응되는 상기 섹션 데이타 라인쌍과 접속되어 전원전압을 제공하는 바이폴라 트랜지스터를 포함함을 특징으로 하는 낸드게이트들임을 특징으로 하는 라이트 드라이버.10. The write driver according to claim 9, wherein the first and second NAND gates each include a bipolar transistor connected to the corresponding pair of the section data lines to provide a power supply voltage.
KR1019960032759A 1996-08-06 1996-08-06 Write driver KR100228523B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960032759A KR100228523B1 (en) 1996-08-06 1996-08-06 Write driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960032759A KR100228523B1 (en) 1996-08-06 1996-08-06 Write driver

Publications (2)

Publication Number Publication Date
KR19980014000A true KR19980014000A (en) 1998-05-15
KR100228523B1 KR100228523B1 (en) 1999-11-01

Family

ID=19468928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032759A KR100228523B1 (en) 1996-08-06 1996-08-06 Write driver

Country Status (1)

Country Link
KR (1) KR100228523B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571641B1 (en) * 2000-12-30 2006-04-17 주식회사 하이닉스반도체 Write drive
KR100837801B1 (en) * 2006-06-29 2008-06-16 주식회사 하이닉스반도체 Semiconductor Memory Apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195977A (en) * 1992-12-25 1994-07-15 Kawasaki Steel Corp Semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571641B1 (en) * 2000-12-30 2006-04-17 주식회사 하이닉스반도체 Write drive
KR100837801B1 (en) * 2006-06-29 2008-06-16 주식회사 하이닉스반도체 Semiconductor Memory Apparatus
US7636266B2 (en) 2006-06-29 2009-12-22 Hynix Semiconductor Inc. Semiconductor memory apparatus capable of writing data at high speed

Also Published As

Publication number Publication date
KR100228523B1 (en) 1999-11-01

Similar Documents

Publication Publication Date Title
KR100270000B1 (en) Boosting pulse generation circuit
US5455802A (en) Dual dynamic sense amplifiers for a memory array
KR100308792B1 (en) Data output circuit with level shifter in semiconductor device and data output method thereof
KR100328161B1 (en) Integrated circuit memory
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
US9735780B2 (en) Tri-state driver circuits having automatic high-impedance enabling
KR0121131B1 (en) Driving circuit in semiconductor memory device
JPH08274612A (en) Semiconductor device
KR900007999B1 (en) Semiconductor memory device
KR100294020B1 (en) Level shifters and semiconductor memory devices using them
KR20030009101A (en) High speed decoder for flash memory
KR100328322B1 (en) Bus driving circuit and memory device having the bus driving circuit
KR100228523B1 (en) Write driver
US5418746A (en) Write signal input buffer for a semiconductor memory device
US5239237A (en) Control circuit having outputs with differing rise and fall times
KR100339656B1 (en) Memory driving apparatus
KR0132368B1 (en) Data output buffer
JP4543349B2 (en) Semiconductor memory device
KR100271651B1 (en) Sense amplifier
KR100247906B1 (en) Data processing method
KR950009852B1 (en) Data input buffer of semiconductor memory device
KR930014574A (en) Data Output Buffer with Preset Circuit
KR100206603B1 (en) Data output buffer in semiconductor memory
KR100207478B1 (en) Wordline control circuit for semiconductor device
KR100609994B1 (en) Data output circuit with low leakage current characteristic in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee