KR19980013958A - 필름 캐리어 및 필름 캐리어를 이용한 반도체 장치 - Google Patents

필름 캐리어 및 필름 캐리어를 이용한 반도체 장치 Download PDF

Info

Publication number
KR19980013958A
KR19980013958A KR1019960032688A KR19960032688A KR19980013958A KR 19980013958 A KR19980013958 A KR 19980013958A KR 1019960032688 A KR1019960032688 A KR 1019960032688A KR 19960032688 A KR19960032688 A KR 19960032688A KR 19980013958 A KR19980013958 A KR 19980013958A
Authority
KR
South Korea
Prior art keywords
film carrier
conductive
insulating substrate
conductive circuit
opening
Prior art date
Application number
KR1019960032688A
Other languages
English (en)
Other versions
KR100359174B1 (ko
Inventor
요시나리 다카야마
가즈오 오치
아츠시 히노
Original Assignee
가마이 고로
닛토 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마이 고로, 닛토 덴코 가부시키가이샤 filed Critical 가마이 고로
Priority to KR1019960032688A priority Critical patent/KR100359174B1/ko
Publication of KR19980013958A publication Critical patent/KR19980013958A/ko
Application granted granted Critical
Publication of KR100359174B1 publication Critical patent/KR100359174B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 절연 기판의 일측면 또는 그 내측면상에 형성되는 도전 회로를 구비하
며,
상기 도전 회로가 절연 기판의 일측면상에 형성되면 도전 경로가 형성될 위치의 상기 절연 기판의 다른 측면상에는 개구가 형성되고,
상기 도전 회로가 절연 기판의 내측면상에 형성되면 도전 경로가 형성될 위치의 상기 절연 기판의 일측면 또는 양측면상에 개구가 형성되며,
상기 개구는 상기 절연 기판의 표면에서 상기 도전 회로의 표면으로 연장하는 관통홀과, 상기 관통홀의 하부면에서 상기 개구의 모든 둘레로 동일하게 연장되는 지름으로 상기 개구에 대해 상기 도전 회로의 표면상에 형성되는 오목면을 포함하고, 도전 경로를 형성하기 위해 도전성 물질로 충전(充塡)되는 것을 특징으로 하는 필름 캐리어를 제공하는데 있다. 본 발명의 상기 필름 캐리어는 의력에 의해 상기 도전 경로에서 인장되는 것을 금지할때 미세 간격 조정 및 고밀도 장착으로 극복될 수 있다. 따라서, 상기 필름 캐리어는 도전 경로의 폴아웃이 전혀 없게되어 전기 접속의 신뢰성을 향상시킨다.

Description

필름 캐리어 및 필름 캐리어를 이용한 반도체 장치
본 발명은 반도체 구성요소를 장착시키는데 사용되는 필름 캐리어 및 상기 필름 캐리어상에 장착된 반도체 소자를 포함하는 반도체 장치에 관한 것이다.
반도체 소자는 통상 필름 캐리어 방법에 의해 장착된다. 이 필름 캐리어 방법에 따라, 반도체칩은 융기부(bump)를 경유하여 반도체 소자를 운반하거나 또는 이러한 반도체 소자를 패키징하기 위한 부재로시 기능하는 필름 캐리어 테이프에 접속된다. 융기부는 필름 캐리어 및 반도체 소자의 전극에 납을 접속시키기 위한 내부 접합(bonding) 수단으로서 반도체 소자의 전극 표면에 형성되는 도전성 돌출 접속체이다.
반도체 소자의 전극 표면상에 융기부를 형성할시에, 예를들어 티타늄 및 크롬 등의 접착금속층 및 융기부 금속의 확산을 방지하기 위한 구리, 플라티늄 및 팔라듐 등의 장벽금속층을 스퍼터링-에칭, 진긍 증발 증착 등에 의해 전극 표면상에 형성시키고, 그 위에 금 등의 융기부를 형성한다. 그 결과, 제조공정이 매우 복잡해진다. 또한, 전극 표면에 융기부를 형성하는 동안 반도체 소자 및 전극 표면은 오염되거나 손상될 가능성이 있다.
따라서, 반도체 소자의 전극 표면상에 융기부를 포함하지 않는 방법으로서 소위 비등방성 도전성 필름, 즉 필름의 두께 방향으로 도전성을 가지는 필름을 사용하는 방법 사용이 제시되고 있다. 이러한 비등방성 도전성 필름의 예로는 절연 필름대에서 필름 두께 방향으로 지향되어 그 안에 분산되는 카본 블랙, 흑연, 니켈, 구리 및 은 등의 도전성 입자를 함유한 필름이 있다. 그러나, 이러한 비등방정 필름은 비등방정 입자의 지향성이 불충분하여 필름 캐리어상의 납과 반도체 소자의 전극간의 전기 접속이 불확실하게 되며, 그 결과 전기 접속의 신뢰도가 저하된다.
또한, 반도체 소자의 전극과 직접 접속을 하기 위해 필름 캐리어의 납측상에 융기부를 형성하는 것이 제안된다. 그러나, 이 방법은 접속과정 동안에 세심한 주의가 필요할뿐만 아니라 이러한 반도체 소자에 필요한 회로 또는 융기부를 형성하기가 용이치 않으므로, 반도체 소자의 미세 피치(fine-pitched), 즉 고밀도의 와이어링을 처리할 수 없다.
또한, 절연 필름의 표면상에 납 및 도전 회로를 갖는 필름 캐리어가 사용될 수도 있다. 그러나, 이 방법은 외부 납 접착 면역이 내부 납 접착 면역보다 커짐으로써 최종 장착 면역이 반도체 소자의 면역보다 커지기 매문에 반도체 소자의 소형화에 적합치 않다는 문제점이 있다.
필름 캐리어상에 장착된 반도체 소자는 절연 수지로써 성형(mo1ding) 및 밀봉됨으로써 보호된다. 그러나, 필름 캐리어가 노출된 도전 회로를 갖는 경우, 절연 밀봉 수지가 도전 회로에 직접 접촉하게 된다. 이에 따라, 도전 회로를 구성하는 금속 및 절연 수지간의 접착이 열악하게 되며, 대기중의 수증기나 다른 물질이 이 둘간의 V 접촉영역에 침투하여 반도체 장치의 신뢰도를 저하시킬 수도 있다.
따라서, 반도체 소자의 미세 피치, 즉 고밀도의 와이어링을 충분히 처리할 수 있고, 내부 납 접합 및 외부 납 접합에서 우수한 접속을 제공할 수 있으며, 장착 면적을 가능한한 적게 차지하도록 하는 필름 캐리어가 제안되었다. 이러한 필름 캐리어의 구조는 도전 회로가 절연 필름상에 형성되지 않고 절연 필름대에 완전히 삽입되며, 삽입된 도전 회로가 노출되도록 이 절연 필름에 개구(opening)가 형성되고, 도전 경로의 표면을 경유하여 도전 회로와 반도체 소자의 전극 또는 반도체 외부 기판의 도달부(landing 떠汁)간의 전기 접속이 가능하도록 이 도전 경로를 형성하기 위해 상기 개구에 도체가 충전(充塡)된다.
이러한 구조는 땜납 등을 사용하여 외부 기판과 접속된 후 결함이 있는 반도체 소자로 대체되는 경우에 도전 경로와 도전 회로간의 약한 접착력때문에 도전 경로가 절연성 필름으로부터 띨어져 나간다는 문제점이 있다.
따라서, 본 발명의 전술한 문제점을 해소하기 위한 본 발명의 목적은 반도체 소자의 미세 피치, 즉 고밀도의 와이어링을 층분히 치리하고, 내부 납 접합 및 외부 납접합 모두에서의 신뢰성있는 접속을 제공하며, 장착 면적을 최대 가능한 정도로 감소시켜 융기부와 도전 회로간에 우수한 접착을 제공하고 적절한 수리가 가능한 필름 캐리어를 제공하는 것이다.
본 발명의 다른 목적은 반도체 소자에 본 발명의 필름 캐리어를 접속시킨 후에도 필름 캐리어의 특징을 갖는 반도체 장치를 제공하는 것이다.
도 1 은 본 발명의 캐리어의 1 실시예의 개략도.
도 2 는 절연기판의 양측면에 개구가 형성되는 본 발명의 필름 캐리어의 또 다른 실시예의 개략도.
도 3(a) 는 본 발명의 반도체 장치의 한 실시예의 개략적 단면도.
도 3(b) 는 본 발명의 반도체 장치의 또 다른 실시예의 개략적 단면도.
도 4(a) 대지 4(b)는 반도체 소자를 생산하는 본 발명의 방법에 대한 실시예의 개략적 단면도.
* 도면의주요부분에대한부호설명 *
A:필름 캐리어
B:반도체 소자
C:절연 수지
1:절연 기판
2,21,22: 도전 회로
3:개구
본 발명의 필름 캐리어는 도전 회로가 절연 기판의 일측면 또는 내측에 형성되고, 도전 회로가 절연기판의 일측면에 형성되는 경우에, 도전 경로가 형성되는 위치의 절연기판의 다른 측에 개구가 형성되며,
도전 회로가 절연기판의 내측면에 형성되는 경우에, 도전 경로가 형성될 위치의 절연 기판의 일측면 또는 양측면에 개구가 형성되며,
상기 개구는 상기 절연기판의 표면으로부터 도전 회로의 표면으로 연장하는 관통홀(through-hole)파, 상기 모든 개구 주변으로 동일하게 연장되는 직경으로 상기 관통홀 보다 하단부에 있는 개구부에 관하여 도전 회로 표면에 형성되는 오목부를 구비하며, 아울러 상기 개구는 도전 경로를 형성하도록 도전성 재료로 충전되는 것을 특징으로 한다.
최적의 오목부는 다음의 조건 (A) - (C)를 만족시킨다.
(A) Y ≤ Z/2 에서, Y 는 관통홀의 하부 에지에서 오목부의 바닥부까지 즉, 도전 회로의 두께 방향의 길이이고, Z 는 오목부가 형성되지 않는 경우 도전 회로의 두께이다.
(B) X ≤ W/2 에서, X 는 관통홀의 하부 에지에서 오목부의 의주까지의 거리이고, W 는 관통홀의 하부 에지에서 x 방향의 도전 회로의 단부까지의 x 방향의 거리이다.
(C) 1/3 ≤ X/Y ≤ 1 에서, Y 는 상기 (A)에서 정의된 바와 같고, X 는 상기 (B)에서 정의된 바와 같다.
본 발명의 반도체 장치는 본 발명의 필름 캐리어의 접촉부에 접속된 반도체 소자의 전극을 포함한다.
본 발명에 사용된 바와 같이 반도체 소자는 실리콘 웨이퍼상의 매트릭스와 웨이퍼 다이싱(dicing) 후의 각각의 실리콘칩과 같은 반도체 소자들의 어셈블리와, 반도체 장치를 장착하기 위한 회로 기판과, LCD 용의 회로기판과, 하이브리드 IC 와 같은 미세 피치 회로기판을 망라하고 있으며, 도전 회로는 와이어링 패턴과, 전극, 납등을 포함하는 폭 넓은 개넘을 의미한다.
도면을 참조하여 본 발명의 필름 캐리어를 보다 상세히 설명한다.
도 1 은 개구의 세로축을 따라 절단한 본 발명의 필름 캐리어의 한 실시예를 나타내는 도변이다. 이 실시예는 절연기판의 일측면에만 개구를 갖는 본 발명의 필름 캐리어를 나타내고 있다. 도 1 에 나타낸 바와 같이 본 발명의 필름 캐리어의 구조는 도전 회로(2)가 절연 기판(1)의 내측에 형성되고, 개구(3)가 상기 절연기판(1)의 일측변의 적절한 위치에 형성되는 구조로서, 상기 도전 회로는 개구(3)의 하부면이 노출되고, 도전성 재료가 도전 경로(4)를 형성하도록 상기 개구에 충전되는 구조이다. 도전 경로(4)의 상단부는 외부의 접촉 대상과의 전기적 접속을 형성하기 위한 접촉부(5)의 기능을 한다. 이 실시예에서 개구에 충전된 도전성 재료는 접촉부(5)가 되는 융기부를 형성하도록 절연기판의 표면으로부터 돌출한다.
개구(3)는 절연기판(1)의 표면(1a)으로부터 도전 회로(2)의 표면(2a)으로 연장하는 관통홀(3a)과, 상기 개구의 모든 주변에 동일한 직경방향으로 연장하는 관릉홀의 하단부에서 개구 주위의 도전 회로의 표면에 형성되는 오목부로 구성되며, 관통홀과 오목부는 버섯 모양을 형성한다.
이러한 구성은 다음의 이점을 제공한다.
① 개구대에 도전성 재료를 충전함으로써 형성된 도전 경로는 오목부에서 관통홀의 직경보다 더 큰 외부 직경을 가지며, 오목부는 도전 경로가 개구로부터 쉽사리 떨어지지 않도록 절연기판에 대해 상대적인 버어(burr) 역할을 한다.
② 도전 회로에 대한 오목부의 형태 및 크기 결정시에 상기 요구 조건(A)-(C)에 부합함으로써 도전성 재료로 충전된 오목부는 도전 회로의 크기에 부합되는 최적의 기계적 강도를 항상 갖게 되고, 상기 도전 회로와 우수한 접촉을 유지하게 된다.
요구조건 ② 는 다음의 도면을 참조하여 상술된다. 예를들어 도 1 에 나타낸 바와 같이 관통홀(3a)의 하부 에지로부터 오목부(3c)의 하부까지인 도전 회로의 두께 방향의 길이는 Y 이고, 오목부가 형성되지 않을 매 도전 회로의 두께는 Z 이며, Y 는 항상 Z 의 1/2 이상이 되지 않는 것이 바람직하다. Y 가 Z 의 1/2 이상이면 오목부가 도전 회로를 관통하는 문제가 발생할 수도 있다.
관통홀(3a)의 하부 에지로부터 오목부(3c)의 외주까지의 거리가 X 이고, 관통홀의 하부 에지로부터 X 방향의 도전 회로의 단부까지의 거리가 W 일 때, X 는 항상 W의 1/2 이하가 바람직하다. x 가 W 의 1/2 보다 크면 절연기판과 도전 회로간의 접착은 문제가 될 정도로 낮아진다.
Y가 Z의 1/2보다 크고 X는 W의 1/2보다 크면, 비획일적인 방법으로 도전 회로는 에칭 처리에 사용되는 힘에 반작용하고 오목부의 크기가 일치하지 않는다. 결국, 도전성 물질이 개구에 충전되고 융기부를 형성하기 위해 절연 기판의 표면으로부터 돌출하게 되는 경우에, 절연 기판의 표면에서 융기부의 상부, 즉 융기부 높이까지의 수직 거리가 변하면, 접촉 신뢰도가 저하된다.
또한, 바람직하게 Xμ는 1/3보다 작지않으며,1보다 크지않다. VY가 1/3보다 작으면, X가 짧아서 절연 기판상의 포획은 작아진다. 결과적으로, 장력이 낮아져서 도전 경로는 개구로부터 쉽게 벗어나케 된다. X/Y가 1보다 크면, X는 길고 Y는 짧아져서 전단력이 작아지게 된다.
절연 기판의 물질은 내부 도전 회로, 내측으로부터 표면까지의 도전 경로 및 일부 경우에는 표면상의 융기부를 안정되게 지지할 수 있는한 어뗘한 륵정 제약에도 영향을 받지 않으며 전기적으로 절연된다. 특정예로는 폴리에스테르 수지, 에폭시수지, 우레탄 수지, 폴리스티렌 수지, 폴리에틸렌 수지, 폴리아미드 수지, 폴리이미드 수지, 아크릴로내트릴-부타디엔-스티렌 혼성중합체 수지(ABS 수지), 폴리카보녜이트 수지, 실리콘 수지 및 불소수지와 같은 다양한 열경화성 수지 및 열가소성수지를 포함하는데, 뛰어난 열저항, 열에 대한 크기 안정성 및 기계적 강도의 관점에서 폴러이미드 수저가 좋다. 절연총의 두께는 특별하게 제한되지는 않으나 충분한 기계적 강도와 가요성을 얻기위해 대략 2-500㎛, 바람직하게는 5-150㎛ 이다.
도전 회로는 절연 기판의 내측 또는 개구없는 측면상의 기판상에 형성될 수 있다.도전 회로의 물질은 도전율을 갖기만하면 된다. 구리는 저항이 작고 배선영역의 폭을 축소하여 미세한 피치를 실현하고 고속으로 신호를 전송할 수 있어 적당하다.
도전 회로의 두께는 특별히 제한되지는 않으나 일반적으로 1-200㎛, 바람직하게는 대략 5-80An이다.
개구의 형태 및 크기는 도전성 물질이 개구를 충전하고 절연 기판의 개구가 접촉부로서 사용되는 구조 또는 융기부가 형성되고 개구가 상기 융기부 및 도전 회로간의 도전 경로로서 사용되는 구조에 따라 내부에 포함된 도전 회로의 폭을 고려하여 결정될 수 있다.
관통홀의 형태는 주로 원주형 또는 원형 원뿔 형태이다.
절연 기판의 표면상의 개구 크기는 대략 5-200㎛이고, 바람직하게는 8-100㎛이다.
도전 회로의 개구의 일부로서 형성되는 만곡부의 형태는 직경이 관통홀의 하단부의 직경보다 크다면 어떤 형태도 가능하며, 예컨대 반구형 또는 사다리꼴일 수 있다. 개구는 기판에 개구를 형성하는데 일반적으로 사용되는 공지된 방법으로 형성될 수 있다. 관통홀 및 만곡부는 서로 다른 물질로 형성되므로 이들은 서로다른 방법으로 형성된다.
예컨대, 관통홀은 예컨대 펀칭, 사진석판 처리, 플라즈마 처리, 화학적 에칭 처리 및 레이저 치리와 같은 기계적 치리에 의해 형성될 수 있는데, 미세 피치형 제품을 위해 요구되는 정교한 처리에는 가능한 레이저 처리가 좋다. 특히, 자외선 범위의 발진파장을 갖는 자외선 레이저를 사용하는 것이 바람직하다.
도전 회로의 만곡부는 예컨대, Co2레이저를 사용하는 건식 에칭 또는 화학적 에칭 및 전해 에칭과 같은 습식 에칭에 의해 형성될 수 있다. 도전 회로가 금속으로 형성되는 경우에는 일정한 에칭을 할 수 있으며 대량 생산에 뛰어난 화확적 에칭이 적당하다. 화확적 에칭에 있어서, X와 Y로 언급한 만곡부의 깊이 및 의측 직경은 액체 성분, 온도, 시간, 도포되는 액체의 양 및 도포 방법등을 변화시킴으로써 조절된다.
도전 회로가 절연 기판의 내부에 형성되면, 개구는 절연 기판의 양측면상에 형성될 수 있다. 선택적으로, 도 2에 도시된 바와같이 도전 회로는 기판의 양측면상의 개구중에서 (31,34) 또는 (32,33)이 소정 결합된 만곡부간에 형성될 수 있다. 이러한 구조는 절연 기판의 핑면을 통과하는 방향으로 도전하는 뛰어한 필름 캐리어를 제공한다.
개구를 충전하는 도전성 물질은 도전율을 갖기만하면 되며, 금, 은 구리, 백금, 아연, 주적, 니켈, 코발트, 인듐, 로듐, 크름, 텅스톈 및 루테늄과 같은 공지된 금속 물질 및 상기와 동일한 성분(즉, 땜납, 니켈-주석 및 금-코발트)을 포함하는 다양한 합금일 수 있다.
도전성 물질이 개구를 충전하고 돌출부가 융기부로서 사용된다면, 개구를 충전하는데 사용되는 상기 물질 및 상기 융기부의 물질은 동일하거나 다를 수 있으며 목적에 따라 결정된다.
도 1에서, 예컨대, 도전 회로(2)에 접속되는 만곡부를 포함하는 도전 경로(4)는 구리와 같이 낮은 저황을 갖는 경제적인 금속으로 형성되고, 반도체 소자의 전극과 접촉하는 융기부(5)의 표면층은 금과 같이 접속시 신뢰성 있는 물질로 형성된다.
융기부(5) 및 외부 전극이 땜납에 의해 접속되는데, 특히, 융기부의 표면층이 금, 백금 및 주석과 같이 땜납으로 쉽게 액체가 되는 물질로 형성된다면, 니켈, 텅스텐 및 탄탈과 같이 땜납으로 쉽게 액체가 되지 않는 물질이 융기부의 표면층과 도전 경로간에 바람직하게 사용된다.
상기 개구내에 도전성 물질을 충전시키는 방법은 예컨대, 전해 도금 및 비전해 도금,CVD, 도전성 물질이 침전하도록 상기 개구를 용융 금속 용액기(bath)에 가라앉히는 것을 포함하는 화학적 충전, 처리를 용이하게 하기 위해 전극으로서 도전 회로를 사용하는 전해 도금 제공에 우선하어 압력으로 상기 개구에 도전성 물질을 주입하는 것을 포함하는 물리적 충전 방법을 포함한다. 따라서, 본 발명의 도전성 물질의 충전은 상기의 화학적 침전 뿐만 아니라 도전성 물질의 기계적 충전을 포함하는 광범위한 개념을 나타낸다.
상기 융기부의 높이가 특별히 제한되지 않기 매문에, 소형 반도체 소자에 사용하는 것은 약 3-30㎛ 가 적합하다.
상기 융기부의 형태는 상기 융기부가 접촉하는 목표물과 전기 접촉을 하면 어느 형태도 될 수 있다. 예를 들면, 상기 형태는 도 1 예 도시되어 있는 바와 같이, 버섯(우산), 반구, 프리즘, 컬럼, 구 또는 뿔(예컨대, 원뿔 및 피라미드)형태일 수도 있다. 절연 기판 명면상의 융기부의 상기 형태는 예컨대, 삼각형, 정방형, 직사각형, 사다리꼴, 평행사변형 또는 다른 다각형일 수 있다.
융기부는 접속의 용이한 위치결정 및 반도체 소자의 전극 또는 외부 기판의 도달부와의 안정된 접속에 도움이된다. 그러나 역으로, 융기부에 도전 경로의 단부를 형성하지 않고 절연 기판의 표면과 같은 레벨로 형성하거나, 또는 오목부에 동일하게 형성하게 한 설계는 접촉 상대의 형태에 따라서 적용될 수 있고, 임의 설계가 필름 캐리어에 접속될 외부 기판 및 반도체 소자의 배치, 회로의 형태 등에 따라 사용될 수 있다.
상기 반도체 장치의 일실시예가 본 발명의 필름 캐리어에 반도체 소자를 접속함으로써 얻어지는 것으로 이하에 도시된다.
도 3(a) 빛 도 3(b) 는 본 발명의 반도체 장치에 관한 실시예의 개략적인 단면도이다. 상기 도면에서, 해칭(h.atching)이 영역을 구분한다. 상기 도면에 도시되어 있는 실시예에서, 필름 캐리어(A)는 양측면에 임의의 필요한 수의 개구를 갖고, 도 2 예에 도시되어 있는 실시예와 같이 상부 표면에 융기부를 갖는 도전 경로를 가지며, 반도체 소자(B)는 상기 필름 캐리어의 일측면예 접속되고, 절연 수지(C)는 반도체 소자가 접속되는 상기 필름 캐리어의 일측면의 전체 표면 내부분과 상기 반도체 소자를 성형한다.
상기 필름 캐리어(A)에서, 도전 회로(21, 22)는 절연 회로의 상이한 시스템이고, 가요성 절연 기판(1)에 개재된다. 상기 절연 기판(1)의 양측면에 형성되는 융기부(51a 및 51b,52a 및 52b)는 각각 도전 회로(21, 22)에 각각 접속되고, 일측면에 형성된 상기 융기부(51a 및 51b)는 각각 상기 반도체 소자(B)에 형성되는 전극(Bl,B2)에 전기 접속된다. 또한, 상기 융기부(51a,51b,52a 및 52b)는 각각의 상대 융기부의 우측 후방에 형성되지 않고 각각의 도전 회로의 세로 방향에 관계하여 비스듬히 위치된다. 도 3(A) 및 도 3(B)의 실시예의 차이는 사용되는 필름 캐리어(A)내의 상기 기판(22)의 양측면상에 형성되는 융기부 사이의 위치적 관계에 있다.
특히, 상기 반도체 장치의 표면상의 노출된 융기부(51b,52b)는 도 3(a) 에서 기판의 외부 둘레쪽, 상기 반도체 장치의 내부의 상기 범퍼(51a, 52a)와 관련하여 비스듬히 위치되고, 도 3(b) 에서는 그렇지 않다. 특히 도 3(b) 의 실시예에서 , 상기 반도체 소자의 표면상에 노출된 융기부(51b,52b)는 각각 상기 융기부(51b,52b)로부터 상기 기판의 중앙을 쪽으로 위치되며, 그것에 의해 상기 필름 캐리어(A)의 영역의 증가를 방지하고 상기 반도체 장치에 의해 상기 필름 캐리어상의 반도체 소자(B)와 같은 동일 영역에 점유되는 영역을 감소시킨다는 이점을 갖는다. 이 실시예는 도 3(b) 의 다수의 반도체 장치가 결합 회로 기판상에서 서로 바로 다음에 위치되는 범위에 고밀도로 장착될때, 예컨대, 하나의 반도체 장치에 대응하는 상기 결합 회로 기판상에 형성될 도체는 후속 반도체 장치예 대응하는 후속 도체에 너무 근접하게 있지 않고, 바람직하게는 충분한 절연 거리를 유지할 수 있기 때문에, 특히 바람직하다.
외부 기판(도시 생략)의 도달부에 형성되는 상기 반도체 장치의 융기부(51a,52a)를 접속함으로써, 상기 반도체 소자(B)의 전극(Bl, B2)과 도달부는 이방성 방향(절연총의 두께 방향)으로 도통된다.
따라서, 상기 반도체 소자를 본 발명의 필름 캐리어에 접속시켜 구성되는 반도체 장치에 상기에서 언급된 본 발명의 필름 캐리어의 동작으로 제공되는 이득 특성을 부가하는 것이 가능하며, 그것에 의해 상기 필름 캐리어가 수선가능성을 층분히 만족시킬때 미세 피치 또는 고밀도 와이어링을 실현시킬 수 있다.
에폭시 수지 및 실리콘 수저와 같은 공지된 절연 수지가 상기 반도체 소자를 성형 및 밀봉하는데 사용될 수 있다.
본 발명에 있어서, 성형을 위한 절연 수지는 도전 회로와는 접속하지 않고 표면을 형성하기 의해서만 절연 기판과 접속한다. 이어서, 상기 필름 캐리어는 상기 절연 기판과 우수한 접착을 하고, 따라서 상기 표면으로 물의 유입을 방지하며, 반도체 장치로서 매우 개선된 신뢰도를 갖는다.
본 발명의 반도체 장치를 생성하는 방법이 이하 기술된다. 도 4 는 상기 방법의 일실시예를 개략적으로 도시한다. 상기 도면 (a) - (b) 에서, 상기 도면에 표시되는 동일 부분에 대한 참조번호는 생략하였다. 각 형태에서의 치리는 상기 도 1 에서 설명한 바와 같다.
(1) 도 4(a)에 도시된 바와 같이, 도전 회로(21,22)는 제 1 절연 기판(11)의 일측변상에 형성된다. 이 도전 회로는 도금, 스퍼티링,om 등에 의해 형성될 수 있다.
그런 후, 이 도전 회로의 표면에 이르는 관통홀(31b,3깐)은 절연 기판의 영역에 형성된다. 여기에서 도전 경로는 레이저 치리에 의해 형성될 수 있으며, 도전 회로는 바닥이 노츌되어 있다.
(2) 도 4(b)에 도시된 바와 같이, 제 2 절연 기판(12)은 도전 회로의 양측면을 덮도록 적층성형되어 도전 회로는 절연 기판 사이에 개재된다. 절연 기판은 열 접합, 압출 정형, 주조 성형등에 의해 적층성형될 수 있다. 생산을 용이하게 하기 위해서는 도전 회로는 제 1 및 제 2 절연 기판 사이에 개재되는 것이 바람직하다.
제 1 및 제 2 절연 기판의 재료는 동일할 수도 상이할 수도 있다.
상기 기술된 바와 동일한 방식으로, 도전 회로의 표면에 이르는 관통홀(31a,3얾)은 제 2 절연 기판(12)상에 형성된다.
오목부는 관통홀(31a,31b,32a,32b)의 하부면이 노출된 도전 회로의 표면을 에칭함으로써 형성된다.
(3) 도 4(c)에 도시된 것과 같이, 관통홀과 오목부로 구성된 각각의 개구는 전해도금함으로써 도전성 재료로 충전되어 도전 경로를 형성하게 된다. 이 도전 경로는 융기부(51a,51b,5h,52b)를 형성하기 위해 도전성 물질의 증착에 따라 형성되어, 필름 캐리어(A)를 얻을 수 있다.
상기 단계 (1) 내지 (3)에 있어서, 관통홀(31a,31b,32a,32b)은 제 1 및 제 2 절연기판을 적층성형한 후 형성될 수 있다.
또한, 기판의 일측면상에 개구를 형성하여 융기부를 형성하고 나서, 다른 측면상에 개구를 형성하는 것이 가능하다.
(4) 도 4(d)에 도시된 것과 같이, 반도체 소자(B)는 필름 캐리어(A) 상에 장착된다. 필름 캐리어(A)의 융기부(51a,52b)와 반도체 소자(B)의 전극(Bl,l32)는 열 접합에 의해 결합된다. 결합하는 방법은 결합될 금속의 종류에 따라 적절하게 결정된다. 즉, 도 4에서 사용된 방법이외에도 초음파 접합, 리플로 납땜(reflow soldering)과 같은 방법이 있다.
(5) 도 4(e)에 도시된 것과 같이, 필름 캐리어(사에 결합된 반도체 소자(B) 주위영역은 변압 성형(transfer forming)함으로써 절연 수지(C)로 밀봉되어 본 발명인 반도체 장치를 제공하게 된다.
상기 밀봉하는 방법은 도 4에 사용된 방법이외에도, 포팅(potting), 주조와 같은 공지된 방법으로 밀봉할 수 있다.
예컨대, 본 발명인 반도체 장치는 다음에 설명될 방법에 의해 구성될 수 있다.
회로기판의 구성 폴리이미드 프리커서(precursor) 용액이 18㎛ 두께의 구리 호일(foil)에 도포되어,이 용액이 건조되고 경확되면 13㎛ 두께의 폴리이미드 층이 형성된다. 열가소성폴리이미드 총은 구리 호일상에 형성된다. 구리 호일은 1㎛ 깊이로 에칭되고, 저항 층은 구리 호일 상에 회로 패턴으로 형성된다. 그 후, 일정의 회로 패턴을 갖는 17 ㎛ 두께의 도전 회로가 포토-처리에 의해 형성된다. 도전 회로에는 관통홀이 형성될 70㎛ 측면 사각 패드가 형성된다. 폴리이미드 프리커서 용액이 도전 회로의 측면상에 도포되고, 이 용액이 건조되고 경화되면 10㎛ 두께의 커버 코딩 층이 형성된다. 이렇게 하여 측은 패드의 두께가 16㎛가 회로 기판을 얻을 수 있다. 상기 패드의 커버 코팅 되도록 1㎛ 깊이로 에칭되어 노출된다.
관통홀제공 KrF 엑시머(eximer) 레이저 빔(전송 파장은 248㎚)은 상기 언급된 회로 기판의 열가소성 폴리이미드 필름상에 있는 마스크를 통해 조사되어, 건조 에칭에 의해 관통홀을 형성하게 된다. 하나의 회로 기판 상에 형성된 30개의 관통홀 세트 각각은 208개의 관통홀을포함한다 각세트에 있는관통홀은하나의관통홀은4개의 정범을 가져 건m 측면 사각형을 형성하고 사각형의 한측의 동일 간격으로 51개의 관통홀을 형성하게 정렬된다. 208개의 관통홀과 함께 도시된 각각의 사각형은 세로 방향에 있는 5개의 사각형과 가로 방향에 있는 6개의 사각형으로 구성된 매트릭스형태로 정렬된다. 인접한 사각형 중심 사이의 거리(피치)는 세로 19mm, 가로 135mm 이다.
각각의 관통홀이 점점 작아지고, 일가소성 폴리이미드 필름상에 있는 개구의 직경은 69㎛이며, 바닥의 직경은 5o㎛이다.
관통홀의 O2플라즈마 에칭은 관통홀의 개구에서의 레이저 처리로부터 물질이 제거 분해되어 관통홀의 개구의 그렇게하여서 노출된다.
그리고 이 홀의 내부 벽상의, 도전 회로는 관통홀 등에 가용성(wettability)이 향상된다. 게다가, 관통흘의 바닥에서 노출된 구리 호일은 오목부를 형성하기 위해 주로 소프트 에칭한다. 소프트 에칭은 1OOg의 소듐 퍼설페이트(sodium persulfate) 소프트 에칭은 100g의 소듄 퍼설페이트(sodium persulfate) 소프트 에칭 약품(Ebara-Udylite Co. Ltd에서 제공한 PB228)과 소프트 에칭 용액 1 리터에 함유된 100祉 conc. 황산이 함유된 소프트 에칭 액을 이용하여 실랭된다. 초음파(屯疝L) 는 3분동안 30℃에서 이 용액을 도포한다.
그러므로 형성된 오목부의 크기는 도 1에 있는 Y는 5㎛이며, 도 1의 X는 3An이다.
도전경로회로 기판 전체는 물로 씻겨지고, 음극과 같은 도전 회로를 이용하여 구리 도금한다. 그렇게하여, 구리는 오목부와 관통홀을 충전하기 위해 딥(dip)된다. 이러한 딥 동작은 융기부에 코어를 형성하기 위해 회로 기판의 표면으로부터 1㎛ 돌출될때까지 계속된다. 코어는 윤이 나는 버섯 모양 형태이다. 70g의 화화동,190g의 황산,60ppm의 염소, 요오드화를 함유한 20㎖의 광택제가 포함된 구리 도금에 사용되는 도금 용액은 도금 용액의 1β의 폴리에틸렌 글리콜과 혼합한다. 도금 용액은25℃이고, 전류 밀도는 5A/dm2이고 도금 시간을 20분이다.
코어는 70HV경도를 가지는 10⒨의 두꺼운 금 필름의 융기 접촉부를 형성하도록 금으로 도금되어, 도전 회로의 도전 경로가 완성된다. 각 관통홀 세트는 본 발명의 필름 캐리어를 제공하기 위해 절단된다. 상기의 금 도금에 사용되는 도금 용액은 베이스 용액으로서 k710을 사용하여 제공되고, 금의 농도는 10g/ℓ이다.
본 발명의 필름 캐리어의 도전 경로의 인장 강도는 다음과 같이 결정된다. 즉, 구리 도금은 얇은 납 합금의 땜납으로 도금되고, 필름 캐리어의 융기 접촉부는 충분한 강도로 금속 결합되고, 융기 접촉부는 벗겨지고 도전 경로는 필름 캐리어로부터 제거된다. 많은 샘플은 100개의 관통홀 세트이다. 도전 경로가 제거된 후의 필름 캐리어의 안이 관찰된다. 결국, 도전 회로와 충전된 금속(예를 들면, 오목한 표면) 사이의 접촉 영역에서 벗겨지지 않고 100개의 모든 샘플 세트의 도전 회로에서 벗겨진다는 것이 발견될 것이다. 결국, 충분한 접착 강도의 금속이 도전 회로의 오목한 표면에 충전되게 한다.
비교하기 위해, 필름 캐리어는 이하의 다른 조건하에 준비된다. 즉, 오목부를 형성하는 소프트 에칭 시간은 Y가 1빠로 그리고 X가 0.5㎛로 변화하도록 0.5분으로 짧아진다. 또한, 도전 경로를 형성하기 위한 구리 도금 시간은 18분으로 짧아진다. 다른 조건은 동일하다. 회로 기판의 표면으로부터 1An 돌출뒨 융기부의 구리 코어 및 융기부 위의 금 필름은 상기 언급된 예에서와 같다.
비교용으로 준비된 필름 캐리어의 인장 강도는 상기 예에서와 같은 100개의 샘플세트에 관하여 결정된다. 결국, 85개의 세트는 상기 예에서처럼 포함된 208개의 모든 관통홀의 도전 회로에서 완전 파피가 도시되고,15 세트는 208개의 관통홀 중하나 이상의 홀에 충전된 금속과 도전 회로 사이의 접촉영역에서 인장하는 것이 도시된다.
상기 예와 비교 예의 비교로부터 도전 회로 빛 충전된 금속의 인장 강도에 의하여 오복부의 X와 Y 의 바람직한 범위가 본 발명에 의해 규정된 범위라는 것이 확실하게 된다.
상기에서 기술된 바와 같이, 본 발명의 필름 캐리어는 외부 힙에 의해 접촉부가 되도록 도전 경로로부터 뽑혀지는 것을 금지할때, 미세 피치 즉 고밀도 장착을 극복할 수 있다. 그러므로, 외부 기판의 도달부 또는 반도체 소자의 전극과 접속할 때 또는 수리를 위해 접속을 분리할 때 도전 회로 및 도전 경로는 분리하지 않는다.
따라서, 필름 캐리어는 도전 경로의 폴아옷(fal1out)이 결여되어, 전기 접속 신뢰도가 증가한다.
본 발명의 필름 캐리어 사용은 반도체 소자에 필름 캐리어의 동작 및 영향을 제공하여, 수리시 미세 피치 즉 고밀도 장착을 인에블하게 한다.
본 발명의 필름 캐리어는 반도체 소자의 미세 피치, 즉 고밀도의 와이어링올 충분히 처리하고, 내부 납 접합 및 외부 납 접합에서의 신뢰성있는 접속을 제공하며, 장착 면적을 최대 가능하게 감소시켜 융기부와 도전 회로간에 우수 접착을 제공하고 적절한 수리가 가능하다.
본 발명의 필름 캐리어는 반도체 소자에 접속된 후에도 필름 캐리어의 특징을 유지 한다.

Claims (10)

  1. 절연 기판의 일측면 또는 그 내측면상에 형성되는 도전 회로를 구비하며,
    상기 도전 회로가 절연 기판의 일측면상에 형성되는 경우, 도전 경로가 형성될 위치의 상기 절연 기판의 다른 측면상에는 개구가 형성되고,
    상기 도전 회로가 절연 기판의 내측면상에 형성되는 경우, 도전 경로가 형성될 위치의 상기 절연 기판의 일측면 또는 양측면상에 개구가 형성되며,
    상기 개구는 상기 절연 기판의 표면에서 상기 도전 회로의 표면으로 연장하는 관통홀과, 상기 관통홀의 하부면에서 상기 개구의 모든 둘레로 연장되는 동일 지름으로 상기 개구에 대해 상기 도전 회로의 표면상에 형성되는 오목부를 포함하고, 도전경로를 형성하기 위해 도전성 물질로 충전되는 것을 특징으로 하는 필름 캐리어.
  2. 제 1 항에 있어서, 상기 도전 회로의 표면은,
    (A) Y ≤ Z/2 (Y 는 상기 관통홀의 하부 에지에서 상기 오목부의 하부까지의 상기 도전 회로의 두께 방향의 길이이고 ,Z 는 오목부가 형성되지 않았을때의 상기 도전 회로의 두께이다.)와,
    (B) X ≤ W/2 (X 는 상기 관통홀의 하부 에지에서 상기 오목부의 외부면까지의 거리이고 ,W 는 상기 관통홀의 하부 에지에서 상기 상기 X 방향으로 상기 도전 회로의 단부 까저의 거리이다.)와,
    (c) 1/3 ≤ xμ ≤ 1 α 는 상기 관통홀의 하부 에지에서 상기 오목부의 하부까지의 상기 도전 회로의 두께 방향의 길이이고 ,X 는 상기 관통홀의 하부 에지에서 상기 오목부의 외부면까지의 거리이다.)의 필요조건을 만족하는 것을 특징으로 하는 필름 캐리어.
  3. 제 1 항에 있어서, 상기 도전 회로는 상기 절연 기판의 내측면에 형성되고, 상기 개구는 상기 절연 기판의 양측면상에 형성되며, 소정의 개구의 조합의 오목부는 서로 전도되는 것을 특징으로 하는 필름 캐리어.
  4. 제 1 항에 있어서, 상기 절연 기판의 관통홀은 레이저 처리에 의해 형성되고, 상기 도전 회로의 오목부는 화학적 에칭에 의해 형성되는 것을 특징으로 하는 필름 캐리어.
  5. 제 1 항에 있어서, 상기 도전 경로는 상기 절연 기판의 표면으로부터 돌출하는 것을 특징으로 하는 필름 캐리어.
  6. 제 1 항에 있어서, 상기 도전성 물질은 전해 도금 또는 무전해 도금에 의해 상기 개구에 충전되는 것을 특징으로 하는 필름 캐리어.
  7. 제 1 항에 따른 필름 캐리어를 구비하는 반도체 장치로서, 상기 필름 캐리어의 도전 경로의 접촉부에는 반도체 소자의 전극이 접속되는 것을 특징으로 하는 반도체 장치.
  8. 제 2 항에 따른 필름 캐리어를 구비하는 반도체 장치로서, 상기 필름 캐리어의 도전 경로의 접촉부에는 반도체 소자의 전극이 접속되는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항에 있어서, 상기 필름 캐리어는 외부 장치와의 접속용 전극을 가지며, 상기 전극 이외의 부분은 절연 수지로 성형되는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서, 상기 펄름 캐리어는 외부 장처와의 접속용 전극을 가지며, 상기 전극 이외의 부분은 절연 수지로 성형되는 것을 특징으로 하는 반도체 장치.
KR1019960032688A 1996-08-06 1996-08-06 필름캐리어및이필름캐리어를이용한반도체장치 KR100359174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960032688A KR100359174B1 (ko) 1996-08-06 1996-08-06 필름캐리어및이필름캐리어를이용한반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960032688A KR100359174B1 (ko) 1996-08-06 1996-08-06 필름캐리어및이필름캐리어를이용한반도체장치

Publications (2)

Publication Number Publication Date
KR19980013958A true KR19980013958A (ko) 1998-05-15
KR100359174B1 KR100359174B1 (ko) 2003-01-15

Family

ID=49381548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032688A KR100359174B1 (ko) 1996-08-06 1996-08-06 필름캐리어및이필름캐리어를이용한반도체장치

Country Status (1)

Country Link
KR (1) KR100359174B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039029B2 (en) 1998-12-07 2006-05-02 Samsung Electronics Co., Ltd. Device and method for gating transmission in a CDMA mobile communication system
KR20200012441A (ko) * 2018-07-27 2020-02-05 주식회사 엘지화학 신축성 기판 및 이를 포함하는 전자 장치
KR20200019417A (ko) * 2018-08-14 2020-02-24 주식회사 엘지화학 신축성 기판, 이의 제조 방법 및 이를 포함하는 전자 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039029B2 (en) 1998-12-07 2006-05-02 Samsung Electronics Co., Ltd. Device and method for gating transmission in a CDMA mobile communication system
KR20200012441A (ko) * 2018-07-27 2020-02-05 주식회사 엘지화학 신축성 기판 및 이를 포함하는 전자 장치
KR20200019417A (ko) * 2018-08-14 2020-02-24 주식회사 엘지화학 신축성 기판, 이의 제조 방법 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR100359174B1 (ko) 2003-01-15

Similar Documents

Publication Publication Date Title
US5877559A (en) Film carrier for fine-pitched and high density mounting and semiconductor device using same
JP3015712B2 (ja) フィルムキャリアおよびそれを用いてなる半導体装置
US5977783A (en) Multilayer probe for measuring electrical characteristics
US4682270A (en) Integrated circuit chip carrier
US5136359A (en) Anisotropic conductive film with through-holes filled with metallic material
US20060118830A1 (en) MSD raised metal interface features
JPH09246418A (ja) エアリア・グリッド・アレイ・パッケージ、およびその製造方法
US6157084A (en) Film carrier and semiconductor device using same
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
JPH1012677A (ja) 半導体装置用両面配線テープキャリアの製造方法
US6222272B1 (en) Film carrier and semiconductor device using same
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
JPH08316271A (ja) フィルムキャリアおよびこれを用いた半導体装置
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
US5188702A (en) Process for producing an anisotropic conductive film
US6967124B1 (en) Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
JP3096235B2 (ja) プローブ構造およびその製造方法
KR19980013958A (ko) 필름 캐리어 및 필름 캐리어를 이용한 반도체 장치
JPH0410696A (ja) 多層配線基板の製造方法
JPH06347480A (ja) プローブ構造
JPH0727789A (ja) 回路配線板およびその製造方法
JP2984064B2 (ja) 異方導電フィルムの製造方法
JP3050519B2 (ja) プローブの製造方法およびそれに用いられる回路基板
JP3015709B2 (ja) フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法
JPH06308159A (ja) テストヘッド構造およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091009

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee