KR19980011154U - Synchronization Signal Stabilizer - Google Patents
Synchronization Signal Stabilizer Download PDFInfo
- Publication number
- KR19980011154U KR19980011154U KR2019960024652U KR19960024652U KR19980011154U KR 19980011154 U KR19980011154 U KR 19980011154U KR 2019960024652 U KR2019960024652 U KR 2019960024652U KR 19960024652 U KR19960024652 U KR 19960024652U KR 19980011154 U KR19980011154 U KR 19980011154U
- Authority
- KR
- South Korea
- Prior art keywords
- synchronization signal
- signal
- microcomputer
- input
- horizontal
- Prior art date
Links
- 239000003381 stabilizer Substances 0.000 title 1
- 230000006641 stabilisation Effects 0.000 claims abstract description 16
- 238000011105 stabilization Methods 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronizing For Television (AREA)
Abstract
본 고안은 동기신호 안정화 장치에 관한 것으로서, 컴퓨터의 비디오카드로부터 입력된 동기신호를 수평 및 수직동기신호로 분리하여 마이크로 컴퓨터에 출력하는 동기신호 처리부를 구비한 모니터에 있어서, 상기 동기신호 처리부에 연결되어 입력된 동기신호가 불안정할 때 이를 극성이 반대인 안정된 동기신호로 바꾸어주는 동기신호 안정화 수단과; 상기 동기신호 안정화 수단에서 출력된 수평 및 수직동기신호의 극성을 바꾸어 수평편향회로부와 수직편향회로부에 각각 출력하는 마이크로 컴퓨터로 구성되어 있다.The present invention relates to a synchronizing signal stabilization apparatus, comprising: a synchronizing signal processing unit for dividing a synchronizing signal input from a video card of a computer into horizontal and vertical synchronizing signals and outputting the same to a microcomputer, wherein the synchronizing signal processing unit is connected to the synchronizing signal processing unit; Synchronization signal stabilization means for converting the input synchronization signal into a stable synchronization signal of opposite polarity when the input synchronization signal is unstable; And a microcomputer for changing the polarity of the horizontal and vertical synchronization signals outputted from the synchronization signal stabilization means and outputting them to the horizontal deflection circuit portion and the vertical deflection circuit portion, respectively.
Description
본 고안은 동기신호 안정화 장치에 관한것으로서, 더욱 상세하게는 컴퓨터의 비디오카드로부터 입력되는 동기신호가 불안정한 경우 모니터의 마이크로 컴퓨터에 입력되기 이전에 슈미트트리거회로를 이용함으로써, 안정된 동기신호를 제공하는 동기신호 안정화 장치에 관한 것이다.The present invention relates to a synchronizing signal stabilization device, and more particularly, to provide a stable synchronizing signal by using a Schmitt trigger circuit before input to a microcomputer of a monitor when the synchronizing signal input from a video card of a computer is unstable. It relates to a signal stabilization device.
도 1 은 모니터의 개략적인 블럭도이다.1 is a schematic block diagram of a monitor.
컴퓨터(1)의 비디오카드에서 출력된 RGB신호는 RGB신호 프리앰프(2)에서 소정의 크기로 증폭되고, RGB신호 출력회로부(3)에서 브라운관(10)에 주사되기 적합한 신호로 처리된다.The RGB signal output from the video card of the computer 1 is amplified to a predetermined size in the RGB signal preamplifier 2, and processed into a signal suitable for scanning into the CRT 10 in the RGB signal output circuit section 3. As shown in FIG.
그리고, 컴퓨터(1)의 비디오카드에서 출력된 동기신호는 동기신호 처리부(4)에서 수평동기신호와 수직동기신호로 분리되어 마이크로 컴퓨터(5)에 제공되고, 마이크로 컴퓨터(50)에서는 각각의 동기신호의 주파수를 읽어 모드를 판별하여 여러가지 기능을 수행하며, 마이크로 컴퓨터(5)에서 출력된 각각의 동기신호는 각각 수평편향 회로부(6)와 수직편향 회로부(8)에 입력되어 1차 증폭 및 위상동기되고, 수평 출력부(7)와 수직 출력부(9)에 각각 입력되어 브라운관(10)의 편향요크의 전압으로 충분한 크기로 증폭된다.The synchronization signal output from the video card of the computer 1 is provided to the microcomputer 5 by separating the horizontal synchronization signal and the vertical synchronization signal from the synchronization signal processing section 4, and each of the synchronization signals in the microcomputer 50. By reading the frequency of the signal to determine the mode to perform a variety of functions, each synchronization signal output from the microcomputer (5) is input to the horizontal deflection circuit section 6 and the vertical deflection circuit section 8, respectively, the first amplification and phase They are synchronized with each other and input to the horizontal output section 7 and the vertical output section 9, respectively, and amplified to a sufficient magnitude by the voltage of the deflection yoke of the CRT 10.
이때, 동기신호는 RGB신호를 수평, 수직 위치에 정확히 주사되도록 각 해상도 별로 일정한 주파수 값을 가지는 신호이므로 동기신호가 불안정한 경우는 화면이 깜빡이게 된다. 따라서, 동기신호는 안정적이어야 한다.At this time, the synchronization signal is a signal having a constant frequency value for each resolution so that the RGB signal is accurately scanned in the horizontal and vertical positions, so the screen flickers when the synchronization signal is unstable. Therefore, the synchronization signal must be stable.
일반적으로 비디오카드를 제조하는 회사는 매우 많다. 모든 회사에서 양호한 제품을 생산하지는 않으므로 불량품의 비디오카드를 소비자는 구입할 수도 있다. 비디오카드가 불량인 경우 모니터에 입력되는 동기신호 또한 불안정적이므로 상기 마이크로 컴퓨터는 동기신호를 제대로 인식하지 못하여 화면이 깜빡이는 문제점이 있었다.In general, there are many companies that manufacture video cards. Not all companies produce good products, so consumers can buy bad video cards. If the video card is bad, the synchronization signal input to the monitor is also unstable, so the microcomputer does not properly recognize the synchronization signal, causing the screen to flicker.
이와같은 문제점을 해결하기 위한 것으로서, 본 고안의 목적은 컴퓨터의 비디오카드로부터 불안정한 동기신호가 입력되면 슈미트트리거회로를 이용하여 안정된 동기신호로 보정하여 모니터의 마이크로 컴퓨터에 제공하므로 에러 발생을 없애는 동기신호 안정화 장치를 제공함에 있다.In order to solve such a problem, an object of the present invention is to correct the stable synchronization signal using the Schmitt trigger circuit when the unstable synchronization signal is input from the video card of the computer to provide to the microcomputer of the monitor synchronization signal to eliminate the error In providing a stabilization device.
도 1은 종래 기술에 따른 모니터의 개략적인 블럭도,1 is a schematic block diagram of a monitor according to the prior art,
도 2는 본 고안에 따른 동기신호 안정화 장치의 일실시예를 나타낸 모니터의 블럭도,2 is a block diagram of a monitor showing an embodiment of a synchronization signal stabilization device according to the present invention;
도 3은 슈미트트리거회로의 상세 회로도,3 is a detailed circuit diagram of a Schmitt trigger circuit;
도 4는 슈미트트리거회로를 구성하는 인버터의 상세 회로도,4 is a detailed circuit diagram of an inverter constituting a Schmitt trigger circuit;
도 5a는 불안정한 동기신호의 일예를 나타낸 파형도,5A is a waveform diagram illustrating an example of an unstable sync signal;
도 5b는 슈미트트리거회로를 거친 동기신호의 파형도,5B is a waveform diagram of a synchronization signal passed through a Schmitt trigger circuit;
도 6a는 불안정한 동기신호의 다른예를 나타낸 파형도,6A is a waveform diagram showing another example of an unstable synchronization signal;
도 6b는 슈미트트리거회로를 거친 동기신호의 파형도이다.6B is a waveform diagram of a synchronization signal passed through a Schmitt trigger circuit.
*도면의 주요부분에 사용된 부호의 설명* Explanation of symbols used in the main part of the drawing
1: 컴퓨터1: computer
2: RGB신호 프리앰프2: RGB signal preamplifier
3: RGB신호 출력회로부3: RGB signal output circuit
4: 동기신호 처리부4: synchronization signal processing unit
5: 마이크로 컴퓨터5: microcomputer
6: 수평편향 회로부6: horizontal deflection circuit
7: 수평 출력부7: horizontal output
8: 수직편향 회로부8: vertical deflection circuit
9: 수직 출력부9: vertical output
10: 브라운관10: CRT
20: 슈미트트리거회로부20: Schmitt trigger circuit
21~26: 인버터21 ~ 26: inverter
28: 버퍼28: buffer
31, 32: 제너다이오드31, 32: Zener diode
33~41: 트랜지스터33 ~ 41 transistor
42~50: 저항42-50: Resistance
상기 목적을 달성하기 위한 본 고안의 특징은, 컴퓨터의 비디오카드로부터 입력된 동기신호를 수평 및 수직동기신호로 분리하여 마이크로 컴퓨터에 출력하는 동기신호 처리부를 구비한 모니터에 있어서, 상기 동기신호 처리부에 연결되어 입력된 동기신호가 불안정할 때 이를 극성이 반대인 안정된 동기신호로 바꾸어주는 동기신호 안정화 수단과; 상기 동기신호 안정화 수단에서 출력된 수평 및 수직동기신호의 극성을 바꾸어 수평편향회로부와 수직편향회로부에 각각 출력하는 마이크로 컴퓨터로 구성된 동기신호 안정화 장치에 있다.A feature of the present invention for achieving the above object is a monitor having a synchronization signal processing unit for separating the synchronization signal input from the video card of the computer into a horizontal and vertical synchronization signal to the microcomputer, the synchronization signal processing unit Synchronizing signal stabilization means for converting a connected synchronizing signal into a stable synchronizing signal of opposite polarity when the input synchronizing signal is unstable; The synchronization signal stabilization device comprises a microcomputer for changing the polarity of the horizontal and vertical synchronization signals outputted from the synchronization signal stabilization means and outputting the horizontal and vertical deflection circuit parts, respectively.
이하, 첨부된 도면에 의거 본 고안의 바람직한 일실시예에 대하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 고안에 따른 동기신호 안정화 장치의 일실시예를 나타낸 블럭도이다.2 is a block diagram showing an embodiment of a synchronization signal stabilization apparatus according to the present invention.
컴퓨터(1)의 비디오카드에서 출력된 RGB신호는 RGB신호 프리앰프(2)에서 소정의 크기로 증폭되고, RGB신호 출력회로부(3)에서 브라운관(10)에 주사되기 적합한 신호로 처리된다.The RGB signal output from the video card of the computer 1 is amplified to a predetermined size in the RGB signal preamplifier 2, and processed into a signal suitable for scanning into the CRT 10 in the RGB signal output circuit section 3. As shown in FIG.
그리고, 컴퓨터(1)의 비디오카드에서 출력된 동기신호는 동기신호 처리부(4)에서 수평동기신호와 수직동기신호로 분리되어 슈미트트리거회로부(20)에 제공되고, 슈미트트리거회로부(20)에서는 불안정한 신호가 입력될 경우 극성이 반대인 안정된 신호로 바꾸어 완충작용을 하는 버퍼(28)를 거쳐 마이크로 컴퓨터(5)에 출력한다. 마이크로 컴퓨터(5)에서는 각각의 동기신호의 주파수를 읽어 모드를 판별하여 여러가지 기능을 수행하고, 입력된 동기신호의 극성을 바꾸어준다. 마이크로 컴퓨터(5)에서 출력된 각각의 동기신호는 각각 수평편향 회로부(6)와 수직편향회로부(8)에 입력되어 1차 증폭 및 위상동기되고, 수평 출력부(7)와 수직 출력부(9)에 각각 입력되어 브라운관(10)의 편향요크에 제공되기 위한 충분한 크기의 전압으로 증폭된다.In addition, the synchronization signal output from the video card of the computer 1 is divided into a horizontal synchronization signal and a vertical synchronization signal by the synchronization signal processing unit 4 and provided to the Schmitt trigger circuit unit 20, which is unstable in the Schmitt trigger circuit unit 20. When a signal is inputted, the signal is converted into a stable signal having opposite polarity, and is outputted to the microcomputer 5 via a buffer 28 for buffering. The microcomputer 5 reads the frequencies of the respective synchronization signals, determines the modes, performs various functions, and changes the polarity of the input synchronization signals. The respective synchronization signals output from the microcomputer 5 are input to the horizontal deflection circuit section 6 and the vertical deflection circuit section 8, respectively, and are first amplified and phase synchronized, and the horizontal output section 7 and the vertical output section 9 are provided. Are each amplified to a voltage of sufficient magnitude to be provided to the deflection yoke of the CRT 10.
도 3 은 슈미트트리거회로부의 상세회로도이다.3 is a detailed circuit diagram of the Schmitt trigger circuit section.
슈밑트트리거회로부(20)는 6개의 인버터로 구성되어 있으며, 상기 동기신호처리부(4)로부터 입력된 신호는 각각의 인버터를 통해 신호의 극성이 바뀌어져 상기 마이크로 컴퓨터(5)로 출력된다.The shoe trigger circuit 20 is composed of six inverters. The signals inputted from the synchronization signal processor 4 are outputted to the microcomputer 5 after the polarities of the signals are changed through the respective inverters.
좀 더 상세히 살펴보면, 동기신호처리부(4)에서 출력된 동기신호 중 D-SUB커넥터를 통해 입력된 수평동기신호는 슈미트트리거회로부(20)의 인버터 중 제 1 인버터(21)에 입력되고, D-SUB커넥터를 통해 입력된 수직동기신호는 제 2 인버터(22)에 입력되며, BNC커넥터를 통해 입력된 수평동기신호는 제 3 인버터(24)에 입력되고, BNC커넥터를 통해 입력된 수직동기신호는 제 4 인버터(25)에 입력된다. 상기 각각의 인버터의 출력은 마이크로 컴퓨터(5)에 출력된다.In more detail, the horizontal synchronizing signal input through the D-SUB connector among the synchronizing signals output from the synchronizing signal processing unit 4 is input to the first inverter 21 of the inverter of the Schmitt trigger circuit unit 20, and the D- The vertical synchronous signal input through the SUB connector is input to the second inverter 22, the horizontal synchronous signal input through the BNC connector is input to the third inverter 24, and the vertical synchronous signal input through the BNC connector is It is input to the 4th inverter 25. The output of each inverter is output to the microcomputer 5.
도 4 는 상기 인버터의 상세회로도이다.4 is a detailed circuit diagram of the inverter.
이 회로도는 이미 공지되어 있는 기술이므로 구성 및 동작 설명은 생략한다.Since this circuit diagram is a known technique, the configuration and operation description are omitted.
도 5 와 도 6 은 상기 슈미트트리거회로를 거치기 전의 불안정한 동기신호와, 슈미트트리거회로를 거친 안정된 동기신호를 나타낸 파형이다.5 and 6 are waveforms showing an unstable synchronizing signal before passing through the Schmitt trigger circuit and a stable synchronizing signal passing through the Schmitt trigger circuit.
이와 같이 구성된 본 고안의 동작을 상세히 설명한다.The operation of the present invention configured as described above will be described in detail.
모니터의 뒷면에는 9핀짜리 D-SUB커넥터와 5핀짜리 BNC커넥터 중 어느 한 커넥터를 통해서 컴퓨터(1)로부터 제공되는 동기신호가 입력된다. 동기신호 처리부(4)에서는 입력된 동기신호를 수평동기신호와 수직동기신호로 각각 분리하여 슈미트트리거회로부(20)에 출력한다.On the back of the monitor, a synchronization signal provided from the computer 1 is input through one of a 9-pin D-SUB connector and a 5-pin BNC connector. The synchronizing signal processing unit 4 separates the input synchronizing signal into a horizontal synchronizing signal and a vertical synchronizing signal, respectively, and outputs them to the Schmitt trigger circuit unit 20.
이때, D-SUB커넥터를 통해서 입력된 수평동기신호는 슈미트트리거회로부(20)의 제 1 인버터(21)에 입력되고, D-SUB커넥터를 통해서 입력된 수직동기신호는 제 2 인버터(22)에 입력된다. 그리고, BNC커넥터를 통해서 입력된 수평동기신호는 제 3 인버터(24)에 입력되고, BNC커넥터를 통해서 입력된 수직동기신호는 제 4 인버터(25)에 입력된다.At this time, the horizontal synchronization signal input through the D-SUB connector is input to the first inverter 21 of the Schmitt trigger circuit unit 20, and the vertical synchronization signal input through the D-SUB connector is input to the second inverter 22. Is entered. The horizontal synchronous signal input through the BNC connector is input to the third inverter 24, and the vertical synchronous signal input through the BNC connector is input to the fourth inverter 25.
상기 인버터의 상세회로도는 도 4 와 같다. 따라서, 도 5a나 도 6a와 같이 불안정한 동기신호가 입력되면, 도5b나 도 6b와 같이 극성이 바뀌어진 안정된 동기신호가 출력된다.The detailed circuit diagram of the inverter is shown in FIG. Therefore, when an unstable synchronizing signal is input as shown in Figs. 5A and 6A, a stable synchronizing signal whose polarity is changed as shown in Figs. 5B and 6B is output.
극성이 바뀌어진 안정된 동기신호는 마이크로 컴퓨터(5)에 입력된다. 마이크로 컴퓨터(5)에서는 입력된 동기신호의 극성만 바꾸어주면 된다.The stable synchronization signal whose polarity is changed is input to the microcomputer 5. The microcomputer 5 only needs to change the polarity of the input synchronization signal.
이상에서와 같이 본 고안에 따른 동기신호 안정화 장치에 의하면, 컴퓨터의 비디오카드로부터 제공되는 불안정한 동기신호를 모니터의 마이크로 컴퓨터의 전단에 슈미트트리거회로를 이용함으로써, 안정된 동기신호를 마이크로 컴퓨터에 제공하는 효과가 있다.According to the synchronization signal stabilization device according to the present invention as described above, by using the Schmitt trigger circuit in front of the microcomputer of the monitor by using the unstable synchronization signal provided from the video card of the computer, the effect of providing a stable synchronization signal to the microcomputer There is.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960024652U KR200156379Y1 (en) | 1996-08-17 | 1996-08-17 | Apparatus for stabilizing synchronous signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960024652U KR200156379Y1 (en) | 1996-08-17 | 1996-08-17 | Apparatus for stabilizing synchronous signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980011154U true KR19980011154U (en) | 1998-05-25 |
| KR200156379Y1 KR200156379Y1 (en) | 1999-09-01 |
Family
ID=19463975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960024652U KR200156379Y1 (en) | 1996-08-17 | 1996-08-17 | Apparatus for stabilizing synchronous signals |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200156379Y1 (en) |
-
1996
- 1996-08-17 KR KR2019960024652U patent/KR200156379Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR200156379Y1 (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100202079B1 (en) | Detecting and separating method of multiplex syncronous signal | |
| JPH0898055A (en) | Synchronous signal separation circuit | |
| KR200156379Y1 (en) | Apparatus for stabilizing synchronous signals | |
| KR100391580B1 (en) | Apparatus for generating vertical synchronous signal of complex signal | |
| JPS61172484A (en) | Video field decoder | |
| KR100283606B1 (en) | Clamp Point Display Device and Method | |
| KR100230779B1 (en) | Circuit for converting sync-signal | |
| KR920009007B1 (en) | Method and circuit of occurring letter by dint of interlacing method | |
| KR100266430B1 (en) | An output apparatus in according to polarity inputted sync signal for multi-sync monitor | |
| KR200141097Y1 (en) | A circuit for preventing word-waving | |
| KR200158588Y1 (en) | Circuits for blink compensation in multimedia monitor with high quality display function | |
| KR100203057B1 (en) | Vertical synchronous signal generation circuit | |
| KR200246560Y1 (en) | A line doubler equipment of video signals | |
| US6104440A (en) | Prompter eliminating phase shift in sub-carriers | |
| KR19990053555A (en) | Various Blanking Pulse Generators in Multi-Sync Monitors | |
| KR100474489B1 (en) | HDTV with compansation horizontal synchronizing signal timming | |
| KR100190653B1 (en) | Device for generating horizontal blank signal in frame grabber | |
| JP3058103B2 (en) | Video mute signal generation circuit | |
| JPH11184422A (en) | Synchronizing signal processing circuit and method, display device and record medium | |
| KR910001168B1 (en) | Television mirror screen circuit using frame memory | |
| KR20010081557A (en) | Apparatus for stabilizing sync signal of flat monitor | |
| JP3083031B2 (en) | Teletext broadcasting device | |
| KR0137212Y1 (en) | Sync. separating circuit | |
| JPH0771214B2 (en) | Television camera device | |
| KR19980048542A (en) | OSD stabilization circuit for no signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20070530 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |