KR102812629B1 - 백라이트 시스템, 이를 포함하는 디스플레이 장치 및 백라이트 시스템의 데이터 전달 방법 - Google Patents

Abstract

백라이트 시스템은 백라이트 유닛 및 마스터 구동 회로를 포함한다. 상기 백라이트 유닛은 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결된다. 상기 마스터 구동 회로는 상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생한다. 가상 식별자를 이용하여 밝기 데이터를 데이지 체인 구조로 연결된 슬레이브 구동 회로들 중 상응하는 슬레이브 구동 회로에 로딩하여 슬레이브 구동 회로의 식별자 부여를 위한 구성 및 동작을 생략함으로써 백라이트 유닛의 사이즈를 감소하고 로컬 디밍 동작의 속도를 향상시킬 수 있다.

Description

백라이트 시스템, 이를 포함하는 디스플레이 장치 및 백라이트 시스템의 데이터 전달 방법{Backlight system, display device including the backlight system and method of transferring data in the backlight system}

본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 백라이트 시스템, 상기 백라이트 시스템을 포함하는 디스플레이 장치 및 상기 백라이트 시스템의 데이터 전달 방법에 관한 것이다.

액정 디스플레이(LCD) 장치와 같은 디스플레이 장치는 백라이트 광원의 빛에 투과량을 조절하여 이미지의 계조를 표현하는 디스플레이 장치이다. 이러한 디스플레이 장치는 백라이트 광원이 필수적으로 필요하며, 광원의 종류로 예전에는 CCFL(Cold Cathode Fluorescent Lamp), 직하형(directed-down type) LED, 에지형(edge type) LED 방식에서 최근 다수의 LED(Light Emitting Diode)를 사용하는 로컬 디밍(Local Dimming) 방식이 채용되고 있다. 백라이트 시스템 전 영역에 걸쳐 이차원 어레이(2-D array)로 LED를 배치하는 FALD (Full Array Local Dimming) 구동시스템이 영상 특성이 우수하여 주목 받고 있다. 최근 프리미엄 TV는 대형화, 고수준의 영상품질의 요구하게 되어 FALD 방식의 채용이 필수적으로 필요하나 기존의 FALD 방식으로는 수천~수만 개의 소요되는 LED 광원을 효과적 구동하기에는 역부족이다. 사용하게 되는 구동 집적 회로(IC) 개수의 증가, 구동 IC 칩간의 불균일성, 외장 부품의 수 증가, 인쇄회로기판(PCB)에 연결되는 커넥트의 개수의 증가 등으로 인하여 노이즈가 증가하고 백라이트 광원 밝기의 품질 수준을 확보하기 어렵게 된다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 효율적인 로컬 디밍을 수행할 수 있는 백라이트 시스템 및 상기 백라이트 시스템을 포함하는 디스플레이 장치를 제공하는 것이다.

또한 본 발명의 일 목적은, 밝기 데이터를 효율적으로 로딩할 수 있는 백라이트 시스템의 데이터 전달 방법을 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 백라이트 시스템은 백라이트 유닛 및 마스터 구동 회로를 포함한다. 상기 백라이트 유닛은 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결된다. 상기 마스터 구동 회로는 상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 장치는 입력 영상 데이터를 기초로 영상을 표시하는 복수의 픽셀들을 포함하는 디스플레이 패널, 상기 디스플레이 패널을 구동하는 패널 구동부, 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 유닛 및 상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생하는 마스터 구동 회로를 포함한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른, 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 시스템의 데이터 전달 방법은, 복수의 패킷들에 각각 포함되는 복수의 가상 식별자들의 값들을 순차적으로 증가하거나 감소하여 상기 복수의 패킷들을 순차적으로 포함하는 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생하는 단계, 상기 각각의 입력 데이터 신호를 상기 각각의 구동 행의 최후단의 슬레이브 구동 회로로 인가하고, 상기 각각의 입력 데이터 신호를 상기 최후단의 슬레이브 구동 회로부터 최전단의 슬레이브 구동 회로까지 순차적으로 전달하는 단계, 각각의 슬레이브 구동 회로에 대하여, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 증가하거나 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달하는 단계 및 상기 수신 패킷의 가상 식별자의 값 및 고정 어드레스의 비교 결과에 기초하여 상기 수신 패킷에 포함되는 밝기 데이터를 상기 각각의 슬레이브 구동 회로에 저장하는 단계를 포함한다.

본 발명의 실시예들에 따른 백라이트 시스템은 백라이트 유닛에 포함되는 슬레이브 구동 회로들을 데이지 체인 구조로 연결하고 밝기 데이터를 디지털 방식으로 전송함으로써 백라이트 유닛의 배선 수를 감소하고 노이즈 마진을 향상시킬 수 있다.

또한 본 발명의 실시예들에 따른 백라이트 시스템 및 데이터 전달 방법은 가상 식별자를 이용하여 밝기 데이터를 데이지 체인 구조로 연결된 슬레이브 구동 회로들 중 상응하는 슬레이브 구동 회로에 로딩하여 슬레이브 구동 회로의 식별자 부여를 위한 구성 및 동작을 생략함으로써 백라이트 유닛의 사이즈를 감소하고 로컬 디밍 동작의 속도를 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 백라이트 시스템에서 전달되는 데이터 신호 및 패킷의 일 실시예를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 백라이트 시스템의 데이터 전달 방법을 나타내는 순서도이다.
도 4 및 5는 본 발명의 실시예들에 따른 백라이트 시스템에서 전달되는 데이터 신호에 포함되는 가상 식별자를 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 사시도이다.
도 8은 본 발명의 실시예들에 따른 백라이트 시스템에 포함되는 백라이트 유닛의 로컬 디밍 블록들을 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로 및 로컬 디밍 블록의 관계를 설명하기 위한 도면이다.
도 10 및 11은 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도들이다.
도 12는 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로의 클록 신호의 공급 방법의 실시예들을 나타내는 도면이다.
도 13은 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로의 일 실시예를 나타내는 블록도이다.
도 14 및 15는 본 발명의 실시예들에 따른 백라이트 유닛의 데이터 신호의 전달 방법을 나타내는 타이밍도들이다.
도 16은 본 발명의 실시예들에 따른 디스플레이 장치에 포함되는 데이터 드라이버의 일 실시예를 나타내는 블록도이다.
도 17은 도 16의 데이터 드라이버의 동작을 나타내는 타이밍도이다.
도 18은 본 발명의 실시예들에 따른 백라이트 유닛의 슬레이브 구동 회로에 포함되는 구동 유닛의 일 실시예를 나타내는 도면이다.
도 19는 도 18의 구동 유닛에 포함되는 아날로그 구동부의 동작을 나타내는 타이밍도이다.
도 20은 도 18의 구동 유닛에 포함되는 샘플 홀딩 회로의 일 실시예를 나타내는 회로도이다.
도 21은 18의 구동 유닛에 의해 구현되는 광원의 밝기를 나타내는 도면이다.
도 22는 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도이다.
도 23은 도 22의 백라이트 유닛에 포함되는 슬레이브 구동 회로의 일 실시예를 나타내는 블록도이다.
도 24는 도 23의 슬레이브 구동 회로에 포함되는 모니터링 회로의 일 실시예를 나타내는 회로도이다.
도 25는 도 24의 모니터링 회로의 동작을 나타내는 타이밍도이다.
도 26a 및 26b는 본 발명의 실시예들에 따른 백라이트 시스템의 디밍 동작의 일 실시예를 나타내는 도면들이다.
도 27은 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도이다.

도 1을 참조하면, 백라이트 시스템(10)은 마스터 구동 회로(MDR)(600) 및 백라이트 유닛(700)을 포함한다.

백라이트 유닛(700)은 복수의 슬레이브 구동 회로들(PDR1,1~PDRn,m) 및 복수의 슬레이브 구동 회로들(PDR1,1~PDRn,m)에 의해 구동되는 복수의 광원들을 포함할 수 있다. 도 1에는 도시의 편의상 광원들이 생략되어 있으며, 백라이트 시스템 및 이를 포함하는 디스플레이 장치에 대해서는 도 6 내지 9를 참조하여 더욱 상세히 후술한다.

복수의 슬레이브 구동 회로들(PDR1,1~PDRn,m)은 복수의 구동 행들(DR1~DRn) 및 복수의 구동 열들(DC1~DCm)의 매트릭스 형태로 배치된다. 도 1에 도시된 바와 같이, 복수의 구동 행들(DR1~DRn)의 각각의 구동 행(DRi)(i=1~n)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)은 데이지 체인 구조로 연결된다.

마스터 구동 회로(600)는 각각의 구동 행(DRi)(i=1~n)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 각각의 구동 행(DRi)에 상응하는 입력 데이터 신호(SDTi,m)를 발생한다. 즉, 마스터 구동 회로(600)는 복수의 구동 행들(DR1~DRn)에 각각 상응하는 복수의 입력 데이터 신호들(SDT1,m~SDTn,m)을 발생할 수 있다. 백라이트 시스템(10)에서 전달되는 데이터 신호 및 패킷에 대해서는 도 2를 참조하여 더욱 상세히 후술한다.

마스터 구동 회로(600)는 각각의 입력 데이터 신호(SDTi,m)를 각각의 구동 행(DRi)의 최후단의 슬레이브 구동 회로(PDRi,m)로 인가하고, 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)은 각각의 입력 데이터 신호(SDTi,m)를 최후단의 슬레이브 구동 회로(PDRi,m)부터 최전단의 슬레이브 구동 회로(PDRi,1)까지 순차적으로 전달한다. 도 1에서, 각각의 구동 행(DRi)에 포함되는 각각의 슬레이브 구동 회로(PDRi,j)(i=1~n, j=1~m)는 후단의 슬레이브 구동 회로(PDRi,j+1)로부터 데이터 신호(SDTi,j)를 수신하고 전단의 구동 회로(PDRi,j-1)로 데이터 신호(SDTi,j-1)를 전달한다.

복수의 슬레이브 구동 회로들(PDR1,1~PDRn,m)은 클록 신호들(SCLK1,1~SCLKn,m)의 각각을 수신하고, 클록 신호들(SCLK1,1~SCLKn,m)의 각각에 기초하여 동작할 수 있다. 클록 신호들(SCLK1,1~SCLKn,m)의 공급 방법에 관한 실시예들은 도 10 내지 12를 참조하여 후술한다.

종래의 백라이트 시스템은 마스터 구동 회로와 복수의 슬레이브 구동 회로들을 각각 연결하는 복수의 연결선들을 구비하고, 마스터 구동 회로가 복수의 연결선들을 통하여 복수의 슬레이브 구동 회로들의 각각을 직접 제어하는 다이렉트 구동 방식 또는 피어-투-피어(peer-to-peer) 구동 방식을 채택하고 있다. 이 경우, 연결선들이 슬레이브 구동 회로들의 개수만큼 늘어나게 되어 연결선들의 라우팅이 복잡해져서 설계 마진이 감소하고 디스플레이 장치의 대형화에 제약이 된다.

이러한 연결선들의 라우팅을 단순화하기 위해 백라이트 패널을 복수의 서브 패널들로 분할하고 복수의 마스터 구동 회로들을 구비하여 복수의 서브 패널들을 각각 제어할 수 있다. 그러나, 이 경우에도 연결선들의 라우팅의 복잡성은 여전히 남게 되고, 복수의 마스터 구동 회로들 사이의 특성 편차로 인하여 서브 패널들의 디밍이 불균일하게 된다.

본 발명의 실시예들에 따른 백라이트 시스템은 백라이트 유닛에 포함되는 슬레이브 구동 회로들을 데이지 체인 구조로 연결하고 밝기 데이터를 디지털 방식으로 전송함으로써 백라이트 유닛의 배선 수를 감소하고 노이즈 마진을 향상시킬 수 있다.

도 2는 본 발명의 실시예들에 따른 백라이트 시스템에서 전달되는 입력 데이터 신호 및 패킷의 일 실시예를 나타내는 도면이다.

도 1 및 2를 참조하면, 마스터 구동 회로(600)로부터 발생되는 각각의 입력 데이터 신호(SDTi,m)는 복수의 패킷들(PKTi,1~PKTi,m)을 순차적으로 포함할 수 있다. 복수의 패킷들(PKTi,1~PKTi,m)은 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PKTi,m)에 각각 상응한다. 각각의 입력 데이터 신호(SDTi,m)는 전술한 바와 같이 각각의 구동 행(DRi)의 최후단의 슬레이브 구동 회로(PDRi,m)로 인가되지만, 최전단의 슬레이브 구동 회로(PDRi,1)에 상응하는 패킷(PKTi,1)이 마스터 구동 회로(600)로부터 가장 먼저 출력되고 각각의 입력 데이터 신호(SDTi,m)의 최전단에 포함된다.

도 2에는 패킷(PKT)의 일 실시예에 따른 포맷이 도시되어 있다. 패킷(PKT)는 시작 식별자(STT), 가상 식별자(VID), 락 식별자(LCK), 타입 식별자(TP), 밝기 데이터들(DMD1~DMDk) 및 패리티 비트(PRT)를 포함할 수 있다.

시작 식별자(STT)는 패킷(PKT)의 시작 위치를 나타낸다. 예를 들어, 시작 식별자(STT)는 1비트의 데이터일 수 있고, 시작 식별자(STT)가 0의 값을 갖는 경우 각 슬레이브 구동 회로는 패킷(PKT)의 시작을 판별할 수 있다. 패킷(PKT)의 사이즈, 즉 패킷(PKT)의 총 비트 수는 미리 결정될 수 있고, 각 슬레이브 구동 회로는 시작 식별자(STT) 이후 수신되는 상기 총 비트 수에 상응하는 데이터 비트들을 하나의 패킷(PKT)으로 인식할 수 있다.

가상 식별자(VID)는 패킷(PKT)이 어느 슬레이브 구동 회로에 상응하는 밝기 데이터를 포함하는지를 나타낼 수 있다. 도 3, 4 및 5를 참조하여 후술하는 바와 같이, 가상 식별자(VID)의 값은 각각의 슬레이브 구동 회로를 거치면서 순차적으로 증가하거나 감소될 수 있고, 이러한 가상 식별자(VID)를 이용하여 밝기 데이터를 타겟 슬레이브 구동 회로에 효율적으로 전달할 수 있다.

락 식별자(LCK)는 가상 식별자(VID)의 고정 여부를 나타낼 수 있다. 예를 들어, 락 식별자(LCK)는 1비트의 데이터일 수 있고, 락 식별자(LCK)가 0의 값을 갖는 경우 슬레이브 구동 회로를 거치면서 가상 식별자(VID)가 변경됨을 나타낼 수 있고, 1의 값을 갖는 경우 가상 식별자(VID)는 데이터 전달 과정에서 변경되지 않고 마스터 구동 회로(600)에서 출력된 값을 그대로 유지됨을 나타낼 수 있다.

타입 식별자(TP)는 패킷(PKT)의 유형을 나타낼 수 있다. 타입 식별자(TP)의 값에 따라서, 패킷(PKT)이 밝기 데이터를 포함하는지 또는 밝기 데이터 이외의 제어용 데이터를 포함하는 여부, 밝기 데이터에 상응하는 로컬 디밍 블록들의 행 어드레스, 동작 모드 등을 나타낼 수 있다.

밝기 데이터들(DMD1~DMDk)은 복수의 로컬 디밍 블록들에 각각 상응한다. 밝기 데이터들(DMD1~DMDk)은 패킷(PKT)의 종류에 따라서 다른 데이터로 대체될 수 있다.

패리티 비트(PRT)는 밝기 데이터들(DMD1~DMDk)의 오류 여부를 나타낸다. 각각의 슬레이브 구동 회로는 도 13을 참조하여 후술하는 바와 같이 디코더(DEC)를 포함할 수 있고, 디코더(DEC)는 패리티 비트(PRT)에 기초하여 밝기 데이터들(DMD1~DMDk)의 오류 여부를 판별할 수 있다. 밝기 데이터들(DMD1~DMDk)에 오류가 있는 경우 각 슬레이브 구동 회로는 밝기 데이터들(DMD1~DMDk)을 무효화 또는 무시하고 이전에 수신된 밝기 데이터에 상응하는 밝기 수준을 유지할 수 있다. 이는 유효성 검증이 실패한 데이터를 사용하는 경우 밝기 정보가 왜곡되어 영상의 품질 수준을 저하시킬 수 있기 때문이다. 실시예에 따라서, 패리티 비트(PRT) 대신에 CRC(cyclical redundancy check) 비트들을 패킷(PKT)에 포함시켜 밝기 데이터들(DMD1~DMDk)의 유효성을 강화할 수도 있다.

도 3은 본 발명의 실시예들에 따른 백라이트 시스템의 데이터 전달 방법을 나타내는 순서도이다.

도 3에는 전술한 바와 같이 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 시스템의 데이터 전달 방법이 도시되어 있다.

도 3을 참조하면, 복수의 패킷들에 각각 포함되는 복수의 가상 식별자들의 값들을 순차적으로 증가하거나 감소하여 상기 복수의 패킷들을 순차적으로 포함하는 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생한다(S100).

상기 각각의 입력 데이터 신호를 상기 각각의 구동 행의 최후단의 슬레이브 구동 회로로 인가하고, 상기 각각의 입력 데이터 신호를 상기 최후단의 슬레이브 구동 회로부터 최전단의 슬레이브 구동 회로까지 순차적으로 전달한다(S200).

각각의 슬레이브 구동 회로에 대하여, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 증가하거나 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달한다(S300).

상기 수신 패킷의 가상 식별자의 값 및 고정 어드레스의 비교 결과에 기초하여 상기 수신 패킷에 포함되는 밝기 데이터를 상기 각각의 슬레이브 구동 회로에 저장한다(S400).

도 4 및 5는 본 발명의 실시예들에 따른 백라이트 시스템에서 전달되는 데이터 신호에 포함되는 가상 식별자를 설명하기 위한 도면들이다.

도 4 및 5에서, VID는 도 2을 참조하여 설명한 가상 식별자를 나타내고, ETC는 가상 식별자(VID)를 제외한 패킷의 나머지 부분들을 나타낸다.

도 4에는 마스터 구동 회로(600)에서 출력되어 각각의 구동 행(DRi)의 최후단의 슬레이브 구동 회로(PDRi,m)로 인가되는 각각의 입력 데이터 신호(SDTi,m)가 도시되어 있다.

도 1 및 4를 참조하면, 마스터 구동 회로(600)는, 복수의 패킷들(PKTi,1~PKTi,m)에 각각 포함되는 복수의 가상 식별자들(VID)의 값들을 순차적으로 증가하거나 감소하여 각각의 입력 데이터 신호(SDTi,m)를 발생할 수 있다.

일 실시예에서, 제1 경우(CS1)와 같이, 마스터 구동 회로(600)는 복수의 패킷들(PKTi,1~PKTi,m)에 각각 포함되는 복수의 가상 식별자들(VID)의 값들을 순차적으로 감소하여 각각의 입력 데이터 신호(SDTi,m)를 발생할 수 있다. 도 4에는 도시의 편의상, 순차적으로 출력되는 3개의 패킷들(PKTi,j-1, PKTi,j, PKTi,j+1)의 가상 식별자들(VID)의 값들이, Q+1, Q, Q-1 과 같이 1만큼씩 순차적으로 감소하는 것이 도시되어 있다.

다른 실시예에서, 제2 경우(CS2)와 같이, 마스터 구동 회로(600)는 복수의 패킷들(PKTi,1~PKTi,m)에 각각 포함되는 복수의 가상 식별자들(VID)의 값들을 순차적으로 증가하여 각각의 입력 데이터 신호(SDTi,m)를 발생할 수 있다. 도 4에는 도시의 편의상, 순차적으로 출력되는 3개의 패킷들(PKTi,j-1, PKTi,j, PKTi,j+1)의 가상 식별자들(VID)의 값들이, R-1, R, R+1 과 같이 1만큼씩 순차적으로 증가하는 것이 도시되어 있다.

도 1 및 5를 참조하면, 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)의 각각의 슬레이브 구동 회로는 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자(VID)의 값을 증가하거나 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달할 수 있다. 도 4의 제1 경우(CS1)의 경우에는 패킷(PKTi,j)의 가상 식별자(VID)의 값이 슬레이브 구동 회로들(PDRi,m, PDRi,m-1, PDRi,m-2)의 각각을 거치면서 Q, Q-1, Q-2와 같이 1만큼씩 감소할 수 있다. 도 4의 제2 경우(CS2)의 경우에는 패킷(PKTi,j)의 가상 식별자(VID)의 값이 슬레이브 구동 회로들(PDRi,m, PDRi,m-1, PDRi,m-2)의 각각을 거치면서 R, R+1, R+2와 같이 1만큼씩 증가할 수 있다.

이와 같은 가상 식별자(VID)를 이용한 데이터 전달 방법은 후술하는 바와 같은 도 14 및 15의 예들을 통하여 더욱 명확하게 이해될 수 있을 것이다.

도 6은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.

도 6을 참조하면, 디스플레이 시스템(50)은 호스트 장치(60) 및 디스플레이 장치(70)를 포함할 수 있다. 디스플레이 장치(70)는 디스플레이 패널(100) 및 디스플레이 패널 구동부를 포함할 수 있다. 상기 디스플레이 패널 구동부는 구동 제어부 또는 타이밍 컨트롤러(TCON)(200), 게이트 구동부(GDRV)(300), 감마 기준 전압 생성부(GGEN)(400) 및 데이터 구동부 또는 소스 구동부(500)를 포함할 수 있다. 디스플레이 장치(70)는 도 1 내지 5를 참조하여 설명한 바와 같은 디스플레이 패널(100)로 광을 제공하는 백라이트 유닛(BLU) 및 상기 백라이트 유닛(BLU)을 구동하는 마스터 구동 회로(600)를 더 포함할 수 있다. 호스트 장치(60)는 디스플레이 장치(70)의 구동 제어부(200)로 입력 영상 데이터(IMG)를 제공하고, 마스터 구동 회로(600)에 입력 영상 데이터(IMG)에 상응하는 밝기 데이터를 포함하는 디밍 정보(DIMM)를 제공할 수 있다.

상기 디스플레이 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀 전극들을 포함할 수 있다. 상기 게이트 라인들(GL)은 제1 방향으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.

상기 디스플레이 패널(100)은 액정 디스플레이 패널일 수 있다. 상기 디스플레이 패널(100)은 상기 게이트 라인들(GL), 상기 데이터 라인들(DL), 상기 픽셀들, 상기 스위칭 소자가 형성되는 제1 베이스 기판, 상기 제1 베이스 기판과 대향하며 공통 전극을 포함하는 제2 베이스 기판 및 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치되는 액정층을 포함할 수 있다.

상기 구동 제어부(200)는 상기 호스트로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)에 기초하여 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력할 수 있다. 예를 들어, 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)에 기초하여 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력할 수 있다. 예를 들어, 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)에 기초하여 데이터 신호(DATA)를 생성할 수 있다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)에 기초하여 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력할 수 있다.

일 실시예에서, 도 6에 도시된 것과는 다르게, 상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 상기 광원부(BLU)의 디밍을 제어하기 위한 디밍 정보(DIMM)를 생성하여 상기 마스터 구동 회로(600)에 출력할 수 있다. 상기 디밍 정보(DIMM)는 상기 백라이트 유닛(BLU)의 복수의 로컬 디밍 블록들에 대해 각각의 디밍 정도를 포함하는 밝기 데이터들을 포함할 수 있다. 다른 실시예에서, 도 6에 도시된 바와 같이, 디밍 정보(DIMM)는 호스트 장치(60)로부터 마스터 구동 회로(600)에 제공될 수 있다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공할 수 있다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받을 수 있다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력할 수 있다.

도 7은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 사시도이다.

도 7을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치(70)는 디스플레이 패널(100), 게이트 구동부(300), 데이터 구동부(500), 인쇄 회로 기판(80), 및 백라이트 유닛(BLU)을 포함할 수 있다.

디스플레이 패널(100) 및 백라이트 유닛(BLU)은 제1 방향(D1)으로 장변들을 갖고, 제1 방향(D1)과 교차하는 제2 방향(D2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 디스플레이 패널(100) 및 백라이트 유닛(BLU)의 형상은 이에 한정되지 않는다.

백라이트 유닛(BLU)은 광을 생성하고, 생성된 광을 디스플레이 패널(100)에 제공할 수 있다. 백라이트 유닛(BLU)은 전술한 바와 같이 각각의 구동 행의 슬레이브 구동 회로들이 데이지 체인 구조로 연결될 수 있다. 디스플레이 패널(100)은 백라이트 유닛(BLU)으로부터 제공받은 광을 이용하여 영상을 생성할 수 있다. 생성된 영상은 디스플레이 패널(100)의 상부를 통해 사용자에게 제공될 수 있다.

디스플레이 패널(100)은 제1 기판(101), 제1 기판(101)과 마주보는 제2 기판(102), 및 제1 기판(101)과 제2 기판(102) 사이에 배치된 액정층(LC)을 포함할 수 있다. 제1 기판(101) 및 제2 기판(102)은 제1 방향(D1)으로 장변들을 갖고, 제2 방향(D2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다.

제1 기판(101)에는 복수 개의 화소들(PX), 복수 개의 게이트 라인들(GL1~GLm), 및 복수 개의 데이터 라인들(DL1~DLn)이 배치될 수 있다. m 및 n은 자연수이다. 설명의 편의를 위해, 도 7에는 하나의 화소(PX)만 도시되었으나, 실질적으로 복수 개의 화소들(PX)이 제1 기판(101)에 배치될 수 있다.

게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)은 서로 절연되어 교차하도록 배치될 수 있다. 게이트 라인들(GL1~GLm)은 제1 방향(D1)으로 연장되어 게이트 구동부(300)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(D2)으로 연장되어 데이터 구동부(500)에 연결될 수 있다, 화소들(PX)은 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)에 연결될 수 있다.

게이트 구동부(300)는 제1 기판(101)의 단변들 중 어느 하나의 단변에 인접한 제1 기판(101)의 소정의 부분에 배치될 수 있다. 게이트 구동부(300)는 화소들(PX)의 트랜지스터들과 동일한 공정으로 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Silicon TFT Gate driver circuit) 형태로 제1 기판(101)에 실장될 수 있다.

그러나, 이에 한정되지 않고, 게이트 구동부(300)는 복수 개의 구동 칩들로 형성되고 연성 회로 기판들 상에 실장되어 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 제1 기판(101)에 연결될 수 있다. 대안으로서, 게이트 구동부(300)의 구동 칩들은 제1 기판(101)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다.

데이터 구동부(500)는 연성 회로 기판들(502) 상에 실장된 복수 개의 소스 구동 칩들(501)을 포함할 수 있다. 예시적으로 4개의 소스 구동 칩들(501) 및 4개의 연성 회로 기판들(502)이 도 7에 도시되었으나, 디스플레이 패널(100)의 크기에 따라서 소스 구동 칩들(501) 및 연성 회로 기판들(502)의 개수는 이에 한정되지 않는다.

연성 회로 기판들(502)의 일측들은 제1 기판(101)의 일측에 연결될 수 있다. 제1 기판(101)의 일측은 제1 기판(101)의 장변들 중 어느 한 장변으로 정의될 수 있다. 연성 회로 기판들(502)의 일측들의 반대측인 연성 회로 기판들(502)의 타측들은 인쇄 회로 기판(80)에 연결될 수 있다. 소스 구동 칩들(501)은 연성 회로 기판들(502)을 통해 제1 기판(101) 및 인쇄 회로 기판(80)에 연결될 수 있다.

인쇄 회로 기판(80)에는 전술한 바와 같은 타이밍 컨트롤러(미 도시됨)가 배치될 수 있다. 타이밍 컨트롤러는 집적 회로 칩의 형태로 인쇄 회로 기판(80) 상에 실장될 수 있다. 타이밍 컨트롤러는 연성 회로 기판들(502)을 통해 게이트 구동부(300) 및 데이터 구동부(500)에 연결될 수 있다. 타이밍 컨트롤러는 게이트 제어 신호, 데이터 제어 신호, 및 영상 데이터들을 출력할 수 있다.

게이트 구동부(300)는 타이밍 컨트롤러로부터 게이트 제어 신호를 수신하고, 게이트 제어 신호에 응답하여 복수 개의 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 순차적으로 출력할 수 있다. 게이트 신호들은 게이트 라인들(GL1~GLm)을 통해 행 단위로 화소들(PX)에 제공될 수 있다. 그 결과, 화소들(PX)은 행 단위로 구동될 수 있다.

데이터 구동부(500)는 타이밍 컨트롤러로부터 영상 데이터들 및 데이터 제어 신호를 수신할 수 있다. 데이터 구동부(500)는 데이터 제어 신호에 응답하여 영상 데이터들에 대응하는 아날로그 형태의 데이터 전압들을 생성하여 출력할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 제공될 수 있다.

화소들(PX)은 게이트 라인들(GL1~GLm)을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들(DL1~DLn)을 통해 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 데이터 전압들에 대응하는 계조를 표시함으로써, 영상을 표시할 수 있다.

도 8은 본 발명의 실시예들에 따른 백라이트 시스템에 포함되는 백라이트 유닛의 로컬 디밍 블록들을 나타내는 도면이고, 도 9는 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로 및 로컬 디밍 블록의 관계를 설명하기 위한 도면이다.

도 8은 도 6 및 7을 참조하여 전술한 백라이트 유닛(BLU)의 로컬 디밍 블록을 나타내는 개념도이다.

도 6 내지 8을 참조하면, 로컬 디밍을 구현하기 위해, 상기 백라이트 유닛(BLU)은 복수의 로컬 디밍 블록들(LDB1,1~LDBN,M)을 포함할 수 있다. 복수의 로컬 디밍 블록들(LDB1,1~LDBN,M)은 복수의 디밍 블록 행들(BR1~BRN) 및 복수의 디밍 블록 열들(BC1~BCM)의 매트릭스 형태로 배열될 수 있다.

또한, 상기 로컬 디밍을 구현하기 위해, 디스플레이 패널(100)은 표시 블록들(미 도시됨)으로 분할될 수 있다. 일 실시예에서, 디스플레이 패널(100)의 상기 표시 블록들 및 백라이트 유닛(BLU)의 상기 로컬 디밍 블록들(LDB1,1~LDBN,M)은 일대일로 대응할 수 있다. 다른 실시예에서, 복수의 로컬 디밍 블록들이 하나의 표시 블록에 대응하거나 복수의 표시 블록들이 하나의 로컬 디밍 블록에 대응할 수도 있다.

상기 로컬 디밍 방식에서, 상기 표시 블록에 표시되는 영상의 계조 데이터가 높은 경우, 상기 표시 블록에 대응하는 상기 로컬 디밍 블록의 디밍 정도를 높일 수 있다. 반면, 상기 표시 블록에 표시되는 영상의 계조 데이터가 낮은 경우, 상기 표시 블록에 대응하는 상기 로컬 디밍 블록의 디밍 정도를 낮출 수 있다.

도 9를 참조하면, 하나의 슬레이브 구동 회로(PDR1,1)는 복수의 로컬 디밍 블록들(LDB1,1~LDB1,4, LDB2,1~LDB2,4)의 디밍을 제어할 수 있다. 도 9에는 하나의 슬레이브 구동 회로(PDR1,1) 및 이에 상응하는 로컬 디밍 블록들의 연결관계가 도시되어 있으나, 다른 슬레이브 구동 회로들의 각각이 도 9에 도시된 것과 동일한 연결 관계를 가짐을 이해할 수 있을 것이다.

도 9에는 2개의 블록 행들(BR1, BR2) 및 4개의 블록 열들(BC1~BC4)이 1개의 구동 행(DR1)에 배치되는 하나의 슬레이브 구동 회로(PDR1,1)에 연결되는 2*4 구조가 도시되어 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 하나의 슬레이브 구동 회로(PDR1,1)는 8개의 밝기 데이터들에 기초하여 8개의 로컬 디밍 블록들(LDB1,1~LDB1,4, LDB2,1~LDB2,4)에 각각 포함되는 광원, 예를 들어, 발광 다이오드(LED)의 발광 정도를 제어할 수 있다.

도 10 및 11은 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도들이다.

도 10을 참조하면, 백라이트 시스템(11)은 마스터 구동 회로(601) 및 백라이트 유닛(701)을 포함할 수 있다. 도 10에 도시된 바와 같이, 마스터 구동 회로(601)는 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)에게 데이지 체인 방식으로 클록 신호(SCLKi,1~SCLKi,m)를 공급할 수 있다. 즉 각각의 슬레이브 구동 회로(PDRi,j)(i=1~n, j=1~m)는 동일한 구동 행(DRi)에 배치되는 후단의 슬레이브 구동 회로(PDRi,j+1)로부터 클록 신호(SCLKi,j)를 수신하고 동일한 구동 행(DRi)에 배치되는 전단의 구동 회로(PDRi,j-1)로 클록 신호(SCLKi,j-1)를 전달한다. 도면에 도시하지는 않았으나, 각각의 슬레이브 구동 회로(PDRi,j)는 클록 신호(SCLKi,j-1) 및 데이터 신호(SDTi,j-1)를 동기화하여 출력하기 위한 리타이밍 회로를 포함할 수 있다.

도 11을 참조하면, 백라이트 시스템(12)은 마스터 구동 회로(602) 및 백라이트 유닛(702)을 포함할 수 있다. 도 11에 도시된 바와 같이, 마스터 구동 회로(601)는 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,m)에게 멀티-드롭 방식으로 클록 신호(SCLK)를 공급할 수 있다.

도 10의 슬레이브 구동 회로(PDRi,j)는 데이터 입력 단자(DI), 데이터 출력 단자(DO), 클록 입력 단자(CKI) 및 클록 출력 단자(CKO)를 포함한다. 반면에 도 11의 슬레이브 구동 회로(PDRi,j)는 데이터 입력 단자(DI), 데이터 출력 단자(DO) 및 클록 입력 단자(CKI)를 포함하고 클록 출력 단자(CKO)를 포함하지 않는다. 도 11과 같이 클록 신호(SCLK)를 각각의 구동 행(DRi) 별로 멀티-드롭 방식으로 공급하는 구조는 슬레이브 구동 회로의 핀이 하나 적게 사용되는 장점이 있다. 이 경우, 각각의 구동 행(DRi)의 모든 슬레이브 구동 회로들(PDRi,1~PDRi,m)이 클록 신호(SCLK)의 경로 지연만이 고려된 수준으로 동시 동작할 수 있다. 다만 대형화에 따라 각각의 구동 행(DRi)에 포함되는 슬레이브 구동 회로들의 개수가 증가하는 경우 경로 지연이 증가하여 최대 동작 주파수가 제한될 수 있다.

도 10의 데이지 체인 방식의 클록 공급 구조는 클록 공급 경로가 긴 경우라도 인접한 2개의 슬레이브 구동 회로들 사이의 부하가 일정하게 유지되게 된다. 각각의 슬레이브 구동 회로는 후단의 슬레이브 구동 회로 및 전단의 슬레이브 구동 회로만을 고려하여 동작 되며, 각 슬레이브 구동 회로의 동작의 책임도 제한된다. 따라서, 고속 동작이 용이하게 되고, 최대 동작 주파수 제한이 완화 되는 효과가 있다. 다만 도 11의 각 슬레이브 구동 회로의 핀들(DO, DI, CKI)과 비교하여 도 10의 슬레이브 구동 회로는 전단의 슬레이브 구동 회로로 클록 신호(SCLK)를 전달하기 위한 추가 핀(CKO)이 더 필요하다.

도 12는 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로의 클록 신호의 공급 방법의 실시예들을 나타내는 도면이다.

도 12를 참조하면, 제1 유형의 슬레이브 구동 회로(PDRa)는 데이터 전달을 담당하는 쉬프팅 레지스터(SREG)의 클록 신호(SCLK)와 광원을 구동하는 구동 유닛(DRU)의 클록 신호(GCLK)를 각각 수신하여 동작한다.

제2 유형의 슬레이브 구동 회로(PDRb)는 데이터 전달을 담당하는 쉬프팅 레지스터(SREG)는 클록 신호(SCLK)를 수신하여 동작하고, 광원을 구동하는 구동 유닛(DRU)은 내부의 발진 회로(OSC)에 의해 발생되는 발진 신호를 수신하여 동작한다.

제3 유형의 슬레이브 구동 회로(PDRc)는 데이터 전달을 담당하는 쉬프팅 레지스터(SREG) 및 광원을 구동하는 구동 유닛(DRU)이 클록 신호(SCLK)를 공통으로 수신하여 동작한다. 일 실시예에서, 도 12에 도시된 바와 같이, 슬레이브 구동 회로(PDRc)는 클록 분배기(CDV)를 더 포함할 수 있고, 클록 분배기(CDV)는 수신되는 클록 신호(SCLK)의 주파수를 분배하여 구동 유닛(DRU)의 동작을 위한 클록 신호를 제공할 수 있다.

본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로는 제3 유형의 슬레이브 구동 회로(PDRc)일 수 있다. 즉, 각각의 슬레이브 구동 회로에 포함되는 쉬프팅 레지스터(SREG) 및 구동 유닛(DRU)은 마스터 구동 회로 또는 후단의 슬레이브 구동 회로로부터 제공되는 동일한 클록 신호(SCLK))에 기초하여 동작할 수 있다. 이 경우, 별개의 클록 신호(GCLK)를 수신하기 위한 추가 핀을 제거할 수 있고, 발진 회로(OSC)의 트리밍이 불필요하고, 슬레이브 구동 회로의 사이즈 증가를 억제할 수 있으며, 동일한 클록 신호(SCLK)의 사용을 통하여 전체 시스템의 동기화를 용이하게 도모할 수 있다.

도 13은 본 발명의 실시예들에 따른 백라이트 유닛에 포함되는 슬레이브 구동 회로의 일 실시예를 나타내는 블록도이다.

도 13을 참조하면, 각각의 슬레이브 구동 회로(PDRi,j)(800)는 쉬프팅 레지스터(SREG)(810), 컨트롤 로직(CLG)(820), 데이터 레지스터(DREG)(830) 및 구동 유닛(DRU)(840)을 포함할 수 있다. 실시예들에 따라서, 슬레이브 구동 회로(800)는 어드레스 선택부(AMX)(811)를 더 포함할 수 있다.

쉬프팅 레지스터(810)는 후단의 슬레이브 구동 회로로부터 전달되는 데이터 신호(SDTi,j)의 수신 패킷을 비트 단위로 쉬프팅하여 저장하고 출력한다.

컨트롤 로직(820)은 상기 수신 패킷에 포함되는 가상 식별자의 값에 기초하여 래치 신호(LATj)를 발생한다.

데이터 레지스터(830)는 래치 신호(LAT)에 기초하여 상기 수신 패킷에 포함되는 밝기 데이터를 래치하여 저장한다.

구동 유닛(840)은 데이터 레지스터(830)에 저장된 밝기 데이터에 기초하여 백라이트 유닛의 복수의 광원들 중 각각의 슬레이브 구동 회로(800)에 연결되는 광원들(LED1~LEDk)을 구동한다.

컨트롤 로직(820)은 어드레스 갱신부(AUP), 디코더(DEC) 및 어드레스 비교부(ACMP)를 포함할 수 있다.

어드레스 비교부(ACOMP)는 후단의 슬레이브 구동 회로(PDRi,j+1)로부터 데이터 신호(SDTi,j)에 포함되는 상기 수신 패킷의 가상 식별자의 값을 고정 어드레스(AFX)와 비교하고, 상기 수신 패킷의 가상 식별자의 값이 상기 고정 어드레스(AFX)와 동일한 경우 상기 래치 신호(LAT)를 활성화할 수 있다.

데이터 레지스터(830)는 상기 래치 신호(LAT)의 활성화에 응답하여 상기 수신 패킷에 포함되는 밝기 데이터를 래치하여 저장할 수 있다.

일 실시예에서, 컨트롤 로직(820)은, 상기 수신 패킷의 가상 식별자의 값을 증가하거나 감소한 갱신 값(ADD') 및 상기 수신 패킷의 가상 식별자가 쉬프팅 레지스터(810)로부터 출력되는 동안 활성화되는 어드레스 선택 신호(ASEL)를 발생할 수 있다. 어드레스 선택부(811)는 상기 쉬프팅 레지스터(810)의 출력(ROUT) 및 상기 갱신 값(ADD')을 수신하고, 상기 어드레스 선택 신호(ASEL)의 활성화에 응답하여 상기 갱신 값(ADD')을 선택하고 상기 어드레스 선택 신호(ASEl)의 비활성화에 응답하여 상기 쉬프팅 레지스터(810)의 출력(ROUT)을 선택하여 후단의 슬레이브 구동 회로로 전달되는 송신 패킷을 출력할 수 있다.

이하, 도 14 및 15를 참조하여, 가상 식별자를 이용한 어드레스 비교부(ACOMP)의 래치 신호(LAT)의 발생 및 데이터 레지스터(830)의 밝기 데이터의 저장의 실시예들을 설명한다.

도 14 및 15는 본 발명의 실시예들에 따른 백라이트 유닛의 데이터 신호의 전달 방법을 나타내는 타이밍도들이다.

도 14 및 15에는 시점들(T0~T4) 사이의 쉬프팅 주기들(PD1~PD4)의 각각의 쉬프팅 주기 동안에, 도 10 및 11의 각각의 구동 행(DRi)(i=1,2,3)의 슬레이브 구동 회로들(PDRi,1~PDRi,4)의 각각이 후단의 슬레이브 구동 회로로부터 수신되는 하나의 패킷을 저장하고 이전에 수신된 패킷을 출력하는 동작이 도시되어 있다. 즉, SDTi,4는 최후단의 슬레이브 구동 회로(PDRi,4)에 인가되는 입력 데이터 신호를 나타내고, SDTi,3은 슬레이브 구동 회로(PDRi,4)로부터 슬레이브 구동 회로(PDRi,3)로 전달되는 데이터 신호를 나타내고, SDTi,2은 슬레이브 구동 회로(PDRi,3)로부터 슬레이브 구동 회로(PDRi,2)로 전달되는 데이터 신호를 나타내고, SDTi,1은 슬레이브 구동 회로(PDRi,2)로부터 슬레이브 구동 회로(PDRi,1)로 전달되는 데이터 신호를 나타낸다.

도 14를 참조하면, 전술한 고정 어드레스(AFX)는 0으로 설정될 수 있다. 상기 고정 어드레스(AFX)는 백라이트 유닛에 포함되는 모든 복수의 슬레이브 구동 회로들에 대하여 동일한 값으로 설정될 수 있다. 전술한 바와 같이, 마스터 구동 회로는, 복수의 패킷들(PKTi,1~PKTi,4)에 각각 포함되는 복수의 가상 식별자들(VID)의 값들을 3, 2, 1, 0과 같이 1만큼씩 순차적으로 감소하여 각각의 입력 데이터 신호(SDTi,4)를 발생할 수 있다. 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4)의 각각의 슬레이브 구동 회로는, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 1만큼 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달할 수 있다.

제1 수신 패킷(PKTi,1)을 예로 들어 설명하면, 시점(T0)에서 최후단의 제4 슬레이브 구동 회로(PDRi,4)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 3의 값을 갖고, 시점(T1)에서 제3 슬레이브 구동 회로(PDRi,3)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 2의 값을 갖고, 시점(T2)에서 제2 슬레이브 구동 회로(PDRi,2)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 1의 값을 갖고, 시점(T3)에서 최전단의 제1 슬레이브 구동 회로(PDRi,1)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 0의 값을 가질 수 있다.

이와 같은 방식으로 가상 식별자의 값을 1만큼 감소하여 패킷을 순차적으로 전달함으로써, 시점(T3)에서 슬레이브 구동 회로(PDRi,4)가 수신하는 제4 패킷(PKTi,4), 슬레이브 구동 회로(PDRi,3)가 수신하는 제3 패킷(PKTi,3), 슬레이브 구동 회로(PDRi,2)가 수신하는 제2 패킷(PKTi,2) 및 슬레이브 구동 회로(PDRi,1)가 수신하는 제1 패킷(PKTi,1)의 가상 식별자들(VID)은 모두 0의 값을 가질 수 있다.

전술한 바와 같이, 컨트롤 로직(820)의 어드레스 비교부(ACMP)는, 상응하는 슬레이브 구동 회로에 입력되는 수신 패킷의 가상 식별자(VID)의 값을 고정 어드레스(AFX=0)와 비교하고, 상기 수신 패킷의 가상 식별자(VID)의 값이 상기 고정 어드레스(AFX=0)와 동일한 경우 상기 래치 신호(LATj)(j=1~4)를 활성화할 수 있다.

결과적으로, 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4)에 각각 포함되는 어드레스 비교부들(ACMP)들은 시점(Ta)에서 래치 신호들(LAT1~LAT4)을 동시에 활성화할 수 있고, 슬레이브 구동 회로들(PDRi,1~PDRi,4)에 각각 포함되는 데이터 레지스터들(830)은 상응하는 밝기 데이터들을 동시에 래치하여 저장할 수 있다.

도 15를 참조하면, 전술한 고정 어드레스(AFX)는 3으로 설정될 수 있다. 상기 고정 어드레스(AFX)는 백라이트 유닛에 포함되는 모든 복수의 슬레이브 구동 회로들에 대하여 동일한 값으로 설정될 수 있다. 전술한 바와 같이, 마스터 구동 회로는, 복수의 패킷들(PKTi,1~PKTi,4)에 각각 포함되는 복수의 가상 식별자들의 값들을 0, 1, 2, 3과 같이 1만큼씩 순차적으로 증가하여 각각의 입력 데이터 신호(SDTi,4)를 발생할 수 있다. 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4)의 각각의 슬레이브 구동 회로는, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 1만큼 증가하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달할 수 있다.

제1 수신 패킷(PKTi,1)을 예로 들어 설명하면, 시점(T0)에서 최후단의 제4 슬레이브 구동 회로(PDRi,4)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 0의 값을 갖고, 시점(T1)에서 제3 슬레이브 구동 회로(PDRi,3)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 1의 값을 갖고, 시점(T2)에서 제2 슬레이브 구동 회로(PDRi,2)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 2의 값을 갖고, 시점(T3)에서 최전단의 제1 슬레이브 구동 회로(PDRi,1)에 인가되는 제1 수신 패킷(PKTi,1)의 가상 식별자(VID)의 값은 3의 값을 가질 수 있다.

이와 같은 방식으로 가상 식별자의 값을 1만큼 증가하여 패킷을 순차적으로 전달함으로써, 시점(T3)에서 슬레이브 구동 회로(PDRi,4)가 수신하는 제4 패킷(PKTi,4), 슬레이브 구동 회로(PDRi,3)가 수신하는 제3 패킷(PKTi,3), 슬레이브 구동 회로(PDRi,2)가 수신하는 제2 패킷(PKTi,2) 및 슬레이브 구동 회로(PDRi,1)가 수신하는 제1 패킷(PKTi,1)의 가상 식별자들(VID)은 모두 3의 값을 가질 수 있다.

전술한 바와 같이, 컨트롤 로직(820)의 어드레스 비교부(ACMP)는, 상응하는 슬레이브 구동 회로에 입력되는 수신 패킷의 가상 식별자(VID)의 값을 고정 어드레스(AFX=3)와 비교하고, 상기 수신 패킷의 가상 식별자(VID)의 값이 상기 고정 어드레스(AFX=3)와 동일한 경우 상기 래치 신호(LATj)(j=1~4)를 활성화할 수 있다.

결과적으로, 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4) 에 각각 포함되는 어드레스 비교부들(ACMP)들은 시점(Ta)에서 래치 신호들(LAT1~LAT4)을 동시에 활성화할 수 있고, 슬레이브 구동 회로들(PDRi,1~PDRi,4)에 각각 포함되는 데이터 레지스터들(830)은 상응하는 밝기 데이터들을 동시에 래치하여 저장할 수 있다.

슬레이브 구동 회로들의 각각을 선택하기 위한 식별자를 부여하기 위하여 슬레이브 구동 회로의 각각에 식별자 부여를 위한 단자를 별도로 구비하거나, 디밍 동작 전에 식별자 할당을 위한 코맨드 등의 신호를 전달하기 위한 초기화 동작이 수행될 수 있다. 이 경우, 슬레이브 구동 회로의 구성이 복잡해지거나 식별자 부여를 위한 시간이 추가되어 디밍 동작의 효율성이 저하된다.

반면에 본 발명의 실시예들에 따른 슬레이브 구동 회로는 식별자 부여를 위한 별도의 단자가 요구되지 않으며 가상 식별자를 이용하여 식별자 부여를 위한 초기화 동작을 생략할 수 있다.

이와 같이, 본 발명의 실시예들에 따른 백라이트 시스템 및 데이터 전달 방법은 가상 식별자를 이용하여 밝기 데이터를 데이지 체인 구조로 연결된 슬레이브 구동 회로들 중 상응하는 슬레이브 구동 회로에 로딩하여 슬레이브 구동 회로의 식별자 부여를 위한 구성 및 동작을 생략함으로써 백라이트 유닛의 사이즈를 감소하고 로컬 디밍 동작의 속도를 향상시킬 수 있다.

도 16은 본 발명의 실시예들에 따른 디스플레이 장치에 포함되는 데이터 드라이버의 일 실시예를 나타내는 블록도이고, 도 17은 도 16의 데이터 드라이버의 동작을 나타내는 타이밍도이다.

도 16을 참조하면, 소스 드라이버(500)는 시프트 레지스터(510), 데이터 래치 회로(530), 디지털-아날로그 컨버터(DAC)(550) 및 출력 버퍼 블록(570)을 포함할 수 있다.

시프트 레지스터(510)는 클록 신호(CLK)와 입출력 제어 신호(DIO)를 수신하고, 클록 신호(CLK)에 기초하여 복수의 래치 클록 신호들(LCLK0~LCLKn-1)을 생성한다. 래치 클록 신호들(LCLK0~LCLKn-1) 각각은 특정 주기의 클록 신호들로서 데이터 래치(530)의 래치 시점을 결정한다.

데이터 래치(530)는 시프트 레지스터(510)에 의해서 제공되는 래치 클록 신호들(LCLK0~LCLKn-1)에 응답하여 데이터(DDT)를 저장한다. 데이터 래치(530)는 로드 신호(TP)에 응답하여 저장된 데이터를 DAC(550)로 출력한다. 로드 신호(TP)에 의해서 데이터 래치(530)는 출력 신호들(D0~Dn-1)을 출력할 것이다. DAC(550)는 계조 전압(GMA)을 사용하여, 데이터 래치(530)의 출력 신호들(D0~Dn-1)에 대응하는 아날로그 신호인 데이터 전압(VIN0~VINn-1)을 발생시킨다.

출력 버퍼 블록(570)은 출력 인에이블 신호(SOEN)에 응답하여 데이터 전압(VIN0~VINn-1)을 버퍼링하여 출력 패드들(PDO)을 통하여 소스 구동 신호들, 즉 패드 출력 전압 신호들(VPO0~VPOn-1)을 발생할 수 있다. 출력 버퍼 블록(570)은 디스플레이 패널의 소스 라인들을 각각 구동하기 위한 복수의 출력 버퍼 회로들(OBF)을 포함할 수 있다.

도 17을 참조하면, 입력 전압 신호(VIN)의 전압 레벨이 Vi1, Vi2, Vi3로 순차적으로 천이하고, 이에 따라서, 패드 출력 전압 신호(VPO)의 전압 레벨이 단위 주기(1H)마다 Vo1, Vo2, Vo3로 순차적으로 천이할 수 있다. 출력 버퍼 회로가 디스플레이 장치의 소스 드라이버에 포함되는 소스 증폭기 회로인 경우 단위 주기(1H)는 하나의 행에 해당하는 픽셀들에 패드 출력 전압 신호(VPO), 즉 소스 전압을 인가하기 위한 행 주사 주기에 해당할 수 있다.

출력 인에이블 신호(SOEN)는 단위 주기(1H)의 후반부에 해당하는 프리래치(pre-latch) 구간(tPL) 동안에 비활성화되고 단위 주기(1H)의 전반부에 해당하는 나머지 구간에서는 활성화될 수 있다. 도 17에는 출력 인에이블 신호(SOEN)가 논리 하이 레벨로 활성화되고 논리 로우 레벨로 비활성화되는 예를 도시하고 있으나, 신호의 활성화 레벨이 이에 한정되는 것은 아니다.

전술한 바와 같은 입력 데이터 신호의 복수의 패킷들을 이용한 데이터 전달 동작은 프리래치(pre-latch) 구간(tPL) 동안에 수행될 수 있다. 따라서, 소스 드라이버(500)의 래치 동작과 백라이트 시스템의 로컬 디밍을 위한 밝기 데이터의 전달 동작이 프리래치(pre-latch) 구간(tPL) 동안에 미리 수행되고, 소스 드라이버(500) 및 백라이트 유닛이 출력 인에이블 신호(SOEN)를 공통으로 이용하여 픽셀들의 표시 동작과 로컬 디밍 동작의 동기화가 용이하게 구현될 수 있다.

도 18은 본 발명의 실시예들에 따른 백라이트 유닛의 슬레이브 구동 회로에 포함되는 구동 유닛의 일 실시예를 나타내는 도면이고, 도 19는 도 18의 구동 유닛에 포함되는 아날로그 구동부의 동작을 나타내는 타이밍도이다.

도 18을 참조하면, 구동 유닛(840)은 아날로그 구동부(841) 및 디지털 구동부(842)를 포함할 수 있다. 도 18에는 광원 전압(VLed)에 연결되는 하나의 슬레이브 구동 회로에 의해 구동되는 복수의 광원들(LED1~LEDk)이 함께 도시되어 있다.

전술한 각각의 패킷은 복수의 광원들(LED1~LEDk)에 각각 상응하는 복수의 밝기 데이터들을 포함하고, 각각의 밝기 데이터는 아날로그 구동을 위한 데이터(DMDa) 및 디지털 구동을 위한 데이터(DMDd)를 포함할 수 있다. 예를 들어, 각각의 밝기 데이터가 20 비트 데이터인 경우 아날로그 구동을 위한 데이터(DMDa)는 8비트이고 디지털 구동을 위한 데이터(DMDd)는 12비트일 수 있다.

아날로그 구동부(841)는 전술한 도 13의 데이터 레지스터(830)에 저장된 밝기 데이터의 디지털 값들(DMDa)을 변환하여 상기 아날로그 구동을 위한 데이터(DMDa)에 각각 상응하는 전압들(V1~Vk)을 순차적으로 출력하는 디지털 아날로그 컨버터(DAC) 및 상기 전압들(V1~Vk)의 각각을 저장하고 각각의 슬레이브 구동 회로에 연결되는 광원들에 구동 전류들(ILed1~ILedk)을 각각 공급하는 샘플 홀딩 회로들(SH1~SHk)을 포함할 수 있다.

디지털 구동부(842)는 밝기 데이터의 디지털 구동을 위한 데이터(DMDd)에 기초하여 펄스 신호들(PL1~PLk)을 발생하는 변조기(MOD) 및 복수의 디밍 스위치들(SWD1~SWDk)을 포함할 수 있다. 일 실시예에서, 변조기(MOD)는 밝기 데이터(DMDd)의 크기를 펄스 폭으로 변환하는 PWM 변조기일 수 있다. 도 18에는 복수의 디밍 스위치들(SWD1~SWDk)을 이용한 디지털 구동부(842)의 예시적인 구성을 도시하고 있으며, 본 발명의 실시예들이 이에 한정되는 것은 아니다.

도 18 및 19를 참조하면, 아날로그 구동부(841)에 포함되는 복수의 스위치들(SW1~SWk)은 도 13의 컨트롤 로직(820)으로부터 제공되는 복수의 스위치 제어 신호들(SC1~SCk)의 각각에 응답하여 턴온될 수 있다. 복수의 스위치 제어 신호들(SC1~SCk)은 밝기 데이터의 아날로그 구동을 위한 데이터(DMDa)의 디지털 값들(DA1~DAk)이 제공되는 시점들(T1~Tk+1)에 동기하여 순차적으로 활성화될 수 있고, 이에 응답하여 복수의 스위치들(SW1~SWk)이 순차적으로 턴온될 수 있다.

따라서, 밝기 데이터의 아날로그 구동을 위한 데이터(DMDa)의 디지털 값들(DA1~DAk)에 각각 상응하는 전압들(V1~Vk)이 시점들(T1~Tk)들에서 샘플 홀딩 회로들(SH1~SHk)에 각각 저장될 수 있다.
도 20은 도 18의 구동 유닛에 포함되는 샘플 홀딩 회로의 일 실시예를 나타내는 회로도이다.

도 20을 참조하면, 각각의 샘플 홀딩 회로(SHk)는 커패시터(CST), 전류원(CS) 및 전류 미러(CM)를 포함할 수 있다.

커패시터(CST)는 스위치 제어 신호(SCk)의 활성화에 응답하여 턴온되는 스위치(SWk)를 통하여 인가되는 전압(Vk)을 저장할 수 있다. 전술한 바와 같이 전압(Vk)은 아날로그 구동을 위한 데이터(DMDa)의 상응하는 디지털 값(DAk)에 상응하는 레벨을 갖는다.

전류원(CS)은 전원 전압(VDD)에 연결되어 저장된 전압(Vk)에 상응하는 구동 전류(ILedk)를 발생하여 전류 미러(CM)에 공급한다.

전류 미러(CM)는 접지 전압(VSS)에 연결되어 전류원(CS)으로부터 공급되는 구동 전류(ILedk)를 복제하여 도 18의 광원(LEDk)에 공급할 수 있다.

본 발명의 실시예들이 도 20의 구성에 한정되는 것은 아니며, 샘플 홀딩 회로의 구성은 다양하게 구현될 수 있다.

종래에는 각각의 구동 유닛에 광원들(LED1~LEDk)의 개수만큼 디지털 아날로그 컨버터들을 구비하여 구동 전류들(ILed1~ILedk)을 각각 발생하였다. 이 경우, 광원들(LED1~LEDk)의 개수에 비례하여 구동 유닛의 사이즈 및 전력 소모가 증가하게 된다.

도 18 내지 20을 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따라서, 각각의 구동 유닛(840)은 광원들(LED1~LEDk)의 개수에 관계없이 하나의 공통 디지털 아날로그 컨버터(DAC)를 포함한다. 따라서, 복수의 디지털 아날로그 컨버터들을 포함하는 종래의 구동 유닛과 비교하여 본 발명의 실시예들에 따른 구동 유닛(840)은 감소된 사이즈 및 감소된 소모 전력을 가질 수 있다.

도 21은 18의 구동 유닛에 의해 구현되는 광원의 밝기를 나타내는 도면이다.

도 21을 참조하면, 각각의 광원의 밝기(luminance)는 펄스 폭 및 광원 전류(ILed)의 곱으로 표현될 수 있다. 즉, 도 21에서 사각형의 면적이 광원의 밝기에 해당한다. 상기 펄스 폭은 도 18의 펄스 신호들(PL1~PLk)의 각각의 펄스 폭에 해당하고, 디지털 구동을 위한 데이터(DMDd)의 각각의 값에 따라 결정될 수 있다. 광원 전류(ILed)는 도 18의 구동 전류들(ILed1~ILedk)의 각각에 해당하고, 아날로그 구동을 위한 데이터(DMDa)의 각각의 값에 따라 결정될 수 있다.

도 22는 본 발명의 실시예들에 따른 백라이트 시스템을 나타내는 블록도이고, 도 23은 도 22의 백라이트 유닛에 포함되는 슬레이브 구동 회로의 일 실시예를 나타내는 블록도이다.

도 22 및 23의 백라이트 시스템(13) 및 슬레이브 구동 회로(801)는 도 10의 백라이트 시스템(11) 및 도 13의 슬레이브 구동 회로(800)와 비교하여, 모니터링 회로(MNC)(900)를 포함하는 것을 제외하고는 실질적으로 동일하므로 중복되는 설명을 생략한다.

도 22 및 23을 참조하면, 각각의 슬레이브 구동 회로(PDRi,j)(i=1~3, j=1~4)는 모니터링 회로(900)를 포함할 수 있다. 각각의 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4)은 도 24 및 25를 참조하여 후술하는 바와 같은 모니터링 전류(IMONi)를 발생하여 마스터 구동 회로(603)의 모니터링 단자(TMIi)로 제공할 수 있다.

도 24는 도 23의 슬레이브 구동 회로에 포함되는 모니터링 회로의 일 실시예를 나타내는 회로도이고, 도 25는 도 24의 모니터링 회로의 동작을 나타내는 타이밍도이다.

도 24를 참조하면, 모니터링 회로(900)는 밴드 갭 레퍼런스 회로(BGR), 증폭기(AMP), 복수의 트랜지스터들(PM1, PM2, PM3), 저항(Rtune) 및 경로 선택부(PMX)를 포함할 수 있다.

밴드 갭 레퍼런스 회로(BGR)는 동작 조건에 무관하게 일정한 레벨을 갖는 기준 전압을 발생할 수 있다. 증폭기(AMP) 및 트랜지스터(PM1)는 네거티브 피드백 루프를 형성하여 증폭기(AMP)의 출력 전압은 밴드 갭 레퍼런스 회로(BGR)의 기준 전압을 추종(track)하게 된다. 결과적으로 전원 전압(VDD)으로부터 접지 전압(VSS)으로 저항(Rtune)을 통하여 흐르는 기준 전류(IR)는 밴드 갭 레퍼런스 회로(BGR)의 기준 전압에 따라 일정한 크기를 갖는다.

증폭기(AMP)의 출력 전압은 트랜지스터들(PM1, PM2, PM3)의 게이트 전극들에 공통으로 인가된다. 일 실시예에서, 제1 및 제2 트랜지스터들(PM1, PM2)의 사이즈(1x)보다 제3 트랜지스터(PM3)의 사이즈(nx)가 n배가 되도록 구현될 수 있다. 이 경우, 제2 트랜지스터(PM2)의 드레인을 통하여 기준 전류(IR)가 발생되고 제3 트랜지스터(PM3)의 드레인을 통하여 기준 전류(IR)의 n배에 해당하는 전류(nIR)가 발생될 수 있다.

경로 선택부(PMX)는 도 13의 컨트롤 로직(820)으로부터 제공되는 경로 제어 신호(PSEL) 기초하여 모니터링 전류(IMON)를 발생할 수 있다. 예를 들어, 도 25에 도시된 바와 같이, 경로 제어 신호(PSEL)는 제1 값(VL1) 및 제2 값(VL2)을 순차적으로 가질 수 있다. 경로 제어 신호(PSEL)가 제1 값(VL1)을 갖는 경우 경로 선택부(PMX)는 제2 트랜지스터(PM2)의 드레인과 연결되어 기준 전류(IR)를 모니터링 전류(IMON)로서 출력할 수 있다. 경로 제어 신호(PSEL)가 제2 값(VL2)을 갖는 경우 경로 선택부(PMX)는 제3 트랜지스터(PM3)의 드레인과 연결되어 기준 전류(IR)의 n배에 해당하는 전류(nIR)를 모니터링 전류(IMON)로서 출력할 수 있다. 모니터링 전류(IMON)를 수신하는 마스터 구동 회로(603)의 모니터링 단자 및 접지 전압(VSS) 사이에는 종단 저항(RMON)이 연결될 수 있다.

이와 같이, 각 슬레이브 구동 회로에 대하여 기준 전류(IR) 및 기준 전류(IR)의 n배에 해당하는 전류(nIR)를 순차적으로 샘플링하는 상관 더블 샘플링(correlated double sampling)을 수행할 수 있다.

도 22의 마스터 구동 회로(603)는 이와 같은 모니터링 전류(IMON)에 기초하여 복수의 슬레이브 구동 회로들(PDR1,1~PDR3,4) 사이의 동작 편차를 보정하는 보정 회로(CAL)를 포함할 수 있다. 보정 회로(CAL)는 복수의 슬레이브 구동 회로들(PDR1,1~PDR3,4)의 각각에 포함되는 모니터링 회로(900)로부터 제공되는 복수의 모니터링 전류들(IMON1~IMON3)을 복수의 디지털 값들로 변환하는 아날로그 디지털 컨버터(ADC)를 포함할 수 있다. 복수의 모니터링 전류들(IMON1~IMON3)의 각각의 모니터링 전류(IMONi)(i=1~3)는 해당 구동 행(DRi)에 배치되는 슬레이브 구동 회로들(PDRi,1~PDRi,4)에 의해 샘플링되는 전류들을 순차적으로 포함할 수 있다.

마스터 구동 회로(603)의 보정 회로(CAL)는 상기 복수의 디지털 값들에 기초하여 복수의 슬레이브 구동 회로들(PDR1,1~PDR3,4)의 동작 편차를 보정할 수 있다. 보정 회로(CAL)는 전술한 바와 같은 상관 더블 샘플링에 의한 기준 전류(IR) 및 기준 전류(IR)의 n배에 해당하는 전류(nIR)의 차이 값(nIR-IR)에 기초하여 상기 동작 편차를 보정할 수 있다. 이와 같은 더블 샘플링된 전류들의 차이 값(nIR-IR)에 기초하여 동작 편차를 보정함으로써 외부 잡음의 영향을 감소할 수 있고 복수의 슬레이브 구동 회로들(PDR1,1~PDR3,4)의 동작 편차를 정밀하게 보정할 수 있다.

도 26a 및 26b는 본 발명의 실시예들에 따른 백라이트 시스템의 디밍 동작의 일 실시예를 나타내는 도면들이다.

도 8을 참조하여 설명한 바와 같이, 백라이트 유닛(BLU)은 복수의 로컬 디밍 블록들(LDB1,1~LDBN,M)을 포함할 수 있다. 복수의 로컬 디밍 블록들(LDB1,1~LDBN,M)은 복수의 디밍 블록 행들(BR1~BRN) 및 복수의 디밍 블록 열들(BC1~BCM)의 매트릭스 형태로 배열될 수 있다.

도 26a를 참조하면, 디밍 동작은 복수의 디밍 블록 행들(BR1~BRN)의 각각에 대하여 디밍 블록 행의 단위로 수행될 수 있다. 예를 들어, 제1 시점(T1)부터 하나의 프레임 주기(1F) 동안 제1 디밍 블록 행(BR1)에 대한 광원 발광(LED EMISSION)이 수행되고, 제2 시점(T2)부터 하나의 프레임 주기(1F) 동안 제2 디밍 블록 행(BR2)에 대한 광원 발광이 수행되고, 이와 같은 방식으로 제N 시점(TN)부터 하나의 프레임 주기(1F) 동안 제N 디밍 블록 행(BRN)에 대한 광원 발광(LED EMISSION)이 수행될 수 있다.

밝기 데이터들은 60Hz, 120Hz와 같은 디스플레이 장치의 프레임 레이트로 복수의 슬레이브 구동 회로들에 각각 전달되며, 한번 전달된 밝기 데이터들은 프레임 레이트의 역수에 해당하는 프레임 주기(1F) 동안의 디밍 동작에 이용될 수 있다.

도 26b에는 각각의 디밍 블록 행(BRi)의 하나의 프레임 주기(1F) 동안의 디밍 동작에 대한 블랙 서프 프레임 삽입(BSFI, black sub-frame insertion) 동작이 도시되어 있다.

도 26b를 참조하면, 하나의 프레임 주기(1F)는 복수의 서브 프레임들(SF1~SFp)로 분할될 수 있다. 예를 들어, 하나의 프레임 주기(1F)는 12개의 서브 프레임들(SF1~SF12)로 분할될 수 있다.

디밍 블록 행(BRi)에 상응하는 슬레이브 구동 회로들은 복수의 서브 프레임들(SF1~SFN)의 일부에서 각각의 밝기 데이터(DMDi)에 기초하여 상응하는 광원들을 구동하고 복수의 서브 프레임들(SF1~SFN)의 나머지 일부에서 블랙 데이터(BLD)에 기초하여 상응하는 광원들을 구동할 수 있다. 여기서 블랙 데이터(BLD)는 광원에서 발광되는 빛의 휘도가 0에 상응하는 데이터를 나타낸다.

예를 들어, 도 26b에 도시된 바와 같이, 복수의 서브 프레임들(SF1~SFN) 중 홀수 번째 서브 프레임들(SF1, SF3, SFp-1) 동안에는 밝기 데이터(DMDi)에 기초하여 상응하는 광원들을 구동하고 짝수 번째 서브 프레임들(SF2, SF4, SFp) 동안에는 블랙 데이터(BLD)에 기초하여 상응하는 광원들을 구동하는 것과 같이, 실제 디밍과 블랙 디밍을 교호적으로(alternately) 수행할 수 있다.

이와 같이, 복수의 서브 프레임들 중 일부의 서브 프레임들에 대해 블랙 디밍을 적용함으로써 블랙 프레임을 추가한 효과를 볼 수 있으며, 블랙 프레임의 추가 효과에 의해 디스플레이 장치에 의해 디스플레이되는 영상의 끌림 현상을 완화할 수 있다.

도 27은 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.

도 27을 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이 장치(1150) 등을 포함할 수 있다.

어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다.

일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이 장치(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.

일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다.

컴퓨팅 시스템(1100)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다.

한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.

본 발명의 실시예들에 따라서, 디스플레이 장치(1150)는 마스터 구동 회로 및 백라이트 유닛을 포함하는 백라이트 시스템(BLS)을 포함할 수 있다. 전술한 바와 같이, 상기 백라이트 유닛은 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결될 수 있다. 상기 마스터 구동 회로는 상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생할 수 있다.

이상 설명한 바와 같이, 본 발명의 실시예들에 따른 백라이트 시스템은 백라이트 유닛에 포함되는 슬레이브 구동 회로들을 데이지 체인 구조로 연결하고 밝기 데이터를 디지털 방식으로 전송함으로써 백라이트 유닛의 배선 수를 감소하고 노이즈 마진을 향상시킬 수 있다.

또한 본 발명의 실시예들에 따른 백라이트 시스템 및 데이터 전달 방법은 가상 식별자를 이용하여 밝기 데이터를 데이지 체인 구조로 연결된 슬레이브 구동 회로들 중 상응하는 슬레이브 구동 회로에 로딩함으로써 슬레이브 구동 회로의 식별자 부여를 위한 구성 및 동작을 생략함으로써 백라이트 유닛의 사이즈를 감소하고 로컬 디밍 동작의 속도를 향상시킬 수 있다.

본 발명의 실시예들은 디스플레이 장치 및 상기 디스플레이 장치를 포함하는 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기, 차량용 네비게이션, 비디오 폰, 감시 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감지 시스템 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

1. 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 유닛; 및
   상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생하는 마스터 구동 회로를 포함하고,
   상기 마스터 구동 회로는, 상기 복수의 패킷들에 각각 포함되는 복수의 가상 식별자들의 값들을 순차적으로 증가하거나 감소하여 상기 각각의 입력 데이터 신호를 발생하고,
   상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들의 각각의 슬레이브 구동 회로는, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 증가하거나 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달하는 백라이트 시스템.
2. 제1 항에 있어서,
   상기 마스터 구동 회로는,
   상기 각각의 입력 데이터 신호를 상기 각각의 구동 행의 최후단의 슬레이브 구동 회로로 인가하고,
   상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 상기 각각의 입력 데이터 신호를 상기 최후단의 슬레이브 구동 회로부터 최전단의 슬레이브 구동 회로까지 순차적으로 전달하는 것을 특징으로 하는 백라이트 시스템.
3. 삭제
4. 제1 항에 있어서,
   상기 각각의 슬레이브 구동 회로는,
   상기 수신 패킷의 가상 식별자의 값을 고정 어드레스와 비교하고,
   상기 수신 패킷의 가상 식별자의 값이 상기 고정 어드레스와 동일한 경우 상기 수신 패킷에 포함되는 밝기 데이터를 래치하여 저장하고,
   상기 고정 어드레스는 상기 복수의 슬레이브 구동 회로들에 대하여 동일한 값으로 설정되는 것을 특징으로 하는 백라이트 시스템.
5. 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 유닛; 및
   상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들에 각각 로딩되는 밝기 데이터들을 포함하는 복수의 패킷들을 순차적으로 발생하여 상기 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생하는 마스터 구동 회로를 포함하고,
   상기 복수의 슬레이브 구동 회로들의 각각의 슬레이브 구동 회로는,
   후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷을 비트 단위로 쉬프팅하여 저장하고 출력하는 쉬프팅 레지스터;
   상기 수신 패킷에 포함되는 가상 식별자의 값에 기초하여 래치 신호를 발생하는 컨트롤 로직;
   상기 래치 신호에 기초하여 상기 수신 패킷에 포함되는 밝기 데이터를 래치하여 저장하는 데이터 레지스터; 및
   상기 데이터 레지스터에 저장된 밝기 데이터에 기초하여 상기 복수의 광원들 중 상기 각각의 슬레이브 구동 회로에 연결되는 광원들을 구동하는 구동 유닛을 포함하는 것을 특징으로 하는 백라이트 시스템.
6. 제5 항에 있어서,
   상기 구동 유닛은,
   상기 데이터 레지스터에 저장된 밝기 데이터의 디지털 값들을 변환하여 상기 디지털 값들에 각각 상응하는 전압들을 순차적으로 출력하는 디지털 아날로그 컨버터; 및
   상기 전압들의 각각을 저장하고 상기 각각의 슬레이브 구동 회로에 연결되는 광원들에 구동 전류들을 각각 공급하는 샘플 홀딩 회로들을 포함하는 것을 특징으로 하는 백라이트 시스템.
7. 제5 항에 있어서,
   상기 각각의 슬레이브 구동 회로는,
   상기 구동 유닛의 회로 특성을 나타내는 모니터링 전류를 발생하는 모니터링 회로를 더 포함하고,
   상기 마스터 구동 회로는,
   상기 복수의 슬레이브 구동 회로들의 각각에 포함되는 모니터링 회로로부터 제공되는 복수의 모니터링 전류들을 복수의 디지털 값들로 변환하는 아날로그 디지털 컨버터를 포함하고,
   상기 복수의 디지털 값들에 기초하여 상기 복수의 슬레이브 구동 회로들의 동작 편차를 보정하는 것을 특징으로 하는 백라이트 시스템.
8. 제5 항에 있어서,
   상기 쉬프팅 레지스터 및 상기 구동 유닛은 상기 마스터 구동 회로로부터 제공되는 동일한 클록 신호에 기초하여 동작하는 것을 특징으로 하는 백라이트 시스템.
9. 제1 항에 있어서,
   상기 마스터 구동 회로는,
   상기 각각의 구동 행에 배치되는 슬레이브 구동 회로들을 순차적으로 경유하는 데이지 체인 방식으로 클록 신호를 공급하는 것을 특징으로 하는 백라이트 시스템.
10. 복수의 구동 행들 및 복수의 구동 열들의 매트릭스 형태로 배치된 복수의 슬레이브 구동 회로들 및 상기 복수의 슬레이브 구동 회로들에 의해 구동되는 복수의 광원들을 포함하고, 상기 복수의 구동 행들의 각각의 구동 행에 배치되는 슬레이브 구동 회로들은 데이지 체인 구조로 연결되는 백라이트 시스템의 데이터 전달 방법으로서,
    복수의 패킷들에 각각 포함되는 복수의 가상 식별자들의 값들을 순차적으로 증가하거나 감소하여 상기 복수의 패킷들을 순차적으로 포함하는 각각의 구동 행에 상응하는 각각의 입력 데이터 신호를 발생하는 단계;
    상기 각각의 입력 데이터 신호를 상기 각각의 구동 행의 최후단의 슬레이브 구동 회로로 인가하고, 상기 각각의 입력 데이터 신호를 상기 최후단의 슬레이브 구동 회로부터 최전단의 슬레이브 구동 회로까지 순차적으로 전달하는 단계;
    각각의 슬레이브 구동 회로에 대하여, 후단의 슬레이브 구동 회로로부터 전달되는 수신 패킷에 포함되는 가상 식별자의 값을 증가하거나 감소하여 전단의 슬레이브 구동 회로로 송신 패킷을 전달하는 단계; 및
    상기 수신 패킷의 가상 식별자의 값 및 고정 어드레스의 비교 결과에 기초하여 상기 수신 패킷에 포함되는 밝기 데이터를 상기 각각의 슬레이브 구동 회로에 저장하는 단계를 포함하는 백라이트 시스템의 데이터 전달 방법.

Images