KR102701446B1 - 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 - Google Patents
무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 Download PDFInfo
- Publication number
- KR102701446B1 KR102701446B1 KR1020247006311A KR20247006311A KR102701446B1 KR 102701446 B1 KR102701446 B1 KR 102701446B1 KR 1020247006311 A KR1020247006311 A KR 1020247006311A KR 20247006311 A KR20247006311 A KR 20247006311A KR 102701446 B1 KR102701446 B1 KR 102701446B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- pwm
- signal
- pll
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000010363 phase shift Effects 0.000 claims description 248
- 230000004044 response Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 claims 25
- 230000003111 delayed effect Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 149
- 238000010586 diagram Methods 0.000 description 35
- 230000007704 transition Effects 0.000 description 20
- 238000013461 design Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 12
- 238000012937 correction Methods 0.000 description 11
- 230000001939 inductive effect Effects 0.000 description 11
- 238000013459 approach Methods 0.000 description 10
- 230000001934 delay Effects 0.000 description 10
- 239000000523 sample Substances 0.000 description 10
- 238000010248 power generation Methods 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 230000005284 excitation Effects 0.000 description 6
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013257 coordination network Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2176—Class E amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
기준 신호에 대하여 펄스 폭 및 위상을 동적으로 제어하는 능력을 갖고 하나 이상의 펄스 폭 변조된(PWM) 파형들을 발생시키기 위한 방법들 및 장치들을 가리키는 개념들, 시스템들, 회로들, 및 기법들이 설명된다.
Description
당 기술분야에 알려진 바와 같이, 임피던스 매칭 네트워크(impedance matching networks)는 보통(commonly) 많은 무선 주파수(radio frequency; RF) 및 마이크로파(microwave) 시스템 내에서 전력 전송(power transfer)을 최대화하기 위해 사용된다.
예를 들어, RF 송신기에서, 임피던스 매칭 네트워크는 RF 전력 증폭기(power amplifier, PA)의 출력 임피던스로부터 RF 부하(예를 들어, 안테나)의 임피던스로 임피던스 매칭(impedance match)을 제공하기 위해 사용될 수 있다. 이러한 임피던스 매칭은 송신된 전력을 증가시키고, 전력 손실을 감소시키며, 추가 회로 소자(예를 들어, 절연체(isolator) 등)의 필요성을 감소시키거나 제거한다.
임피던스 매칭 네트워크의 한 클래스(class)로 조정 가능 임피던스 매칭 네트워크(TMNs, tunable impedance matching networks)가 언급되며(referred), 때때로 자동 안테나 조정 유닛(automatic antenna tuning unit)으로도 불린다. 종래의 TMN은 단일 소자(single-element) 혹은 일괄 소자(lumped-element) 리액턴스(reactive) 네트워크로서 실현될(implemented) 수 있고, 네트워크에서(where) 리액턴스 소자 중 적어도 하나는, 특정한 주파수에서 또는 주파수 범위에 걸친 가변적 구성요소(variable component)의 임피던스가 수정될 수 있도록, 가변(variable)(예를 들어, 조정 가능(tunable)) 구성요소(component)이다. TMN내의 리액턴스 소자는 래더-네트워크(ladder-network), L-네트워크, T-네트워크 또는 Pi-네트워크와 같은 회로 토폴로지(topology)로 배치될 수 있다.
종래의 TMN은 아날로그(연속적으로 조절가능) 또는 디지털(이산 값(discrete values)의 셋트 중 조절가능)로 분류될 수 있다. 아날로그 TMN은 바이어스 조건을 조절함으로써 연속적 방식으로 조절될 수 있는(일부 주파수에서 또는 주파수 범위 상의) 리액턴스(reactance) 값을 갖는 가변 리액턴스 소자를 활용한다(utilize). 디지털 TMN은 정적 리액턴스 소자의 디지털로 전환(digitally switched)되는 어레이(array)로 가변 리액턴스 소자를 실현한다. 이 접근은 유한하고(finite) 이산적인(discrete) 단계들로 리액턴스 값들의 임피던스의 조절을 허용한다.
아날로그 TMN은 자주 마이크로 전자 기계 시스템(MEMS, micro-electromechanical systems) 또는 버랙터 다이오드(varactor diodes)(또는, 버랙터 다이오드 회로, varactor diode circuits)를 사용하여 실현된다. 아날로그 TMN은 광범위한 임피던스에 걸쳐 빠르고 정확한 임피던스 매칭을 허용하지만, 높은 전력 레벨에서 작동하기 위해 상대적으로 높은 바이어스 전압(bias voltage)이 요구된다.
디지털 TMN은 자주 CMOS 스위치, MEMS 스위치, PIN 다이오드 또는 이산 전력 트랜지스터(discrete power transistor)를 사용하여 실현된다. MEMS 스위치는 낮은 온-상태(on-state) 저항을 가지고, 낮은 전력 소모로 수십 GHz까지 작동할 수 있지만, MEMS 스위치는 높은 제어 전압(control voltage)을 요구한다. PIN 다이오드 및 CMOS 스위치 기반 디지털 TMN은 낮거나 중간 수준의(low-to-moderate) 온-상태 저항을 나타내고, 그래서 일부 저항성 전력 손실(resistive power loss)을 희생(at the expense of)하여 높은 전력 레벨을 처리(handle)할 수 있다. PIN 다이오드 및 CMOS 스위치 기반 디지털 TMN은 온-다이 인테그레이션(on-die integration), 예를 들어 소프트웨어 정의 라디오(Software Defined Radio; SDR) 집적 회로(integrated circuit; IC)와 다른(other) 온-칩(on-chip)에 유리하다(favorable for). 그러나 디지털 TMN은 제한된 튜닝 해상도(tuning resolution)를 나타내고, 따라서 임피던스 매칭이 달성될 수 있는 정확도가 제한된다. RF 플라즈마 드라이버(RF plasma driver)와 같이 매우 넓은 임피던스 범위에 걸쳐 정확한 임피던스 매칭이 요구되는 일부 고전력 애플리케이션(high power applications)에서, 디지털 TMN의 사용은 정밀한(fine) 튜닝 해상도를 달성하는데 필요한 많은 수의 디지털 스위치로 인해 비실용적(impractical)일 수 있다.
아래는 상세한 설명에서 더 후술되는 단순화된 형태로 개념들의 선택을 도입하기 위하여 제공된다. 이 요약은 청구된 발명(claimed subject matter)의 조합들 또는 필수적인 특징들(essential features) 또는 키(key)를 식별하도록 의도되지 않으며, 청구된 발명의 범위(scope)를 제한하는 데 사용되도록 의도되지도 않는다.
일반적인 개요(general overview)에서, 여기서 설명된 개념들, 시스템들 및 기법들은 기준 신호(reference signal)에 대하여 펄스 폭 및 위상을 동적으로 제어하는 능력을 갖는 하나 이상의 펄스 폭 변조된(PWM, pulse width modulated) 파형들(신호들)을 발생시키기 위한 방법들 및 장치들에 관한 것이다(directed toward). (기준 신호에 대한) 각 PWM 파형의 펄스 폭 및 위상은, 작동 주파수에 의하여 영향을 받지 않는 임의로(arbitrarily) 정밀한 해상도(fine resolution)를 갖고 0° 내지 360°범위에 걸쳐 독립적으로(independently) 조절될 수 있다. 발생된 PWM 신호들은, 기준 신호 주파수의 넓은 변조 범위에 대해 기준 신호에 대한 위상 및 주파수 고정(phase and frequency lock)을 유지할 수 있다. 여기서 설명된 개념들, 시스템들, 디바이스들(devices) 및 기법들은 HF 및 VHF 어플리케이션들에 대한 정확하고 동적으로 조절가능한 PWM 파형들을 발생시키는데 적합하다. 그들은, 위상 전환된 임피던스 변조(PSIM, phase-switched impedance modulation) 기반의 조정 가능 매칭 네트워크들(TMNs, tunable matching networks) 및 PSIM 증폭기들을 포함하며, 기준 신호가 PWM의 정확한(precise) 타이밍(timing)이 유지되어야 하는 것에 관하여 무선 주파수(RF) 입력 소스로부터 도출된 어플리케이션들에서 특정한 밸류(particular value)을 가진다. 이러한 회로들은, 예를 들어, 반도체 프로세싱 및 반도체 프로세싱 장비(semiconductor processing equipment)의 클리닝(cleaning)과 연결된 이용을 위한 고 전력 마이크로파 플라즈마 시스템들에서의 어플리케이션을 찾는다(find).
여기서 설명된 개념들, 시스템들, 및 기법들의 한 측면(aspect)에서, 펄스 폭 변조(PWM) 발생기(generator)는 적어도 하나의 입력 및 복수의 출력들을 가지는 위상 천이 회로(phase-shifting circuit)를 포함한다. 위상 천이 회로는 기준 신호를 수신하도록 및, 이에 응답하여(in response), 상기 둘 이상의 출력의 각각 상에 위상 천이된 신호(phase-shifted signal)를 제공(provide)하도록 구성된다. 각 위상 천이된 신호는 기준 신호에 비해(relative to) 위상 천이를 가질 수 있다. PWM 발생기(PWM generator)는 파형 결합기(waveform combiner)를 더 포함할 수 있다. 파형 결합기는 위상 천이 회로의 개별 출력(respective output)에 접속(couple)된 각 입력을 갖는 복수의 입력들을 가질 수 있다. 파형 결합기는 위상 천이 회로로부터 위상 천이된 신호들을 수신하도록 및, 이에 응답하여(in response), 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이를 가지는 PWM 신호를 발생시키도록 구성될 수 있다.
이 배치(arrangement)로, 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이를 갖는 PWM 신호를 발생시키기 위한 PWM 발생기가 제공된다. 실시 예들에서, PWM 신호의 기준 신호에 비한(relative to) 펄스 폭 및 위상 천이는 동적으로 제어될 수 있다. 파형 결합기는 위상 천이된 신호들에 응답하여 PWM을 발생시키도록 구성되기 때문에, 위상 천이된 신호들을 변경하는 것(altering)은 PWM 신호의 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이를 조절할 수 있다.
실시 예들에서, 위상 천이 회로는 병렬 아키텍쳐(parallel architecture)로 또는 캐스케이드된 아키텍쳐(cascaded architecture)로 접속(couple)된 복수의 위상 천이 소자들(phase-shifting elements)을 포함할 수 있다.
실시 예들에서, 위상 천이 회로는 적어도 셋의 입력들 및 적어도 하나의 출력을 가지는 동위상/직교위상(IQ, In-phase/quadrature-phase) 변조기를 포함할 수 있다. IQ 변조기(in-phase/quadrature-phase modulator)의 한 입력은 기준 신호를 수신하도록 구성될 수 있고, IQ 변조기의 둘의 다른 입력들은 기준 신호로부터 도출된 기저 대역 신호들(baseband signals)을 수신하도록 구성될 수 있다. IQ 변조기는 IQ 변조기의(its) 입력들 중 적어도 둘 및 IQ 변조기의(its) 출력 사이에 접속된 가산기(adder)를 포함할 수 있다.
실시 예들에서, 파형 결합기는 엣지 검출기(edge detector), 로직 게이트(logic gate), 플립 플롭(flip-flop), 또는 증폭기(amplifier) 중 적어도 하나를 포함할 수 있다. 파형 결합기는 또한 각각이 입력 및 출력을 가지는 복수의 증폭기들을 포함할 수 있다. 증폭기들의 각 입력은 위상 천이된 신호를 수신하도록 구성될 수 있다. 파형 결합기는 복수의 입력들 및 적어도 하나의 출력을 가지는 로직 게이트를 더 포함할 수 있다. 파형 결합기의 각 입력은, 적어도 하나의 증폭기의 출력에 접속되도록 구성될 수 있다.
실시 예들에서, 위상 천이 회로는, 적어도 하나의 미리 결정된 위상 천이 파라미터에 기초하여 둘 이상의 위상 천이된 신호들을 발생시키도록 구성될 수 있다. 위상 천이 회로는 또한 제어기(controller)로부터 적어도 하나의 미리 결정된 위상 천이 파라미터를 수신하도록 구성될 수 있다. 제어기는, 발생된 PWM 신호의 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이에 기반한 적어도 하나의 미리 결정된 위상 천이 파라미터를 발생시키도록 구성될 수 있다.
실시 예들에서, PWM 발생기는 직접 회로(integrated circuit)로 구현될 수 있다.
여기서 나타난 PWM 발생 기법들은 입력 파형을 취하고 위상 및 주파수 모두에서(또는 지연 및 주파수 모두에서) 입력에 고정된(locked) 출력 파형을 발생시키는 위상 천이 소자들의 이용에 의존한다(rely on), 입력 및 출력 간의 위상 천이(또는 지연)가(디지털 또는 아날로그 방법들을 통하여) 동적으로 제어될 수 있고, 위상 천이가 설정될 수 있는 해상도는 하나(one)가 PWM 신호의 위상 및 펄스 폭을 조절할 수 있는 해상도를 궁극적으로 결정한다. 이 위상 천이 소자들은, 각각(respectively) 캐스케이드된 또는 병렬로 된 시스템 아키텍쳐들(system architectures)을 형성하도록 캐스케이드되거나 병렬로 연결될 수 있다.
여기서 설명된 개념들, 시스템들 및 기법들의 또다른 측면은, 동적으로 제어되는 펄스 폭 변조(PWM) 신호들을 발생시키기 위한 장치. 장치는 둘 이상의 위상 천이 소자들을 포함할 수 있다. 각 위상 천이 소자는, 기준 신호를 수신하도록 구성될 수 있는 각 위상 천이 소자의 입력을 갖는, 출력 및 입력을 가질 수 있다. 장치는 위상 천이 소자들의 출력들에 전자적으로(electronically) 접속될 수 있는 파형 결합기를 더 포함할 수 있다. 각 위상 천이 소자는 기준 신호 및 개별 미리 결정된 위상 천이 파라미터(respective predetermined phase-shift parameter)에 기초하여 각 위상 천이 소자의(its) 출력에서 개별 위상 천이된 신호(respective phase-shifted signal)를 발생시키도록 구성될 수 있다. 또한 파형 결합기는, 위상 천이 소자들의 출력들에서 발생된 위상 천이된 신호들에 기초하여 펄스 폭 및 펄스 천이를 가지는 PWM 신호를 발생시키도록 구성될 수 있다.
이 특정한 배치로, 원하는 PWM 신호를 발생시키기 위한 병렬 아키텍쳐가 제공된다. 실시 예들에서, PWM 신호는 기준 신호에 비해(relative to), 동적으로 조절가능한(adjustable) 펄스 폭 및 위상 천이를 가질 수 있다. 위상 천이 소자들의 위상 천이 파라미터들을 조절함으로써, PWM 신호의 펄스 폭 및 위상 천이는 동적으로 제어될 수 있다.
실시 예들에서, 각 미리 결정된 위상 천이 파라미터는 미리 결정된 위상 천이 또는 미리 결정된 펄스 폭 중 적어도 하나를 포함할 수 있다.
실시 예들에서, 위상 천이 소자들 중 적어도 하나는 동위상/직교위상 변조기 또는 위상 고정 루프(PLL: phase-lock loop)를 포함할 수 있다.
실시 예들에서, 각 위상 천이 소자는 개별 제어 신호(respective control signal)에 접속될 수 있다. 각 개별 제어 신호는 개별 미리 결정된 위상 천이 파라미터를 포함할 수 있다. 장치는, 기준 신호 및 발생된 PWM 신호에 접속된 위상 검출기(phase detector)를 더 포함할 수 있다. 실시 예들에서, 위상 검출기는 발생된 PWM 신호에 대한 기준 신호의 비교에 기초하여 위상 보정 신호(phase correction signal)를 발생시키도록 구성될 수 있다. 위상 보정 신호는 각 위상 천이 소자에 제공될 수 있다.
실시 예들에서, 파형 결합기는 적어도 하나의 엣지 검출기를 포함할 수 있고, 각 엣지 검출기는 적어도 하나의 플립 플롭에 접속된다. 플립 플롭은, 적어도 하나의 발생된 위상 천이된 신호의 상승 엣지(rising edge) 및 적어도 하나의 다른 발생된 위상 천이된 신호의 상승 엣지에 기초하여 PWM 신호를 발생시키도록 구성될 수 있다.
여기서 설명된 개념들, 시스템들 및 기법들의 또다른 측면에서, 동적으로 제어되는 펄스 폭 변조(PWM) 신호들을 발생시키기 위한 장치가 제공된다. 장치는 입력 및 출력들을 가지는 제1 위상 천이 소자를 포함할 수 있다. 제1 위상 천이 소자의 입력은 기준 신호에 접속될 수 있다. 장치는 또한 입력 및 출력을 가질 수 있는 제2 위상 천이 소자를 포함할 수 있다. 제2 위상 천이 소자의 입력은 제1 위상 천이 소자의 출력에 접속될 수 있다. 장치는 또한 제1 위상 천이 소자 및 제2 위상 천이 소자의 출력들에 전자적으로 접속될 수 있는 파형 결합기를 포함할 수 있다. 제1 위상 천이 소자는, 기준 신호 및 개별 미리 결정된 위상 천이(respective predetermined phase shift)에 기초하여 제1 위상 천이 소자의(its) 출력에서 제1 위상 천이된 신호를 발생시키도록 구성될 수 있다. 제2 위상 천이 소자는, 제1 위상 천이된 신호 및 개별 미리 결정된 위상 천이에 기초하여 제2 위상 천이 소자의(its) 출력에서 제2 위상 천이된 신호를 발생시키도록 구성될 수 있다. 파형 결합기는, 제1 위상 천이된 신호 및 제2 위상 천이된 신호에 기반한 펄스 폭 및 펄스 천이를 가지는 PWM 신호를 발생시키도록 구성될 수 있다.
이 특정한 배치로, 원하는 PWM 신호를 발생시키기 위한 캐스케이드된 아키텍쳐가 제공된다. 이 배치에서, 각 위상 천이 소자는 별개의(distinct), 무관련한(unrelated) 위상 천이 파라미터를 수신할 수 있다. 이로 인해, 발생된 PWM 신호를 대한 기준 신호에 비해(relative to) 원하는 펄스 폭 및 위상 천이를 달성하기 위해, 보다 적은(fewer) 위상 천이 파라미터들이 조절될 필요가 있을 수 있다.
실시 예들에서, 각 미리 결정된 위상 천이 파라미터는 적어도 미리 결정된 위상 천이 또는 미리 결정된 펄스 폭을 포함할 수 있다.
실시 예들에서, 위상 천이 소자들 중 적어도 하나는, 동위상/직교위상 변조기를 포함할 수 있다. 장치는, 적어도 하나의 동위상/직교위상 변조기에 접속된 제어 회로를 또한 포함할 수 있으며, 상기 제어 회로는 적어도 하나의 동위상/직교위상 변조기에 제어 신호를 제공하도록 구성된다. 실시 예들에서, 제어 신호는 동위상/직교위상 변조기를 위한 개별 미리 결정된 위상 천이 파라미터(respective predetermined phase shift parameter)를 포함할 수 있다.
실시 예들에서, 위상 천이 소자들 중 적어도 하나는 위상 고정 루프를 포함한다.
실시 예들에서, 장치는, 기준 신호 및 발생된 PWM 신호에 접속될 수 있는 위상 검출기를 더 포함할 수 있다. 위상 검출기는, 발생된 PWM 신호에 대한 기준 신호의 비교에 기초하여 위상 보정 신호를 발생시키도록 구성될 수 있다. 실시 예들에서, 각 위상 천이 소자는 위상 보정 신호에 기초하여 위상 천이된 신호를 발생시키도록 더 구성될 수 있다.
실시 예들에서, 파형 결합기는 적어도 하나의 로직 게이트를 포함할 수 있다. 로직 게이트는 제1 위상 천이된 신호 및 제2 위상 천이된 신호를 비교하도록 구성될 수 있다.
여기서 설명된 개념들, 시스템들 및 기법들의 여전히 또 다른 측면에서, 동적으로 제어되는 펄스 폭 변조(PWM) 신호들을 발생시키기 위한 장치가 설명된다. 장치는, 입력 및 출력을 각각 가지고, 병렬로 전자적으로 접속된 위상 천이 소자들의 제1 세트(first set)를 포함할 수 있다. 위상 천이 소자들의 제1 세트의 입력들은 기준 신호에 각각 전자적으로 접속될 수 있다. 장치는 또한 입력 및 출력을 각각 가지고, 병렬로 전자적으로 접속된 위상 천이 소자들의 제2 세트를 포함할 수 있다. 위상 천이 소자들의 제2 세트의 입력들은, 제1 세트의 적어도 하나의 위상 천이 소자의 출력에 각각 전자적으로 접속될 수 있다. 장치는 또한 제1 세트 및 제2 세트의 위상 천이 소자들의 출력들에 전자적으로 접속된 파형 결합기를 포함할 수 있다. 제1 세트의 각 위상 천이 소자는, 기준 신호 및 개별 미리 결정된 위상 천이(respective predetermined phase shift)에 기초하여 제1 세트의 각 위상 천이 소자의(its) 출력에서 개별 위상 천이된 신호(respective phase-shifted signal)를 발생시키도록 구성될 수 있다. 제2 세트의 각 위상 천이 소자는, 제1 세트의 위상 천이 소자에 의하여 발생된 적어도 하나의 위상 천이된 신호 및 개별 미리 결정된 위상 천이(respective predetermined phase-shift parameter)에 기초하여, 제2 세트의 각 위상 천이 소자의(its) 출력에서 개별 위상 천이된 신호(respective phase-shifted signals)를 발생시키도록 구성될 수 있다. 파형 결합기는, 제1 세트의 위상 천이 소자들에 의하여 발생된 위상 천이된 신호들에 기초하여, 펄스 폭 및 펄스 천이를 갖는 제1 펄스를 가지는 이중 펄스 PWM 신호를 발생시키도록 구성될 수 있다. PWM 신호는 또한 제2 세트의 위상 천이 소자들에 의하여 발생된 위상 천이된 신호들에 기초하여, 펄스 폭 및 펄스 천이를 갖는 제2 펄스를 가질 수 있다.
이 특정한 배치로, 이중 펄스 PWM 신호를 발생시키기 위한 아키텍쳐가 제공된다. 이중 펄스 PWM 신호는, 동적으로 조절될 수 있는 기준 신호에 비해(relative to) 두 펄스 폭들 및 위상 천이들을 가질 수 있다. 두 펄스 폭들 및 위상 천이들을 가짐으로써, 다중의(multiple) 위상 전환된 리액턴스 소자들이 한 번에 구동될 수 있다.
실시 예들에서, 제1 세트의 위상 천이 소자들은 병렬 아키텍쳐로 전자적으로 접속될 수 있다. 제1 세트의 각 위상 천이 소자의 입력들은 기준 신호에 접속 될 수 있다.
실시 예들에서, 제1 세트의 위상 천이 소자들은 캐스캐이딩 아키텍쳐로 접속될 수 있다.
여기서 설명된 개념들, 시스템들 및 기법들의 여전히 또 다른 측면에서 동적으로 제어된 펄스 폭 변조(PWM) 파형들을 발생시키기 위한 방법이 제공된다. 방법은 하나 이상의 위상 천이 소자들에서 기준 신호를 수신하는 단계를 포함한다. 각 위상 천이 소자는 개별 미리 결정된 위상 천이 파라미터(respective predetermined phase shift parameters)를 가질 수 있다. 방법은 또한 기준 신호 및 개별 미리 결정된 위상 천이 파라미터들에 기초하여 하나 이상의 위상 천이 소자들의 출력들에서 개별 위상 천이된 신호들을 발생시키는 단계를 포함한다. 방법은, 위상 천이 소자들의 미리 결정된 위상 천이 파라미터들에 기초하여 펄스 폭 및 위상 천이를 갖는 PWM 파형을 획득하기 위해 발생된 위상 천이된 신호들을 결합하는 단계를 더 포함한다.
이러한 특정한 배치로, 기준 신호에 비해(relative to) 동적으로 제어된 펄스 폭들 및 위상 천이들을 갖는 PWM 신호들을 발생시키기 위한 방법이 제공된다. 위상 천이 파라미터들을 조절함으로써, PWM 신호의 펄스 폭 및 위상 천이들이 동적으로 제어될 수 있다.
실시 예들에서, 각각의 개별 미리 결정된 위상 천이 파라미터는, 개별 미리 결정된 위상 천이(respective predetermined phase shift) 또는 개별 미리 결정된 펄스 폭(respective predetermined pulse width) 중 적어도 하나를 포함할 수 있다.
실시 예들에서, 방법은 각 위상 천이 소자에 개별 제어 신호를 제공하는 단계를 더 포함할 수 있다. 제어 신호는 개별 미리 결정된 위상 천이 파라미터를 포함할 수 있다.
실시 예들에서, 방법은 또한 PWM 파형에 대한 기준 신호의 비교에 기초하여 위상 보정 신호를 발생시키는 단계를 포함할 수 있다.
실시 예들에서, 방법은 위상 보정 신호에 기초하여 발생된 위상 천이된 신호들을 조절하는 단계를 더 포함할 수 있다.
여기서 설명된 개념들, 시스템들 및 기법들의 또 다른 측면에서, 입력 포트와 출력 포트를 가지는 전력 발생 및 전달 시스템이 제공된다. 전력 발생 및 전달 시스템은, 하나 이상의 위상 천이 소자들을 포함할 수 있는 펄스 폭 변조(PWM) 신호 발생기를 포함할 수 있다. PWM 신호 발생기는, 하나 이상의 위상 천이 소자들과 연관된 위상 천이 파라미터에 기반한 PWM 신호를 발생시키도록 할 수 있다. 전력 발생 및 전달 시스템은 또한 출력 포트에 접속된 위상 전환된 조정 가능 임피던스 네트워크(phase-switched tunable impedance network)를 포함할 수 있다. 위상 전환된 조정 가능 임피던스 네트워크는, PWM 신호 발생기로부터 발생된 PWM 신호를 수신하도록 구성될 수 있고, 이에 응답하여(in response), 출력 포트에 나타난 임피던스를 변조하도록 위상 전환된 조정 가능 임피던스 네트워크의(thereof) 임피던스를 변화시킬 수 있다.
이 특정한 배치로, PWM 신호에 의하여 구동된(driven) 위상 전환된 조정 가능 임피던스(PSIM, phase-switched tunable impedance) 네트워크가 제공된다. PWM 발생기에 의하여 발생된 PWM 신호는 동적으로 조절된 기준 신호에 비해(relative to) PWM 신호의(its) 펄스 폭 또는 위상 천이를 가질 수 있기 때문에, 이 파라미터들은 PSIM에 의하여 나타난 임피던스들을 변경하기 위하여 조절될 수 있다.
실시 예들에서, 하나 이상의 위상 천이 소자들은 병렬 아키텍쳐 또는 캐스캐이딩 아키텍쳐로 전자적으로 접속된다.
여기서 보호받고자 하는 광범위한(broad) 개념들의 다른 측면들, 특징들, 및 장점들은 유사한 참조 번호들(like reference numerals)이 유사하거나 동일한 요소들을 식별하는 첨부 도면, 첨부된 청구항, 및 다음의 상세한 설명으로부터 보다 더 완전하게 명백해질 것이다. 그림 도면(drawing figure)과 연관된 상세한 설명에서 도입된 참조 번호들은, 다른 특징들을 위한 문맥을 제공하기 위한 상세한 설명에서 추가적인 설명 없이 하나 이상의 후속 도면들에서 반복될 수 있다.
도 1은 설명된 실시예들에 따른 예시적인 조정 가능 임피던스 매칭 네트워크(TMN)의 블록 다이어그램이다;
도 2는 도 1의 TMN의 예시적인 위상 전환된 가변 커패시턴스 소자의 개략도이다;
도 3는 도 2의 위상 전환된 가변 커패시턴스 소자의 제어 신호에 대한 위상 대(versus) 전류 및 전압의 플롯이다;
도 4는 도 1의 TMN의 예시적인 위상 전환된 가변 인덕턴스 소자의 개략도이다;
도 5는 도 4의 위상 전환된 가변 인덕턴스의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 6은 위상 전환된 소자의 제어 각도 대 도 2 및 도 4의 위상 전환된 소자들의 정규화된 유효 커패시턴스(또는 인덕턴스)의 플롯이다;
도 7은 위상 전환된 소자의 제어 각도 대 도 2 및 도 4의 위상 전환된 소자들의 총 고조파 왜곡의 플롯이다;
도 8은 전파 전환된 가변 커패시턴스 소자의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 9는 전파 전환된 가변 인덕턴스 소자의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 10a 내지 d는 설명된 실시 예들에 따른 예시적인 전환된 리액턴스 소자들의 개략도이다;
도 11는 디지털로 전환된 커패시턴스 매트릭스를 사용하는 예시적인 위상 전환된 조정 가능 매칭 네트워크(TMN)의 개략도이다;
도 12는 디지털로 전환된 인덕턴스 매트릭스를 사용하는 예시적인 위상 전환된 TMN의 개략도이다;
도 13는 설명된 실시 예들에 따른 예시적인 위상 전환된 TMN의 개략도이다;
도 14는 예시적인 작동 범위에 대한 도 13의 조정 네트워크(tuning network)에 의하여 매칭될 수 있는 부하 임피던스들의 범위의 스미스 차트이다;
도 15는 도 13의 조정 네트워크의 추가적인 세부사항의 개략도이다;
도 16는 설명된 실시예들에 따른 위상 전환된 임피던스 변조 증폭기의 예시적인 토폴로지의 블록 다이어그램이다;
도 17는 설명된 실시예들에 따른 위상 전환된 임피던스 변조 증폭기의 또 다른 예시적인 토폴로지의 블록 다이어그램이다;
도 18a 내지 e는 설명된 실시예들에 따른 예시적인 3-스위치 위상 전환된 임피던스 변조 증폭기들의 개략도이다;
도 19 및 20는 설명된 실시 예들에 따른 예시적인 2-스위치 위상 전환된 임피던스 변조 증폭기들의 개략도들이다;
도 21는 예시적인 작동 범위에 걸쳐 예시적인 위상 전환된 임피던스 변조 증폭기의 개략도이다;
도 22 및 도 23는 예시적인 작동 범위에 대한 도 21의 위상 전환된 임피던스 변조 증폭기에 의해 매칭될 수 있는 부하 임피던스들의 범위를 나타내는 스미스 차트들이다;
도 24는 TMN을 작동하는 것의 예시적인 프로세스의 흐름도이다;
도 25a는 미리 결정된 위상 천이들 및 펄스 폭들을 가지는 펄스 폭 변조된(PWM) 신호들을 발생시키기 위한 시스템의 블록 다이어그램이다;
도 25b는 기준 신호와 주파수 고정이고 동 위상(in phase)인 PWM 신호를 갖는 기준 신호에 비해(relative to) 펄스 폭 w 및 위상 천이 를 가지는 펄스 폭 변조된(PWM) 파형의 플롯이다;
도 26는 병렬 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 27는 캐스케이드 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 28는 이중 펄스 PWM 발생 아키텍쳐를 가지는 PWM 발생기 회로의 블록 다이어그램이다;
도 29는 두 위상 천이 소자들 및 위상 검출기 피드백 루프를 갖는 병렬 PWM 발생 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 30는 공통 기준 신호에 위상 및 주파수 고정된 다중 PWM 파형들을 발생시키는 것이 가능한 아키텍쳐를 가지는 시스템의 블록 다이어그램이다;
도 31는 동위상/직교위상(IQ) 변조기를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 32는 IQ 변조기의 기저 대역 입력들에 따라 위상 천이를 도시하는 위상 다이어그램(phase diagram)이다;
도 33는 IQ 변조기들로 실현된 두 위상 천이기들을 갖는 병렬 PWM 발생 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 34는 도 33의 PWM 발생 회로의 IQ 변조기들 중 개별 하나들(respective ones)로부터 출력 신호들의 쌍에 대해 측정된 위상 천이 오차 대 위상 천이 명령의 플롯이다;
도 35는 도 33의 PWM 발생 회로의 IQ 변조기들 중 개별 하나들(respective ones)로부터 출력 신호들의 쌍에 대해 측정된 위상 천이 표준 편차 대 위상 천이 명령의 플롯이다;
도 36는 파형 결합기에 접속된 위상 고정 루프(PLL, phase-locked loop) 모듈들을 이용하여 실현된 위상 천이 소자들을 가지는 캐스케이드된 PWM 파형 발생기의 블록 다이어그램이다;
도 37는 D 플립 플롭(D-type flip-flop) 및 엣지 검출기들로부터 제공된 파형 결합기를 가지는 도 36의 캐스케이드된 위상 고정된 PWM 발생기의 블록 다이어그램이다;
도 38는 PLL로 실현된 PWM 신호 발생 시스템의 블록 다이어그램이다;
도 39는 피드백을 가진 네스티드(nested) PLL 아키텍쳐를 가지는 PWM 발생 시스템의 블록 다이어그램이다;
도 40는 원하는 위상 천이들 및 펄스 폭들을 갖는 PWM 신호들을 발생시키는 방법의 흐름차트(flowchart)이다;
도 41a는 PWM 발생기들에 의하여 구동된 복수의 위상 전환된 임피던스(PSIM) 소자들을 포함하는 임피던스 매칭 시스템의 블록 다이어그램이다;
도 41b는 원하는 위상 천이들 및 펄스 폭들을 갖는 PWM 신호들을 발생시키기 위한 시스템에 접속된 위상 전환된 조정 가능 임피던스 네트워크를 가지는 무선 주파수("RF") 증폭기의 블록 다이어그램이다;
도 42는 PWM 발생기에 접속된 한 위상 전환된 조정 가능 임피던스 소자를 가지는 위상 전환된 조정 가능 임피던스 네트워크를 가지는 시스템의 블록 다이어그램이다; 및
도 43는 두 PWM 발생기들에 접속된 두 위상 전환된 조정 가능 임피던스 소자들을 가지는 위상 전환된 조정 가능 임피던스 네트워크를 가지는 시스템의 블록 다이어그램이다.
도 1은 설명된 실시예들에 따른 예시적인 조정 가능 임피던스 매칭 네트워크(TMN)의 블록 다이어그램이다;
도 2는 도 1의 TMN의 예시적인 위상 전환된 가변 커패시턴스 소자의 개략도이다;
도 3는 도 2의 위상 전환된 가변 커패시턴스 소자의 제어 신호에 대한 위상 대(versus) 전류 및 전압의 플롯이다;
도 4는 도 1의 TMN의 예시적인 위상 전환된 가변 인덕턴스 소자의 개략도이다;
도 5는 도 4의 위상 전환된 가변 인덕턴스의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 6은 위상 전환된 소자의 제어 각도 대 도 2 및 도 4의 위상 전환된 소자들의 정규화된 유효 커패시턴스(또는 인덕턴스)의 플롯이다;
도 7은 위상 전환된 소자의 제어 각도 대 도 2 및 도 4의 위상 전환된 소자들의 총 고조파 왜곡의 플롯이다;
도 8은 전파 전환된 가변 커패시턴스 소자의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 9는 전파 전환된 가변 인덕턴스 소자의 제어 신호에 대한 위상 대 전류 및 전압의 플롯이다;
도 10a 내지 d는 설명된 실시 예들에 따른 예시적인 전환된 리액턴스 소자들의 개략도이다;
도 11는 디지털로 전환된 커패시턴스 매트릭스를 사용하는 예시적인 위상 전환된 조정 가능 매칭 네트워크(TMN)의 개략도이다;
도 12는 디지털로 전환된 인덕턴스 매트릭스를 사용하는 예시적인 위상 전환된 TMN의 개략도이다;
도 13는 설명된 실시 예들에 따른 예시적인 위상 전환된 TMN의 개략도이다;
도 14는 예시적인 작동 범위에 대한 도 13의 조정 네트워크(tuning network)에 의하여 매칭될 수 있는 부하 임피던스들의 범위의 스미스 차트이다;
도 15는 도 13의 조정 네트워크의 추가적인 세부사항의 개략도이다;
도 16는 설명된 실시예들에 따른 위상 전환된 임피던스 변조 증폭기의 예시적인 토폴로지의 블록 다이어그램이다;
도 17는 설명된 실시예들에 따른 위상 전환된 임피던스 변조 증폭기의 또 다른 예시적인 토폴로지의 블록 다이어그램이다;
도 18a 내지 e는 설명된 실시예들에 따른 예시적인 3-스위치 위상 전환된 임피던스 변조 증폭기들의 개략도이다;
도 19 및 20는 설명된 실시 예들에 따른 예시적인 2-스위치 위상 전환된 임피던스 변조 증폭기들의 개략도들이다;
도 21는 예시적인 작동 범위에 걸쳐 예시적인 위상 전환된 임피던스 변조 증폭기의 개략도이다;
도 22 및 도 23는 예시적인 작동 범위에 대한 도 21의 위상 전환된 임피던스 변조 증폭기에 의해 매칭될 수 있는 부하 임피던스들의 범위를 나타내는 스미스 차트들이다;
도 24는 TMN을 작동하는 것의 예시적인 프로세스의 흐름도이다;
도 25a는 미리 결정된 위상 천이들 및 펄스 폭들을 가지는 펄스 폭 변조된(PWM) 신호들을 발생시키기 위한 시스템의 블록 다이어그램이다;
도 25b는 기준 신호와 주파수 고정이고 동 위상(in phase)인 PWM 신호를 갖는 기준 신호에 비해(relative to) 펄스 폭 w 및 위상 천이 를 가지는 펄스 폭 변조된(PWM) 파형의 플롯이다;
도 26는 병렬 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 27는 캐스케이드 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 28는 이중 펄스 PWM 발생 아키텍쳐를 가지는 PWM 발생기 회로의 블록 다이어그램이다;
도 29는 두 위상 천이 소자들 및 위상 검출기 피드백 루프를 갖는 병렬 PWM 발생 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 30는 공통 기준 신호에 위상 및 주파수 고정된 다중 PWM 파형들을 발생시키는 것이 가능한 아키텍쳐를 가지는 시스템의 블록 다이어그램이다;
도 31는 동위상/직교위상(IQ) 변조기를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 32는 IQ 변조기의 기저 대역 입력들에 따라 위상 천이를 도시하는 위상 다이어그램(phase diagram)이다;
도 33는 IQ 변조기들로 실현된 두 위상 천이기들을 갖는 병렬 PWM 발생 아키텍쳐를 가지는 PWM 발생 회로의 블록 다이어그램이다;
도 34는 도 33의 PWM 발생 회로의 IQ 변조기들 중 개별 하나들(respective ones)로부터 출력 신호들의 쌍에 대해 측정된 위상 천이 오차 대 위상 천이 명령의 플롯이다;
도 35는 도 33의 PWM 발생 회로의 IQ 변조기들 중 개별 하나들(respective ones)로부터 출력 신호들의 쌍에 대해 측정된 위상 천이 표준 편차 대 위상 천이 명령의 플롯이다;
도 36는 파형 결합기에 접속된 위상 고정 루프(PLL, phase-locked loop) 모듈들을 이용하여 실현된 위상 천이 소자들을 가지는 캐스케이드된 PWM 파형 발생기의 블록 다이어그램이다;
도 37는 D 플립 플롭(D-type flip-flop) 및 엣지 검출기들로부터 제공된 파형 결합기를 가지는 도 36의 캐스케이드된 위상 고정된 PWM 발생기의 블록 다이어그램이다;
도 38는 PLL로 실현된 PWM 신호 발생 시스템의 블록 다이어그램이다;
도 39는 피드백을 가진 네스티드(nested) PLL 아키텍쳐를 가지는 PWM 발생 시스템의 블록 다이어그램이다;
도 40는 원하는 위상 천이들 및 펄스 폭들을 갖는 PWM 신호들을 발생시키는 방법의 흐름차트(flowchart)이다;
도 41a는 PWM 발생기들에 의하여 구동된 복수의 위상 전환된 임피던스(PSIM) 소자들을 포함하는 임피던스 매칭 시스템의 블록 다이어그램이다;
도 41b는 원하는 위상 천이들 및 펄스 폭들을 갖는 PWM 신호들을 발생시키기 위한 시스템에 접속된 위상 전환된 조정 가능 임피던스 네트워크를 가지는 무선 주파수("RF") 증폭기의 블록 다이어그램이다;
도 42는 PWM 발생기에 접속된 한 위상 전환된 조정 가능 임피던스 소자를 가지는 위상 전환된 조정 가능 임피던스 네트워크를 가지는 시스템의 블록 다이어그램이다; 및
도 43는 두 PWM 발생기들에 접속된 두 위상 전환된 조정 가능 임피던스 소자들을 가지는 위상 전환된 조정 가능 임피던스 네트워크를 가지는 시스템의 블록 다이어그램이다.
표 1은 설명된 실시 예를 이해하는 데 도움이 되도록 상세한 설명 전반에 걸쳐 사용된 약어 목록을 요약한다:
설명된 실시 예는 위상 전환된, 조정 가능 매칭 네트워크(PS-TMNs) 및 위상 전환된, 임피던스 변조 증폭기(PSIM)에 관한 것이다. 위상 전환된, 조정 가능 매칭 네트워크와 위상 전환된, 임피던스 변조 증폭기는 모두 위상 전환된 가변 네트워크 리액턴스 소자를 포함한다. PS-TMNs 및 위상 전환된, 임피던스 변조 증폭기의 컨텍스트(context)에서 구성될 경우, 이러한 위상 전환된 가변 네트워크 리액턴스 소자는 높은 바이어스 전압이나 전류를 요구하지 않고 고전력 레벨에서 효율적으로 작동하면서, 빠르고(rapid) 높은 대역폭의 넓은 임피던스 범위에 걸친 연속 임피던스 매칭을 제공한다. PS-TMN은 단독으로 사용될 수 있고, 또는 이산 스위치 리액턴스 뱅크(discrete switched reactance bank)와 같은 다른 매칭 기법(technique)과 조합하여 사용될 수 있다.PS-TMN들은 다양한 재구성 가능 및 적응형 RF시스템, 예를 들어 넓은 범위(wide range)의 주파수 대역들에 걸쳐, 상이한 대역폭들에서 그리고 다양한 통신 표준들에 따라 작동하는 인지 라디오(CR) 어플리케이션 및 소프트웨어 정의 라디오(SDR)를 위한 RF 프론트 엔드(RF front end)에 사용될 수 있다. PS-TMN은 전송된 전력 및/또는 효율을 최대화하는 수신기 및 송신기 사이의 임피던스 미스매치들(mismatch)을 보상하는 무선 전력 전송(WPT, wireless power transfer) 시스템에서 또는 급격한 부하 변동을 보상하기 위한 RF 플라즈마 부하를 위한 드라이버(drivers for RF plasma load)와 같은 다른 RF 어플리케이션에서 사용될 수 있다.
PSIM들은 영전압 스위칭(zero voltage switching; ZVS) 무선 주파수(RF) 증폭기들로 작동이 가능할 수 있다. 이러한 PSIM 증폭기들은 넓은 주파수 범위(wide frequency range)에 걸쳐 출력 전력을 효율적으로 변조함으로써, 및/또는 매우(highly) 가변적인 부하들(예를 들어, 넓은 임피던스 범위에 걸쳐 가변적인 부하들)로 매칭함으로써, 큰 주파수 범위(large frequency range) 에 걸쳐 작동하도록 PS-TMN을 사용할 수 있다.
도 1을 참조하면, 무선 주파수(RF) 시스템(100)은 임피던스 ZS를 갖는 소스(102)와 임피던스 ZL을 갖는 부하(114)사이에 접속된 위상 전환된 조정 가능 임피던스 매칭 네트워크(PS-TMN)(112)를 포함한다. 일부 어플리케이션들에서, 소스(102), 제어 회로(106) 및 PS-TMN(112)(및 RF 시스템(100)의 다른 소자들)은 전력 공급 전압(power supply voltage)(예를 들어, VDC) 및 접지에 접속된다. 제어 회로(106)는 PS-TMS(112)에 접속되고, PS-TMN(112)의 작동(operation)을 제어하기 위해 PS-TMS(112)에 제어 신호들을 제공한다. 이러한 제어 신호들에 응답하여, PS-TMN(112)은 원하는 임피던스 트랜스포메이션(transformation) 특성을 제공한다. 제어 회로(106)는 PS-TMN(112)의 내부 구성 요소일 수 있거나, PS-TMN(112) 또는 제어 회로(106)의 일부 부분들에 접속된 외부 구성 요소일 수 있다(또는 제어 회로(106)에 의해 제공되는 기능들(functions)은 PS-TMN(112)의 내부일 수 있는 반면, 제어 회로(106)의 다른 부분은 PS-TMN(112)의 외부일 수 있다)고 이해될(appreciated) 것이다.
일부 실시 예들에서, 제어 회로(106)는 부하(114)에 접속된 옵셔널 피드백 회로(optional feedback circuit)(110) 및/또는 소스(102)에 접속된 옵셔널 피드 포워드 회로(optional feedforward circuit)(104)로부터 수신된 정보에 적어도 부분적으로 기초하여 PS-TMN(112)의 동작을 제어한다. 일부 실시 예에서, 옵셔널 피드 포워드 회로(104)는 적응 전치 왜곡 회로(adaptive predistortion circuit)(107)를 포함하고 제어 회로(106)는 룩-업 테이블(LUT)(108)을 포함한다. 예를 들어, 더 상세히 후술되는 바와 같이, 일부 실시 예들은 미리 결정된 제어 신호 정보를 저장하는 고정되거나(fixed) 조절가능한(adaptable) 룩-업테이블들(look-up tables)(108), 제어 신호 정보를 적응적으로(adaptively) 조정하는(예를 들어, 피드백 회로(110)에 의한) 피드백 및/또는(예를 들어, 피드포워드 회로(104)에 의한) 피드포워드 보상을 사용, 또는(예를 들어, 전치 왜곡 회로(107)에 의한) 제어 신호들의 디지털 전치 왜곡(predistortion)을 수행, 또는 다른 유사한 기법들과 같은(such as) PS-TMN(112)에 대한 적정한(appropriate) 제어 신호들을 결정하는 하나 이상의 비선형 제어 기법들(non-linear control techniques)을 사용할 수 있다.
PS-TMN(112)은 하나 이상의 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))을 포함한다. 더 자세히 후술되는 바와 같이, 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))은 하나 이상의 용량성 소자들(capacitive elements)(예를 들어, 커패시터들(capacitors)), 하나 이상의 유도성 소자들(inductive elements)(예를 들어, 인덕터들(inductors)) 또는 둘 다의 조합을 이용하여 실현(implement)될 수 있다. 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))은 원하는 주파수에서 PS-TMN(112)의 단자들(terminals)에 제시되는(presented) 유효 임피던스(ZS,IN와 ZL,IN)를 조절하도록 제어될 수 있다. 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))은, 예를 들어, 션트(shunt) 또는 직렬(series) 스위치에 의하여 전환되고, 위상 전환된 리액턴스 소자들의 유효 임피던스는 션트 또는 직렬 스위치의 위상 및/또는 듀티 사이클(duty-cycle)을 조절함으로써 제어된다. 일부 실시 예들에서, 원하는 주파수는 RF 소스(102)의 작동의 RF 주파수(예를 들어, RF 소스(102)로부터 PS-TMN(112)로 제공되는 신호의 주파수)일 수 있다.
RF 시스템(100)의 작동의 원하는 주파수에서 유효 임피던스를 변조함으로써(예를 들어, 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))의 임피던스를 조절함으로써) PS-TMN(112)에 의해 소스(102) 및/또는 부하(114)에 제시된 임피던스를 조절(adjust), 조정(tune), 변경(change) 또는 달리(otherwise) 조작(manipulate)하는 것이 가능하다. 예를 들어, 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))은 PS-TMN(112)이, 원하는(desired) 임피던스(ZS,IN)를 소스(102)로부터 PS-TMN(112)에게(to), 및 원하는 임피던스(ZL,IN)를 부하(114)로부터 PS-TMN(112) 내로(into) 제시(present)하도록 허용한다.
PS-TMN(112)에 제공되는 제어 신호들은 소스(102)로부터 제공된 RF 신호에 대해(with respect to) 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))의 스위치들을 턴 온 및/또는 턴 오프(turning on and/or off)의 타이밍을 제어하도록 작동한다. 스위칭(switching)은 PS-TMN(112)의 원하는 임피던스 트랜스포메이션(transformation)에 영향을 주는 위상 전환된 리액턴스 소자들(116(1) 내지 116(N))의 유효 리액턴스 값들을 제공한다. 피드 포워드 정보는 PS-TMN(112)의 유효 입력 임피던스, RF 파형들의 타이밍(timing of RF waveforms), 지정된 신호 레벨들(specified signal levels) 및/또는 임피던스 레벨들 등에 관한 정보를 포함할 수 있다. 피드백 정보는 부하로부터 반사된(reflected) 전력 및/또는 유효 부하 임피던스, RF 파형들의 타이밍 등에 관해 측정된 정보를 포함할 수 있다.
그러므로, 일부 실시 예들에서, PS-TMN(112)은 소스(102)와 부하(114) 사이에 원하는 임피던스 트랜스포메이션(transformation)을 제공하도록 사용될 수 있다. 예를 들어, PS-TMN(112)은 소스(102)와 부하(114)사이에 임피던스 매치를 제공할 수 있다. 대안적으로, PS-TMN(112)의 임피던스는 소스(102)가 PS-TMN(112)에 의해 제공되는 보다 안정된 임피던스(예를 들어, ZS, IN)에 접속되도록 부하(114)의 임피던스(ZL)의 변화들을 보상하기 위하여 조정될 수 있다.
도 2를 참조하면, 전류 I를 갖는 정현파 전류 소스(sinusoidal current source)(202)는 예시적인(illustrative) 위상 전환된 가변 리액턴스(phase-switched variable reactance)(200)를 구동(drive)한다. 위상 전환된 가변 리액턴스는 여기서 위상 전환된 가변 커패시턴스(200)로서 위상 전환된 가변 리액턴스를 제공하기 위하여 커패시터(204)와 스위치(206)의 병렬 조합(parallel combination)을 포함하는 것으로 나타난다. 커패시터(204)는 물리적 커패시턴스(physical capacitance)(C0) 및 전압(VC)을 갖는다. 스위치(206)의 상태는 신호 Q의 특성(characteristic)에 의해 제어된다. 예를 들어, 신호 Q가 로직 하이 값(logic high value)을 가질 때 스위치(206)는 이것의 단자들(its terminals)) 사이에 낮은 임피던스 신호 경로(예를 들어, 스위치(206)는 "온(on)" 또는 "폐쇄(closed)")를 제공하고, 신호 Q가 로직 로우 값(logic low value)을 가질 때 스위치(206)는 이것의 단자들(its terminals) 사이에 높은 임피던스 신호 경로(예를 들어, 스위치(206)는 "오프(off)" 또는 "개방(open)")를 제공한다. 그러므로, 스위치(206)는 커패시터(204)를, 스위치가 개방될 때(전류 I가 커패시터(204)로 흐를 때) 회로 내로(into the circuit), 및 스위치가 폐쇄될 때(전류 I가 폐쇄된 스위치를 통해 흐르고 커패시터(204)를 우회(bypass)할 때) 회로 밖으로(out of the circuit) 스위칭(switching)하는 것으로 고려될(considered) 수 있다.
스위치(206)가 항상 오프(off)(개방(open))이면, 소스(202)에 제시되는 위상 전환된 가변 커패시턴스(200)의 유효 커패시턴스 CEFF는 커패시터(204)의 물리적 커패시턴스(C0)와 동등(equivalent)하다. 대안적으로, 스위치(206)가 항상 온(on)(폐쇄(closed))이면, 스위치(206)의 단자들 사이의 낮은 임피던스 경로는 커패시터(204)를 효과적으로(effectively) "단락(short)"시키고, 위상 전환된 가변 커패시턴스(200)는 커패시터(204)에 걸린(across) 전압이 전류 I와 무관하게 0으로 유지된다는 점에서(in the sense) 무한 커패시터처럼 행동(behave)한다. 커패시터(204)의 유효 커패시턴스 CEFF는 0부터 2 까지 정현파 전류 소스(202)의 AC 사이클(AC cycle)에 걸쳐 스위치(206)의 도통각(conduction angle)을 제어함으로써 C0와 무한대(infinity) 사이에서 이론적으로 제어될 수있다. 여기서 사용된 바와 같이, 도통각은 스위치(206)가 턴 온(turned on)되는 정현파 신호의 각도이다. 스위치가 턴 온되는 도통각은 전적으로 스위칭 신호 Q(예를 들어, 스위칭 각도(switching angle))에 의해 결정되거나, 부분적으로는 스위칭 신호 Q 및 부분적으로 전압 VC 및 전류 I와 같은 회로 파형들에 의해 결정될 수 있다.
도 3을 참조하면, 전류 I 및 커패시터 전압 VC(예를 들어, 커패시터(204)의 전압)의 예시적인 파형들은 사이클 각도(cycle angle) 의 함수로서 스위치 제어 신호 Q에 대해 나타난다. 특히, 곡선(302)은 I()를 나타내고, 곡선(306)은 VC()를 나타내고, 곡선(304)은 반파 전환된 커패시터(half-wave switched capacitor)에 대한 Q()를 나타낸다. 도 3에 나타난 바와 같이, I()의 매 사이클(every cycle)마다, I()가 음(negative)에서 양(positive)으로 트랜지션(transition)하고 α 라디안이 지난 후 스위치(206)가 턴 오프 된다(turned off)(개방)(예를 들어, I()의 양의 반-사이클(half-cycle) 내에서 α 라디안들까지(until α radians into the positive half-cycle of I()) 스위치(206)는 온/폐쇄이다). 스위치(206)는 커패시터 전압이 0(zero)으로 링 다운(ring down)한 이후까지 오프(개방)를 유지한다. 커패시터 전압이 0으로 링 다운(ring down)한 후 스위치를 스위치의(its) 전도성 상태(conductive state)로 바이어스(biasing)(예를 들어, 스위치를 턴 온 또는 스위치를 폐쇄)하는 것은 스위치(206)의 영전압 스위칭(ZVS, zero-voltage-switching) 턴 온을 보장한다.
스위치 전압이 0에 도달할 때 다이오드(it)가 자연히(naturally) "ON"으로 정류하고(commutate), 다이오드가 전도하는 동안 능동 턴-온 신호(active turn-on signal)가 발행될(issued) 수 있으므로, 스위치가 전압이 음이 되는 것을 자연히(naturally) 방지하는 다이오드를 포함하면 능동적으로(actively) 스위치 Q를 턴 온하는 타이밍이 완화될(relaxed) 수 있다. 스위치에 걸리는(across) 커패시터 C0는 스위치(206)의 영전압 스위칭(zero-voltage-switching) 턴 오프(turn off)를 제공하는, 턴 오프 트랜지션의 스너빙(snubbing)을 제공한다.
도 3에 나타난 바와 같이, I()가 순수(purely) 정현파 전류 소스일 때, 스위치(206)는 스위치의 도통각이(예를 들어, 2α에) 도달될 때까지 오프(개방)를 유지한다. 그러므로, 반파 전환된 커패시터에 대해, 스위치(206)는 소스(102)로부터 RF 신호의 사이클 당 한 번 턴 온 및 오프된다.(예를 들어, 곡선(302)로 나타난 바와 같은 I())
α를 조절하는 것은 사이클 내에서 스위치(206)이 턴 온 및 오프되는 곳(where)을 설정하고(예를 들어, 스위치(206)의 도통각을 제어하며), 그러므로 커패시터가 피크(peak)일 전압을 제어한다. 그러므로, 스위칭 각도(switching angle)(α)와 스위칭 주파수(switching frequency)에서 VC()의 기본 구성 요소(fundamental component)의 크기(magnitude) 사이에는 관계가 있다. 결과적으로 커패시터(204)의 유효 커패시턴스 CEFF는 α의 함수로 표현(represented)될 수 있다 :
[관계식 1a]
도 4를 참조하면, 스위칭 주파수에서 위상 전환된 가변 리액턴스의(its) 유효 인덕턴스의 연속적 제어(continuous control)를 허용하는 전환된 인덕터 네트워크(switched inductor network)로서 위상 전환된 가변 리액턴스를 실현하는 것 또한 가능하다. 이러한 전환된 인덕터 네트워크는 도 4에 위상 전환된 가변 인덕턴스(400)로서 나타나며, 도 2에 나타난 전환된 커패시터 네트워크(200)의 토폴로지 듀얼(topological dual)에 대응한다. 도 4에서 나타난 바와 같이, 예시적인 위상 전환된 가변 인덕턴스(400)는 전압 V를 갖는 정현파 전압 소스(402)에 의해 구동되는 인덕터(404) 및 스위치(406)의 직렬 조합(series combination)을 포함한다. 인덕터(404)는 물리적 인덕턴스(physical inductance) L0 및 인덕터 전류 IL을 가진다. 스위치(406)의 상태는 신호 Q에 의해 제어되며, 예를 들어 신호 Q가 로직 하이 값을 가질 때 스위치(406)는 온(예를 들어, 폐쇄) 될 수 있고, 신호 Q가 로직 로우 값을 가질 때 오프(예를 들어, 개방) 될 수 있다. 그러므로, 스위치(406)는 스위치가 폐쇄될 때(인덕터(404)에 전압 V를 인가) 회로 안으로, 스위치가 개방일 때(인덕터(404)에 전압이 인가되지 않음) 회로 밖으로(out of the circuit) 인덕터(404)를 스위칭하는 것으로 고려될 수 있다.
도 2와 관련하여 설명된 위상 전환된 가변 리액턴스의 전환된 커패시터 실현과 유사하게, 스위칭 주파수에서의 위상 전환된 가변 인덕턴스(400)의 유효 인덕턴스 LEFF는 베이스 값(base value) L0부터 무한대까지 변조될 수 있다. 예를 들어, 스위치(406)가 항상 온(폐쇄)이면, 소스(402)에 의해 보여지는(seen) 위상 전환된 가변 인덕턴스(400)의 유효 인덕턴스 LEFF는 인덕터(404)의 물리적 인덕턴스(L0)와 동등하다. 대안적으로(Alternatively), 스위치(406)가 항상 오프(개방)이면, 인덕터(404)를 통한 전류가 전압 V와 무관하게 0으로 유지된다는 점에서 인덕터(404)는 무한 인덕터(infinite inductor)처럼 행동한다. 인덕터(404)의 유효 인덕턴스 LEFF는 0부터 2 까지 정현파 전압 소스(402)의 AC 사이클에 걸쳐 스위치(406)의 도통각을 제어함으로써 L0과 무한대 사이에서 이상적으로 제어될 수 있다.
도 5를 참조하면, 커패시터(204)의 전류 I 및 전압 VC의 예시적인 파형들이 사이클 각도 의 함수로서 스위치 제어 신호 Q에 대해 나타난다. 토폴로지 듀얼리티(duality)의 속성들(properties)의 결과로, 도 3에 나타난 전환된 커패시터 네트워크의 전압 파형은 도 5에 나타난 전환된 인덕터 네트워크의 전류 파형과 유사하고(analogous), 그 반대도 마찬가지이다.
특히, 곡선(502)은 IL()을 나타내고, 곡선(506)은 V()를 나타내고, 곡선(504)은 반파 전환된 인덕터(half-wave switched inductor )에 대한 Q()를 나타낸다. 도 5에 나타난 바와 같이, V()의 매 사이클마다(every cycle), V()가 음에서 양으로 트랜지션(transition)하고 α 라디안 후에 스위치(406)는 턴 온(폐쇄)된다.(예를 들어, V()의 양의 반-사이클(positive half-cycle)에서 α라디안들까지 스위치(406)는 오프/개방이다). 스위치(406)는 인덕터 전류가 0으로 링 다운한 이후까지 온(폐쇄)를 유지한다. 스위치가 스위치와(it) 직렬인(in series with) 인덕터를 가지기 때문에, 스위치의 영전류 스위칭(zero-current-switching; ZCS) 턴온(turn on)이 달성될 수 있다. 인덕터 전류가 0으로 링 다운하는 순간에(at the time) 스위치를 턴 오프하는 것은 스위치(406)의 영전류 스위칭(ZCS) 턴 오프(turn off)를 보장한다. 용량성 회로와의 듀얼리티에서, 스위치 Q의 일부로서 다이오드(들)의 활용은 스위치의 자연스러운(natural) 정류(턴 오프)를 가능케 하고, 스위칭 제어 파형의 턴 오프 순간(turn-off moment)의 세밀한(detailed) 능동 타이밍(active timing)을 완화할 수 있다. 도 5에 나타난 바와 같이, V()가 순수 정현파 전압 소스인 경우, 스위치(406)는 스위치의 도통각이(예를 들어, 2α에) 도달될 때까지 온(폐쇄)를 유지한다.
α를 조절하는 것은 사이클 내에서 스위치(406)이 턴 온 및 오프되는 곳을 설정하고(예를 들어, 스위치(406)의 도통각을 제어하며), 그러므로 인덕터가 피크일 전류를 제어한다. 그러므로, 도 2에 관해서 설명되는 위상 전환된 가변 리액턴스의 전환된 커패시터 실현과 유사하게, 스위칭 각도(α)와 스위칭 주파수에서 IL()의 기본 구성 요소(fundamental component)의 크기 사이에 관계가 있다. 결과적으로, 인덕터(404)의 유효 인덕턴스 LEFF는 α의 함수로서 표현될 수 있다:
[관계식 1b]
토폴로지 듀얼리티의 결과에 의하여, 유효 인덕턴스에 대한 식(expression)(1b)는 유효 커패시턴스에 대한 식(1a)의 것과 같다. 식(1a)는 스위치가 항상 온 상태(on state)(α = )에 있을 때 무한 유효 커패시턴스에 대한 직관적인 예상(intuitive expectation)과 일치(consistent)하고, 스위치가 영구적으로(permanently) 오프(α = 0)일 때 CEFF와 C0사이에 동등성(equivalence)을 예측한다. 식(1b)는 스위치가 항상 오프 상태(α = 0)일 때 무한 유효 인덕턴스에 대한 직관적인 예상과 유사하게 일치하고, 스위치가 영구적으로 온일 때(α = ) LEFF와 L0 사이에 동등성을 예측한다. 그러므로, 식(1a) 및 식(1b)에 따라, 스위칭 주파수에서 유효 커패시턴스 CEFF 또는 유효 인덕턴스 LEFF는 커패시터 또는 인덕터와 연관된 스위치의 도통각을 제어함으로써 변조될 수 있다.
도 6을 참조하면, 정규화된(normalized) 유효 커패시턴스 CEFF/C0 또는 정규화된 유효 인덕턴스 LEFF/L0는 스위칭 주파수에서 곡선(602)에 의해 나타난다. 용량성 회로의 경우 이는(this) 정규화된 어드미턴스 YEFF/Y0과 같은 것(same thing)인 반면에, 유도성 회로의 경우 이는(this) 정규화된 리액턴스 XEFF/X0과 같다. 토폴로지 듀얼리티의 결과로서, 도 2의 위상 전환된 커패시터 회로의 정규화된 유효 어드미턴스 YEFF/Y0는 도 4에 나타난 위상 전환된 인덕터 네트워크의 정규화된 리액턴스 XEFF/X0와 같다.
도 6에서 나타난 바와 같이, 정규화된 유효 커패시턴스 CEFF(또는 인덕턴스 LEFF)는 α와 함께(with α) 빠르게(rapidly) 증가하고, α가 (예를 들어, 180도)에 접근(approach)함에 따라 무한대에 접근한다.
도 7을 참조하면, 곡선(702)은 순수 정현파 전류(전압) 여기 소스(excitation source)에 대해서, 커패시터 전압(인덕터 전류)의 총 고조파 왜곡(total harmonic distortion) 대(versus) α를 나타낸다. CEFF 또는 LEFF가 변조될 수 있는 실용적인 범위(practical range)는 네트워크에 제시될 수 있는 고조파 왜곡의 양에 의존한다(depend on). α가 를 향해(toward) 증가(예를 들어, 스위치의 도통각이 증가)함에 따라, 커패시터 전압 VC(예를 들어, 곡선(306))의 또는 인덕터 전류 IL(예를 들어, 곡선(502))의 링잉(ringing)은 더 짧은 기간(shorter time period )으로 제한된다. 도 7에 나타난 바와 같이, 이것은(this) 큰 YEFF/Y0 또는 XEFF/X0(예를 들어, CEFF/C0 또는 LEFF/L0) 비율들에 대한 커패시터 전압의 주요한(significant) 고조파 성분(harmonic content)을 초래한다(예를 들어, α가 증가함에 따라 총 고조파 왜곡은 증가한다). 주어진 시스템에서 허용된 고조파 왜곡의 양은 소스 및/또는 부하 내로 허용된 고조파 성분 및 필요하거나 원하는 필터링(filtering)의 양의 지정된 제한들(specified limit)에 의존한다.
도 7은 RF 시스템의 부하 및/또는 소스(예를 들어, 소스(102) 및 부하(114))안으로 실제로 주입된 고조파 성분이 아니고, 위상 전환된 가변 리액턴스의 고조파 왜곡(예를 들어, 위상 전환된 가변 커패시턴스(200)의 커패시터 전압의 고조파 왜곡, 또는 위상 전환된 가변 인덕턴스(400)의 인덕터 전류의 고조파 왜곡)을 나타내는 것에 주목하라. 일부 실시 예들에서, 위상 전환된 가변 리액턴스(예를 들어, 위상 전환된 가변 커패시턴스(200) 또는 위상 전환된 가변 인덕턴스(400))는 소스 및/또는 부하(예를 들어, 소스(102) 및 부하(114))안으로 주입된 고조파 성분을 감소시키기 위하여 추가적인 필터링 구성요소들(도 2 및 도 4에는 미도시됨)을 포함한다.
도 3 및 도 5에 관하여 설명된 바와 같이, 위상 전환된 가변 리액턴스(예를 들어, 위상 전환된 가변 커패시턴스(200) 또는 위상 전환된 가변 인덕턴스(400))는 반파 전환된(half-wave switched)되고, 여기서(where) 스위치는 커패시터 전압(도 3의 곡선(306)) 및 인덕터 전류(도 5의 곡선(502))가 단극(unipolar)이도록 작동된다. 그러나, 다른 전환 방식들(switching schemes)도 또한 가능하다. 예를 들어, 도 8 및 도 9는 각각 도 3에 나타낸 전환된 커패시터 네트워크 및 도 5에 나타낸 전환된 인덕터 네트워크에 대하여, 사이클 각도 의 함수로서 스위치 제어 신호 Q에 대한 전류 I 와 전압 V의 예시적인 파형들을 나타낸다.
특히, 도 8에 도시된 바와 같이, 곡선(802)은 I()를 나타내고, 곡선(806)은 VC()를 나타내고, 곡선(804)은 전파(full-wave) 전환된 커패시터에 대한 Q()를 나타낸다. 도 9에 도시된 바와 같이, 곡선(902)은 IL()을 나타내고, 곡선(906)은 V()를 나타내고, 곡선(904)은 전파 전환된 인덕터에 대한 Q()를 나타낸다. 위상 전환된 가변 커패시턴스(200)이 전파 전환될 때, 스위치(예를 들어, 스위치(206))는(예를 들어, Q()가 0인) 전류 I()가 0이 되는 순간들(instants)을 중심으로(centered around) 하는 오프 기간들(off periods)로 I()의 매 사이클마다(every cycle) 두 번씩(twice) 턴 오프(turn off)된다. 순수 정현파 여기(excitation) 전류 I()에 대해, 이(this)는 양극(bipolar) 커패시터 전압 파형 VC()를 초래한다. 커패시터 전압 VC()는 0 DC 평균값(zero DC average value)을 가진다. 유사하게, 위상 전환된 가변 인덕턴스(400)이 전파 전환될 때, 스위치(예를 들어, 스위치(406))는(예를 들어, Q()가 로직 하이 값을 가지는) 전압 V()가 0이 되는 순간들을 중심으로(centered around) 하는 온 기간들(on periods)로 V()의 매 사이클마다 두 번씩 턴 온(turn on)된다. 순수 정현파 여기 전압 V()에 대해, 이(this)는 0 DC 평균값(zero DC average value)을 또한 가지는 쌍극 인덕터 전류 파형 IL()을 초래한다. 그러므로, 전파 전환된 커패시터(또는 인덕터)의 경우, 스위치(206)는 소스(102)로부터 RF 신호의 사이클마다 두 번씩 턴 온 및 오프된다(예를 들어, 곡선(802)에 의해 나타난 바와 같은 I()).
반파 스위칭(예를 들어, 도 3 및 도 5에 나타난 바와 같이)과 같이, 스위칭 주파수에서 유효 커패시턴스 CEFF 및 유효 인덕턴스 LEFF는 스위치의 스위칭 각도 α를 제어함으로써 변조될 수 있다. 커패시터(204)의 유효 커패시턴스 CEFF는 전파 전환된 커패시터에 대한 α의 함수로 표현될 수 있다:
[관계식 2a]
유사하게, 인덕터(404)의 유효 인덕턴스 LEFF는 α의 함수로 표현될 수 있다:
[관계식 2b]
그러므로, 주어진 스위칭 각도 α에 대해 전파 스위칭 네트워크들로 달성될 수 있는 유효 커패시턴스/인덕턴스(예를 들어, 관계식(relationship)(2a) 및 관계식(2b))는 반파 전환된 네트워크들로 달성될 수 있는 유효 커패시턴스/인덕턴스(예를 들어, 관계식(1a) 및(1b))의 절반이다. 다만, 전파 전환된 네트워크들은 동일한 스위칭 각도 α(예를 들어, 총 전환된 도통각(total switch conduction)을 제어하는 스위칭 각도)에 대해 반파 전환된 네트워크들에 비하여 커패시터 전압 및 인덕터 전류의 감소된 고조파 성분을 본질적으로(inherently) 초래한다. 한편, 전파 전환(switching)을 실현하는 것은 스위치가 두 배의 작동 주파수에서 작동(예를 들어, 사이클마다 두 번 전환)해야만 하는 것을 요구한다. 더욱이, 용량성 변조에 대해, 전형적인 반도체 스위치들을 갖는 스위치 실현을 복잡하게 할 수 있는 양방향 차단 스위치들(bidirectional blocking switches)이 요구된다.
위의 관계식(1) 및 관계식(2)는, 도 2 및 도 4에서 나타난 전환된 네트워크들에 대한 유효 커패시턴스 및 인덕턴스가 순수 정현파 여기 신호들에 대하여, 스위칭 각도 α에 기반할 수 있다는 것을 나타낸다. 순수 정현파가 아닌(not purely sinusoidal) 여기 신호들에 대해, 비록 관계식(1) 및 관계식(2)가 α의 정확한 값을 계산할 수는 없더라도, 스위치가 턴 오프(또는 온)하는 타이밍 또는 스위칭 각도 α를 적정하게(appropriately) 선택함으로써 유효 리액턴스가 제어될 수 있다. (스위치 턴 온(또는 오프)을 위한) 영전압(또는 영전류) 지점들을 결정하는 회로 파형들과 함께, 스위칭 각도 α가 사이클 동안 스위치의 총 도통각을 결정한다. 순수 정현파 신호가 아닌 여기 신호들에 대해, 적응 가능한(adaptable) 룩-업 테이블(예를 들어, LUT(108)), 피드백 회로(110) 또는(옵셔널 디지털 전치 왜곡 회로(107)를 포함하는) 피드 포워드 회로(104)는 주어진 원하는 유효 리액턴스에 대한 α의 요구된 값을 결정하기 위해 사용될 수 있다.
위상 전환된 가변 커패시턴스(200) 및 위상 전환된 가변 인덕턴스(400)는 위상 전환된 가변 리액턴스들 및 TMN들과 같은 다른 조절가능한 회로들을 실현하기 위한 빌딩 블록들(building blocks)로써 사용될 수 있다. 특히, 일부 애플리케이션들은 용량성 및 유도성 리액턴스 모두에 걸친(spanning) 범위에 걸쳐 값들이 제어될 수 있는 가변 리액턴스들로부터 및/또는 보다 제한된 범위에 걸쳐 유효 리액턴스를 변조함으로써 실질적으로(substrantially) 이점을 얻을 수 있다. 추가적인 리액턴스 구성요소들을 갖는 위상 전환된 가변 커패시턴스(200) 및/또는 위상 전환된 가변 인덕턴스(400)를 증대(augment)하는 것은 가변 리액턴스들의 더 넓은 범위를 제공할 수 있다.
도 10a 내지 도 10d는 용량성 및 유도성 소자들을 모두 포함하고, 그것에 의하여 도 2 및 도 4에서 나타낸 단일 소자 회로들에 비하여 위상 전환된 리액턴스 회로의 임피던스가 조정될 수 있는 범위를 확장하는 위상 전환된 리액턴스 회로들의 실시 예들을 나타낸다.
예를 들어, 도 10a는 위상 전환된 커패시터(1013)와 직렬인(in series) 인덕터(1012)를 포함하는 위상 전환된 리액턴스 회로를 나타낸다. 위상 전환된 커패시터(1013)는, 도 2에 관하여 설명된 바와 유사하게, 커패시터(1014)와 병렬인(in parallel) 스위치(1016)를 포함한다. 도 10b는 위상 전환된 커패시터(1025)와 병렬로 배치된(arranged) 커패시터(1022)와 인덕터(1024)의 직렬 조합(series combination)을 갖는 커패시터(1022)와 직렬인 인덕터(1024)를 포함하는 위상 전환된 리액턴스 회로(1004)를 나타낸다. 커패시터(1022)는 위상 전환되지 않고, 그러므로, CDC로 나타난다. 도 2에 관하여 설명된 바와 유사하게, 위상 전환된 커패시터(1025)는 커패시터(1026)와 병렬인 스위치(1028)를 포함한다. 도 10c는 위상 전환된 인덕터(1033)와 병렬인 커패시터(1032)를 포함하는 위상 전환된 리액턴스 회로(1006)를 나타낸다. 도 4에 관하여 설명된 바와 유사하게, 위상 전환된 인덕터(1033)는 인덕터(1034)와 직렬인 스위치(1036)을 포함한다. 도 10d는 위상 전환된 커패시터(1045)와 직렬로 배치된 커패시터(1044) 및 인덕터(1042)의 병렬 조합을 갖는 커패시터(1044)와 병렬인 인덕터(1042)를 포함하는 위상 전환된 리액턴스 회로(1008)를 나타낸다. 인덕터(1042)는 위상 전환된되지 않고, 그러므로, LDC 로 나타난다. 도 4에 관하여 설명된 바와 유사하게, 위상 전환된 인덕터(1045)는 인덕터(1046)와 직렬인 스위치(1048)를 포함한다.
통상의 기술자에 의해 이해되는 바와 같이, 도 10a 내지 10d에 도시된 것과 다른 회로 변형도 또한 가능하다. 예를 들어, 위상 전환된 커패시터와 직렬인 커패시터는, 위상 전환된 커패시터의 물리적 커패시턴스 및 커패시터의 직렬 조합(series combination)과 동일한 최대 커패시턴스 그리고 위상 전환된 커패시턴스 값 및 커패시터의 직렬 조합과 동일한 최소 커패시턴스를 가지는 네트 유효 임피던스(net effective impedance)를 제공한다.
도 6 및 도 7에 관하여 설명된 바와 같이, 위상 전환된 가변 커패시턴스(200) 및 위상 전환된 가변 인덕턴스(400)의(their) 가변 리액턴스 범위와, 시스템의 나머지에 주입된 고조파 성분의 양 사이에, 위상 전환된 가변 커패시턴스(200) 및 위상 전환된 가변 인덕턴스(400)에 대해 트레이드오프(tradeoff)가 존재한다. 달리 말해, 유효 리액턴스가 제어될 수 있는 범위는 시스템 내에서(예를 들어, 소스(102) 및/또는 부하(114)에 의해) 용인될(tolerated) 수 있는 고조파 성분의 양에 의해 제한된다. 일부 실시 예들은 소스(102) 및/또는 부하(114)에 주입되는 고조파 성분을 감소시키기 위하여, 추가적인 또는 외부 필터링 구성요소들을 사용할 수 있다. 다만, 일부 실시 예에서는, 추가적인 필터링 구성요소들을 사용하는 것이 가능하지 않을 수 있다.
도 11 및 도 12를 참조하면, 추가적인 필터링 구성요소들이 사용되지 않는 경우들에서, 위상이 전환되지 않은 하나 이상의 디지털로 제어된 커패시터 또는 인덕터 매트릭스들(capacitor or inductor matrices)을 가진 위상 전환된 가변 커패시턴스(200) 및 위상 전환된 가변 인덕턴스(400)를 조합함으로써 고조파 성분이 감소될 수 있다. 이러한 하이브리드 전환된 네트워크들(hybrid switched networks)은, RF 파형에 대한(with respect to) 듀티 사이클들(duty cycles) 및 제어된 위상을 갖고 작동의 RF 주파수에서 작동되는 RF 스위치를 포함한다. 하이브리드 전환된 네트워크는 또한 전환된 매트릭스 내의 하나 이상의 커패시터들 또는 인덕터들과 연관된 디지털 스위치들을 포함한다. 디지털 스위치들은 전형적으로(typically) RF 주파수보다 훨씬 더 낮은 주파수에서 작동되지만, 유효 리액턴스 CEFF 또는 LEFF의 제어 대역폭(control bandwidth)에 의해 결정되는(예를 들어, 사이클 바이 사이클 기반(cycle-by-cycle basis)에서) RF 주파수까지 작동될 수 있다.
도 11을 참조하면, 하이브리드 전환된 네트워크(hybrid switched network)(1100)는 위상 전환된 리액턴스(예를 들어, 커패시터 C0(1116) 및 병렬 스위치(1118)) 및 디지털로 제어되는 커패시터 네트워크(1102)를 포함한다. 디지털로 제어되는 커패시터 네트워크(1102) 및 부하(114)와 병렬로 접속된 위상 전환된 가변 커패시턴스(예를 들어, 커패시터 C0(1116) 및 병렬 스위치(1118))로 나타남에도 불구하고, 다른 실시 예들에서, 위상 전환된 리액턴스는 디지털로 제어되는 커패시터 네트워크(1102) 및 부하(114)와 직렬로 접속된 위상 전환된 가변 인덕턴스(예를 들어, 도 4에서 나타난 바와 같이)로서, 또는 도 10a 내지 도 10d에 나타난 위상 전환된 리액턴스 회로들 중 하나로서, 또는 다른 등가 회로들로서, 실현될 수 있다.
디지털로 제어되는 커패시터 네트워크(1102)는 커패시터(1104, 1108, 및 1112) 및 스위치들(1106, 1110, 및 1114)로 나타난 복수의 커패시터들 및 연관된 스위치들을 포함한다. 일부 실시 예들에서, 커패시터들(1104, 1108, 및 1112)의 각각은, 디지털로 제어되는 커패시터 네트워크(1102)의 커패시턴스 값이 큰 커패시턴스 범위에 걸쳐(across) 변화되도록 허용하는 고유한(unique) 커패시턴스 값을 가진다. 예를 들어, 도 11에 나타난 바와 같이, 커패시터들(1104, 1108, 및 1112)은 C0의 증가량으로(in increments of C0) 위상 전환된 커패시터 베이스 값(예를 들어, C0)부터 최대 커패시턴스 값(예를 들어,(2·2N-1)·C0)에 도달할 때까지 증가할 수 있다. 여기서, N은 디지털로 제어되는 커패시터 네트워크(1102) 내의 커패시터들의 개수이다.
스위치들(1106, 1110, 및 1114)은 커패시터들(1104, 1108, 및 1112) 중 해당하는 하나들(corresponding ones)과 직렬로 접속되고, 개별 커패시터들(respective capacitors)에 연결(connecting)(또는 분리(disconnecting))함으로써 디지털로 제어되는 커패시터 네트워크(1102)의 커패시턴스를 조절하도록 작동가능(operable)하다. 스위치들(1106, 1110, 및 1114)은 제어 회로(106)로부터의 하나 이상의 제어 신호들에 기초하여 작동할 수 있다. 설명된 바와 같이, 스위치들(1106, 1110, 및 1114)은 디지털로 제어된 커패시터 네트워크(1102)의 커패시턴스 값을 조절하도록 RF 주파수보다 더 작은 주파수에서 일반적으로(generally) 작동한다.
도 12를 참조하면, 하이브리드 전환된 네트워크(1200)는 위상 전환된 리액턴스(예를 들어, 인덕터 L0(1216) 및 직렬 스위치(series switch)(1218)) 및 디지털로 제어되는 인덕터 네트워크(1202)를 포함한다. 디지털로 제어되는 인덕터 네트워크(1202)와 직렬로 및 부하(114)와 병렬로 접속된 위상 전환된 가변 인덕턴스(예를 들어, 인덕터 L0(1216) 및 직렬 스위치(1218))로 나타남에도 불구하고, 다른 실시 예들에서, 위상 전환된 리액턴스는 위상 전환된 가변 커패시턴스로서(예를 들어, 도 2에 나타난 바와 같이), 또는 도 10a 내지 도 10d에 나타난 위상 전환된 리액턴스 회로들 중 하나로서, 또는 다른 등가 회로들로서 실현될 수 있다.
디지털로 제어되는 인덕터 네트워크(1202)는 인덕터들(1202, 1210, 및 1214) 및 스위치들(1204, 1208, 및 1212)로서 나타난 복수의 인덕터들 및 관련된 스위치들을 포함한다. 일부 실시 예들에서, 인덕터들(1206, 1210, 및 1214)의 각각은, 디지털로 제어되는 인덕터 네트워크(1202)의 인덕턴스 값이 큰 인덕턴스 범위에 걸쳐(across) 변화되도록 허용하는 고유한 인덕턴스 값을 가진다. 예를 들어, 도 12에 나타난 바와 같이, 인덕터들(1206, 1210, 및 1214 및 1218)은 L0의 증가량(in increments of L0)으로 위상 전환된 인덕터 베이스 값(예를 들어, L0)으로부터 최대 인덕턴스 값에 도달할 때까지 증가할 수 있다.
스위치들(1204, 1208, 및 1212)은 인덕터들(1206, 1210, 및 1214)의 해당하는 하나들과 병렬로 접속되고 개별 인덕터들(respective inductors)을 연결(또는 단락(shorting), 예를 들어, 인덕터를 우회하는(bypass) 로우-임피던스(low-impedance)를 제공)함으로써 디지털로 제어되는 인덕터 네트워크(1202)의 인덕턴스를 조절하도록 작동가능하다. 스위치들(1204, 1208, 및 1212)는 제어 회로(106)로부터 하나 이상의 제어 신호들에 기초하여 작동할 수 있다. 설명된 바와 같이, 스위치들(1204, 1208, 및 1212)은 디지털로 제어되는 인덕터 네트워크(1202)의 커패시턴스 값을 조절하도록 RF 주파수보다 더 작은 주파수에서 일반적으로 작동한다.
디지털로 제어되는 커패시터 네트워크(1102) 및 디지털로 제어되는 인덕터 네트워크(1202)는, 위상 전환된 리액턴스(예를 들어, 커패시터 C0(1116) 및 병렬 스위치(1118), 또는 인덕터 L0(1216) 및 직렬 스위치(1218))가 소스(102) 및/또는 부하(114)에 과도한(excessive) 고조파 성분을 도입(introducing)하지 않고 연속적으로 변화될 수 있는 범위를 확장한다. 예를 들어, 도 11 및 도 12에서 나타난 실시 예들은 전환된 네트워크들(1100)(또는 1200)의 베이스 값(base value) C0(또는 L0)를 제어하도록 디지털로 제어되는 커패시터 네트워크(1102)(또는 디지털로 제어되는 인덕터 네트워크(1202)를 사용한다. 위상 전환된 리액턴스의 스위치(예를 들어, 스위치(1118) 또는 스위치(1218))는, 위에서 설명된 관계식(1) 및(2)에 의하여 결정된 팩터(factor)에 의하여 베이스 커패시턴스(base capacitance) C0(또는 인덕턴스 L0)을 스텝업(step-up)하도록 작동될 수 있다.
예를 들어, 하이브리드 전환된 커패시터 네트워크(1100)의 스위칭 주파수에서의 유효 커패시턴스 CEFF는, 도 3에 나타난 바와 같이 0부터 대략적으로(approximately) /2까지 변화하는 스위칭 각도 α를 갖는 RF 스위치를 반파 스위칭함으로써, 하위 커패시턴스 값(lower capacitance value) C0와 상위 커패시턴스 값(upper capacitance value) 사이에서 제어될 수 있다. 도 7에 나타난 바와 같이, /2(90도)보다 작은 스위칭 각도 α를 갖는 RF 스위치 작동은 대략적으로 35% 미만의 피크 고조파 왜곡(peak harmonic distortion)에 대응한다. 그러므로, 하이브리드 전환된 네트워크들(예를 들어, 1100 및 1200)은 최소 고조파 왜곡을 가지고 조절가능한 바이어스 전압들 또는 전류들에 대한 필요없이 넓은 용량성(또는 유도성) 범위에 걸쳐 스위칭 주파수에서 유효 리액턴스의 연속적인 제어을 허용한다.
다양한 실시 예들에서, TMN(112)의 RF 스위치(예를 들어, 스위치(206) 또는 스위치(406))는, 예를 들어, RF 주파수 또는 RF 시스템(100)의 다른 작동 파라미터들(operating parameters)에 기초하여, 스위칭 소자들의 다양한 타입들(types) 중 하나 또는 조합으로 실현될 수 있다. 예를 들어, 측면(lateral) 또는 수직(vertical) FET들, HEMT들, 사이리스터들(thyristors), 다이오드들, 또는 다른 유사한 회로 소자들이 사용될 수 있다.
L-네트워크들, T-네트워크들, 또는 다른 유사한 네트워크들 같은 다른 네트워크 토폴로지들이 가능함에도 불구하고, 위상 전환된 가변 커패시턴스(200) 및 위상 전환된 가변 인덕턴스(400)는 더 복잡한 위상 전환된 조정 가능 매칭 네트워크들(PS-TMNs), 예를 들어, Pi-네트워크 토폴로지 PS-TMN(Pi-TMN), 내의 회로 소자들로서 사용될 수 있다. 도 13은 RF 부하(1303)에 접속된 Pi-TMN(1302)에 접속된 RF 소스(1301)을 포함하는 예시적인 RF 시스템(1300)의 개략도를 나타낸다. Pi-TMN(1302)는 두개의 가변 션트 용량성 서셉턴스(susceptance) B1(1310) 및 B2(1314)를 포함한다. 예시적인 실시 예에서, RF 소스(1301)는 보통(commonly) 전력 증폭기 또는 또 다른(another) RF 시스템의 출력이다. 도 13에 나타난 바와 같이, RF 소스(1301)는, 소스 저항(source resistance) RS(1306) 및 소스 서셉턴스 BS(1308)와 병렬인 전류 소스(1304)를 포함하는 것으로서 RF 소스(1301)의(its) 노튼 등가 회로에 의해 표현될 수 있다. 유사하게, RF 부하(1303)은 부하 서셉턴스 BL(1316)와 병렬인 부하 저항 RL(1318)을 포함하는 것으로 표현될 수 있다. 소스 및 로드 임피던스들 ZS 및 ZL 은 개별적(respectively)으로 다음과 같이 표현될 수 있다:
[관계식 3]
[관계식 4]
그러므로, 부하 임피던스 ZL를 소스 임피던스 ZS로 매칭시키기 위해 요구되는 서셉턴스들 B1 and B2 은 다음과 같이 나타날 수 있다:
[관계식 5]
[관계식 6]
그러므로, Pi-TMN(1302)는 가변 션트 용량성 서셉턴스들 B1(1310) 및 B2(1314)의 값들을 조절함으로써, 부하 임피던스 ZL을 소스 임피던스 ZS에 매칭시키기 위해 사용될 수 있다.
도 13에 나타난 바와 같이, 가변 션트 유도성 서셉턴스들 및 변화 없는(fixed) 용량성 리액턴스를 사용, 가변 구성요소들로 모든 셋의 리액턴스 브랜치들(reactive branchs)을 실현 등과 같은 Pi-TMN의 수많은 다른 실현들이 가능함에도 불구하고, Pi-TMN(1302)의 실시 예들은 두 가변 션트 용량성 서셉턴스들 B1(1310) 및 B2(1314), 그리고 변화 없는(fixed) 유도성 리액턴스 X(1312)를 포함한다. 물론, 하나의 가변 션트-경로 소자 및 하나의 가변 시리즈-경로 소자를 가지는 L-섹션 TMN(L-section TMN)를 구현하는 것 또한 가능하다고 이해되어야 한다. 네트워크들의 다른 타입들이 또한 사용될 수 있다. 더 자세히 후술되는 것과 같이, 접지 기준(ground-referenced) 가변 커패시터들은 RF 주파수들에서 위상 전환된 가변 리액턴스 네트워크들을 갖는 구현에 매우(highly) 적합하다.
도 14를 참조하면, Pi-TMN(1302)에 의하여 매칭될 수 있는 부하 임피던스들의 예시적인 범위는 스미스 차트 플롯(Smith chart plot)(1400)에서 음영 영역(shaded region)(1402)로 나타난다. 예를 들어, 음영 영역(1402)에 의하여 표현된 임피던스 값들은 X = RS 및 1/RS 내지 4/RS의 범위에 걸쳐 가변적인 서셉턴스 B1 및 1/RS 내지 2/RS의 범위에 걸쳐 가변적인 서셉턴스 B2를 가진 예시적인 Pi-TMN에 의하여 달성될 수 있다. 도 14에 나타난 바와 같이, Pi-TMN(1302)는, RF 소스(1301)의 임피던스를 대략적으로 10:1 저항 범위 및 5:1 리액턴스 범위(용량성적으로(capacitively) 및 유도성적으로(inductively) 모두)에 걸쳐 변화하는 부하 임피던스로 매칭시킬 수 있다. 그렇게 하기 위하여, Pi-TMN(1302)는 1:4 범위에 걸쳐 B1 및 1:2 범위에 걸쳐 B2를 변조하고, 이는 도 2 및 도 4에 나타난 것과 같은 위상 전환된 가변 리액턴스 네트워크를 사용함으로써 달성될 수 있다.
도 15는 50Ω의 소스 임피던스(예를 들어, RS(1506))에 대한 도 14에 나타난 매칭 범위를 달성하는 위상 전환된 Pi-TMN(1502)의 예시적인 실시 예를 나타낸다. 유도성 리액턴스 X는 노튼 등가 소스 저항 RS(예를 들어, 50Ω)에 동등한 값으로 선택된다. 도 15에 나타난 바와 같이, 가변 용량성 서셉턴스들 B1 및 B2는 반파 위상 전환된 커패시터들(예를 들어, 도 2의 위상 전환된 커패시터(200))로서 실현된다. 가변 용량성 서셉턴스 B1는 위상 전환된 커패시터 CP2(1514), 및 스위칭 각도 α2를 갖는 스위칭 제어 신호(switching control signal) q2에 의하여 제어되는 FET 스위치(1512)를 포함한다. 가변 용량성 서셉턴스 B2는 위상 전환된 커패시터 CP1(1520) 및 스위칭 각도 α1를 갖는 스위칭 제어 신호(switching control signal) q1에 의하여 제어되는 FET 스위치(1522)를 포함한다.
예시적인 실시 예에서, 위상 전환된 Pi-TMN 회로(1502)는 27.12 MHz에서 작동하고, 스위치들의 스위칭 각도들(α1 및 α2) 및 그것들(them) 사이의 위상 천이를 적절히 조절함으로써(예를 들어, 스위칭 제어 신호들 q1 및 q2를 조절함으로써), 대략적으로 10:1 저항 범위 및 5:1 리액턴스 범위(용량성적으로 및 유도성적으로 모두)에 걸쳐 변화하는 부하 임피던스로 50Ω 소스 임피던스를 매칭시킬 수 있다.
가변 용량성 서셉턴스들 B1 및 B2를 반파 FET-전환된 커패시터 네트워크들(half-wave FET-switched capacitor networks)로서 실현하는 것은 스위치들의 영전압 스위칭(zero-voltage-switched; ZVS) 작동을 제공하고, 각 가변 리액턴스가 단일(single)의 접지 기준 스위치(예를 들어, 가변 용량성 서셉턴스 B1에 대한 FET(1512) 및 가변 용량성 서센턴스 B2에 대한 FET(1522))로 실현되도록 허용한다. ZVS 작동(it)이 스위칭 전력 손실을 감소시키고 전반적인 시스템 효율성(overall system efficiency)을 개선하기 때문에, ZVS 작동이 전환된 시스템들에서 원해진다. 더욱이, FET들(1512 및 1522)의 출력(드레인-소스(drain-to-source)) 커패시턴스는 위상 전환된 커패시터들 CP1 및 CP2과 병렬이고, 그러므로 션트 커패시턴스들에 추가되고 TMN의 부분으로서 활용될 수 있다.
예시적인 Pi-TMN 회로(1502)에서, 도 13에 나타난 유도성 리액턴스 X(1312)는, 션트 소자들(예를 들어, 접지에 접속 됨)로서 배치된(disposed) 가변 서셉턴스들 B1 및 B2 사이에 직렬로 배치된 인덕터 LS2(1516) 및 커패시터 CS2(1518)를 포함하는 직렬 공진 회로(series-resonant circuit)로서 실현된다. 인덕터 LS2(1516) 및 커패시터 CS2(1518)는 원하는 주파수에서 소스 임피던스(예를 들어, 50Ω)과 대략적으로 동일한 유도성 임피던스를 가지도록 선택된다.
도 15에 나타난 실시 예에서, 스위칭의 결과로서 소스 및 부하에 주입되는 고조파 성분의 양을 제한하기 위하여, Pi-TMN 회로(1502)의 하나는 입력 필터로서 하나는 출력 필터로서 두 추가적인 직렬 공진회로들이 포함된다. 예를 들어, 커패시터 CS1(1508) 및 인덕터 LS1(1510)는 소스(1504)와 Pi-TMN 회로(1502)사이에서 직렬 공진 입력 필터로서 행동(act)한다. 유사하게, 인덕터 LS3(1524) 및 커패시터CS3(1526)는 부하(1528) 및 Pi-TMN 회로(1502)사이에 직렬 공진 출력 필터로서 행동한다.
LS2(1516) 및 CS2(1518)의 직렬 공진 회로의 품질 계수 Q는 위상 전환된 커패시터 CP1(1520)과 위상 전환된 커패시터 CP2(1514)사이의 인터랙션(interaction)을 제어한다. 예를 들어, 품질 계수 Q를 증가시키는 것은 네트워크의 유효 대역폭 또한 감소시킴에도 불구하고,(예를 들어, LS2(1516) 및 CS2(1518)의 값들을 증가시킴으로써) 품질 계수 Q를 증가시키는 것은 위상 전환된 커패시터 CP1(1520)과 위상 전환된 커패시터 CP2(1514)사이의 인터랙션을 감소시킨다.
예를 들어, 위상 전환된 Pi-TMN 회로(1502)가 약 27MHz의 범위에 예시적인 원하는 주파수에서 50Ω의 소스 임피던스(예를 들어, RS(1506))에 대한 도 14에 나타난 매칭 범위를 달성하기 위하여, 위상 전환된 커패시터 CP1(1520)는 130pF의 물리적 값(physical value) C0를 가질 수 있고 위상 전환된 커패시터 CP2(1514)는 100pF의 물리적 값(physical value) C0를 가질 수 있다. 위상 전환된 커패시터 CP1(1520) 및 위상 전환된 커패시터 CP2(1514)사이의 직렬 공진 회로에 의해 원하는 품질 계수 Q를 달성하기 위하여, 커패시터 CS2(1518)는 0.01μF의 값을 가질 수 있고 인덕터 LS2(1516)은 297nH의 값을 가질 수 있다. 직렬 공진 회로들에 의해 원하는 입력 및 출력의 필터링을 달성하기 위하여, 커패시터들 CS1(1508) 및 CS3(1526)은 23.4pF의 값을 가질 수 있고 인덕터들 LS1(1510) 및 LS3(1524)은 1.47μH의 값을 가질 수 있다. 더욱이, FET들(1512 및 1522)은 10mΩ의 온-상태(on-state) 저항을 가질 수 있고, 각 FET의 바디 다이오드(body diode)는 0.4V의 순방향 전압(forward voltage) 및 10mΩ의 온-상태 저항을 가질 수 있다.
FET들(1512 및 1522)의 스위칭은, 커패시터들 CP1 및 CP2의 원하는 유효 커패시턴스에 기반한 스위칭 각도 α에 기반한 FET들의(their) 드레인(drain) 전류에 동기화된다. 반파 위상 전환된 커패시터들에 관해 위에서 설명된 바와 같이, FET들(1512 및 1522)는 FET들(their)의 드레인 전류가 음에서 양으로 교차된(cross) 후 턴 오프되고, 그 때 FET들(their)의 개별 드레인 전압들(respective drain voltages)이 0으로 링 다운할 때 다시 턴 온된다. FET들(1512 및 1522)의 각각에 대한 α의 적정한 값(appropriate value)은 관계식(5) 및 관계식(6)에 의해 주어진 바와 같이, 원하는 부하 임피던스 ZL에 대한 요구되는 B1 및 B2 서셉턴스들을 결정함으로써 계산될 수 있다. 일단 각 용량성 서셉턴스들 B1 및 B2가 알려지면, 원하는 서셉턴스 값들에 대응하는 α의 값들을 결정하기 위하여, 그 각 용량성 서셉턴스 B1 및 B2 값(that value)은(반파 위상 전환된 커패시터에 대한) 관계식(1a) 또는(전파 위상 전환된 커패시터에 대한) 관계식(2a)에 CEFF(C0는 커패시터의 물리적 커패시턴스로서 알려진 값이다)로 끼워 넣어질(be plugged in) 수 있다.
설명된 바와 같이, 비순수 정현파 전류 여기(non-purely sinusoidal current excitation)를 갖는 위상 전환된 네트워크들에 대해, 관계식(1) 및(2)는 원하는 서셉턴스를 달성하는 α의 정확한 값을 초래하지 않을 수 있다. 더욱이, 두 전환된 네트워크들(예를 들어, 용량성 서셉턴스들 B1 및 B2)의 상호 인터랙션(mutual interaction) 및 드레인-소스 전환(switch) 커패시턴스들의 비선형성(nonlinearity)은 또한 α의 부정확한(inaccurate) 계산을 초래할 수 있다. 그러므로, 일부 실시 예들은 α의 적정한 값들을 결정하기 위해, 변화 없는(fixed) 또는 적응가능한 룩-업 테이블들(예를 들어, LUT(108)),(예를 들어, 피드백 회로(110)에 의한) 피드백,(예를 들어, 피드포워드 회로(104)에 의한) 피드포워드 보상,(예를 들어, 전치 왜곡 회로(107)에 의한) 스위칭 각도들의 디지털 전치 왜곡 또는 다른 유사한 기법들과 같은,(예를 들어, 제어 회로(106)에 의한) 비선형 제어 기법들을 사용한다.
주어진 임피던스를 달성하는 Pi-TMN 회로(1502)에 대한 FET들(1512 및 1522)의 각각에 대하여 스위칭 제어 파라미터 α의 정확한 값(correct value)을 설정하기 위하여, LUT(108)는 다양한 부하 임피던스들에 대응하는 미리 결정된 스위칭 각도들(예를 들어, α1 및 α2)을 저장할 수 있다. 예를 들어, 표 2는 Pi-TMN 회로(1502)가 50Ω 소스로 매칭시킬 수 있는 가능한 부하 임피던스들 및 스위칭 신호들(switching signals) q1 및 q2에 대한 스위칭 각도 α1 및 α2의 대응하는 값들의 예시적인 목록(list)을 나타낸다:
표 2는 Pi-TMN 회로(1502)가 50Ω 소스 임피던스를 적어도 10:1의 팩터(factor)에 걸쳐 저항적으로(resistively) 변화하는 부하 임피던스로 매칭시키는 것이 가능한 것을 나타낸다. 표 2에 리스팅된(listed) 스위칭 각도들(α1 및 α2) 및 도 6에 나타난 α 대(versus) 유효 리액턴스(예를 들어, CEFF/C0 또는 LEFF/L0)의 플롯(plot)에 기초하여, 유효 커패시턴스들의 2:1 변조가 10:1 범위에 걸쳐 저항적으로 변화하는 부하 임피던스에 대한 임피던스 매칭을 달성할 수 있다는 것이 나타난다.시스템들의 다른 유형들은 여기서 설명된 위상 전환된 네트워크들 또한 사용할 수 있다. 예를 들어, 시스템들의 넓은 범위는, 특정한 주파수에서 또는 주파수들의 특정한 대역에 걸쳐 전력을 전달하는 RF 전력 증폭기들(PA)로부터 혜택을 받는다(benefit). 이러한 PA들은 넓은 범위에 걸쳐 유익하게(beneficially) 출력 전력(output power)을 제어할 수 있고, PA의(its) 작동 범위에 걸쳐(across) 높은 효율성을 유지할 수 있다. 종래의 선형 증폭기들(예를 들어, 클래스 A, B, AB, 등)은 넓은 범위의 동적 출력 전력 제어 및 높은 충실도(fidelity) 증폭(amplification)의 장점들을 제공하지만, 전력 백오프(power back-off)와 함께 빠르게 열화하는(degrade) 제한된 피크 효율성을 가진다. 한편, 스위칭 PA들(예를 들어, 클래스 D, E, F, Φ, 등과 같은 인버터들(inverters))은 높은 피크 효율성을 제공하지만, 전환된 모드(switched mode)를 유지하는 동안(일정한(constant) 공급 전압에서) 일정한(constant) 엔벨롭(envelope) 신호들만을 발생시킨다.
스위칭 PA에서 출력 전력 제어을 위한 하나의 기법은, PA의 부하가 외부 네트워크에 의하여 변조되는 부하 변조를 통한 것이다. 설명된 실시 예들에서, PA의 부하는 위상 전환된 조정 가능 네트워크(TMN)(예를 들어, Pi-TMN 회로(1502)와 같은, 하나 이상의 위상 전환된 가변 커패시턴스들(200) 또는 위상 전환된 가변 인덕턴스들(400)을 포함하는 네트워크)에 의해 변조된다. 예를 들어, 위상 전환된 TMN의 임피던스 트랜스포메이션(transformation)은 PA의 출력 전력을 제어할 수 있다.
도 16을 참조하면, 이러한 위상 전환된 임피던스 변조(PSIM, phase-switched impedance modulation) 증폭기는 PSIM 증폭기(1600)로 나타난다. PSIM 증폭기(1600)는 특정한 주파수에서 또는 주파수들의 특정한 범위에 걸쳐 RF 전력을 발생시키는 RF 전력 증폭기(또는 인버터)(1602)를 포함한다. RF PA(1602)는 전력 공급(power supply)(예를 들어, 전압 VDC 및 접지) 및 위상 전환된 TMN(1604)에 접속된다. 위상 전환된 TMN(1604)는 부하 임피던스 ZL을 가지는 RF 부하(1606)에 접속된다. 위상 전환된 TMN(1604)는 TMN의 작동을 제어하는, 예를 들어 원하는 임피던스를 달성하도록 스위칭 각도들(예를 들어, α)에 기반한 TMN의 스위치들에 제어 신호들을 제공함으로써, 제어기(1608)에 접속된다. 도 16에 나타나지 않음에도 불구하고, 일부 실시 예들에서, 제어기(1608)는 RF PA(1602)에 접속되고, PA의 작동을 또한 제어한다. 위상 전환된 TMN(1604)는 부하 임피던스 ZL를 PA(1602)에 제시된 임피던스로 트랜스포메이션하는 것을 적응적으로(adaptively) 제어한다. 예를 들어, 위상 전환된 TMN(1604)는 PA(1602)에 제시된 부하(예를 들어, ZTMN)을 변조함으로써 및/또는 부하에 원하는 전력 및 높은 효율성을 제공하는 주파수 및/또는 부하 임피던스 변화들을 보상하기 위하여 PA(1602)의 출력 전력을 제어할 수 있다.
다양한 실시 예들에서, PA(1602)는(1) 스위칭 인버터,(2) 진폭-변조된 선형 PA(amplitude-modulated linear PA), 또는(3)(예를 들어, 원하는 출력에 의존하는) 이들의 조합이다. 예를 들어, 도 17은 단일 스위치(예를 들어, FET(1706))를 포함하는 스위칭 PA(1702)(예를 들어, 클래스 E, F, 또는 Φ PA, 등)을 포함하는 예시적인 PSIM 증폭기(1700)의 블록 다이어그램(block diagram)을 나타낸다. 다른 실시 예들에서, 선형 PA들(예를 들어, 클래스 A, B, AB 또는 C) 또는 DC 전력을 RF 전력으로 변환하는(convert) 하나보다 많은 스위치를 이용하는 다른 스위칭 PA들(예를 들어, 클래스 D, 인버스-D 등)과 같은(such as), PA들의 다른 유형들이 사용될 수 있다.
설명된 바와 같이, 위상 전환된 TMN(예를 들어, TMN(1604 또는 1710))안으로 들여다보는(looking into) PA에 의해 보여지는(seen) 유효 부하 임피던스 ZTMN를 변조하는 것은 PSIM 증폭기(예를 들어, 증폭기들(1602 및 1702))의 작동 전력 범위에 걸쳐 출력 전력을 제어한다. 추가적으로, PSIM 증폭기의 작동 전력 범위는 큰 출력 전력 백오프에 대한 PA 구동 신호의 진폭 변조를 또한 사용함으로써 더 연장될(extended) 수 있다.
일부 실시 예들은 전력 증폭기의 이산적인 또는 연속적인 드레인 변조와 같은, 다른 전력 변조 기법들을 또한 사용할 수 있다. PA의 드레인 변조는 PA의 바이어스 단자에 인가되는(applied) 바이어스 전압을 변조한다(예를 들어, 전환한다). 예를 들어, 하나의 드레인 변조 기법은 여러(multiple) 이산적인 전압 레벨들 중에서 바이어스 전압을 전환하거나 전압 범위에 걸쳐(across) 바이어스 전압을 연속적으로 조절할 수 있다.
RF PA의 출력 전력 제어 및 임피던스 변조를 수행하는 것에 추가로, 위상 전환된 TMN(예를 들어, TMN(1604 또는 1710))는 부하 임피던스 ZL의 변화에 대해 또한 보상할 수 있다. 예를 들어, 작동 주파수가 변화함에 따라 증폭기의 부하 네트워크 임피던스에 변화(variation)를 보상하기 위해 위상 전환된 TMN을 사용함으로써, 위상 전환된 TMN가 주어진 출력 전력 레벨에 대해 원하는 RF 인버터 부하 임피던스 ZTMN로 가변 부하 임피던스를 매칭시키도록 연속적으로 조정될 수 있고, 그러므로 ZVS 작동을 유지할 수 있다. 그러므로, PSIM 증폭기(예를 들어, PSIM 증폭기들(1600 및 1700))은 큰 주파수 범위에 걸쳐(across) RF 플라즈마 부하(RF plasma load)와 같은, 넓게 변화하는 부하 임피던스에 PSIM 증폭기가(it) 전달하는 출력 전력을 동적으로 제어한다.
그러므로, PSIM 증폭기(예를 들어, PSIM 증폭기들(1600 및 1700))은(1) 넓은 전력 범위에 걸쳐 출력 전력의 효율적인 동적 제어;(2) 폭 넓은(wide-ranging) 부하로의 전력 전달 및 임피던스 매칭 능력(ability), 및(3) 주파수 만능(frequency-agile) 작동에 관한 주파수 범위에 걸쳐(across) 완전한(fully) 영전압 스위칭(ZVS, zero-voltage-switching) 작동을 허용한다.
도 16 및 도 17에 나타난 PSIM 증폭기들(1600 및 1700)의 블록 다이어그램들이 위상 전환된 TMN(예를 들어, 위상 전환된 TMN들(1604 및 1710))을 갖는 RF PA(예를 들어, RF PA들(1602 및 1702))의 캐스케이드 조합(cascade combination)으로 PSIM 증폭기들을 나타냄에도 불구하고, 다른 실시 예들은 RF PA의 설계(design)로 PS-TMN을 집적(integrate)한다. 결과적으로, 이러한 집적된 PSIM 증폭기들은 제1 스위치(또는 스위치들의 그룹)는 DC 입력 전력으로부터 RF 전력을 발생시키는 것을 주로 책임지고(responsible) 제2 스위치(또는 스위치들의 그룹)는 RF 증폭기에 부하 네트워크에 의하여 제시된 유효 임피던스를 변조하는 것을 주로 책임지는, 둘 이상의 스위치들을 포함하는 RF 증폭기로서 여겨질(viewed) 수 있다. 일부 실시 예들에서 제2 스위치가 RF로부터 DC로 또는 DC로부터 RF로 일부 전력을 변환할 수 있음에도 불구하고, 대부분의 실시 예들에서 제2 스위치(또는 스위치들의 그룹)는 DC 전력을 RF 전력으로 변환하지 않을 것이다(예를 들어, 제2 스위치는 DC로부터 RF로의 영 전력 변환(zero power conversion)을 제공한다).
대부분의 실시 예에서 PSIM 증폭기는, 실질적으로(substantially) 전환된 모드에서 작동하고 영전압 스위칭 하에서 턴 온 및 오프되는 스위칭 트랜지스터들(switching transistors)을 갖는 영전압 스위칭 증폭기일 수 있으며, 높은 효율성이 달성될 수 있다. 다른 실현들에서, PSIM 증폭기는 PSIM 증폭기의(its) 작동 범위의 일부(예를 들어, 높은 출력 전력을 전달하는 동안)에 걸쳐, 전환된 모드 작동(예를 들어, 포화된(saturated) 작동)을 제공할 수 있고, PSIM 증폭기의(its) 범위의 다른 부분들에 걸쳐 선형 모드(linear-mode) 작동을 활용할 수 있다.
예를 들어, 도 18a는 PSIM 증폭기(1800A)에 대한 예시적인 토폴로지의 개략도를 나타낸다. 나타난 바와 같이, PSIM 증폭기(1800A)는 트랜지스터(1804) 및 커패시터 CF의 병렬 조합에 차례로(in turn) 접속된 인덕터 LF와 직렬로 접속된 DC 소스(1802)에 접속된다. 인덕터 LF, 커패시터 CF 및 FET(1804)는 DC 소스로부터 네트워크의 나머지(rest)에 RF 출력 전력을 발생시키도록 일반적으로 작동한다. 브랜치 리액턴스(Branch reactance) X1는 제1 위상 전환된 리액턴스(예를 들어, FET(1806), 브랜치 리액턴스 XS2, 및 위상 전환된 가변 리액턴스 XP2)와 제2 위상 전환된 리액턴스(예를 들어, FET(1808), 브랜치 리액턴스 XS3, 및 위상 전환된 가변 리액턴스 XP3) 사이에 접속된 리액턴스 X2를 포함하는 Pi-TMN에 접속된 노드(node) N2 및 커패시터 CF사이에 접속된다. 브랜치 리액턴스 X1는 노드 N1에 Pi-TMN와 부하 임피던스 ZL 사이에 접속된다. 브랜치 리액턴스들 X1, X2, X3, XS2, XS3과 위상 전환된 가변 리액턴스들 XP2 및 XP3은 설계의 요구된 기능성(functionality)에 의존하여 다양한 상이한 리액턴스 네트워크들로 실현될 수 있다.
도 18b는 도 18a에 나타난 PSIM 증폭기 토폴로지의 예시적인 설계(1800B)를 나타낸다. 도 18b에 나타난 바와 같이,(FET 스위치들(1806 및 1808)과 위상 전환된 커패시터들 CP2 및 CP3를 포함하는) 위상 전환된 가변 리액턴스들은 도 2 및 도 3에 관하여 설명된 바와 같이 반파 위상 전환된 커패시터 네트워크로 실현된다. 도 18b에 나타난 바와 같이, 셋 스위치들(1814, 1816 및 1818)는(예를 들어, 개별적으로 커패시터들 CS1, CS2 및 CS3에 의하여) DC에서 상호적으로 절연된다(isolated). FET 스위치들(1816 및 1818)은(예를 들어, 노드 N2에 스위치(1814)의 출력 포트에서) 회로의 DC-to-RF 부분(DC-to-RF portion)으로 부하 ZL에 의하여 제시되는 임피던스를 트랜스포메이션 및 변조하는 것을 책임지는 반면에, FET 스위치(1814)는 모든 RF 전력을 발생시키는 것을 책임진다.
도 18c는 도 18a에 나타난 PSIM 증폭기 토폴로지의 예시적인 설계(1800C)를 나타낸다. 비록 네트워크(1800C)에서 위상 전환된 커패시터 네트워크들(예를 들어, FET(1826) 및 커패시터 CP2 및 FET(1828) 및 커패시터 CP3)은 개별적으로 커패시터 CP4 및 CP5와 직렬로 연결됨에도 불구하고, 네트워크(1800C)는 네트워크(1800B)와 유사하다. 이것은 전환된 커패시터 네트워크들의 유효 리액턴스에서 변화들에 대한 PSIM 증폭기의 민감도(sensitivity)를 줄인다(decrease).
도 18d는 FET 스위치들(1834 및 1836)이(예를 들어, 인덕터 LS1를 통하여) DC 접속된 도 18a에 나타난 PSIM 증폭기 토폴로지의 예시적인 설계(1800D)를 나타내고, 그러므로 잠재적으로 FET 스위치들(1834 및 1836) 중 하나 또는 둘 모두는 DC 전력을 RF 전력으로 또는 반대로(vice-versa) 변환하도록 이용될 수 있다. FET 스위치(1838)는, 한편,(예를 들어, 커패시터들 CS2 및 CS3에 의하여) DC 절연되고(DC-isolated), 그러므로 오직 부하 임피던스 ZL로 임피던스 매칭을 위하여만 이용된다.
도 18e는 오직 부하만(예를 들어, 커패시터 CS3에 의하여) DC 절연되는 동안, 모든 세 FET 스위치들(1844, 1846 및 1848)가(예를 들어, 인덕터 LS2를 통하여) DC 접속된 도 18a에 나타난 PSIM 증폭기 토폴로지의 예시적인 설계(1800E)를 나타낸다. 그러므로, 이러한 실시 예에서, 비록 셋 모두(all three)는 각 함수를 제공하는 것이 필수적인 것은 아니라고 하더라도, 모든 세 FET 스위치들(1844, 1846 및 1848)은 잠재적으로 DC 전력 및 RF 전력 사이에서 변환하도록 이용되거나 및/또는 부하로 네트워크의 임피던스 매칭을 책임질 수 있다.
도 18e 나타난 바와 같이, 커패시터 CF 및 FET 스위치(1844)의 전환된 커패시터 네트워크는 커패시터 CP2, 인덕터 L2, 및 FET 스위치(1846)의 위상 전환된 네트워크와 병렬이다. 결과적으로, 일부 실시 예들은 FET들(1844 및 1846)와 연관된 두 전환된 리액턴스 네트워크들의 입력 전류들의 합(sum)을 매칭시킨 입력 전류를 가지는 단일 전환된 리액턴스 네트워크로 이들 두 네트워크들을 결합할 수 있다. 그러므로, 일부 실시 예들에서, 도 18e에 나타난 3-스위치 PSIM(three-switch PSIM)는 도 19 및 도 20에 나타난 것과 같이 2-스위치 PSIM(two-switch PSIM)으로 실현될 수 있다.
도 19를 참조하면, 2-스위치 PSIM(1900)에 대한 예시적인 토폴로지의 개략도가 나타난다. 2-스위치 PSIM(1900)는, 커패시터 CF 및 FET(1904)의 병렬 조합에 차례로(in turn) 접속된 인덕터 LF와 직렬로 접속된 RF 소스(1902)에 접속된다. 브랜치 리액턴스 X1는, FET(1906) 및 위상 전환된 리액턴스 XP2의 병렬 조합과 직렬로 접속된 리액턴스 XS2를 포함하는 위상 전환된 리액턴스 네트워크와 커패시터 CF사이에 접속된다. 브랜치 리액턴스 X2는 부하 임피던스 ZL 및 위상 전환된 리액턴스 네트워크 사이에 접속된다. 브랜치 리액턴스들 X1, X2 및 XS2, 및 위상 전환된 가변 리액턴스 XP2는 설계의 요구된 기능성(functionality)에 의존하여 다양한 상이한 리액턴스 네트워크들로 실현될 수 있다. 스위치 FET들(1904 및 1906) 중 어느 하나(either one), 또는 스위치들(1904 및 1906) 모두는 RF 전력과 DC 전력 사이에 변환하도록 이용될 수 있다.
도 20을 참조하면, 2-스위치 PSIM(2000)의 예시적인 실현이 커패시터 CS1 및 인턱터 LS1 로 실현된 브랜치 리액턴스 X1을 가지며 나타난다. 커패시터 CS1는 FET 스위치들(2004 및 2006)사이에 DC 절연(DC isolation)을 제공한다. 그러므로, FET 스위치(2004)는 RF 전력을 발생시키고 FET 스위치(2006)는 소스에 나타난 임피던스를 변조한다.
도 21는 3-스위치 PSIM 증폭기(2100)의 예시적인 실현을 나타낸다. PSIM 증폭기(2100)는 20.86MHz 내지 27.12MHz의 주파수 범위에 걸쳐(주파수에서 1.3배(a factor of 1.3 in frequency)) 작동한다. 더욱이, PSIM 증폭기(2100)는(저항의 및 리액턴스의) ±10% 임피던스 변화를 갖는 50Ω의 임피던스 ZL를 가지는 부하에 전달된 출력 전력의 10:1 동적 제어에 대한 능력을 제공한다.
PSIM 증폭기(2100)는 RF PA(인버터)(2102), Pi-TMN(2104), 브랜치 필터(2106), 및 부하 임피던스 ZL를 포함한다. RF PA(2102)는 인덕터 LS1과 커패시터들 CF 및 CS1에 의해 형성된 출력 네트워크, 인덕터 LF 및 FET 스위치(2108)를 포함한다. 도 21에 나타난 실시 예에서, RF PA(2102)는 DC 전력과 RF 전력 사이에 변환하는 FET 스위치(2108)를 갖는 수정된 클래스 E 인버터(modified class E inverter)이다. Pi-TMN(2104)는 제1 위상 전환된 커패시터(예를 들어, CP2 및 FET(2110)) 및 제2 위상 전환된 커패시터(예를 들어, CP1 및 FET(2112))를 포함한다. 브랜치 필터(2106)는 부하 ZL와 Pi-TMN(2104)사이에 접속된 커패시터 CS3 및 인덕터 LS3를 포함한다.
Pi-TMN(2104)가 RF PA(2102)의 작동의 주파수에서 대략적으로 저항 부하로 인버터 부하 임피던스 ZTMN를 유지할 때, RF PA(2102)는 상이한 출력 전력 레벨들에서 높은 효율성 및 영전압 스위칭(ZVS)을 유지한다. ZTMN이 50Ω일 때(예를 들어, 부하 임피던스 ZL에 매칭한다), RF PA(2102)는 피크 RF 전력을 발생시킨다. RF PA(2102)의 전력 백오프(back off)의 동적 제어은 ZTMN을 변조시키는 Pi-TMN(2104)에 의해 달성될 수 있다.
20.86 MHz 내지 27.12 MHz 주파수 범위에 걸친 작동의 경우, 도 21에 나타난 PSIM 증폭기(2100)의 예시적인 실시 예는 113nH의 값을 가지는 인덕터 LF, 180pF의 값을 가지는 커패시터 CF, 15.2pF의 값을 가지는 커패시터 CS1, 3.81μH의 값을 가지는 인덕터 LS1, 152pF의 물리적 값 C0을 가지는 위상 전환된 커패시터 CP2, 381nH의 값을 가지는 인덕터 LS2, 0.01μF의 값을 가지는 커패시터 CS2, 152pF의 물리적 값 C0를 가지는 위상 전환된 커패시터 CP1, 3.81μH의 값을 가지는 인덕터 LS3, 및 15.2pF의 값을 가지는 커패시터 CS3를 사용한다. 일부 실시 예들에서, Pi-TMN(2104)는 반파 위상 전환된 네트워크들(예를 들어, 커패시터 CP2 및 FET(2110) 그리고 커패시터 CP1 및 FET(2112))를 사용한다.
커패시터 CS2 및 인덕터 LS2에 의하여 형성된 직렬 리액턴스 네트워크 브랜치는 20.86MHz의 주파수에서 50Ω 유도성 임피던스를 가지고 또한 DC는 두 전환된 네트워크들(two switched networks)(예를 들어, 커패시터 CP2 및 FET(2110) 그리고 커패시터 CP1 및 FET(2112))을 절연한다. 커패시터 CS2 및 인덕터 LS2의 임피던스는 Pi-TMN(2104)의 ZTMN이 변조될 수 있는 저항성의 범위(resistive range)를 설정한다. 커패시터 CS3 및 인덕터 LS3에 의해 형성된 직렬 공진 네트워크는 부하 전류 IL의 추가적인 필터링을 제공하고 부하 ZL에 접속된 고주파수 고조파 성분 및 DC 전류들을 차단한다. Pi-TMN(2104)는 FET 스위치들(2110 및 2112)을 적절하게(appropriately) 구동함으로써 예를 들어 FET들의 도통각들을 조절함으로써, RF PA(2102)에 나타난 임피던스 ZTMN을 변조할 수 있다. RF PA(2102)에 나타난 임피던스 ZTMN을 변조함으로써, Pi-TMN(2104)는 RF PA(2102)로부터 부하 ZL로 전달되는 출력 전력을 제어할 수 있다.
도 22는 Pi-TMN(2104)의 ZTMN이 20.86MHz에서 조절될 수 있는 예시적인 임피던스 범위(예를 들어, 음영 영역(shaded region)(2202))를 나타낸다. 도 23는 Pi-TMN(2104)의 ZTMN이 27.12MHz에서 조절될 수 있는 예시적인 임피던스 범위(예를 들어, 음영 영역(2302))를 나타낸다. 스미스 차트들(2200 및 2300)은 50Ω로 정규화 된다. 음영 영역들(2202 및 2302)은 1:6 임피던스 범위에 걸쳐 위상 전환된 커패시터 CP1을 변화시킴으로써(예를 들어, 대략적으로 0도 내지 125도에 걸쳐 FET(2112)의 스위칭 각도 α1를 변화시킴으로써) 그리고 1:10 임피던스 범위에 걸쳐 위상 전환된 커패시터 CP1을 변화시킴으로써(예를 들어, 대략적으로 0도 내지 135도에 걸쳐 FET(2110)의 스위칭 각도 α2를 변화시킴으로써), Pi-TMN(2104)가 10:1 범위에 걸쳐 부하 임피던스 ZL를 매칭시킬 수 있는 것을 도시한다. 더욱이, ZTMN는 RF PA(2102)의 작동의 주파수에서(저항성의 및 리액턴스의 모두) 부하 임피던스 ZL에서 ±10%의 변화를 차지하도록(account for) 변조될 수 있다.
주어진 임피던스를 달성하는 Pi-TMN(2104)을 위해 FET(2112)의 스위칭 각도 α1 및 FET(2110)의 스위칭 각도 α2의 정확한 값(correct value)을 설정하기 위하여, LUT(108)는 다양한 임피던스들에 해당하는 미리 결정된 스위칭 각도들(예를 들어, α1 및 α2)를 저장할 수 있다. 예를 들어, 표 3은 50Ω 부하 임피던스 ZL로 매칭될 수 있는 가능한 임피던스들(possible impedances) ZTMN과 해당하는 스위칭 각도들(예를 들어, α1 및 α2)의 예시적인 목록을 나타낸다. FET들(2110 및 2112)이 0.4V 순방향의 전압 강하(voltage drop)를 가지는 바디 다이오드(body diode) 및 10mΩ의 온-상태 저항을 가지며 모델링된 것에서, 표 3의 값들은 PSIM 증폭기(2100)의 시뮬레이션(simulation)에 기초하여 결정될 수 있다. PSIM 증폭기가 48 VDC 전력 공급으로 공급될 때, 표 3에 열거된(listed) 출력 전력은 기본(fundamental) 및 더 높은 주파수들에서 전달된 전력을 포함한다.
설명된 바와 같이, PSIM 증폭기(2100)는 작동의 주파수, 부하 임피던스, 및 출력 전력의 넓은 범위에 걸쳐(across) 모든 FET 스위치들의 영전압 스위칭을 유지한다. 예를 들어, 48 VDC의 전력 공급 전압을 갖는 20.86 MHz에서 50Ω부하 ZL로 58.6W의 출력 전력을 전달하는 예시적인 PSIM 증폭기(2100)에 대해, TMN(2102)는 거의 1:1 임피던스 매칭(예를 들어, ZL = ZTMN = 50Ω)을 제공하도록 요구된다. 이 작동 조건하에서, 노드들 N1 및 N2에서 요구된 유효 션트 커패시턴스는 개별적으로 CP1 및 CP2 커패시턴스들과 동등하고, 그러므로 전체 사이클 동안 FET 스위치들(2110 및 2112)은 오프이고, FET 스위치들(2110 및 2112)의 드레인 전압 파형들은 정현파이다.또 다른 예로서, 48 VDC의 전력 공급 전압을 갖는 27.12 MHz에서 50Ω 부하 ZL로 3.50W의 출력 전력을 전달하는 예시적인 PSIM 증폭기(2100)에 대해,(표 3에 나타난 바와 같이) TMN(2102)는 대략적으로 50Ω의 임피던스 ZTMN를 제공하도록 요구된다. 이러한 작동 조건 하에서, 노드들 N1 및 N2에서 요구된 유효 션트 커패시턴스는 개별적으로 CP1 및 CP2 커패시턴스들보다 높고, 그러므로 FET 스위치들(2110 및 2112)은 ZVS를 유지하는 동안 사이클의 특정(certain)부분에 대하여 턴 온된다. FET 스위치들(2110 및 2112)의 드레인 전압 파형들의 고주파수 고조파 성분에도 불구하고, 부하 ZL를 통해서 흐르는(flowing) 부하 전류 IL는 거의 정현파를 유지해야 한다. 그러므로, PSIM 증폭기(2100)는, 스위칭 주파수들의 범위에 걸쳐(across) 가변 부하로 매칭시키는 동안 동적 출력 전력 제어을 제공하는 것이 가능하다.
이제 도 25a를 참조하면, 펄스 폭 변조(PWM) 발생기(2500)는 입력들 및 출력들을 가지는 각 위상 천이 소자를 갖는 하나 이상의 위상 천이 소자들(2504a 내지 2504N)을 포함하는 위상 천이 회로(2504)를 포함한다. PWM 천이 회로(2504)는 기준 신호 소스(2502)로부터 하나 이상의 기준 신호들을 수신하고 PWM 천이 회로의(thereof) 출력들에서 하나 이상의 위상 천이된 신호들(2510)을 제공한다. PWM 발생기는, 위상 천이 회로(2504)로부터 PWM 파형 결합기로(thereto) 제공된 신호들을 수신하도록, 이러한 신호들을 결합하도록 및 PWM 파형 결합기의(thereof) 출력에 PWM 신호를 제공하도록 구성된 PWM 파형 결합기(2506)을 더 포함한다. 그러므로, PWM 발생기(2500)가 하나 이상의 기준 신호들(2508)을 수신하고, 기준 신호(2502)에 대한 펄스 폭 및 위상을 동적으로 제어하는 능력을 갖는 하나 이상의 PWM 신호들(2508)을 발생시킨다. 특히, PWM 발생기(2500)가 기준 신호들(2502)에 비해(relative to) 미리 결정된 펄스 폭들 및 위상 천이들을 가지는 하나 이상의 PWM 신호들(2508)을 발생시키도록 구성된다. 기준 신호 소스(2502) 및 PWM 신호(2508)는(they) PWM 발생기(2500)의 일부로 적절치 않기 때문에, 기준 신호 소스(2502) 및 PWM 신호(2508)는 여기서 가상(phantom)으로 나타난다.
2502에 의하여 제공된 기준 신호들은, 정현파 파형들(예를 들어, 사인파들, 코사인파들, 또는 이들의 부분들 등), 직사각파 파형(rectangular waveform), 사각파 파형들(square waveforms), 삼각파 파형들(triangular waveforms), 또는 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 다양한 파형 형태들(waveform shapes)을 가지는 주기적인(periodic) 전압 및 전류 파형을 포함하지만 이에 제한되지는 않는 어느 임의의 주기적인 파형으로 제공될 수 있다. 명확함(clarity)의 목적을 위하여 때때로 여기 아래에서(hereinbelow) 기준 신호가 전압 파형인 것으로 참조가 이루어짐에도 불구하고, 기술 분야의 통상의 기술자들은 또한 설명된 개념들에 따라 전류 파형들이 이용될 수 있는 것을 이해할 것이다. 더욱이, 전류 및/또는 전압 신호들로부터 도출된(derived) 임의의 다른 신호 또한 기준(reference)으로서 이용될 수 있다.
실시 예들에서, 위상 천이 회로(2504) 내의 적어도 하나의 위상 천이 소자의 입력은 기준 신호(2502) 적어도 하나를 수신하도록 구성된다. 다른 실시 예들에서, 둘 이상의 위상 천이 소자들(2504)의 입력들은 적어도 하나의 기준 신호(2502)를 수신하도록 구성된다. 상이한 위상 천이 회로 아키텍쳐들(architectures)의 예들은 도 26 및 도 27을 참조하며 아래에서 논의될 것이다.
여기 아래에서(herein below) 설명으로부터 명백하게 될 바와 같이, 위상 천이 회로(2504)의 각 위상 천이 소자는 개별(respective) 위상 천이 파라미터에 기초하여, 위상 천이 소자(2504)의(its) 개별(respective) 출력에서, 수신된 기준 신호들(2502)에 비해(relative to) 위상 천이된 신호(2510)를 발생시키도록 구성된다. 위상 천이 제어기(2509)(it)가 PWM 발생기(2500)의 일부로 적절치 않기 때문에 여기서 가상(phantom)으로 도시된 제어기(2509)로부터 위상 천이 파라미터들이 제공된다. 각 위상 천이 소자는 위상 천이 소자의(its) 입력에서 수신된 신호에 위상 천이를 적용(apply)하여 위상 천이 소자의(its) 출력에서 위상 천이된 신호를 발생시키도록 구성된, 아날로그 및/또는 디지털 회로(digital circuitry)를 포함할 수 있다 위상 천이 소자들은 예를 들어, 동 위상/직교 회로들(In-phase/In-quadrature("IQ") circuits), 위상 고정 루프 회로들(phase-locked loop("PLL") circuits), 또는 이들의 임의의 조합 중 임의의 것을 포함할 수 있다.
실시 예들에서 위상 천이 파라미터는 특정한(particular) 위상 천이를 가지는 신호를 발생시키도록 이용된(예를 들어, 위상 천이된 신호들(2510)의 발생에 이용된) 미리 결정된 위상 천이 및/또는 미리 결정된 펄스 폭을 포함할 수 있다. 일부 실시 예들에 따라서, 각 위상 천이 소자(2504)는 제어기(2509)로부터 개별(respective) 미리 결정된 위상 천이 파라미터를 수신하도록 구성된다. 제어기(2509)는, 예를 들어, 디지털 신호 프로세서("DSP")(digital signal processor), 컴퓨터, 마이크로프로세서(microprocessor), 마이크로제어기(microcontroller), 또는 그들의 임의의 조합을 포함하지만 이에 제한되지 않는 프로세싱 회로(processing circuitry)의 임의의 타입(type)으로 제공될 수 있다.
적어도 도 27과 연계하여 상세히 후술될 바와 같이, 일부 실시 예들에서, 제1 위상 천이 소자(2504a)는 제1 위상 천이 소자의(its) 입력에서 적어도 하나의 기준 신호(2502)를 수신하도록 구성될 수 있는 반면, 제2 위상 천이 소자(2504b)는 또 다른(another)(예를 들어, 상이한(a different)) 위상 천이 소자(예를 들어, 제1 위상 천이 소자(2504a))로부터 발생된 위상 천이된 신호(예를 들어, 신호들(2510) 중 하나)를 제2 위상 천이 소자의(its) 입력에서 수신하도록 구성될 수 있다.
실시 예들에서, 각 위상 천이 소자(2504a 내지 2504N)는, 일반적으로(generally) 2510으로 표시된 위상 천이된 신호들(2510a 내지 2510N)의 해당하는 하나(corresponding one)을 발생시키기 위하여, 개별 위상 천이 파라미터(respective phase-shift parameter)에 기초하여 위상 천이 소자의(its) 입력에서 수신된 신호들의 위상을 천이시키도록(shift) 구성된다. 실시 예들에서, 일부 위상 천이 소자들은 위상 천이된 신호(2510)을 발생시키기 위하여 수신된 기준(2502)의 위상을 천이시키도록 구성될 수 있는 반면에, 다른 것들(others)은 또 다른 위상 천이 소자(2504)로부터 수신된, 발생된 위상 천이된 신호들(phase shifted signals)(2510)의 위상을 천이시키도록 구성될 수 있다. 예를 들어, 위상 천이 소자(2504)는 위상 천이 를 포함하는(comprising) 위상 천이 파라미터를 수신할 수 있다. 이 위상 천이 소자(2504)는, 그 다음에(then), 위상 천이 에 따라 위상 천이 소자의(its) 입력에서 수신된 신호(예를 들어, 기준 신호(2502) 또는 발생된 위상 천이된 신호)의 위상을 천이시킴으로써, 위상 천이 소자의(its) 출력에서 위상 천이된 신호(2510)를 발생시킬 수 있다.
파형 결합기(2506)는 위상 천이 소자들(2504A 내지 2504N)에 의하여 발생된, 하나 이상의 발생된 위상 천이된 신호들(2510A 내지 2510N)을 수신하도록 구성된다. 파형 결합기(2506)는 파형결합기(2506)에(thereto) 제공된 위상 천이된 신호들(예를 들어, 위상 천이된 신호들(2510))을 결합하도록 및 PWM 신호들(2508)을 발생시키도록 구성된다. 파형 결합기(2506)는 PWM 신호들(2508)을 발생(generate), 비교(compare), 합산(summate), 결합(combine), 검출(detect), 또는 증폭(amplify)하도록 구성된 아날로그/디지털 회로를 포함할 수 있다. 이러한 회로는 엣지 검출기들(edge detectors), 아날로그 또는 디지털 로직 게이트들(logic gates), 연산 증폭기(operational amplifier), 비교기들(comparators), 또는 이들의 임의의 조합을 포함할 수 있지만 이에 제한되지는 않는다. 일부 실시예 들에서, 파형 결합기(2506)는 수신된 위상 천이된 신호들(2510)에 따라 하나 이상의 PWM 신호들(2508)을 발생시키도록 구성되는 반면에, 다른 실시 예들에서 파형 결합기(2506)는 수신된 위상 천이된 신호들(2510)에 따라 둘 이상의 PWM 신호들(2508)을 발생시키도록 구성될 수 있다.
수신된 위상 천이된 신호들(2510)에 따라 PWM 신호들(2508)을 발생시킴으로써, 발생된 PWM 신호들(2508)은 기준 신호들(2502)에 비해(relative to) 위상 천이들 및 펄스 폭들을 가진다. 이 위상 천이되고 펄스 폭이 조절된 신호들은, 위상 천이된 신호들(2510)을 발생시키면서 위상 천이 소자들(2504)에 의하여 적용된(applied) 위상 천이 파라미터들로부터 결정된다. 일부 실시 예들에서, 위상 천이 파라미터들은 결정되고 메모리(memory) 또는 다른 저장 디바이스(storage device)(예를 들어, 제어기(2509)로부터 분리된 형태(separate form)이거나 제어기(2509)의 일부일 수 있는 메모리) 내에 저장된다. 일부 실시 예들에서 위상 천이 파라미터들은, PWM 발생기의 특정한 어플리케이션(application)에 의해 요구된 위상 천이 및 PWM 신호 듀티 사이클(duty-cycle)에 기초하여 결정되는 것이 이해되어야 한다. 이 파라미터들은 제어기(2509) 내에 또는 분리된(separate) 외부 제어기/메모리 내에 미리 저장될(pre-stored) 수 있다. 전형적으로(Typically), 위상 천이 파라미터들은 구체적인(specific) 어플리케이션에 의존하여(depending upon) 동적으로 조절될 필요가 있고, 그래서 외부 시스템 제어기는 시스템으로부터의 다양한 입력들에 기반한 이 파라미터들을 추정/계산(estimating/calculating) 및 PWM 제어기(2509)에 파라미터들을(them) 패스(passing)하는 것에 수행될(tasked) 수 있다.
이와 같이, 기술분야의 통상의 기술자는, 기준 신호들(2502)에 비해(relative to) 발생된 PWM 신호들(2508)의 원하는 위상 천이들 및 펄스 폭들이, 원하는 위상 천이들 및 펄스 폭들을 달성하기 위해 필요한 위상 천이 파라미터들을 선택하는 것을 통하여 달성될 수 있는 것을 이해해야 한다.
실시 예들에서, 제어기(2509)는 발생된 PWM 신호들(2508)을 위한 원하는 위상 천이 및 위상 폭들에 기반한 개별 위상 천이 소자들(respective phase-shifting elements)(2504)에 대한 위상 천이 파라미터들을 결정하도록 구성될 수 있다. 예를 들어, 제어기(2509)는 기준 신호(2502)에 비해(relative to) 발생된 PWM 신호(2508)를 위한 원하는 위상 천이 및 펄스 폭을 결정하도록 구성될 수 있다. 원하는 위상 천이 및 펄스 폭에 기초하여, 제어기(2509)가 경험적(empirical) 또는 분석적(analytical) 기법들을 이용하여 위상 천이 파라미터들을 결정할 수 있다. 보다 상세히는, 위상 천이 소자들이 기준 신호(2502)에 대해 비해(relative to) 원하는 위상 천이 및 펄스 폭을 가지는 PWM 신호(2508)를 발생시키도록 결국(in turn) 이용될 수 있는 위상 천이된 신호들(2510)을 발생시키기 위하여, 하나 이상의 위상 천이 소자들(2504)에 대한. 피드백 또는 피드포워드 기법들 또는 둘 모두의 조합에 기초하여 위상 천이 파라미터들이 결정될 수 있다.
더욱이, 여기 아래서 상세히 후술될 바와 같이, 수신된 위상 천이된 신호들(2510)에 따라 PWM 신호들(2508)을 발생시키는, 각 발생된 PWM 신호(2508)의 펄스 폭 및 위상은, 작동 주파수(예를 들어, 기준 신호(2508)의 주파수)에 의하여 영향을 받지 않는 임의로(arbitrarily) 정밀한(fine) 해상도를 갖고 0°내지 360°에 걸쳐 독립적으로(independently) 조절될 수 있다. 발생된 PWM 신호들(2508)은, 기준 신호 주파수의 넓은 변조 범위에 대해 기준 신호(2502)에 위상 및 주파수 고정(lock)을 유지하는 것이 가능하다. 실시 예들에서, PWM 발생기(100)는 고주파수(high-frequency) 및 초고주파(very-high-frequency) 어플리케이션들을 위한 정확하고 동적으로 조절 가능한 PWM 파형들을 발생시키는 것에 적합(suitable)하다. PSIM 기반의 조정 가능 매칭 네트워크들 및 PSIM 증폭기들을 포함하며, PWM 발생기(100)는, PWM 신호의 정확한(precise) 타이밍(timing)이 유지되어야 하는 것에 대하여 기준 신호(2508)가 일부(some) 무선 주파수("RF") 입력 소스로부터 도출되는 어플리케이션들에서 특정한 밸류(particular value)를 가진다.
이제 도 25b를 참조하면,(예를 들어, 도 25a와 연계되어 설명된 PWM 발생기(2500)과 같은) PWM 발생기에 의하여 발생된 예시적인 PWM 신호 Q()(2508)의 부분은 펄스들(pulses)(2508a, 2508b)의 쌍을 가진다. 펄스들(2508a, 2508b)의 각각은 펄스 폭 W(2512)를 가지고 기준 신호 VREF()(2502)에 위상 및 주파수(phase and frequency)에서 고정(lock)된다. PWM 신호 Q()(2508)는 도 25a와 연계하여 위에서 논의된 바와 같이 발생될 수 있다.
도 25b의 예시 실시 예에서, 발생된 PWM 신호 Q()(2508)는 기준 신호 VREF()(2502)에 비해(relative to)(참조 번호 2514에 의하여 식별되는) 위상 천이 를 가진다. 여기서, 위상 천이 (2514)는 PWM 신호 Q()(2508)의 상승 엣지와 기준 신호 VREF()의 음에서 양으로의 트랜지션(transition)사이에 정의(define)된다 PWM 위상 천이의 이 정의가 이 개시 전반에 걸쳐 이용된다는 점이 주목되어야 한다. 도 25b에 도시된 위상 천이(2514)는 양의(positive) 위상 천이로 고려된다. 위상 천이의 정의는 같은(same) 주파수에서 두 정현파 신호들 사이에 오직 진정으로 고유(only truly unique)하다는 것이 또한 주목되어야 한다. 도 25b와 같은 PWM 및 정현파 신호 사이의 관계(relationship)를 설명할 때, 위상 천이의 정의는 임의적이다. 여기에서 이용된 위상 천이 정의는 오직 편의(convenience)를 위하여(for the sake of) 선택된다. 그러나, 원한다면(if one desires), 정의(definition)가 도 25b 내의 두 신호들 사이에 관계를 고유하게(uniquely) 설명할 수 있는 한, 다른 방식으로도 위상 천이를 정의할 수 있다. 그러한 경우라면, 하나의 정의에 기반한 위상 천이가 일반성(generality)의 손실(loss) 없이 또 다른(another)의 정의에 기반한 위상 천이로 항상(always) 변환될 수 있다. 위상 천이 정의는 회로 실현에 아무런 영향을 주지 않는다. 위에서 논의된 바와 같이, 기술 분야에서 통상의 기술자는 기준 신호(2502)에 비해(relative to) 원하는 펄스 폭들 w(2512) 및 위상 천이들 (2514)은, 위상 천이 소자들(2504)이 원하는 위상 천이를 달성하기 위해 필요한 PWM 발생기(2504)에 제공된 위상 천이 파라미터들의 선택된 값들을 통해 달성될 수 있는 것을 이해할 것이다.
이제 도 26을 참조하면, PWM 발생기 회로(2600)는, 기준 신호(2602)의 프로세싱이 병렬로 나타나도록(occurs in parallel) 접속된 위상 천이 소자들(2016, 2018)의 쌍을 포함한다. 이러한 아키텍쳐(architecture)는 여기서 "병렬 아키텍쳐"(parallel architecture)로 참조된다.
위상 천이 소자들(2620, 2622)은, 도 25와 연계하여 위에서 설명된 위상 천이 소자들(2504a 내지 2504N)과 같거나 유사할 수 있다. 병렬 아키텍쳐에서, 적어도 둘의 위상 천이 소자들의 입력들은, 기준 신호들(2502)와 같거나 비슷할 수 있는 공통의(common) 기준 신호(여기서 기준 신호(2602))를 수신하도록 구성된다. 각 위상 천이 소자(2616, 2618)는,(도 25와 연계하여 위에서 설명된 제어기(2509)와 같은) 하나 이상의 제어기들로부터 제공될 수 있는 제어 신호들(control signals)(2620, 2632)로부터 제공된, 수신된 미리 결정된 위상 천이 파라미터 및 수신된 기준 신호(2602)에 기초하여, 위상 천이 소자의(its) 출력에 개별적인 위상 천이된 신호를 발생시키도록 구성된다. 위상 천이 소자들(2616, 2618)은, 제어기 신호들(2620, 2622) 중 개별 하나들(respective ones)에 포함된 개별(respective) 위상 천이 파라미터에 따라 수신된 기준 신호(2602)에 위상 천이를 적용(apply)함으로써, 위상 천이된 신호를 발생시키도록 각각 구성된다.
실시 예들에 따라서, 각 위상 천이 소자(2616, 2618)는 제어 신호들(2620, 2622)의 개별 하나(respective one)를 수신하도록 구성될 수 있다. 제어 신호들(2620, 2622)은 개별 위상 천이 소자(2616, 2618)의 각각에 대해 하나 이상의 미리 결정된 위상 천이 파라미터를 포함할 수 있다. 실시 예들에서, 제어 신호들(2620, 2622)은, DSP, 컴퓨터, 마이크로프로세서(microprocessor), 마이크로제어기(microcontroller), 또는 이들의 어느 조합과 같은 그러나 이에 제한되지는 않는, 프로세싱 회로에 의하여 발생될 수 있다.
도 26의 예시적인 실시 예에서, 위상 천이 소자(2616)는, 의 위상 천이를 포함하는 위상 천이 파라미터를 포함하는 제어 신호(2620)을 수신하도록 구성된다. 더욱이, 위상 천이 소자(2618)는 의 위상 천이 및 w의 펄스 폭을 포함하는 위상 천이 파라미터를 포함하는 제어 신호(2622)를 수신하도록 구성될 수 있다. 위상 천이 소자들은, 위상 천이 소자들의(thereof) 개별 출력들에서 위상 천이된 신호들 A, B를 생성(produce)한다.
파형 결합기(2606)는 위상 천이 소자들(2616, 2618)의 출력들에서 발생된 위상 천이된 신호들 A, B를 수신하도록 구성된다. 파형 결합기(2606)는 파형 결합기(2506)(도 25a)와 같거나 유사할 수 있다. 파형 결합기에(thereto) 제공된 위상 천이된 신호들 A, B에 응답하여, 파형 결합기(2606)는 PWM 신호(2608)를 발생시킨다. PWM 신호(2608)는 수신된 위상 천이된 신호에 따라 위상 천이 및 펄스 폭 특성들(characteristics)을 가진다. A는 위상 천이 소자(2616)에 의하여 발생되고, 위상 천이된 신호 B는 위상 천이 소자(2618)에 의하여 발생된다.
도 26의 예시적인 실시 예에서, 위상 천이된 신호들 A 및 B는, 위상 천이된 신호들(they)이 발생된 위상 천이 소자의 개별 위상 천이 값들( 및 w+)에 따라 위상 천이되고, 기준 신호(2602)에 위상 고정된다. 실시 예들에서, 위상 천이된 신호들 A 및 B는 그 다음에(then) 기준 신호(2602)에 위상 고정된, 펄스 폭 w 및 위상 을 갖는 PWM 신호(2608)를 합성하도록, 예를 들어 파형 결합기(2606)을 통하여, 적정하게(appropriately) 결합될 수 있다. 기술 분야의 통상의 기술자는, 위상 천이 소자들(2616, 2618)이 원하는 PWM 파형(2608)를 발생시키기 위하여 필요한 위상 천이의 양은 파형 결합기(2608)의 실제(actual) 실현에 매우(highly) 의존적이라는 것을 이해해야 한다.
도 26는 오직 두 위상 천이 소자들의 병렬 아키텍쳐를 나타내고 있는 반면에, 병렬 아키텍쳐는 셋 이상의 위상 천이 소자들을 이용하여 실현될 수 있는 것이 주목되어야 하는 것이 이해되어야 한다. 위상 천이기 회로(phase-shifter circuit) 안에 포함된 위상 천이 소자들의 수는 특정한 어플리케이션의 필요들에 따라 선택된다. PWM 발생기에 포함되는 위상 천이 소자들의 수를 선택함에 있어서 고려할 팩터들(factors)은, PWM 파형이 단일 주기(single period) 동안 반드시 가져야하는 상승/하강 엣지들의 수를 포함하지만 이에 제한되지는 않는다. 간단히 말해서(In the simplest terms), 각 위상 천이 소자는 PWM 파형의(its) 주기(period)의 시작에 관련하여 PWM 파형의 하나의 상승 또는 하강 엣지의 위치(position)을 제어한다. 예를 들어, 도 26에서, PWM 파형은 모든 주기(every period)마다 단일 펄스를 가지고, 그러므로, PWM 파형(it)은 오직 하나의 상승 및 하나의 하강 엣지를 가진다; 위상 천이 소자(2616)는 상승 엣지의 위치를 설정하고, 위상 천이 소자(2618)는 하강 엣지의 위치를 설정한다. 각 주기(period)마다 하나를 초과하는 펄스(more than one pulse)를 가지도록 요구될 수 있는, 보다 더 복잡한 PWM 파형들에서 더 많은(more) 하강 및 상승 엣지들이 필요하고, 더 많은 위상 천이 소자들이 모든 엣지들을 제어하기 위해서 필요하다. 예를 들어, 도 28에서, Q는 모든 단일(single) 주기(period)마다 반복하는 두개의 펄스들 및 한 주기(period)에 총 넷의 엣지들을 가진다. 그러므로, 이러한(these) 엣지들의 각각의(each of) 상대적 위치(relative position)를 제어하도록, 넷의 위상 천이 소자들이 요구된다.
요구된 최소(required minimum)보다 위상 천이 소자들을 더 가지는 것에 대한 또 다른(another) 이유는 시스템 리던던시(redundancy) 및 신뢰도(reliability)이다. 예를 들어, 도 26에서(2616과 동일한) 추가적인 여분의(redundant) 위상 전환 소자는, 신호 A의 또 다른 카피(copy)를 생성하도록 실현될 수 있다. 위상 천이 소자들 중 하나가 고장(fail)나는 경우에, 파형 결합기는 신호 A의 다른 카피를 자동으로 선택할 수 있다.
이제 도 27를 참조하면, PWM 발생기 회로(2700) 또는 보다 간단히는, PWM 발생기는, 기준 신호(2702)를 수신하도록 구성된 입력을 가지고, 파형 결합기(2706)의 입력 및 제2 위상 천이 소자(여기서 위상 천이 소자(2718))의 입력 모두에 접속된 출력을 가지는, 위상 천이 소자들 중에서 제1 위상 천이 소자(first one)(여기서 위상 천이 소자들(2716))를 가진 위상 천이 소자들(2716, 2718)의 쌍을 포함한다. 제2 위상 천이 소자의 출력은 파형 결합기(2706)의 제2 입력에 접속된다. 이러한 아키텍쳐는 여기서 "캐스케이드 아키텍쳐"(cascade architecture)라고 참조된다.
캐스케이드 아키텍쳐에서, 위상 천이 소자들(2504)(도 1)과 같거나 유사할 수 있는 제1 위상 천이 소자(2716)는 제1 위상 천이 소자의(its) 입력에서 기준 신호(2702)를 수신하도록 구성된다. 제1 위상 천이 소자(2716)는 기준 신호(2702) 및(예를 들어, 도 25a와 연계하여 위에서 설명된 제어기(2509)와 같은 제어기에 의하여 제공된) 개별 미리 결정된 위상 천이 파라미터에 기초하여, 제1 위상 천이 소자의(its) 출력에서 위상 천이된 신호 A를 발생시키도록 구성된다. 예를 들어, 위상 천이 소자(2716)는 미리 결정된 위상 천이 파라미터에 따라 기준 신호(2702)의 위상을 천이시킴으로써 위상 천이된 신호 A를 발생시키도록 구성될 수 있다.
도 26을 참조하여 위에서 논의된 바와 같이, 위상 천이 소자는 미리 결정된 위상 천이 파라미터를 포함하는 제어 신호를 수신하도록 구성될 수 있다. 예를 들어, 도 27의 예시적인 실시 예에서, 위상 천이 소자(2716)는 위상 천이 파라미터 를 포함하는 제어 신호(2720)을 수신하도록 구성된다.
캐스케이드된 아키텍쳐(cascaded architecture)는, 위상 천이 소자(2716)에 의하여 발생된 위상 천이된 신호 A를 제2 위상 천이 소자의(its) 입력에서 수신하도록 구성된 제2 위상 천이 소자(2718)를 더 포함한다. 제2 위상 천이 소자(2718)는 위상 천이된 신호 A 및 개별 위상 천이 파라미터에 기초하여, 제2 위상 천이 소자의 출력에서 위상 천이된 신호 B를 발생시키도록 구성된다. 예를 들어, 도 27의 예시적인 실시 예에서, 위상 천이 소자(2718)는, 여기서( + w)로 나타난 미리 결정된 위상 천이 파라미터에 따라 위상 천이된 신호 B의 위상을 천이시킴으로써 위상 천이된 신호 B를 발생시키도록 구성된다.
파형 결합기(2506)(도 25a)와 같거나 유사할 수 있는 파형 결합기(2706)는, 위상 천이 소자들(2716, 2718)의 출력들에서 발생된 위상 천이된 신호들을 수신하고, 기준 신호(2702)에 비해(relative to) 원하는 펄스 폭 및 위상 천이를 가지는 PWM 신호(2708)를 발생시키도록 구성된다.
도 27의 예시적인 실시 예에서, 위상 천이 소자들(2716, 2718)은, 개별적으로 위상 천이들 및 + w만큼 기준 신호에 대하여 위상 천이되고 기준 신호(2702)에 위상 고정된, 위상 천이된 신호들 A 및 B를 발생시키도록 구성된다. 그러나, 캐스케이드 아키텍쳐 내의 위상 천이 소자들(2716, 2718)은 오직 및 w의 위상 천이를 도입한다(introduce)(예를 들어, 위상 천이 소자(2716)는 위상 천이 를 도입하고, 위상 천이 소자(2718)는 위상 천이 w를 도입한다). 한편으로 병렬 아키텍쳐에서, 위상 천이 소자들은 및 + w만큼 기준 신호를 위상 천이시킨다(예를 들어, 도 26에서, 위상 천이 소자(2616)는 위상 천이 를 도입하고, 위상 천이 소자(2618)는 위상 천이 + w를 도입한다).
일반적으로(In general), 같은 PWM 파형 결합기가 발생시키는 경우, 병렬 아키텍쳐인 위상 천이 소자들은 더 큰 위상 천이들을 도입하고, 캐스케이드 아키텍쳐인 위상 천이 소자들(those)에 비교하여 더 넓은 위상 천이 범위에 걸쳐 동작할 수 있어야 할 필요가 있다.
캐스케이드 아키텍쳐는, 한편, 발생된 PWM 파형이 병렬 아키텍쳐에서 발생된 PWM 파형에 비교하여 더 많은 지터(jitter)를 겪을 수 있다. 다른 것(the other) 보다(over) 하나의 시스템 아키텍쳐의 선택은, 발생된 PWM 파형에 대한 요구사항들 및 특정한 어플리케이션을 포함하지만 이에 제한되지는 않는 다양한 팩터들(factors), 그리고 그것들을(them) 실현하는 것을 가능하게 하는 회로들의 특징들에 의존한다. 각 위상 천이 소자가 생성할 수 있는 위상 천이의 범위는 캐스케이드된 대(versus) 병렬로 된 아키텍쳐의 선택에서 중요한 결정 팩터임에도 불구하고, PWM 발생기의 동적 행동(dynamic behavior) 및 천이 응답(transient response)은 또한 발생기 아키텍쳐에 매우(highly) 의존한다.
병렬로 된 아키텍쳐는, PWM 파형의 상승 및 하강 엣지들이 조절될 수 있는 역학들(dynamics)을 독립적으로(independently) 제어하는 것을 허용한다. 한편 캐스케이드 아키텍쳐들에서, PWM 파형의 펄스를 제어할 수 있는 역학들(dynamics)은 모든 위상 천이 소자들의 동적 응답들(dynamic responses)의 조합이다.
도 25b에 나타난 것(one)과 같이 단일 펄스(single-pulse) PWM 파형들(예를 들어, 주기적인(periodic) 기준 신호(2502)의 사이클(cycle)마다 하나의 PWM 펄스)을 발생시키는 경우, 두 위상 전환 소자들을 갖는 아키텍쳐들이 충분하다(도 26 및 도 27를 참고). 그러나, 더 많은 위상 천이 소자들을 사용함으로써, 이(one)는(예를 들어, 다중 스위치(multi-switch) 증폭기 또는 컨버터 내의 다중 스위치들을 구동하도록 이용될 수 있는 바와 같이) 다중(multiple)의 관련된 PWM 신호들 및 다중(multiple)의 펄스들을 가지는 파형들을 포함하는 훨씬 더 복잡한(sophisticated) PWM 신호들을 발생시킬 수 있다.
이제 도 28을 참조하면, PWM 발생기(2800)는 파형 결합기(2806)의 입력들에 접속된 출력들을 각각 가지는 적어도 넷의 위상 천이 소자들(2824 내지 2830)을 포함하고, 이중 펄스(dual-pulse) PWM 파형(2808)를 발생시키도록 구성된다. 위상 천이 소자들(2824, 2826)의 제1 세트(set)는 위상 천이 소자들(their) 개별 입력들에서 기준 신호(2802)를 수신하도록 각각 구성된다. 위상 천이 소자들(2824, 2826)은 기준 신호(2802) 및 개별 위상 천이 파라미터에 따라 위상 천이 소자들(2824, 2826)의(their) 개별 출력들에 위상 천이된 신호를 발생시키도록 각각 구성된다. 예를 들어, 도 28의 예시적인 실시 예에서, 위상 천이 소자(2824)는 위상 천이 소자(2824)의 개별 위상 천이 파라미터()에 따라 기준 신호(2802)의 위상을 천이시킴으로써, 위상 천이 소자(2824)의(its) 출력에 위상 천이된 신호를 발생시키도록 구성된다. 마찬가지로, 위상 천이 소자(2826)는 위상 천이 소자(2826)의 개별 위상 천이 파라미터(+α+γ)에 따라 기준 신호(2802)의 위상을 천이시킴으로써, 위상 천이 소자(2826)의(its) 출력에 위상 천이된 신호를 발생시키도록 구성된다.
위상 천이 소자들(2828, 2830)의 제2 세트는, 위상 천이 소자들(2828, 2830)의(their) 입력들에서, 위상 천이 소자(2824, 2826)의 제1 세트의 개별 하나(respective ones)에 의하여 발생된 위상 천이된 신호를 수신하도록 각각 구성된다. 예를 들어, 도 28의 예시적인 실시 예에서, 위상 천이 소자(2828)는 위상 천이 소자(2824)에 의하여 발생된 위상 천이된 신호를 위상 천이 소자(2828)의(its) 입력에서 수신하도록 구성되고, 위상 천이 소자(2830)는 위상 천이 소자(2826)에 의하여 발생된 위상 천이된 신호를 위상 천이 소자(2830)의(its) 입력에서 수신하도록 구성된다.
제2 세트의 위상 천이 소자들(2828, 2830)은 개별 위상 천이 파라미터 및 제1 세트의 위상 천이 소자에 의하여 발생된 위상 천이된 신호에 기초하여, 위상 천이 소자들(2828, 2830)의(their) 개별 출력들에서 위상 천이된 신호를 발생시키도록 각각 구성된다. 예를 들어, 도 28의 예시적인 실시 예에서, 위상 천이 소자(2828)는, 위상 천이 소자(2828)의 입력에 제공된, 위상 천이 소자(2824)에 의해 발생된 위상 천이된 신호의 위상을 더 천이시킴으로써 위상 천이된 신호를 발생시키도록 구성된다. 위상 천이 소자(2828)는()의 위상만큼 위상 천이 소자(2828)에(thereto) 제공된 신호의 위상을 천이시킨다.
유사하게, 위상 천이 소자(2830)는 위상 천이 소자(2830)의 개별 위상 천이 파라미터()에 따라 위상 천이 소자(2826)에 의하여 발생된 위상 천이된 신호의 위상을 천이시킴으로써 위상 천이된 신호를 발생시키도록 구성된다.
파형 결합기(2806)는 위상 천이 소자들(2824 내지 2830)의 출력에서 생성된 위상 천이된 신호들을 파형결합기(2806)의(thereof) 입력들에서 수신, 파형결합기(2806)로(thereto) 제공된 신호들을 결합, 및 수신된 위상 천이된 신호에 따라 PWM 신호(2808)를 발생시킨다. 실시 예들에서, PWM 신호(2808)는 기준 신호(2802)에 비해(relative to) 제1 펄스 폭 및 위상 천이 및 기준 신호(2802)에 비해(relative to) 제2 펄스 폭 및 위상 천이를 갖는 이중 펄스(dual-pulse) PWM 파형(예를 들어, 기준 신호 파형의 단일 사이클 내에서 나타난 한 쌍의 펄스들)이다.
PWM 신호(2808)를 발생시키는 위상 천이 소자들의 두 세트들을 이용함으로써, 이중 펄스 PWM 파형을 발생시키는 것이 가능하다. 도 28의 예시적인 실시예에서, PWM 파형(2808)은, 기준 신호(2802)에 위상 및 주파수 고정을 유지하는 동안, 펄스 폭들 α 및 를 갖는 동적이고 독립적으로 제어된 위상 , 그리고 펄스들 사이에 간격(spacing) γ를 포함한다.
이러한 행동(behavior)을 달성하도록 하는 하나의 가능한 방법은, 파형결합기의(its) 네 입력들 중 하나가 음에서 양으로의 트랜지션을 겪을 때마다(undergo) 파형 결합기의(its) 출력 Q를 토글(toggle)하도록 이 예시에서 파형결합기를 설계하는 것이다. 예를 들어, REF가 =0에서 음에서 양으로의 트랜지션을 겪을 때 Q가 로직 로우 값이라고 가정하자. 위상 천이 소자(2824)의 출력이, 출력 신호 Q가 로직 하이로 토글되는 지점(point)인, =에서 음에서 양으로의 트랜지션을 겪을 때까지 출력 신호 Q의 레벨은 로우로 남는다(remain). 출력 신호 Q는 위상 천이 소자(2828)의 출력의 음에서 양으로의 트랜지션이 Q를 리셋(reset)하는 지점에서(∝ 도(degrees)에 대해 로직 레벨 하이(logic level high)로 남는다. 유사하게, 위상 천이 소자들(2826 및 2830)의 출력들 상의 음에서 양으로의 트랜지션들은 폭 의 또 다른(another) 펄스가 γ의 펄스 간격(pulse spacing)을 갖고 제1 펄스(one)를 따르게(follow) 유발한다(cause). 이 방식(fashion)으로, 기준 신호 입력에 위상 및 주파수 고정된 채 남은(remain), 매우 복잡한 다중 펄스 PWM 파형들이 발생될 수 있다. 도 28의 예시에서, 위상 천이 소자들의 병렬 및 캐스케이딩 모두 사용되는 것, 예를 들어, 하이브리드 아키텍쳐(hybrid architecture)라는 것을 주목하라.
이제 도 29를 참조하면, PWM 발생기(2900)는 병렬 아키텍쳐로 접속된 위상 천이 소자들(2916, 2918)의 쌍을 포함한다. 위상 천이 소자들(2916, 2918)은 도 25a 및 도 26에 연계되어 위에서 설명된 위상 천이 소자들과 같거나 유사할 수 있다. PWM 발생기(2900)는 위상 검출기(2932)의(thereof)의 입력에서 기준 신호의 부분을 수신하는 위상 검출기(2932)를 포함할 수 있다. 위상 검출기(2932)는 또한 위상 검출기(2932)의(thereof) 입력에서 파형 결합기(2906)의 출력으로부터 피드백 신호를 수신한다. 위상 검출기(2932)의 출력들은 위상 천이 소자들(2916, 2918)에 접속된다.
실시 예들에서, 위상 검출기(2932)는 기준 신호(2902)의 부분 및 PWM 출력 신호(2908)의 부분을 수신하도록 구성되고, PWM 신호(2908)와 기준 신호(2902) 사이에 위상을 모니터링(monitor)하도록(예를 들어, 측정, 검출, 산출(compute), 또는 그렇지 않으면(otherwise) 결정하도록) 구성된다. 위상 검출기(2932)는 둘 이상의 신호들의 위상들을 비교 및 검출하도록 구성된 아날로그 및/또는 디지털 회로를 포함할 수 있고, DSP, 마이크로프로세서, 컴퓨터, 마이크로제어기를 포함할 수 있다.
파형 결합기(2908)는 파형 결합기(2508)(도 25)와 같거나 유사할 수 있다. 실시 예들에서, 파형 결합기(2908)의 회로와 연관된 상당한(significant) 전파 지연들(propagation delays)이 있을 수 있다. 이러한 전파 지연들은 파형 결합기(2908)의 출력의 위상 변조를 초래할 수 있다(예를 들어, 파형 결합기의 출력 신호의 위상이, 기준 신호(2902)와 PWM 파형(2902) 사이에 위상 고정을 방해(interrupt)할 수 있는 주파수 변화를 가질 수 있다). 실시 예들에서, 위상 검출기(2932)는 위상 임계(phase threshold)에, PWM 신호(2908)와 기준 신호(2902)사이의 위상을 비교하도록 구성될 수 있다. 위상 임계는, PWM 신호(2908) 및 기준 신호(2902) 사이의 위상이 너무 커진(too great)것을 지시하는(indicating) 위상에 대한 값에 대응한다. 다른 말로, 위상 임계는 PWM 신호(2908) 및 기준 신호(2902)가 더 이상 위상 고정에 있지 않은 것을 지시하는 값을 포함할 수 있다.
실시 예들에서, 위상 검출기(2932)는, PWM 신호(2908) 및 기준(2902)가 더 이상 위상 고정에 있지 않은 것으로 결정될 때, 하나 이상의 위상 보정 신호들(phase correction signals)을 발생시키도록 구성될 수 있다. 위상 보정 신호들은, PWM 신호(2908) 및 기준 신호(2902)를 위상 고정에 놓기(place) 위하여 개별 위상 천이 소자들의 하나 이상의 위상 천이 파라미터들에 대한 조절을 지시하기 위한 데이터를 포함할 수 있다. 그러므로, 위상 보정 신호들은, PWM 신호(2908) 및 기준 신호(2902)가 더 이상 위상 고정 상태에 있지 않게 유발한 전파 지연들에 대해 보정하는 데이터를 포함한다.
실시 예들에서, 각 위상 천이 소자(2916, 2918)는 위상 보정 신호를 수신하고, 위상 보정 신호에 응답하여 위상 천이 소자의(its)의 위상 천이 파라미터를 조절하도록 구성된다. 위상 천이 소자(2916, 2918)의 위상 천이 파라미터를 조절함으로써, 위상 천이 소자(2916, 2918)에 의하여 발생된 위상 천이된 신호들은 또한 조절된다. PWM 신호(2902)는 수신된 위상 천이된 신호들에 따라 파형 결합기(2908)에 의하여 발생되기 때문에, 위상 천이 파라미터들을 조절하는 것은 파형 결합기(2906)에 의하여 발생된 PWM 신호(2902)에서 보정을 허용한다.
이제 도 30을 참조하면, PWM 발생 시스템(3000)은, 복수의 PWM 발생기들(3036a 내지 3036N)을 포함하고, 각 PWM 발생기는 개별적으로 도 25a, 도 26, 도 27, 도 28 및 도 29와 연계하여 위에서 설명된 PWM 발생기들(2500, 2600, 2700, 2800, 2900)들 중 임의의 것과 같거나 유사할 수 있다.
도 30의 예시적인 실시 예에서, 각 PWM 발생기(3036a 내지 N)는, 각 위상 천이 소자(3016a 내지 N, 3018a 내지 N)와 연관된 위상 천이 파라미터들 및 기준 신호(3002)에 기반한 하나 이상의 위상 천이된 신호들을 발생시키도록 구성된 적어도 두 위상 천이 소자들(3016a 내지 N, 3018a 내지 N)를 포함한다.
예를 들어, PWM 발생기(3036a)는 위상 천이 소자들(3016a, 3018a)과 연관된 위상 천이 파라미터들 및 기준 신호(3002)에 기반한 둘 이상의 위상 천이된 신호들을 발생시키도록 구성된 위상 천이 소자들(3016a, 3018a)을 포함한다. 위상 천이 소자 A 내지 N(3016a 내지 N, 3018a 내지 N)에 의해 발생된 각 위상 천이된 신호는, 개별 PWM 신호(3008a 내지 N)을 발생시키기 위하여 개별 파형 결합기(3006a 내지 N)에 제공된다.
이 방식으로, 기준 신호(3002)에 주파수 및 위상 고정된 다중 PWM 신호들(3008a 내지 N)은, 기준 신호(3002)에 비해(relative to) 개별 펄스 폭 및 위상 천이를 가지는 각 PWM 신호(3008a 내지 N)로 발생될 수 있다.
실시 예들에서, 각 위상 천이 소자(3016a 내지 N, 3018a 내지 N)는 제어기(3034)로부터 위상 천이 파라미터를 수신하도록 구성된다. 제어기(3034)는 DSP, 컴퓨터, 마이크로프로세서, 마이크로제어기, 또는 이들의 임의의 조합과 같은, 그러나 이에 제한되지는 않는 프로세싱 회로(processing circuitry)를 포함할 수 있다. 실시 예들에서, 제어기(3034)는, 하나 이상의 원하는 PWM 신호들(3008)에 대한, 기준 신호(3002)에 비해(relative to) 원하는 펄스 폭들 및 위상 천이들을 포함하는 입력을 수신하도록 구성된다. 원하는 펄스 폭들/위상들은 사용자에 의하여 공급된 입력일 수 있거나, 메모리 내의 일부 룩-업 테이블에 미리 결정되고 저장될 수 있는 것이 이해되어야 한다.
전형적으로, 그러나, 원하는 펄스 폭들 및 위상들은, 시스템 피드백(it)이 시스템 내의 일부 다른 측정된 전압/전류/전력 신호들이든 또는 임피던스 레벨들이든지, 시스템 피드백의 일부 종류(sort)에 관련하여 제어기에 의하여 결정될 것이다. 실시 예들에서, 제어기(3034)는, 약간 예를 들면 컴퓨터, 마이크로제어기, 프로세서, 그래픽 유저 인터페이스(graphic user interface), 인터랙션 디바이스(interaction device)(예를 들어, 키보드, 마우스, 터치스크린(touchscreen), 등), 또는 이들의 임의의 조합으로부터, 기준 신호(3002)에 비해(relative to) 원하는 펄스 폭들 및 위상 천이들을 포함하는 입력을 수신할 수 있다. 기준 신호(3002)에 비해(relative to) 이(these) 원하는 펄스 폭들 및 위상 천이들에 기초하여, 제어기(3034)는, 각 위상 천이 소자가 원하는 펄스 폭들 및 위상 천이들을 달성하기 위하여 필요한 위상 천이 파라미터들을 결정하고 개별 위상 천이 소자들에게 위상 천이 파라미터들(them)을 제공하도록 구성된다.
제어기(3034)가 위상 천이 소자들에게 원하는 펄스 폭들 및 위상 천이들을 달성하기 위해 필요한 위상 천이 파라미터들을 결정하고 제공하게 함으로써, PWM 발생 시스템(300)에 의하여 발생된 각 PWM 파형(3008A 내지 N)은 제어기(3034)에 의하여 동적이고 독립적으로 조절될 수 있다. 많은 어플리케이션들에서, 서로(each other)에 대하여 적절히 동기화되는(synchronized) 다중 PWM 파형들을 발생시킬 필요성이 있다. 이것은 둘 이상의 스위치들 사이에 정확하게 정류하는 것을 필요로 하는 많은 종류의 컨버터들에서 특히 관심(interest)이 있다. 예를 들어, 하프 브릿지(half-bridge)에서 스위치들을 구동하는 것은, 각 트랜지션에 대해 별도로(separately) 제어된 데드 타임(dead time) 및 제어 가능한(controllable) 듀티-비율(duty-ratio)을 갖는 두 PWM 파형들의 발생을 요구한다. 각 PWM 파형의 위상 및 펄스 폭 w 모두 제어기에 의하여 동적이고 독립적으로 조절될 수 있다.
기술 분야의 통상의 기술자는, 도 30의 예시적인 실시예가 모든 N개의 PWM 발생기들(3036a 내지 N)이 병렬로 된 아키텍쳐(도 26)에 기반한 것을 나타냄에도 불구하고, 캐스케이딩 아키텍쳐(cascading architecture)와 같은 다른 아키텍쳐들 또는 둘의 어느 조합과 같은 다른 아키텍쳐들도 이용될 수 있는 것을 이해할 것이다. 어플리케이션의 구체적인 요구사항들에 의존하는, 상이한 아키텍쳐들 및/또는 실현들을 가진 PWM 발생기들은 함께 연결되고 공통(common) 기준 신호로 피딩될(fed with) 수 있다.
기술 분야의 통상의 기술자는, 특정한 PWM 발생 아키텍쳐의 특성들이 위상 천이 소자들 및 파형 결합기의 실현 세부사항(implementation details)에 매우 의존하는 것을 주목할 것이다. 위상 천이 소자 실현들을 가진 PWM 발생 아키텍쳐들은, 아래에서 논의되는 바와 같이, IQ 변조기들(IQ modulators) 및 위상 고정 루프들(phase-locked loops) 모두에 기반한다. IQ 변조기들 및 위상 루프들에 기반한 설계들은, 주파수 변화를 갖는 위상 천이 변조를 차단하는 동안 넓은 작동하는 주파수 범위에 걸쳐 위상 천이를 제어하도록 허용한다. 통상의 기술자는 프로그래밍가능한/전압 제어되는(voltage-controlled) 지연 라인들(delay lines) 및 지연 고정 루프들(delay-locked loops)과 같은 위상 천이 소자들을 실현하기 위한 다른 가능한 방법들이 있다는 것을 주목할 것이다.
도 31 내지 도 35에 관하여, PWM 발생기들의 실시 예들은 IQ 변조기들로 실현된 위상 천이 소자들에 기초하여 제공된다. 실시 예에서, IQ 변조기들은, RF 캐리어 신호(RF carrier signal)가 진폭, 주파수 및 위상 변조 작동들의 다양한(diverse) 범위에 따라 변조되도록 허용한다.
이제 도 31를 참조하면, PWM 발생 회로(3100)는, 로컬 발진기(local oscillator; LO) 신호(3140)를 수신하도록 구성된 제1 입력을 갖는 진폭 및 위상 천이 회로(3152)를 포함하는 IQ 변조기로 실현된다. PWM 발생 회로는 옵셔널 증폭기들(optional amplifiers)(3144, 3146)의 쌍을 더 포함한다. 이 예시적인 실시 예에서, 증폭기들의 제1 증폭기(first one)는 동위상(in-phase) 신호 구성요소 I(또한 여기서 IBB로 참조되고 참조 번호 3138로 식별됨)를 수신하도록 구성되고, 증폭기들의 쌍의 제2 증폭기(second one)는 직교 위상(quadrature-phase) 신호 구성요소 Q(또한 여기서 QBB로 참조되고 참조 번호 3140로 식별됨)를 수신하도록 구성된다. 증폭기들(3144, 316)은 증폭기들에(thereto) 제공된 IQ 신호들의 개별 하나들(respective ones)을 수신하고 혼합기들(mixers)(또는 곱셈기들(multipliers))(3418, 3150)의 쌍의 개별 하나들(respective ones)의 입력들에 적정하게 증폭된 신호들을 제공한다. 혼합기들(3148, 3150)은 진폭 및 위상 천이 회로(3152)로부터 적정하게 위상 및 진폭이 조절된 LO 신호들을, 혼합기들(3148, 3150)의(thereof) 제2 입력들에서 수신한다. 혼합기들(3148, 3150)의 출력들은 합 회로(summing circuit)(3154)의 입력들에 접속된다. 합 회로(3154)는, 위상 천이된 신호(3110)(위에서 도 25b와 연계하여 설명되고 도시된 것의 예시)를 제공하도록, 합 회로(3154)에(thereto) 제공된 신호들을 적정하게 합한다.
그러므로, IQ 변조기는 기준 신호(2502)와 같거나 유사한 신호인 로컬 발진기(LO)(3140)를 수신하도록 구성된다. IQ 변조기(3100)는 두 직교(orthogonal) 신호 구성요소들 I(3138) 및 Q(3132)로 LO(3140)을 분할(split)하도록 구성된다. 신호 구성요소 I(3138)는 LO(3140)에 비해(relative to) 동 위상 구성요소(in-phase component)를 표현하며, 다른 말로, 구성요소 I(3138) 및 LO(3140)는 같은 위상을 가진다. 구성요소 Q(3132)는 LO(3140)를 참조하여 위상 천이를 갖는 LO(3140)의 직교 구성요소(quadrature component)을 표현한다. 예를 들어, 구성요소 Q(3132)는 LO(3140)에 대하여 90° 또는 /2 라디안(radian)의 위상 천이를 가질 수 있다.
실시 예들에서, LO(3140)으로부터 도출된 하나 이상의 신호들은 진폭 및 위상 천이 회로(3152)에 의하여 발생될 수 있다. 진폭 및 위상 천이 회로(3152)는, LO(3140)으로부터 도출된 하나 이상의 신호들을 발생시키기 위하여, LO(3140)의 위상 및/또는 진폭을 천이시키도록 구성된 아날로그 및/또는 디지털 회로들을 포함할 수 있다. 실시 예들에서, 진폭 및 위상 천이 회로(3152)는, 구성요소 I(3138)(IBB)에 적용되는 LO(3140)으로부터 도출된 신호들, 그리고 구성요소 Q(3132)(QBB)에 적용되는 LO(3140)으로부터 도출되는 신호를 발생시키도록 구성된다. 실시 예들에서, 진폭 및 위상 천이 회로(3152)는, LO(3140)의 원하는 위상 천이를 달성하기 위하여 기저 대역 신호들을 발생시키도록 구성된다.
실시 예들에서, 구성 요소 I(3138)는 곱셈기(3148)에 제공된다. 일부 실시 예들에서, 구성요소 I(3138)는, 곱셈기(3148)에 제공되기 전에 증폭기(3144)에 먼저 제공될 수 있다. 증폭기들(3144, 3146)은 임의의 입력 신호의 컨디셔닝(conditioning), 버퍼링(buffering) 또는 증폭/감쇠(amplification/attenuation)를 위하여 일반적으로(in general) 이용될 수 있다는 것이 이해되어야 한다. 예시적인 실시예에서 회로들(3144, 3146)은 개략적으로(schematically) 증폭기로서 도시되어 있음에도 불구하고, 회로들(3144/3146)의 실제 기능(function)은 IQ 변조기의 구체적인 실현에 매우 의존한다는 것이 이해되어야 한다. 더욱이, 진폭 및 위상 천이 회로(3152)에 의하여 발생된, LO(3140)으로부터 도출된 신호는 곱셈기(3148)에 또한 제공된다. 곱셈기(3148)는 구성요소 I(3138) 및 LO(3140)로부터 도출된 신호를 곱하고(multiply) 가산기(3154)(adder)에 곱(product)을 제공하도록 구성된다. 마찬가지로, 구성요소 Q(3142)는 곱셈기(3150)에 제공된다. 일부 실시 예들에서, 구성요소 Q(3142)는, 곱셈기(3150)에 제공되기 전에 증폭기(3146)에 제공될 수 있다. 더욱이, 진폭 및 위상 천이 회로(3152)에 의해 발생된, LO(3140)로부터 도출된 제2 신호는 곱셈기(3150)에 제공된다. 곱셈기(3150)는, 구성 요소 Q(3142) 및 LO(3140)로부터 도출된 신호를 곱하고, 가산기(3154)에 곱을 제공하도록 구성된다. 각 곱셈기(3148, 3150)는 둘 이상의 신호들을 함께 곱하도록 구성된 아날로그 및/또는 디지털 회로들을 포함한다.
가산기(3154)는 둘 이상의 신호들을 함께 합산하도록(summate) 구성된 아날로그 및/또는 디지털 회로들을 포함한다. Adder 3154 is configured to generate a phase shifted signal 3110 by summating the products provided by multiplier 3148 and multiple 3150. 가산기(3154)는, 곱셈기(3148) 및 곱셈기(3150)에 의하여 제공된 곱들(products)을 합산함으로써 위상 천이된 신호(3110)를 발생시키도록 구성된다. 다른 말로, 가산기(3154)는 LO(3140) 및 기저대역 신호들 IBB 및 QBB에 따라 위상 천이된 신호를 발생시키도록 구성된다.
실시 예들에서, IQ 변조기의 출력은 다음과 같이 표현될 수 있다:
[수학식 1]
여기서 RF(t)는 IQ 변조기에 의해 발생된 위상 천이된 신호를 나타낸다.
간단함(simplicity)의 목적에서, LO(3140)는 둘의(two) 직교 cos() 및 -sin() 신호들로 분할(split)된다고 가정할 수 있다. LO(3140)에서 임의의 절대 위상 오프셋(absolute phase offset)도 위상 천이된 신호에서 동일한(identical) 절대 위상 오프셋을 초래할 것이다.
수학식 1에서 시사하는 바와 같이, IBB 2 +QBB 2를 일정하게(constant) 유지하고 QBB 대 IBB의 비율(ratio of QBB to IBB)을 조절함으로써, 일정한(constant) RF 크기(magnitude)를 유지하는 동안 로컬 발진기 입력과 RF 출력 사이에 위상 천이 는 조절될 수 있다. 실시 예들에서, 이 방식(fashion)으로 - 엄밀히는(strictly) 위상 변조기로서 - IQ 변조기를 사용하는 것은, PWM 발생을 위해 요구되는 위상 천이 소자들을 실현하기에 특히 적합하다.
이제 도 32를 참조하면, 예시 I/Q 변조의 페이저 다이어그램(phasor diagram)(예를 들어, 폴라 플롯(polar plot))이 제공된다. 폴라 뷰(polar view)에서 표현되는 것은, 둘 사이의 페이저로서 표현된 I/Q 변조기에 의하여 발생된 위상 천이된 신호(3210)와 함께, 플롯의 Y축(Y-axis)을 따른(along) QBB(3242), X축(X-axis)을 따른 IBB(3238)이다. 도 32로부터 보여질 수 있는 바와 같이, IBB(3238)는 위상 천이된 신호 페이저의 실수 구성요소(real component)를 근본적으로(essentially) 제어하는 반면, QBB는 위상 천이된 신호 페이저의(its) 허수 구성요소(imaginary component)를 설정한다. 그러므로, 기술분야의 통상의 기술자는 두 기저 대역 신호들 IBB 및 QBB를 적정하게 제어함으로써, 위상 천이된 신호(3210)의 진폭 및 위상 모두를 독립적으로 변조할 수 있는 것을 이해할 것이다. 실시 예들에서, 주파수 변조는 출력의 위상을 적정하게 변조함으로써 또한 가능하다.
도 32로부터 보여질 수 있는 바와 같이, IBB 2+QBB 2를 일정하게(constant) 유지하고 QBB 대 IBB 비율(ration of QBB to IBB)을 조절하는 것., 일정한 위상 천이된 신호 크기(magnitude)를 유지하는 동안 위상 천이 는 LO(3240) 입력과 위상 천이된 신호 출력(3110) 사이에 조절될 수 있다. 이러한 방식으로 - 엄밀히는(strictly) 위상 변조기로서 - IQ 변조기를 이용하는 것은, PWM 발생을 위해 요구되는 위상 천이 소자들을 실현하는 데 있어서 특히 적합하다(suitable).
PWM 파형의 위상이 기저 대역 입력들 I 및 Q의 고정된 세트(fixed set)에 대한 주파수에 따라 변화할 수 있음에도 불구하고, 펄스 폭 11'(전기적 각도에서(in electrical degrees))은 일정하게 남고(remain) 주파수 변조에 의하여 영향을 받지 않는다는 것이 주목되어야 한다. 이것은 주로,(여기서 병렬 아키텍쳐로 참조된) 도 33의 아키텍쳐의 균형 잡힌(balanced) 경로 지연들 및 대칭적인 스트럭쳐(symmetric structure)에 기인한다.
도 33에서 두 IQ 변조기들의 대역 통과 필터들(band-pass filters)이 동일한(identical) 주파수 위상 응답을 가진다면, 그러면 주파수 변화는 IQ1 및 IQ2 모두에 동일한 위상 오프셋을 유발할 것으로 또한 이해되어야 한다. 그러나, PWM 파형의 펄스 폭은, REF 신호에 대한 두 로직 게이트 입력들의 차동 위상(differential phase)과 동일하다. 그러므로, IQ1 및 IQ2로부터 출력 Q까지 전파 지연들이 또한 매칭된다면, 주파수 변조는 오직 로직 게이트 입력들에 공통 모드 위상 천이(common mode phase shift)를 유발하고, 그러므로 펄스 폭 w에 영향을 주지 않는다. 파형 결합기의 실현을 위한 공통 패키지(common package)에서 매칭된 전파 지연들을 가진 비교기들을(예를 들어, 비교기들은 같은 집적 회로 패키지에서 실현되고 그러므로, 비교기들(they)는 거의 매칭된 전파 지연들을 초래하는 유사한 제조 공정 변수들 및 온도들(manufacturing process variables and temperatures)에 노출된다) 이용하는 하나의 이유이다.
기술 분야의 통상의 기술자는, 일정한 기저 대역 입력들 I 및 Q에 대한 주파수를 갖는 PWM 파형 위상 의 변조가 특정한 어플리케이션에 대하여 원해지지 않는다(undesirable)면, 많은 접근들이 이러한 이슈(issue)를 완화시키도록(alleviate) 추구될(be pursued) 수 있다. 예를 들어, I 및 Q는, 임의의 (phi)에서 위상 오차에 대해 보정하도록 주파수 변화에 응답하여 조정될 수 있다. 이러한 접근은, 그러나, IQ 변조기들의 주파수 위상 응답 및 파형 결합기 회로와 연관된 전파 지연들의 정확한 측정을 요구한다. 더욱이, I 및 Q 신호들을 합성하는 제어기는 작동 주파수의 추적을 지속해야 하며, 이는 일부 어플리케이션들에 대해서 원해지지 않고 및 번거로울(cumbersome) 수 있다.
위상 천이 소자들의 정확한 위상 제어을 달성하기 위하여, 룩-업 테이블은, 위상 천이 소자의 IQ 출력 및 그것의(its) 기준 신호 사이의 위상 천이에 기저 대역 I 및 Q 값들의 세트(set)를 맵핑시키는(map) 제어기(3034)와 같거나 유사한 제어기로 실현된다.
예시 실시 예에서, I 및 Q 값들은 12 비트 OAC들과 동기화되고, 그래서 I 및 Q 값들은(they) 오직 4096의 이산 값들 중 하나만을 취할(take) 수 있다. 룩-업 테이블을 생성하기 위하여, 기저 대역 입력들 중 하나는 그것의(its) 전체(entire) 디지털 범위에 걸쳐 스윕되는(swept) 반면에, 다른 하나(the other one)는(I)에 의하여 시사된 바와 같이 대략적으로(roughly) 일정하게 I2 + Q 2 의 크기를 유지하도록 조절된다. REF 및 IQ 사이에 위상 천이는 기저 대역 입력들의 4096 쌍들의 각각에 의하여 측정되고 룩-업 테이블에 저장된다. 이 제어 접근이 DAC 전송 함수들 내 임의의 비선형성, IQ 변조기의 기저 대역 채널들의 이득(gain of the base-band channel) 내의 미스매치, 및 특정한 작동 주파수에서 출력 대역 통과 필터의 삽입 위상(insertion phase)에 대해 보정한다.
이제 도 33을 참조하면, PWM 발생기(3300)는 나타난 바와 같이 IQ 변조기들의 쌍으로 실현된 하나 이상의 위상 천이 소자들을 포함한다. PWM 파형이 동기화되는 기준 신호는 IQ 변조기들 모두에 피딩되고(is fed to) 로컬 발진기 입력으로 쓰인다(serve). 마이크로제어기로 제어되는 DAC들의 쌍은, 각 IQ 변조기에 대한 I 및 Q 신호들에 대한 적정한 값들을 합성하도록 이용될 수 있고 그러므로 REF 신호에 대하여 그들의(their) 출력들 IQ1 및 IQ2의 위상 천이를 제어한다.
도 33의 예시적인 실시 예에서, PWM 발생기(3300)는 비교기들의 쌍으로 실현된 파형 결합기(3306) 및 여기에서 AND 게이트로 제공된 게이트로 나타난 단일(single) 로직 게이트를 포함한다. 도 33에서 나타난 예시 실현에서, 로직 AND 게이트는 하나의 반전 입력(inverting input)을 가지는 것이 이해되어야 한다. 게이트는, 단지(merely) 회로 복잡도(circuit complexity)를 간소화하기 위하여 여기에서 이와(this) 같이 나타난다. 실제로는, 그러나, 회로는, AND 게이트의(its) 입력들 중 하나에 NOT 게이트를 함께 가진(along with) 두 비 반전 입력들(non-inverting inputs)을 갖는 AND 게이트로 실현될 수 있다.
같은 회로 기능성(functionality)을 실현하는 또 다른(another) 방법은,(비교기(3368)의(its) 입력을 부정하는(negate)) 비교기(3368)의 +/- 연결들을 리버스(reverse)(예를 들어, 플립(flip))하고, 두 비 반전 입력들을 갖는 AND 게이트에 두 비교기들의 출력들을 피딩하는(feeding) 것이다. 사실, 후자(latter)는, 우리가(we) 우리의(our) 프로토타입(prototype)의 구축(construction)에서 이용했던(have used) 실제 회로 실현이다. 파형 결합기(3306)의 출력 Q은, 신호 IQ1가 양(positive)이고 신호 IQ2가 음(negative)인 시간 동안에만 발휘된다(asserted)(로직-하이). 그러므로, 펄스 폭 w 및 위상 를 가지는 PWM 파형을 발생시키기 위하여, IQ 변조기 출력들 IQ1 및 IQ2는 개별적으로 및 + w만큼 REF 신호에 대하여 위상 천이되어야 한다.
w 및 가 제어될 수 있는 해상도는, DAC들이 두 IQ 변조기들의 I 및 Q 입력들을 합성할 수 있는 해상도에 의존하는 것이 이해되어야 한다. 도 33에서 파형 결합기의 실현은, 1800 위상차(1800 out-of-phase)인 IQ1 및 IQ2에 대응하는 1800의 최대(maximum)로 출력 PWM 파형의 펄스 폭을 제한하는 것이 주목되야 한다. 후술되는 바와 같이, 그러나, 이 제한은 파형 결합기의 상이한 구현으로 완화될 수 있다.
일 실시 예에서, 단일(single) 위상 천이 소자의 IQ 변조기에 기반한 실현은, 차동 기저 대역(differential base-band) I 및 Q 입력들과 차동 LO 입력(differential LO input)을 갖는 IQ 변조기의 집적된 구현을 제공하는 L TC5598(주식회사 The Analog Devices) 칩을 활용한다. I 및 Q 입력들에서 차동 전압들(differential voltages)은, 결국(in turn) 이중 균형잡힌 혼합기들(double-balanced mixers)을 구동하는 전류들로 변환된다. 이 혼합기들의 출력들은 합 해지고(summed), 차동 혼합기 신호들을 50n 싱글 엔디드 버퍼링된 RF 출력(50n single-ended buffered RF output)으로 변환하는 버퍼에 적용된다. L TC5598는, PWM 파형의 매우 고속의(fast) 조절을 가능하게 하는 기저 대역 대역폭(base-band bandwidth)을 400 MHz보다 많이 지원(support)하면서 5 MHz내지 1600 MHz 로컬 발진기 주파수 범위에 걸쳐 작동을 허용한다. I 및 Q 입력들은 12 비트 DAC들(AD5624, 주식회사 Analog Devices)의 쌍으로 합성된다; 12 비트 DAC들의(their) 싱글 엔디드 출력들은, 버퍼링되고 완전(fully) 차동 연산 증폭기들(L TC6362, Linear Technology)의 쌍을 갖는 차동 신호들로 변환된다. DAC들은 표준 SPI 시리얼 인터페이스(standard SPI serial interface)를 통해, 마이크로제어기로 제어된다. 수동 임피던스 매칭 네트워크 및 I : 1 발룬(I : 1 balun)(TC I-I TG2+, Mini-Circuits)는 싱글 엔디드 50 n 기준 입력 REF로 IQ 변조기의 차동 LO 입력을 변환한다.
이제 도 34를 참조하면, 위상 천이 명령(phase shift command) 대(vs.) 측정된 위상 천이 오차의 플롯이 명령된 위상 천이 및 이러한 명령된 위상 천이에 응답하여 달성된 위상 천이 사이의 좋은(good) 대응성(correspondence)을 도시한다. 일부 실시 예들에서, IQ 변조기 기반의 위상 천이 소자에 의하여 생성된 위상 천이를 제어하기 위하여, 적정한 I 및 Q 입력들이 IQ 변조기에 제공되어야 한다. 이 입력들을 결정하는 하나의 방법은 룩-업 테이블의 이용을 통한 것이다. 제어기의 메모리에 저장된 미리 결정된 룩-업 테이블은, 특정(certain) 명령된 위상 천이를 생성(produce)하기 위하여 요구되는 I 및 Q 신호 값들을 열거(list)한다. 이 룩-업 테이블은 미리 산출되거나 실험적으로 측정될 수 있다. 도 34에서 시사하는 바와 같이, 이 룩-업 테이블 접근으로, 위상 천이 소자 출력들의 위상을 제어할 수 있다(예를 들어, 도 33의 회로에서 위상 천이된 신호들 IQ1 및 IQ2는 명령된 위상 천이의 전체(entire) 360° 범위에 걸쳐 0.5°이내로 제어될 수 있다). 원한다면, 제어 정확도는 I 및 Q 입력들을 합성하도록 더 높은(higher) 개수의 비트들을 가진 DAC들을 이용함으로써 더 개선될 수 있다.
이제 도 35를 참조하면, 위상 천이 명령(phase shift command) 대 측정된 위상 표준 편차(STD, standard deviation)의 플롯은 프로토타입(prototype) 회로 안에서 달성된, 측정된 위상 오차의 표준 편차를 도시한다. 도 35 내의 측정된 위상 오차의 표준 편차는, 프로토타입 IQ 변조기 기반의 위상 천이 소자의 출력 내의 지터(jitter)의 간접적인(indirect) 측정으로서 생각될 수 있다. 도 35는, 도 34 내의 위상 오차 측정들이 전체(entire) -180°내지 180° 범위에 걸쳐 주어진 명령된 위상 천이에 대해 이루어진 확정성(certainty)을 나타낸다.
도 35는 도 34의 위상 오차 측정들을 검증하는(validate) 중요한 메트릭(metric)으로서 쓰인다(serve).
위에서 주목한 바와 같이, 도 35의 측정된 위상 오차의 표준 편차는 위상 천이 소자들의 출력들 내의 지터의 척도(measure)로서 생각될 수 있고, 그것(it)은 위상 측정들이 수행된 오실로스코프(oscilloscope) 획득 시스템 및 기준 신호 내의 지터들에 주로 기인한다(attributed). 그러므로, 도 35는 도 34의 위상 오차의 측정들을 검증하기 위하여 쓰인다. ±0.1°. 도 35는 기본적으로, 도 34에 나타난 측정된 위상 오차들이 대략적으로 ±0.1°내로 정확하다는 것을 도시한다. 다른 말로, 도 34는 측정된 위상 오차를 나타내고 도 35는 그 측정이 얼마나 특정(certain)적인 지(표준 편차로서 알려진 것)를 나타낸다.
다음으로 PWM 파형 발생을 위한 위상 천이 소자들을 실현하는 것에서 위상 고정 루프들(PLL)의 이용이 설명된다. 또한 PLL들을 포함하는 복수의 위상 천이 소자들을 가지는 케스케이드된 PWM 발생 아키텍쳐의 설계 예시가 설명된다.
일반적으로, 가변 듀티 사이클 파형을 발생시키기 위한 PLL 기반의 접근들은, 주파수로부터 독립적으로(independently)(기준 신호에 비해(relative to)) 각도 펄스 폭 및 위상(angular pulse width and phase) 모두의 동적 제어을 허용한다, 예를 들어, 주파수 변조는 w와 모두에 영향을 주지 않는다. 각도 펄스 폭(angular pulse width)은, 여기서 360° 사이클(하나의 완전한 주기)로부터(out of) 도(degrees)로 표현된(expressed) PWM 파형의 펄스의 폭을 참조한다.
예를 들어, 100nsec 주기 및 25nsec 펄스 폭을 갖는 PWM 파형은 90°의 각도 펄스 폭(단일 주기의 4분의 1(quarter))을 갖는다. 각도 펄스 폭들의 이 개념(notion)을 이용함으로써, 주파수를 구체화할 필요 없이 PWM 파형의(its) 주기에 관련하여 펄스의 폭을 설명할 수 있다. 이는 PWM 파형들을 설명하기 위해 0 내지 100% 듀티 사이클을 이용하는 개념과 일견 유사하다.
이제 도 36을 참조하면, 가변 듀티 사이클 파형을 발생시킬 수 있는 회로(3600)는, 위상 천이 소자들(3604a, 3604b)의 쌍을 포함하는 위상 천이 회로(3604)를 포함한다. 위상 천이 소자들(3604a, 3604b)은, 기준 신호(3602)를 수신하도록 구성된 입력(3616a)를 가지는 PLL들 중 제1 PLL(first one of the PLLs)(3616)를 갖는 PLL(3616, 3618)를 각각 포함한다(comprise). PLL(3616)는 PLL(3616)의(thereof) 출력(3616b)에서 위상 천이된 신호 A를 제공한다. PLL 출력(3616b)은 파형 결합기(3606)의 제1 입력으로의 신호 경로(signal path)를 통하여 접속된다. PLL 출력 신호 A의 부분은 또한 PLL(3616)의 피드백 입력(3616c)으로 시간 지연 회로(time-delay circuit)(3674)를 통하여 뿐만 아니라, 제2 PLL(3618)의 입력(3618a) 모두에 접속된다. 그러므로, 제1 및 제2 위상 천이 소자(3604a, 3604b)는, 제1 위상 천이 소자(3604a)에 의하여 발생된 위상 천이된 출력 신호가 제2 위상 천이 소자(3604b)의 기준신호(예를 들어, 입력 신호)로서 쓰이도록(serve), 접속된다. 그러므로, 위상 천이 소자들(3604a, 3604b)는 소위 "캐스케이드" 아키텍쳐로 접속된 것으로 불린다.
시간 지연 소자(3674)는 PLL(3616)의 피드백 경로에 시간 지연 를 도입한다. 시간 지연 는 입력(3606a)(예를 들어, 도 36에서 신호 A 입력)으로부터 출력(3606C)(예를 들어, 도 36에서 신호 Q 출력)까지, 파형 결합기 회로(3603)를 통하여 전파 지연을 매칭시키도록 선택된다. 이러한 지연은 임의의 다른 지연 뿐만 아니라 스위치 게이트 드라이버 지연(switch gate driver delay)도 아마(possibly) 포함할 수 있다. 상세히 후술될 바와 같이, 시간 지연 소자(3674)는 주파수 변조 상의 위상 천이 φ의 의존성을 실질적으로(substantially) 감소(및 이상적으로 제거)시키도록 선택된 시간 지연 를 도입한다.
PLL(3618)의(thereof) 입력(3618a)에 제공된 신호들에 응답하여, PLL(3618)는 PLL(3618)의(thereof) 출력(3618b)에서 위상 천이된 신호 B를 제공한다. PLL(3618)의 출력(3618b)은 파형 결합기(3606)의 제2 입력으로의 신호 경로를 통하여 접속된다. PLL 출력 신호 B의 부분은 또한 PLL(3618)의 피드백 입력(3618c)으로 접속된다.
파형 결합기(3606)는 입력들(3606a, 3606b)에서 파형 결합기(3606)에(thereto) 제공된 신호들을 결합하고, 출력(3606c)에서 원하는 파형을 갖는 PWM 신호(3608)를 제공한다. 파형 결합기(3606)는 여기서 설명된 기법들 중 임의의 것 또는 PWM 신호(3608)를 생성하기에 적합한 임의의 다른 기법을 이용하여, 파형 결합기(3606)에(thereto) 제공된 신호들을 결합한다.
각 PLL 모듈(3616, 3618)은, 개별 피드백 입력들로 피드백되는(fed back) 신호들은 개별 입력(3616a, 3618a)으로 제공된 입력 신호로 주파수 고정되고, 특정(certain) 양(amount)만큼 입력 신호(it)에 대하여 위상 천이되도록(예를 들어, 개별 입력 신호에 대하여 위상 천이됨), 개별 출력들(3616b, 3618b)에서 개별 출력 신호 A, B를 발생시킨다. PLL 모듈들(3616, 3618)은 그러므로 입력과 피드백 신호들 사이에 위상 천이의 직접적인(direct) 제어을 허용한다.
이 위상 천이는(예를 들어, 마이크로제어기(μC)(3662)를 통하여 또는 제어의 일부 다른 소스를 통하여) 디지털로 제어될 수 있고, 임의의 해상도에서 -180°부터 +180°까지 조절될 수 있다. 해상도는, 예를 들어, PLL들의 실현에 의존할 수 있다. PLL 기반의 위상 천이 소자의 실현에 의존하면서, PLL 기반의 위상 천이 소자가(it) 생성하는 위상 천이는 아날로그 전류 또는 전압 신호의 수단에 의해 전형적으로(typically) 제어된다. 위상 천이가 제어될 수 있는 해상도를 궁극적으로 결정하는 것은 이 아날로그 신호가 합성될 수 있는 해상도이다. 종종, 아날로그 제어 신호는 디지털-아날로그 컨버터(DAC, digital-to-analog converter)로 합성된다. DAC 자체는 마이크로제어기의 일부일 수 있거나, PLL 위상 천이 소자의 설계의 일부일 수 있다.
전자의 경우에서, 마이크로제어기는 아날로그 제어 신호를 직접적으로(directly) 합성하고, 이 경우 위상 천이가 제어될 수 있는 해상도를 결정하는 것은 사실(indeed) 마이크로제어기의 해상도이다.
후자의 경우에서, 그러나, 마이크로제어기는 PLL 위상 천이 소자의 부분인 DAC를 디지털로 제어할 수 있다. 이 경우에서, 위상 천이를 제어할 수 있는 해상도를 결정하는 것은 PLL 실현이다.
도 36은 그러므로, 파형 결합기에 접속된 위상 고정 루프 모듈들을 이용하여 실현된 위상 천이 소자들을 가지는 캐스케이드된 PWM 파형 발생기의 예시이다. 실시 예들에서, 파형 결합기는 단일 AND 게이트와 같이 하나 이상의 로직 게이트들을 이용하여 실현될 수 있다. 이러한 접근은, 동적으로 조절 가능한 듀티 사이클 및 위상 φ을 가지는 PWM 파형의 발생을 허용한다. 단일 로직 게이트로부터 제공된 파형 결합기로, PWM 파형의 각도 펄스 폭 w은 180°의 최대(maximum)로 제한될 수 있는 것이 주목되야 한다.
도 36의 회로(3600)를 고려할 때, 만약 PLL(3616)의 피드백 경로에서 시간 지연 소자 가 영(zero)이고 PLL(3616)(PLL1)이 PLL(3616)의(its) 입력 및 피드백 신호 사이에 의 위상 천이를 제공하도록 명령되면, 이것(this)은 기준 입력 REF로 주파수 고정되고 기준 입력 REF(it)에 대하여 만큼 위상 천이된 출력 신호 A(예를 들어, PLL(3616)의 출력)를 유발한다( = 0으로 가정). 이 예시에서, 기준 신호 REF 및 출력 신호 A 사이에 의 위상 천이는, 출력 신호 펄스의 상승 엣지가 의 위상만큼 기준 신호에서 음에서의 양으로의 트랜지션보다 뒤쳐진다(lag)는 사실을 암시한다(imply).
유사하게, PLL(3618)(PLL2)가 PLL(3618)의(its) 입력 및 피드백 신호들 사이에 W 의 위상 천이를 제공하도록 명령되는 것을 가정한다. PLL1의 출력이 PLL2의 입력으로 쓰이기 때문에, 신호 B는 신호 A에 대하여 W 의 위상 천이를 가지고 그러므로 + W 의 위상 천이만큼 기준 신호 REF보다 뒤쳐진다.
일 실시예에서, 신호들 A 및 B는, 출력 신호 Q의(its) 상승 엣지 및 REF 신호의 음에서 양으로의 트랜지션 사이에 위상 천이 및 각도 펄스 폭 W 를 가지는 출력 신호 Q를 생성하기 위하여, 로직 AND 게이트와 결합될 수 있다. 이 시나리오에서, 신호 B는 신호 A와 논리적으로(logically) 결합되기(예를 들어, AND 로직 게이트를 통하기) 전에 먼저(first) 반전되는 것이 주목되야 한다. 파형 결합기 회로의 전파 지연으로 인해, REF 신호의 임의의 주파수 변조는 PWM 파형의 위상 천이 에서 대응하는 변경(change)을 유발할 것이 또한 주목되어야 한다. 주파수에 관한 PWM 파형 위상의 이 의존성은, 파형 결합기 로직 게이트(들)(예를 들어, AND 게이트)의 전파 지연을 매칭시키도록 PLL1의 피드백 경로에서 시간 지연 을 조정함으로써 실질적으로 감소(및 이상적으로 제거)될 수 있다.
이것을 더 명확하게 하기 위하여, 도 36에서 PLL1는 PLL1의(its) 입력 및 피드백 신호들 사이에 위상 천이 φ를 제공하도록 명령된다. PLL1의 피드백 경로에서 의 시간 지연은, 시간 만큼(도 36에서 FB로 또한 나타난(denoted)) 피드백 입력(3616c)에서 신호에 앞서는(lead) 출력 신호 A를 유발할 것이다. 만약 시간 지연 이 파형 결합기의 전파 지연을 매칭시키면, 그 다음에 신호 Q는 피드백 입력(3616c)(FB)에 신호와 동위상(in phase)일 것이고, 그러므로, 출력 신호 Q는 명령된 위상 천이에 대응하는 위상만큼 기준 신호 REF보다 뒤쳐질(lag) 것이다. 그러므로, PWM 파형의 위상이 PLL(3616)의 명령된 위상 천이에 의하여 설정될 것이고, 주파수 변화에 영향을 받지 않을 것이다.
PLL 안정성(stability)을 보장하면서 이 방식으로 피드백 루프에 의하여 보상될 수 있는 전파 지연의 양은 PLL 피드백 루프의 대역폭 및 위상 마진(phase margin)에 의존하는 것이 주목되어야 한다. 높은(high) 루프 대역폭을 가지는 PLL 설계들은 루프 지연의 작은 양만을 용인(tolerate)할 수 있고, 그러므로 이러한 작동을 지원하는 충분한 작동 속도(operational speed)를 가지는 파형 결합기에서 로직 회로의 이용을 요구한다. 한편, 큰 전파 지연들을 갖는 파형 결합기들의 전파 지연을 완전히(fully) 보상하는 것을 가능하게 하는 것은(트랜지스터 게이트 드라이버들을 로직 게이트들로서 사용하는 경우처럼) 느린(slow) 루프 대역폭을 갖는 PLL의 설계를 필요로 하고(necessitate), 그러므로 PWM 파형의 위상이 조절될 수 있는 속도를 제한한다.
오직 단일 로직 게이트(예를 들어, PLL 출력(3618b)에 접속된 반전된 입력을 가지는 단일 AND 로직 게이트)만을 포함하는 파형 결합기는 실현하기에 상대적으로 쉬움에도 불구하고, 그 파형 결합기는(it) 180도 역위상(out-of-phase)인 신호 A 및 B에 대응하는 180 도(50 % 듀티 사이클)의 최대 각도 펄스 폭을 가지는PWM 파형의 발생만을 허용한다. 더욱이, 이것은 신호들 A 및 B가 모두 50% 듀티 사이클을 가지고 있어야만 가능하다. 많은 어플리케이션들에서, 그러나, 더 넓은 범위에 걸쳐 PWM 파형들의 듀티 사이클을 제어하는 능력을 요구한다. 그러므로, 위에서 주목된 제한들(limitations)을 완화시키는 파형 결합기의 대안적인 실현은 도 37와 연계하여 후술된다.
일반적인 개요에서(In general overview), 도 37는 D 플립 플롭(D-type flip-flop)에 접속된 엣지 검출기들로부터 제공된 파형 결합기를 가지는 캐스케이드된 위상 고정 PWM 발생기(3700)이다. 이 접근은 360° 범위에 걸쳐 PWM 위상 및 각도 펄스 폭 w의 동적인 조절을 허용한다. 위에서 논의된 바와 같이, 기준 신호를 수신하는 제1 PLL의 피드백 경로에 포함된 시간 지연 소자 는 입력 A 부터 출력 Q까지 파형 결합기 회로를 통한 전파 지연을 실질적으로 매칭시키도록 선택되고, 그러므로 주파수 변조 상의 φ의 의존성을 제거한다.
이제 도 37를 참조하면, PWM 파형 발생을 위한 예시적인 회로는, 파형 결합기(3706)에 접속된 위상 천이 소자들(3704, 3704)의 쌍을 포함한다. 위상 천이 소자들(3704, 3704)은 도 36에 연계하여 위에서 설명된 위상 천이 소자들(3604a, 3604b)과 같거나 유사할 수 있다. 이 예시적인 실시 예에서, 파형 결합기(3706)는, 위상 천이 소자들(3704, 3704) 중 개별 하나(respective ones)로부터 입력들을 각각 수신하는(each of which receives) 엣지 검출기들(3778, 3780)의 쌍을 포함한다. 엣지 검출기들(3778, 3780)는 여기서(AND 로직 게이트의(thereof) 하나의 입력에 접속된 인버터를 갖는 AND 로직 게이트로 여기서 도시된) 로직 게이트로 실현된다. 기술 분야의 통상의 기술자는, 물론, 엣지 검출기들이 임의의 유형의 회로들을 이용하여 실현될 수 있다는 것을 이해할 것이다. 기술 분야의 통상의 기술자는, 신호 엣지들(예를 들어, 신호의 상승 및/또는 하강 엣지들)을 검출하는 것이 가능한 임의의 유형의 회로도 또한 이용될 수 있는 것을 더 이해할 것이다.
엣지 검출기들의 제1 엣지 검출기(first one), 여기서 엣지 검출기(3778), 의 출력은, D 플립 플롭(3782)의 클락 입력(clock input) CLK에 접속된다. 엣지 검출기들 중 제2 엣지 검출기(second one), 여기서 엣지 검출기(3780), 의 출력은, D 플립 플롭(3782)의 리셋 입력 RESET에 접속된다. 플립 플롭(3782)의 D 입력은 기준 신호(여기서 로직 1의 값을 가지는 로직 신호)에 접속된다.
이 D 플립 플롭 배치(arrangement)는 도 36의 회로의 위에서 주목된 제한을 완화한다. 플립 플롭의 D 입력은 로직 하이 신호 레벨을 갖는 신호에 접속되기 때문에, RES 입력 상의 상승 엣지는 Q를 클리어(clear)(예를 들어, 로직 로우 신호 레벨로 출력 신호 Q를 설정)하는 반면에, CLK 입력 상의 상승 엣지는 출력 신호 Q를 하이(예를 들어, 로직 하이 신호 레벨)로 설정한다. 결합기의 입력들에서 엣지 검출기들(3778, 3780)은, 신호들 A 또는 B 상에 상승 엣지가 나타날 때 플립 플롭을 구동하도록 펄스를 발생시킨다.
물론, 플립 플롭의 실현에 따라, 엣지 검출기들의 이용이 요구되지 않을 수 있는 것이 또한 이해되어야 한다.
비동기(asynchronous) 리셋(reset) 입력을 갖는 플립 플롭들의 경우, CLK 입력과 무관하게 RES가 로직 하이인 한, 출력 신호 Q가 로직 로우 신호 레벨로 강제(forced)될 것이다. 이러한 경우들에서, 신호 B 가 로직 하이인 동안 신호 A의 상승 엣지를 플립 플롭이 "스킵하는 것(skipping)"을 차단하는 엣지 검출기들을 이용하는 것이 중요하다. 엣지 검출기들을 이용할 때, 획득될(obtained) 수 있는 최대 PWM 펄스 폭은 REF 신호의 시간 주기 빼기(minus) 엣지 검출기 출력의 펄스 폭과 대략(roughly) 동일하다. 그러므로 파형 결합기(3706)는 거의 360° 범위에 걸쳐 PWM 파형의 각도 펄스 폭 및 위상의 제어을 허용하는 것이 이해되어야 한다.
일부 어플리케이션들에서, 복수의 관련된 "단일 펄스" PWM 파형들을 발생시키는 것은 바람직하거나(desirable) 필요할 수 있다. 일반적으로, PWM 파형은 펄스들 사이에 다양한 펄스 폭들 및 간격(spacing)을 갖는 단일 주기 내의 다중 펄스들(multiple pulses)을 포함할 수 있다. 이러한 "다중 펄스" PWM 파형에서, 펄스 패턴(pulse pattern)은 PWM 파형 주파수에서 모든(every) 사이클마다 반복한다. 예를 들어, 도 28에서, 발생된 PWM 파형의 매 360° 사이클은 폭들 α 및 를 갖는 두 펄스들을 가진다.
모든 360° 사이클(하나의 완전한(full) 주기)마다 오직 단일 펄스를 포함하는 PWM 파형은 여기서 "단일 펄스 PWM 파형"(single-pulse PWM waveform)이라고 칭한다(termed). 복수의 이러한 단일 펄스 PWM 파형들을 발생시키는 것이 가능한 회로들 및 시스템들은, 예를 들어, 스위치들 사이의 별도로 제어 가능한 데드 타임들 및 제어 가능한 듀티 비율을 갖는 하프 브릿지에서 상보형 스위치들(complementary switches)을 구동하도록 이용될 수 있다. 다른 어플리케이션들에서, 둘을 초과하는 관련된 단일 펄스 파형들, 또는 제어 가능한 데드 타임들보다 오히려 시간들 상에(on times) 제어 가능한 오버랩(overlap)을 제공하는 것이 바람직하거나 필요할 수 있다. 도 38는 공통 기준 신호 REF로 위상 및 주파수 고정된, 복수의, 여기서 둘인, PWM 파형들을 발생시키는 것이 가능한 PWM 발생 시스템의 예시 설계를 나타낸다.
이제 도 38를 참조하면, PWM 발생 시스템(3800)은 기준 신호를 발생시키는 기준 신호 소스(3802)를 포함한다. 기준 신호는 복수의 PLL 기반의 PWM 발생기들(3836a 내지 3836N)의 각각의 입력들(inputs of each)로 제공된다. PLL 기반의 PWM 발생기들(3836a 내지 3836N)은 도 37에 연계되어 위에서 설명된 PWM 발생기(3700)과 같거나 유사할 수 있다.
PWM 발생기들(3836a 내지 3836N) 중 대표(representative)로서 PWM 발생기(3836a)를 취하면(taking), PWM 발생기는 캐스케이드 구성(cascade configuration)으로 접속된 PLL들(3816a, 3816b)의 쌍을 포함한다. 위에서 설명된 바와 같이, 캐스케이드 구성에서, PLL들 중 제1 PLL(first one)(3816a)는 PLL(3816a)의(thereof) 입력에서 기준 신호 소스(3802)로부터 기준 신호를 수신하고, PLL(3816a)로부터의 위상 천이된 출력 신호가 PLL(3818a)의 기준 신호(예를 들어, 입력 신호)로서 쓰이도록, PLL(3816a)의 출력은 제2, 상이한 PLL(3818)의 입력에 접속된다. 위에서 설명된 바와 같이, PLL(3816a)의 출력은 시간 지연 회로(3874a)를 통하여 PLL(3816a)의 피드백 입력에 접속된다. PLL들(3816a, 3818a)에 의하여 발생된 위상 천이된 신호들은, PWM 발생기(3836a)의 출력에서의 PWM 출력 신호 Q(3808a)를 발생시키는 파형 결합기의 입력들에 제공된다.
PWM 발생 시스템(3800)은 제어기(3834)를 더 포함한다. 제어기(3834)는 PWM 발생기들(3836a 내지 3836N)의 각각에서 위상 천이 소자들에 위상 천이 파라미터 값들을 제공한다. 특히, 제어기(3834)는 PLL들(3816a 내지 3816N, 3838a 내지 3838N)의 개별 하나들(respective ones)에 위상 천이 파라미터 값들(3812a 내지 3812N)을 제공한다.
그러므로, 시스템(3800)이 같은 기준 신호가 피딩된(fed with) PLL 기반의 PWM 발생기들(3836) 중 둘을 포함하는 경우에서, 시스템은 개별적으로 두 PWM 파형들 Q1 및 Q2의 펄스 폭 W1 , W2 및 위상 천이 1, 2를 독립적으로 제어할 수 있다.
도 38의 회로는, 예를 들어, 제어 가능한 듀티 사이클 및 데드 타임을 갖는 하프 브릿지 회로에서 두 상보형 스위치들을 위한 구동 신호들을 발생시키도록 이용될 수 있다. 두 PWM 발생기들(3836)을 가지고 5MHz 내지 20MHz의 범위에 걸쳐 기준 신호 주파수가 변화하는 실시 예에서, PWM 파형들 Q1 및 Q2은 대략적으로(approximately) 25% 듀티 사이클 및, 예를 들어, 각 트랜지션에서 데드 타임이 PWM 주기의 약(about) 25%인, 25% 대칭적인 데드 타임(symmetric dead time)을 가지며 제공될 수 있다. Q1 및 Q2의 상승 엣지들은 180° 떨어져(apart) 있고 개별적으로 기준 신호의 최대들 및 최소들과 정렬(aligned)될 수 있다. 이러한 실시 예에서, 전체(entire) 5 MHz 내지 20 MHz 범위에 걸쳐 주파수가 변화함에 따라, PWM 듀티 사이클, 데드 타임들 및 위상 천이는 영향을 받지 않는다.
이제 도 39를 참조하면, 예시적인 PWM 발생 시스템(3900)은, 제1 PLL(3916)에 의하여 발생된 위상 천이된 출력 신호가 제2 PLL(3918)의 기준 신호(입력)으로 쓰이도록 접속된 제1 위상 천이 소자 및 제2 위상 천이 소자(3904a, 3904b)을 포함한다. 그러므로, PLL들(3916, 3918)은 도 36와 연계하여 위에서 설명된 소위 캐스케이드 아키텍쳐로 접속된다.
그러나, 도 36와 연계하여 위에서 설명된 캐스케이드 배치(cascade arrangement)와 대조적으로, 도 39의 예시적인 실시 예에서, PLL(3916)의 FB 입력(3916c)에 제공된 피드백 신호는 파형 결합기(3906)의 출력으로부터 직접적으로 취해진다(예를 들어, 출력 신호 Q의 부분은 PLL(3916)의 피드백 입력(3916c)에 제공된다).
시스템 제어기(3934)는 위상 천이 소자들(3904a, 3904b)에 그리고 특히, PLL들(3916, 3918)에 위상 천이 파라미터들을 제공한다. 위상 천이 파라미터들은 적어도 하나 이상의 위상 천이 값들을 포함한다. 도 39의 예시에서, 시스템 제어기(3934)는 위상 천이 소자(3904a)로 의 위상 천이 값을 제공하고, 위상 천이 소자(3904b)로 w의 위상 천이 값을 제공한다.
의 미리 결정된 위상 천이 값을 갖는 위상 천이 소자(3904a)를 제공하는 것은, 기준 신호 REF와 PLL(3916)의 FB 입력으로 제공된 피드백 신호 사이의 위상 천이가 의 위상일 때까지, PLL(3916)이 위상 천이 소자의(3904a)(its) 출력 신호(예를 들어, 도 39에서 신호 A)의 위상을 조절하도록 강제한다. 위에서 설명한 바와 같이, 위상 천이 소자들(3916, 3918)은 소위 캐스케이드 구성(cascade configuration)으로 접속되기 때문에, 이것이 + w의 위상 천이를 가지는 위상 천이된 신호 B를 생성하는 위상 천이 소자(3904b)를 초래한다. 위상 천이 소자들(3904a, 3904b)에 의하여 생성된 위상 천이된 신호는, 위상 천이 및 펄스 폭 w을 가지는 PWM 신호(3908)(예를 들어, 출력 신호 Q)를 발생시키도록 파형 결합기(3906)에서 결합된다. 그러므로, 기준 신호 REF에 대한 PWM 파형의 위상은, 파형 결합기 회로에서 전파 시간 지연들에 대해 보상할 필요 없이 주파수가 변화하면서 직접적으로 제어될 수 있다.
이제 도 40을 참조하면, 기준 신호에 비해(relative to) 원하는 위상 천이 및 펄스 폭을 갖는 PWM 신호를 발생시키는 프로세스에 대한 흐름도(flow diagram)는, PWM 발생기가 기준 신호를 수신하는 프로세싱 블록(processing block)(4002)에서 시작한다. 이러한 PWM 발생기는, 여기서 설명된 PWM 발생기들 중 임의의 것과 같거나 유사할 수 있고, 적어도 하나의 기준 신호를 수신하도록 구성된다. 기준 신호는(도 25b와 연계되어 위에서 설명된 기준 신호(2502)를 포함하지만, 이에 제한되지는 않으며) 여기서 설명된 기준 신호들 중 임의의 것과 같거나 유사할 수 있다. 실시 예들에서, PWM 발생기는, 위상 천이 소자들(2504)와 같거나 유사할 수 있는 적어도 하나의 위상 천이 소자를 포함할 수 있다. PWM 발생기의 위상 천이 소자들은, 도 26 및 도 27을 참조하여 위에서 논의된 것과 같이, 병렬 아키텍쳐, 캐스케이드 아키텍쳐, 또는 둘 모두 중 어느 것을 가질 수 있다.
프로세싱은 그 다음에, PWM 발생기의 적어도 하나의 위상 천이 소자가 위상 천이 소자의(thereof)의 출력에서 위상 천이된 신호를 발생시키는 프로세싱 블록(4004)으로 진행된다(proceed). 이러한 위상 천이된 신호는, 도 25b와 연계하여 설명된 위상 천이된 신호들(2508)과 같거나 유사할 수 있다. 위상 천이된 신호의 위상 천이는, 개별 미리 결정된 위상 천이 파라미터에 기반할뿐만 아니라, 프로세싱 블록(4002)에서 제공된 기준 신호(들)에도 기반할 수 있다. 위상 천이 파라미터는, 위상 천이된 신호의 발생에서 이용된 미리 결정된 위상 천이 및/또는 미리 결정된 펄스 폭을 포함할 수 있다. 예를 들어, 미리 결정된 위상 천이 파라미터는, 위상 천이된 신호를 발생시키기 위하여 기준 신호에 적용하는 개별 위상 천이 소자에 대한 원하는 위상 천이를 포함할 수 있다. 실시 예들에서, 일부 위상 천이 소자들이 미리 결정된 위상 천이 파라미터에 따라 기준 신호를 위상 천이시킴으로써 위상 천이된 신호를 발생시키도록 구성될 수 있는 반면, 다른(other) 위상 천이 소자들은 또 다른(another) 위상 천이 소자에 의하여 발생된 위상 천이된 신호를 위상 천이시킴으로써 위상 천이된 신호를 발생시키도록 구성될 수 있다.
실시 예들에서, 미리 결정된 위상 천이 파라미터들은 여기서 설명된 제어기들 중 임의의 것과 같거나 유사할 수 있는 제어기에 의하여 발생될 수 있다. 제어기는, PWM 발생기에 의하여 발생된 PWM 신호에 대하여 기준 신호에 비해(relative to) 원하는 펄스 폭들 및 위상들에 기초하여 미리 결정된 위상 천이 파라미터들을 발생시키도록 구성될 수 있다. 실시 예들에서, 제어기는 개별 위상 천이 소자들에게 발생된 미리 결정된 위상 천이 파라미터들을 제공하도록 구성된다.
프로세싱은 그 다음에, 프로세싱 블록(4004)에서 발생된 위상 천이된 신호들이 하나 이상의 PWM 신호들을 발생시키도록 결합되는 프로세싱 블록(4006)으로 진행된다. 프로세싱 블록(4004)에서 발생된 위상 천이된 신호들은 여기서 설명된 기법들 중 임의의 것을 포함하는 다양한 기법들을 이용하여 결합될 수 있다. 예를 들어, 위상 천이된 신호들은, 여기서 설명된 파형 결합기들 중 임의의 것과 같거나 유사한 파형 결합기에게 위상 천이된 신호들을 제공함으로써 결합될 수 있다. 예를 들어, 파형 결합기는 PWM 신호들을 발생시키도록, 수신된 천이된 신호들을 비교, 합산, 검출, 분리(divide)하도록,(또는 이들의 임의의 조합으로) 작동할 수 있다. 실시 예들에서, 발생된 PWM 신호들은, 위상 천이 소자들의 미리 결정된 위상 천이 파라미터들에 기초하여 기준 신호에 비해(relative to) 원하는 펄스 폭 및 위상 천이를 가진다.
이제 도 41a를 참조하면, 제1 포트 및 제2 포트(4127, 1429)를 가지는 예시적인 전력 발생 및 전달 시스템(4100)은, 포트(4127)에 접속된 입력을 가지고 포트(4129)에 접속된 출력을 가지는 위상 전환된 및 조정 가능 임피던스 매칭 네트워크(4188)(PSIM TMN, phase-switched and tunable impedance matching network)를 포함한다.
포트(4127)에서의 임피던스를 모니터링하기 위한 수단이 포트(4127) 및 PSIM TMN 입력(4188a)사이에 접속되고, 임피던스를 모니터링하기 위한 수단(4196)이 PSIM TMN 출력(4188b) 및 포트(4129)사이에 접속된다. 임피던스를 모니터링하기 위한 수단들(4194, 4196)은, 포트들(4127, 4129) 중 하나 또는 모두에서의 임피던스들을 측정, 검출, 산출 또는 그렇지 않다면 결정할 수 있다. 이러한 수단들의 이용은 임피던스가 동적으로 결정되는 것을 허용한다.
PSIM TMN(4188)는, 여기서 나타난 N PSIM 소자들(4190a 내지 N)을 갖는 하나 이상의 위상 전환된 임피던스(PSIM) 소자들을 포함한다. 실시 예들에서, PSIM 소자들(4190a 내지 N)은 여기서 설명된 위상 전환된 소자들(예를 들어, 도 1에 참조하여 위에서 논의된 위상 전환된 리액턴스 소자들(116))과 같거나 유사할 수 있다. 각 PSIM 소자(4910a 내지 N)는, 적어도 하나의 PWM 발생기를 포함하는 PWM 발생 회로(4136)에 접속된다. 실시 예들에서, PWM 발생 회로에서 PWM 발생기들(4136)은 여기서 설명된 PWM 발생기들과 같거나 유사할 수 있다.
PSIM 소자(4190a 내지 N)는 PWM 발생 회로(4136)에 의하여 제공되는 PWM 신호들에 응답하도록(responsive) 구성된다. 특히, PWM 발생 회로(4136)에 의하여 발생된 PWM 신호들에 응답하여, PSIM TMN(4088)는 제1 포트 및 제2 포트(4127, 4129) 중 하나 혹은 모두에 나타난(즉, 안으로 들여다보는(looking into)) 임피던스를 조절한다.
실시 예들에서, PSIM TMN(4188)로 및 PSIM TMN(4188)으로부터(to and from PSIM TMN(4188)) 제공된 신호들의 부분은 PWM 발생기들(4136)에 접속된다. 도 41a에서 TMN의 입력/출력 신호들은, PWM 발생기들에 대해 TMN 네트워크에서 전류들/전압들에 대한 PSIM 소자들의 스위칭을 적절히(properly) 동기화하기 위해, 기준 신호들로서 사용될 수 있다고 이해되어야 한다. 도 41a에 의하여 지시된 바와 같이, PWM 발생기에 대한 기준으로서 외부 SYNC 신호들을 또한 이용할 수 있다.
PWM 발생기들(4136)는 적어도 하나의 기준 신호 및 적어도 하나의 제어 신호를 수신하도록 각각 구성된다. 제어 신호들은, 예를 들어, 여기서 설명된 제어기들 중 임의의 것과 같거나 유사할 수 있는 제어기(4184)에 의하여 제공될 수 있다. 도 41a의 예시적인 실시예에서, SYNC 1 내지 M으로 지정된 M개의 기준 신호들이 나타나고(M ≤ N), N은 PSIM 소자들의 수를 나타낸다.
일반적으로 PWM 발생기는 SYNC 신호들의 임의의 개수 M을 취할(take-in) 수 있고 제약 조건(constraint) M ≤ N에 대한 실제 필요가 없는 것이 물론 이해되어야 한다(예를 들어, 일부 실시 예들에서는, M > N이 바람직하거나 심지어 필요할 수 있다). 예를 들어, PWM 발생기는, PWM 소자들이 있는 것보다 SYNC 신호들을 더 많이 취할 수 있고, 내부 제어 또는 시스템 제어기로부터의 일부 명령에 기초하여 어떤 PSIM 소자에 대하여 어떤 SYNC 신호를 이용할 지를 동적으로 전환할 수 있다.
PWM 발생기, 회로(4136)(thereto)로 제공된 신호들에 응답하여, PWM 발생기, 회로(4136)는, 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이를 갖는 적어도 하나의 PWM 신호를 발생시킨다. 기준 신호들은 여기서 설명된 기준 신호들과 같거나 유사할 수 있는(예를 들어, 도 25와 연계하여 위에서 설명된 기준 신호(2502)와 같은) 신호들을 포함할 수 있다. PWM 신호 발생기들(4136)에 의하여 발생된 PWM 신호들은, 적어도 하나의 PSIM 소자들(4190a 내지 N)에게 제공된다. 각 PWM 발생기(4136)은(제어기(4184)로부터 제공된 위상 천이 파라미터들에 적어도 일부 기초하여) 위상 천이된 신호들을 발생시키도록 구성된 하나 이상의 위상 천이 소자들, 및 발생된 위상 천이된 신호들에 기초하여 적어도 하나의 PWM 신호를 발생시키도록 구성된 하나 이상의 파형 결합기들을 포함할 수 있다.
실시 예들에서, PSIM TMN(4188)는, PWM 신호 발생기들(4136)에 의하여 발생된 PWM 신호들의, 기준 신호들에 비해(relative to) 펄스 폭들 및 위상 천이들에 따라 포트 1 및/또는 포트 2에 나타난 임피던스들을 조절하도록 구성된다. 다른 말로, 포트 1 및/또는 포트 2에 나타난 임피던스들은, PWM 신호 발생기 회로(4136)에 의하여 발생된 PWM 신호들의(기준 신호들에 비해(relative to)) 위상 폭들 및 위상 천이들에 기초하여 결정된다.
포트 1 및/또는 포트 2에 나타난 원하는 임피던스 값들은, PSIM TMN으로 제공된 PWM 신호들의 펄스 폭들 및 위상 천이들을 위한 값들을 적정하게 선택함으로써 달성될 수 있다. 여기서 제공된 설명을 읽은 후에, 기술 분야의 통상의 기술자는, 포트 1 및/또는 포트 2에 나타난 임피던스를 위한 원하는 값들이 PWM 발생 회로(4136)에 포함된 PWM 발생기들의 위상 천이 소자들에게 제공된 적정한 위상 천이 파라미터들을 선택함으로써 달성될 수 있는 것을 더 이해할 것이다.
실시 예들에서, 미리 결정된 위상 천이 파라미터들은 시스템 제어기(4184)에 의하여 PWM 발생기들의 위상 천이 소자들에게 제공될 수 있다. 시스템 제어기(4184)는 약간 예를 들자면(to name a few) DSP, 프로세서, 마이크로프로세서, 컴퓨터, 마이크로제어기, 또는 이들의 어느 조합을 포함할 수 있다. 일부 실시 예들에서, 시스템 제어기(4184)는, PWM 발생기들(4136)에 의하여 발생된 PWM 신호들의, 기준 신호에 비해(relative to) 펄스 폭들 및 위상 천이들에 대해 원하는 값들에 기초하여 미리 결정된 위상 천이 파라미터들을 발생시키도록 구성된다. 다른 실시 예들에서, 시스템 제어기(4184)는 포트 1 및/또는 포트 2에 나타난 임피던스에 대해 원하는 값들에 기반한 미리 결정된 위상 천이 파라미터들을 발생시키도록 구성된다.
일부 실시 예들에서, 임피던스 모니터링을 위한 수단들(4149, 4196)은 포트 1에 접속된 적어도 하나의 I-V 프로브(I-V probe) 및 포트 2에 접속된 적어도 하나의 I-V 프로브를 갖는 하나 이상의 전류 및/또는 전압(I-V) 프로브들(current and/or voltage(I-V) probes)로서 제공될 수 있다. 각 I-V 프로브는, 부하 임피던스 및/또는 포트 1과 포트 2의 임피던스 부하(impedance loading)를 모니터링(monitor)(예를 들어, 측정, 검출, 산출 또는 그렇지 않으면(otherwise) 결정)하고, 모니터링된 부하 임피던스 및/또는 시스템 제어기(4184)로의 임피던스 부하를 나타내는(representative) 신호를 제공하도록 구성된다.
실시 예들에서, 시스템 제어기(4184)는, 원하는 값들로 포트 1 및/또는 포트 2에서 임피던스들의 값들을 조절하기 위하여, 위상 천이 소자들(4190a 내지 4190N)에 제공된 발생된 미리 결정된 위상 천이 파라미터들을 조절하도록 구성된다. 그러므로 시스템 제어기(4184)는, 포트 1 및/또는 포트 2에서 모니터링된(예를 들어, 측정된, 검출된, 또는 그렇지 않으면 결정된) 임피던스 부하 및/또는 모니터링된 부하 임피던스에 기초하여, PSIM TMN(4188) 및 PWM 발생기들을 제어할 수 있다.
이제 도 41b를 참조하면, 예시적인 RF 전력 발생 및 전달 시스템(4100)은, 인버터(4186)의 RF 입력에 접속된 제1 출력과 PWM 발생 회로(4136)의 입력에 접속된 제2 출력을 갖는 시스템 제어기를 포함한다. PWM 발생 회로(4136)는, 여기서 설명된 PWM 발생기들 중 임의의 것과 같거나 유사할 수 있는 각각의 하나 이상의 PWM 발생기들을 포함한다. RF 인버터(4186)의 출력이 PSIM TMN(4188)의 입력에 접속된다. PSIM TMN(4188)의 출력이 부하(4192)에 접속된다.
PSIM TMN(4188)는 복수의 PSIM 소자들(4190a 내지 N)을 포함한다. 각 PSIM 소자(4190a 내지 N)는 PWM 발생 회로(4136)의 적어도 하나의 PWM 발생기에 접속된다. PWM 발생 회로(4136)에서 PWM 발생기들은 기준 신호에 비해(relative to) 펄스 폭들 및 위상 천이들을 갖는 PWM 신호들을 발생시키도록 구성된다. 도 41b에서 PWM 발생기들은, 제어 시스템으로부터, TMN의 입력/출력으로부터, TMN 으로부터의 임의의 내부 전류/전압 신호, 또는 도 41a와 유사한 임의의 다른 외부적으로 제공된 SYNC 신호로부터 기준 신호를 취할 수 있다(점선으로 지시된 바와 같음).
PWM 발생기들에 의하여 제공된 특정한 폭들 및 위상 천이들은, 시스템 제어기(4184)에 의하여 제공된 위상 천이 파라미터들에 기반한다. 제어 시스템에 의하여 제공된 위상 천이 파라미터들 중 일부는, 기준 신호에 대한 발생된 PWM 파형의 위상을 제어하는 것에 대하여 책임이 있고, 다른 위상 천이 파라미터들은 PWM 파형들의 펄스 폭을 제어한다.
일반적으로, PWM 펄스 폭을 제어하는 위상 천이 파라미터들은 동적으로 조절되어야 하고, 종종(often) 피드백의 일부 종류(예를 들어, TMN 입력/부하 임피던스의 측정들, TMN 포트들에서 반사된 전력, 등)를 통하여 결정된다. 이러한 것들은 또한 사용자에 의하여 직접적으로 제어/덮어쓰기(overwritten) 될 수 있다.
PWM 파형들의 위상을 제어하는 위상 천이 파라미터들은 전형적으로(typically) 동적으로 조절될 필요는 없고, 시스템 캘리브레이션(system calibration)에 의하여 획득될 수 있는 룩-업 테이블에 미리 저장될 수 있다. 일반적으로, 그러나, 이 위상 천이 파라미터들은 또한 피드백(예를 들어, TMN 에서 전압 및 전류 파형들, PSIM 디바이스들에서의 손실된 전력(power lost), 등)에 기초하여 결정될 수 있고, 시스템의 요구들(demands)을 충족(meet)하도록 제어 시스템에 의하여 동적으로 조절(또는 사용자에 의하여 덮어쓰기)될 수 있다. PWM 발생 회로로 및/또는 PWM 발생 회로로부터(to and/or from PWM generation circuit) 제공된 신호들에 응답하여, PSIM TMN(4188)는 PSIM TMN(4188)의(its) 입력 및 출력에 나타난 임피던스들을 조절한다.
그러므로, PSIM TMN(4188)의 출력에 접속된 부하 및 4188의 입력에 접속된 RF 인버터를 가지고, PWM 발생기들(4136)에 의하여 발생된 PWM 신호들에 응답하여, RF 인버터(4186) 및/또는 부하(4092)에 나타난 임피던스는 조절될 수 있다. 실시 예들에서, 시스템 제어기(4184)는, RF 인버터(4186) 및/또는 부하(4092)에 나타난 임피던스들에 대한 원하는 값들이 달성될 수 있도록, PWM 발생 회로(4136)에게 제공된 미리 결정된 위상 천이 파라미터들의 값들을 발생시킬 수 있다. 기술 분야의 통상의 기술자는, RF 인버터(4186) 및/또는 부하(4092)에 나타난 임피던스들에 대한 원하는 값들이 RF 전력 발생 및 전달 시스템의 작동, 이용, 설계 등에 의존할 것이라는 것을 이해할 것이다.
이제 도 42를 참조하면, 예시적인 rf 전력 발생 및 전달 시스템(4200)은 PSIM TMN(4288)의 입력에 접속된 출력을 가지는 RF 인버터 또는 증폭기(4286)를 포함한다. PSIM TMW(4288)는 적어도 하나의 PSIM 소자를 포함한다. RF 인버터(4286)는 여기서 전압 소스(4203) 및 저항 RS(4205)로서 도시된다. I-V 프로브(4294)는 RF 인버터 및 PSIM TMN 사이에 접속된다. 부하 임피던스 ZL를 갖는 부하(4298)는 PSIM TMN(4288)의 출력에 접속된다. I-V 프로브는 PSIM TMN(4288) 및 부하(4298) 사이에 접속된다.
시스템은(위상 천이 소자 A(4216), 위상 천이 소자 B(4218), 및 파형 결합기(4206)를 포함하는) PWM 파형 발생기(4236), I-V 프로브들(4294, 4296), 및 시스템 제어기(4284)를 더 포함한다. 그러므로, 이 예시적인 실시 예에서, PSIM TMN(4288)는, PSIM TMN(4288)의(its) 입력에서 RF 인버터 또는 증폭기(4286)에, 및 PSIM TMN(4288)의(its) 출력에서 부하(4298)에 접속되고, RF 인버터 또는 증폭기(4286)에 나타난 임피던스 및 부하(4298)에 나타난 임피던스를 조절하도록 구성된다.
실시 예들에서, PSIM 소자는 커패시터들 CS1(4207), CS2(4217), 및 CP1, 인덕터들 LS1(4209) 및 LS2(4215), 및 트랜지스터 q1를 포함한다. 트랜지스터 q1는 PWM 발생기(4236)로부터 구동 신호(4208)를 수신하고, 및 구동 신호(4208)에(thereto) 응답하여 PSIM TMN(4288)의 입력 및/또는 출력 단자들에 나타난 임피던스들을 조절(예를 들어, RF 인버터 또는 증폭기(4286) 및/또는 부하(4298)에 나타난 임피던스들을 조절)하도록 구성된다. 구동 신호는, 여기서 설명된 기법들 중 어느 것을 이용하여 PWM 발생기(4236)에 의하여 발생된 PWM 신호로서 제공될 수 있다.
PSIM TMN(4288)의 입력에서 신호(예를 들어, 전압 신호)가 기준 신호(4202)로서 PWM(4236)에게 제공되도록, PSIM TMN(4288)의 입력은(여기서, 예를 들어, 감쇠기(attenuator)를 포함할 수 있는 레벨 조절 회로(4233)를 통하여) PWM 발생기(4236)의 입력에 접속된다. 실시 예들에서, PSIM TMN(4288)의 입력에서의 신호는, PWM 발생기의(4236) 내부 회로와의 호환성(compatibility)을 보장하기 위하여, 기준 신호(4202)로서 제공되기 전에 감쇠기(4284)에게 먼저(first) 제공될 수 있다. 이 예시적인 실시 예에서, PWM 발생기(4236)는 병렬 아키텍쳐를 가지며 제공된다. 그러므로, 기준 신호(4202)는, 개별 미리 결정된 위상 천이 파라미터들에 기반한 위상 천이된 신호(4210A, 4210B)를 발생시키도록 구성된 각 위상 천이 소자를 갖는 위상 천이 소자들 A, B(4216, 4218) 모두에 제공된다. 실시 예들에서, 미리 결정된 위상 천이 파라미터들은, 시스템 제어(4284)에 의하여 위상 천이 소자들(4216, 4218)에게 제공될 수 있다. 물론, 다른 실시 예들에서, 캐스케이드 아키텍쳐를 갖는 PWM 발생기(4236)를 제공하는 것이 바람직하거나 필요할 수 있는 것이 이해되어야 한다.
I-V 프로브들(4294, 4296)은, 부하(4298) 및 RF 인버터(4286)에 나타난 임피던스들을 모니터링(예를 들어, 검출, 측정, 산출 또는 그렇지 않으면 결정)하도록 및 시스템 제어(4284)에게 모니터링된 임피던스들을 제공하도록 구성된다. 실시 예들에서, 시스템 제어(4284)은, 부하(4298) 및 RF 인버터(4286)에 나타난 임피던스들을 모니터링을 위한 원하는 값들을 달성하기 위하여, 모니터링된 임피던스들에 기반한 미리 결정된 위상 천이 파라미터들을 발생시키도록 구성된다.
이제 도 43를 참조하면, 예시적인 rf 전력 발생 및 전달 시스템(4300)은 입력 및 출력 단자들과 두 PSIM 소자들을 갖는 PSIM TMN(4388);(전압 소스(4303) 및 저항 RS(4305)를 포함하는) RF 인버터 혹은 증폭기(4386);(제1 위상 천이 소자(4316A, B) 및 제2 위상 천이 소자(4318A, B), 및 파형 결합기(4306A, B)를 각각 포함하는) PWM 파형 발생기들 A, B(4236A, 4326B); I-V 프로브들(4394, 4396) 및 시스템 제어기(4384)를 포함한다. 실시 예들에서, PSIM TMN(4388)는, PSIM TMN(4388)의(its) 입력에서 RF 인버터 또는 증폭기(4386)에, 및 PSIM TMN(4388)의(its) 출력에서 부하(4398)에 접속되고, RF 인버터 또는 증폭기(4386)에 나타난 임피던스 및 부하(4298)에 나타난 임피던스를 조절하도록 구성된다.
제1 PSIM 소자는, 구동 신호를 수신하도록 및 구동 신호에(thereto) 응답하여 PSIM TMN(4288)의 출력 단자에 나타난 임피던스를 조절(예를 들어, 부하(4398)에 나타난 임피던스를 조절)하도록 구성된 트랜지스터 q1(4321)를 포함한다. 실시 예들에서, q1(4321)에 대한 구동 신호는 PWM 발생기(4336A)에 의하여 발생된 PWM 신호로서 제공될 수 있다. 제2 PSIM 소자는, 구동 신호를 수신하도록 및 구동 신호에(thereto) 응답하여 PSIM TMN(4388)의 입력 단자에 나타난 임피던스를 조절(예를 들어, RF 인버터 또는 증폭기(4386)에 나타난 임피던스를 조절)하도록 구성된 트랜지스터 q2(4311)를 포함한다. 실시 예들에서, q2(4311)에 대한 구동 신호는, PWM 발생기(4336B)에 의하여 발생된 PWM 신호로서 제공될 수 있다.
각 PWM 발생기(4336)는, PWM 발생기(4336)의(its) 위상 천이 소자들(4316, 4318)에게 제공된 미리 결정된 위상 천이 파라미터에 기초하여 PWM 신호를 발생시키도록 구성된다. 실시 예들에서, 이 위상 천이 파라미터들은, PSIM TMN(4388)의 입력들 및 출력들에 나타난 임피던스를 위한 원하는 값들에 기반한 미리 결정된 위상 천이 파라미터들을 발생시키도록 구성된 시스템 제어(4384)와 함께, 시스템 제어(4384)에 의하여 발생될 수 있다.
PWM 발생기들(4336A, B)에 의하여 발생된 각 PWM 신호는 PWM 발생기에게 제공된 개별 기준 신호에 비해(relative to) 펄스 폭 및 위상 천이를 가진다. 실시 예들에서, PWM 발생기 A(4336A)에 제공된 기준 신호는 PSIM TMN(4388)의 출력에서 하나 이상의 신호들(예를 들어, 전압 신호)을 포함할 수 있고, PWM 발생기 B(4336B)에 제공된 기준 신호는 PSIM TMN(4388)의 입력에서 하나 이상의 신호들(예를 들어, 전압 신호)를 포함할 수 있다. 이것 때문에, PWM 발생기 A(4336A)는 PSIM TMN(4388)의 출력에서 신호들에 비해(relative to) 펄스 폭 및 위상 천이를 갖는 PWM 신호를 발생시키고, PWM 발생기 B(4336B)는 PSIM TMN(4388)의 입력에서 신호들에 비해(relative to) 펄스 폭 및 위상 천이를 갖는 PWM 신호를 발생시킨다.
실시 예들에서, PSIM TMN(4338)의 입력 및 출력 포트들 상의 I-V 프로브들(4396, 4398)은, 시스템 제어(4384)이 RF 인버터 또는 증폭기(4386)의 작동(예를 들어, 작동 주파수, 출력 전력) 및 각 PWM 발생기(4336)를 제어할 수 있는 것에 기초하여 PSIM TMN(4338)의 입력들 및 출력들에 나타난 임피던스들을 모니터링한다.
여기서 "하나의 실시예(one embodiment)" 또는 "실시예(an embodiment)"로의 참조는, 본 실시예와 연결하여 설명된 특정한(particular) 특징(feature), 스트럭쳐(structure), 또는 특성(characteristic)이 청구된 발명(claimed subject matter)의 적어도 하나의 실시예에서 포함될 수 있는 것을 의미한다. 명세서의 다양한 곳에서 문구 "하나의 실시예에서(in one embodiment)"의 등장은 반드시 모두 같은 실시예를 참조하는 것이 아니며, 또 별개의(separate) 또는 대안적인(alternative) 실시예들이 반드시 다른 실시예들과 상호적으로 배타적인 것은 아니다. "실현"이라는 용어에 같은 것이 적용된다.
본 출원에서 이용된 바와 같이, "예시의(exemplary)" 및 "예시적인(illustrative)"의 단어들은 여기서 예시(example), 실례(instance), 또는 설명(illustration)으로 쓰이도록 사용된 것이다. "예시의" 또는 "예시적인"으로 여기서 설명된 임의의 측면(aspect) 또는 설계는 반드시 다른 측면들 또는 설계들 보다 선호되거나 이점이 있는 것으로 해석되는(construed) 것은 아니다. 오히려, "예시의" 및 "예시적인" 단어들의 이용은 구체적인 방식으로 개념들을 제시하도록 의도된다.
추가적으로, 용어 "또는(or)"은 배타적인 "또는"이라기 보다는 포괄적인 "또는"을 의미하도록 의도된다. 즉, 다른 방식으로 구체화되지않거나 문맥 상 명확하지 않는 한, "X가 A 또는 B를 사용한다"는 당연한 포괄적인 순열들(inclusive permutations) 중 임의의 것을 의미하도록 의도된다. 즉, 만약 X가 A를 사용한다; X가 B를 사용한다; 또는 X가 A 및 B 모두를 사용한다면, 그 때 "X가 A 또는 B를 사용한다"가 앞의 실례들 중 임의의 것 하에서 만족된다. 추가적으로, 본 출원 및 첨부된 특허 청구 범위에서 이용된 "a" 및 "an"이라는 문구(article)는, 달리 구체화되지 않거나 문맥 상 단수 형태(singular form)를 지시되도록 문맥상 명확하지 않는 한, "하나 이상(one or more)"를 일반적으로 의미하는 것으로 해석(construe)되어야 한다.
명세서 및 청구항들에서 사용되는 범위 방향 용어들(extent directional terms)(예를 들어, 상부(upper), 하부(lower), 평행(parallel), 수직(perpendicular), 등)에 대해, 이 용어들은 단지 실시예들을 설명하는 데 도움을 주도록 의도된 것이고 어떠한 방식으로도 청구항을 제한하도록 의도된 것이 아니다. 이러한 용어들은,(예를 들어, 정확한 수직성(perpendicularity) or 정확한 평행성(parallelism), 등) 정확성을 요구하지 않지만, 대신에 정상적인(normal) 허용 오차들(tolerances) 및 범위들이 적용될 수 있는 것이 의도된다. 유사하게, 그렇지 않다고 명시적으로 언급되지 않는 한, 각 수치 값 및 범위(numerical value and range)는 단어 "약"(about), "실질적으로"(substantially) 또는 "대략적으로"(approximately)"가 값 또는 범위의 값에 선행하는(precede) 것처럼 대략적인(approximate) 것으로 해석되어야 한다.
일부 실시예들은 이러한 방법들을 실시(practice)하기 위한 방법들 및 장치들의 형태로 실현될 수 있다. 더욱이, 기술 분야의 통상의 기술자에게 명백한 것과 같이, 회로 소자들의 다양한 기능들(various functions of circuit elements)이 또한 소프트웨어 프로그램에서 프로세싱 블록들로서 실현될 수도 있다. 설명된 실시예들은 또한 자기 기록 매체(magnetic recording media), 하드 드라이브(hard drives), 플로피 디스켓(floppy diskettes), 자기 테이프 매체(magnetic tape media), 광 기록 매체(optical recording media), CD(compact disc), DVD(digital versatile disc), 솔리드 스테이트 메모리(solid state memory), 하이브리드 자기 및 솔리드 스테이트 메모리(hybrid magnetic and solid state memory), 또는 임의의 다른 기계 판독 가능 저장 매체(machine-readable storage medium)와 같은, 유형의(tangible) 매체에 구체화된(embodied) 프로그램 코드의 형태로 실현될 수 있고, 여기서(wherein) 프로그램 코드가 컴퓨터와 같은 기계(machine)로 로드되고(loaded) 기계에 의하여 실행될 때, 기계는 청구된 발명을 실시(practice)하기 위한 장치가 된다. 설명된 실시예들은 예를 들어 저장 매체에 저장된, 기계로 로드된 및/또는 기계에 의하여 실행된, 또는 전기 배선이나 케이블(electrical wiring or cabling)에 걸쳐, 광섬유(fiber optics)를 통해, 또는 전자기 복사(electromagnetic radiation)를 통하는 것과 같은 일부 전송 매체 또는 캐리어(carrier)에 걸쳐 전송된 것과 같은 프로그램 코드의 형태로 실현될 수 있고, 여기서(wherein) 프로그램 코드가 컴퓨터와 같은 기계로 로드되고 기계에 의하여 실행될 때 기계는 청구된 발명을 실시(practice)하기 위한 장치가 된다. 프로세싱 디바이스(processing device) 상에 실현될 때, 프로그램 코드 세그먼트들(segments)은, 구체적인 로직 회로들과 유사하게(analogously) 작동하는 고유의(unique) 디바이스를 제공하는 프로세서와 결합한다. 이러한 프로세싱 디바이스들은, 예를 들어 범용 마이크로프로세서(general purpose microprocessor), 디지털 신호 프로세서(digital signal processor; DSP), RISC(reduced instruction set computer), CISC(complex instruction set computer), ASIC(application specific integrated circuit), FPGA(field programmable gate array), PLA(programmable logic array), 마이크로제어기, 임베디드 제어기(embedded controller), 멀티-코어 프로세서(multi-core processor), 및/또는 위의 조합들을 포함하는 다른 것들을 포함할 수 있다. 설명된 실시예들은 매체를 통하여 전기적으로 또는 광학적으로 전송된, 자기 기록 매체에 자기장 변화로 저장된 등, 청구항에서 기재된(recited) 방법 및/또는 장치를 이용하여 발생된 신호 값들의 비트스트림(bitstream) 또는 다른 시퀀스(sequence)의 형태로 또한 실현될 수도 있다.
또한 발명의 설명(this description)에서의 목적들을 위하여, 용어들 "접속(couple)", "접속(coupling)", "접속된(coupled)", "연결(connect)", "연결하는(connecting)", "연결된(connected)"은, 기술 분야에 알려진 또는 이후 개발되는 둘 이상의 소자들 사이에서 에너지가 전달되도록 허용되는 임의의 방식(manner)을 참조하며, 요구되지는 않더라도 하나 이상의 추가적인 소자들의 인터포지션(interposition)이 고려된다(contemplated). 역으로, 용어들 "직접적으로 접속된", "직접적으로 연결된", 등은, 이러한 추가적인 소자들의 결여(absence)를 암시한다. 신호들 및 대응하는 노드들 또는 포트들은 여기서 목적에 따라 교환할 수 있고, 같은 이름으로 참조될 수 있다.
여기서 제시된(set forth) 방법들의 단계들은 반드시 설명된 순서로 수행되도록 요구될 필요는 없는 것은 이해되어야 하고, 이러한 방법들의 단계들의 순서는 단지 예시적인 것으로 이해되어야 한다. 마찬가지로, 추가적인 단계들이 이러한 방법들에 포함될 수 있고, 특정한 단계들은 다양한 실시 예와 일치하는 방법에서 생략되거나 결합될 수 있다.
여기서 설명되고 도시된 부분의 배치(arrangement), 재료(material), 세부 사항(detail)에 다양한 변화들은 이하의 청구항의 범위를 벗어남 없이 기술 분야의 통상의 기술자에 의하여 이뤄질 수 있는 것은 더 이해될 것이다.
Claims (15)
- PWM 발생기의 출력에서 PWM 출력 신호를 발생시키는 방법에 있어서,
(a) 제1 PLL(위상 고정 루프)의 입력에서 기준 신호를 수신하는 단계;
(b) 상기 제1 PLL의 피드백 입력에서, 상기 제1 PLL의 출력으로부터의 신호에 대하여 시간 지연된 신호(time-delayed signal)를 수신하는 단계;
(c) 상기 제1 PLL의 상기 출력으로부터, 파형 결합기의 제1 입력 및 상이한 제2 PLL의 입력으로, 신호를 제공하는 단계;
(d) 상기 제2 PLL의 출력으로부터 상기 파형 결합기의 제2 입력으로 신호를 제공하는 단계; 및
(e) 상기 파형 결합기에서, 상기 제2 PLL 및 상기 제1 PLL로부터의 출력 신호를 결합하여, PWM 출력 신호를 발생시키는 단계
를 포함하는, 방법.
- 제1항에 있어서,
상기 제1 PLL은,
출력에서 위상 천이된 출력 신호를 제공하고,
상기 제1 PLL로부터 제공되는 신호를 상기 상이한 제2 PLL의 입력으로 제공하는 단계는,
상기 제1 PLL의 출력으로부터 상기 상이한 제2 PLL의 입력으로 상기 위상 천이된 신호를 제공하는 단계
를 포함하는, 방법.
- 제2항에 있어서,
상기 제1 PLL의 출력으로부터 상기 상이한 제2 PLL의 입력으로 제공되는 상기 위상 천이된 출력 신호는,
상기 제2 PLL의 기준 신호로 쓰이는,
방법.
- 제1항에 있어서,
상기 파형 결합기의 출력으로부터 상기 PWM 발생기의 출력으로 상기 PWM 출력 신호를 접속(couple)하는 단계
를 더 포함하는, 방법.
- 제1항에 있어서,
상기 제1 PLL의 출력으로부터 시간 지연 회로의 입력으로 신호를 접속하는 단계; 및
상기 시간 지연 회로의 출력으로부터, 상기 제1 PLL의 입력으로, 신호를 접속하여, 상기 제1 PLL의 피드백 입력이 상기 시간 지연된 신호를 수신하도록 하는 단계
를 더 포함하는, 방법.
- 방법에 있어서,
(a) 복수의 제1 PLL들의 입력들에서 기준 신호를 수신하는 단계 - 상기 복수의 제1 PLL들의 각각은, 복수의 PWM 발생기들 중 대응하는 PWM 발생기(corresponding one)에 위치함 -;
(b) 상기 복수의 제1 PLL들의 피드백 입력들의 개별 피드백 입력(respective ones)에서, 상기 복수의 제1 PLL들의 각각의 출력들으로부터의 신호에 대하여 복수의 시간 지연된 신호들의 개별 시간 지연된 신호를 수신하는 단계;
(c) 상기 제1 PLL들의 각각의 출력으로부터, 복수의 파형 결합기들의 개별 파형 결합기(respective one)의 제1 입력으로 신호를 제공하는 단계 - 상기 복수의 파형 결합기들의 각각은, 상기 복수의 PWM 발생기들 중 대응하는 PWM 발생기에 위치함 -;
(d) 상기 제1 PLL들의 각각의 출력으로부터, 복수의 제2 PLL들의 개별 제2 PLL의 입력으로 신호를 제공하는 단계 - 상기 복수의 제2 PLL들의 각각은, 상기 복수의 PWM 발생기들 중 대응하는 PWM 발생기에 위치함 -;
(e) 상기 복수의 제2 PLL들의 각각의 출력으로부터 상기 복수의 파형 결합기들의 개별 파형 결합기(respective ones)의 제2 입력으로 신호를 제공하는 단계; 및
(f) 상기 복수의 파형 결합기들의 개별 파형 결합기(respective ones)에서, 상기 제2 PLL들 및 상기 제1 PLL들로부터의 각각의 출력 신호들을 결합하여, 상기 복수의 파형 결합기들의 각각의 출력에서 PWM 신호를 발생시키는 단계
를 포함하는, 방법.
- 제6항에 있어서,
상기 복수의 제1 PLL들의 각각은,
출력에서 위상 천이된 출력 신호를 제공하고,
상기 복수의 제1 PLL들의 개별 출력들로부터 제공되는 신호를 상이한 상기 복수의 제2 PLL들의 개별 입력들로 제공하는 단계는,
상기 복수의 제1 PLL들의 개별 출력으로부터 상기 상이한 복수의 제2 PLL들의 개별 제2 PLL(respective ones)의 입력으로 상기 위상 천이된 신호를 제공하는 단계
를 포함하는, 방법.
- 제7항에 있어서,
상기 복수의 제1 PLL들의 출력들로부터 상기 상이한 복수의 제2 PLL들의 개별 제2 PLL(respective ones)의 입력들로 제공되는 상기 위상 천이된 출력 신호는,
상기 복수의 제2 PLL들의 기준 신호로 쓰이는,
방법.
- 제6항에 있어서,
상기 복수의 제1 PLL들의 개별 제1 PLL들(respective ones)의 출력들로부터 복수의 시간 지연 회로들의 개별 입력으로 신호를 접속하는 단계 - 상기 복수의 시간 지연 회로들의 각각은, 상기 복수의 PWM 발생기들 중 개별 PWM 발생기(respective one)에 위치함 -; 및
상기 복수의 시간 지연 회로들의 출력들로부터, 상기 복수의 제1 PLL들의 입력들로, 신호를 접속하여, 상기 복수의 제1 PLL들의 피드백 입력들이 상기 시간 지연된 신호들을 수신하도록 하는 단계
를 더 포함하는, 방법.
- PWM 시스템에 있어서,
복수의 PWM 발생기들
을 포함하고,
상기 복수의 PWM 발생기들은,
기준 신호 소스에 접속되도록 구성된 입력, 및
출력을 구비하고,
상기 복수의 PWM 발생기들은,
제1 PLL 및 제2 PLL,
시간 지연 회로, 및
파형 결합기
를 포함하고,
상기 제1 PLL 및 상기 제2 PLL은,
캐스케이드 구성으로 접속되어,
상기 제1 PLL은, 입력에서 기준 신호를 수신하도록 구성되고,
상기 제1 PLL의 출력은, 상기 제2 PLL의 입력에 접속되고,
상기 제1 PLL로부터의 위상 천이된 출력 신호는, 상기 제2 PLL의 기준 신호로 쓰이고,
상기 시간 지연 회로는,
상기 제1 PLL의 피드백 입력에 접속되고,
상기 파형 결합기는,
제1 입력, 제2 입력, 및 출력을 구비하고,
상기 파형 결합기의 제1 입력은,
상기 제1 PLL의 출력에 접속되고,
상기 파형 결합기의 제2 입력은,
상기 제2 PLL의 출력에 접속되고,
상기 파형 결합기의 출력은,
상기 PWM 발생기의 출력에 접속되고,
상기 파형 결합기는,
상기 제1 PLL 및 상기 제2 PLL에 의하여 상기 파형 결합기의 제1 입력 및 제2 입력으로 제공되는 위상 천이된 신호들에 응답하여 상기 PWM 발생기의 출력에서 PWM 출력 신호 Q를 제공하고,
상기 제1 PLL의 출력은,
상기 시간 지연 회로를 통해 상기 제1 PLL의 피드백 입력에 접속되는,
PWM 시스템.
- 제10항에 있어서,
상기 제1 PLL 및 상기 제2 PLL의 각각에 접속되고, 상기 제1 PLL 및 상기 제2 PLL의 각각에게 위상 천이 파라미터 값들을 제공하도록 구성된 제어기
를 더 포함하는, PWM 시스템.
- 제10항에 있어서,
상기 제1 PLL의 입력에게 기준 신호를 제공하도록 구성된 기준 신호 소스
를 더 포함하는, PWM 시스템.
- 제10항에 있어서,
상기 복수의 PWM 발생기들은,
동일한 기준 신호를 수신하도록 구성되는,
PWM 시스템.
- 제10항에 있어서,
상기 복수의 PWM 발생기들 중 둘(two)은,
동일한 기준 신호를 수신하도록 구성되는,
PWM 시스템. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020247028780A KR20240135027A (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/126,553 | 2018-09-10 | ||
| US16/126,553 US10790784B2 (en) | 2014-12-19 | 2018-09-10 | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
| PCT/US2019/046595 WO2020055539A1 (en) | 2018-09-10 | 2019-08-15 | Generation and synchronization of pulse-width modulated (pwm) waveforms for radio-frequency (rf) applications |
| KR1020217008984A KR102642152B1 (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217008984A Division KR102642152B1 (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247028780A Division KR20240135027A (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240033099A KR20240033099A (ko) | 2024-03-12 |
| KR102701446B1 true KR102701446B1 (ko) | 2024-08-30 |
Family
ID=69776894
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217008984A KR102642152B1 (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
| KR1020247028780A KR20240135027A (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
| KR1020247006311A KR102701446B1 (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217008984A KR102642152B1 (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
| KR1020247028780A KR20240135027A (ko) | 2018-09-10 | 2019-08-15 | 무선 주파수(rf) 어플리케이션에 대해 펄스 폭 변조된(pwm) 파형들의 발생 및 동기화 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP3850750A4 (ko) |
| JP (2) | JP7252323B2 (ko) |
| KR (3) | KR102642152B1 (ko) |
| CN (1) | CN112740547A (ko) |
| SG (1) | SG11202101095SA (ko) |
| WO (1) | WO2020055539A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220321016A1 (en) * | 2021-03-29 | 2022-10-06 | University Of Maryland, College Park | Multi-port power converters and power conversion systems, and methods for design and operation thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110204810A1 (en) * | 2010-02-25 | 2011-08-25 | Msilica Inc | Apparatus, circuit and method for automatic phase-shifting pulse width modulated signal generation |
| JP2014187678A (ja) * | 2013-02-20 | 2014-10-02 | Daihen Corp | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69619509D1 (de) * | 1996-07-24 | 2002-04-04 | St Microelectronics Srl | Pulsbreitenmodulationsmethode und -vorrichtung |
| KR20060017859A (ko) | 2003-06-11 | 2006-02-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 클록의 시간 해상도 증가 장치와 펄스 폭 변조 신호 발생장치 및 방법 |
| US7355470B2 (en) * | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
| DE102004060698B3 (de) * | 2004-12-16 | 2006-06-14 | Infineon Technologies Ag | Polarmodulator und Verfahren zur Modulation eines Signals |
| JP4106383B2 (ja) * | 2006-06-08 | 2008-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 遅延比率調整回路、遅延パルス生成回路及びパルス幅変調パルス信号発生装置。 |
| US7425874B2 (en) | 2006-06-30 | 2008-09-16 | Texas Instruments Incorporated | All-digital phase-locked loop for a digital pulse-width modulator |
| US7773669B2 (en) * | 2007-08-10 | 2010-08-10 | Intel Corporation | Cascaded phase pulse position and pulse width modulation based digital transmitter |
| US8675725B2 (en) * | 2010-04-29 | 2014-03-18 | Mediatek Singapore Pte. Ltd. | Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC |
| US8971398B2 (en) * | 2011-09-19 | 2015-03-03 | Infineon Technologies Ag | System and method for generating a radio frequency pulse-width modulated signal |
| US8525609B1 (en) * | 2011-09-27 | 2013-09-03 | Cypress Semiconductor Corporation | Pulse width modulation circuits, systems and methods |
| CN104426523A (zh) * | 2013-08-27 | 2015-03-18 | 飞思卡尔半导体公司 | 具有减小的抖动的波形转换电路 |
| US9628064B2 (en) * | 2013-09-10 | 2017-04-18 | Merus Audio Aps | Multiphase pulse width modulator for class D audio amplifiers |
| JP6158012B2 (ja) | 2013-09-20 | 2017-07-05 | 株式会社メガチップス | クロック位相シフト回路 |
-
2019
- 2019-08-15 EP EP19859116.6A patent/EP3850750A4/en active Pending
- 2019-08-15 KR KR1020217008984A patent/KR102642152B1/ko active IP Right Grant
- 2019-08-15 KR KR1020247028780A patent/KR20240135027A/ko unknown
- 2019-08-15 WO PCT/US2019/046595 patent/WO2020055539A1/en unknown
- 2019-08-15 JP JP2021513188A patent/JP7252323B2/ja active Active
- 2019-08-15 KR KR1020247006311A patent/KR102701446B1/ko active IP Right Grant
- 2019-08-15 SG SG11202101095SA patent/SG11202101095SA/en unknown
- 2019-08-15 CN CN201980058548.2A patent/CN112740547A/zh active Pending
-
2023
- 2023-03-22 JP JP2023045172A patent/JP7539517B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110204810A1 (en) * | 2010-02-25 | 2011-08-25 | Msilica Inc | Apparatus, circuit and method for automatic phase-shifting pulse width modulated signal generation |
| JP2014187678A (ja) * | 2013-02-20 | 2014-10-02 | Daihen Corp | 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240033099A (ko) | 2024-03-12 |
| JP7539517B2 (ja) | 2024-08-23 |
| KR102642152B1 (ko) | 2024-03-04 |
| JP7252323B2 (ja) | 2023-04-04 |
| KR20240135027A (ko) | 2024-09-10 |
| EP3850750A4 (en) | 2022-09-14 |
| JP2021536195A (ja) | 2021-12-23 |
| CN112740547A (zh) | 2021-04-30 |
| KR20210046772A (ko) | 2021-04-28 |
| WO2020055539A1 (en) | 2020-03-19 |
| SG11202101095SA (en) | 2021-03-30 |
| JP2023078358A (ja) | 2023-06-06 |
| EP3850750A1 (en) | 2021-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11942898B2 (en) | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications | |
| JP7126529B2 (ja) | 位相スイッチト素子を使用したチューニング可能整合ネットワーク | |
| US8315336B2 (en) | Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment | |
| US8233858B2 (en) | RF power transmission, modulation, and amplification embodiments, including control circuitry for controlling power amplifier output stages | |
| US7885682B2 (en) | Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same | |
| US8059749B2 (en) | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for compensating for waveform distortion | |
| Jurkov et al. | Tunable matching networks based on phase-switched impedance modulation | |
| JP7539517B2 (ja) | 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期 | |
| CN101292420A (zh) | 极化调制设备以及利用fm调制的方法 | |
| Kang | Wideband receiver and transmitter architectures employing pulse width modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |