JP2023078358A - 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期 - Google Patents

無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期 Download PDF

Info

Publication number
JP2023078358A
JP2023078358A JP2023045172A JP2023045172A JP2023078358A JP 2023078358 A JP2023078358 A JP 2023078358A JP 2023045172 A JP2023045172 A JP 2023045172A JP 2023045172 A JP2023045172 A JP 2023045172A JP 2023078358 A JP2023078358 A JP 2023078358A
Authority
JP
Japan
Prior art keywords
phase
phase shift
signal
pwm
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023045172A
Other languages
English (en)
Other versions
JP2023078358A5 (ja
Inventor
ユルコフ，アレクサンダー・セルゲーエフ
Sergeev Jurkov Alexander
ペロー，デビッド・ジェイ
J Perreault David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/126,553 external-priority patent/US10790784B2/en
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2023078358A publication Critical patent/JP2023078358A/ja
Publication of JP2023078358A5 publication Critical patent/JP2023078358A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

【課題】無線周波数（ＲＦ）用途におけるパルス幅変調（ＰＷＭ）波形を生成するための方法及び装置を提供する。【解決手段】ＲＦ電力生成及び送達システム４２００において、参照信号に関するパルス幅及び位相を動的に制御する能力を有する１つ又は複数の位相シフト素子４２１６、４２１８及び位相シフト素子の出力に結合される入力を有する波形コンバイナ４２０６を備えるパルス幅変調（ＰＷＭ）生成装置４２３６と、生成されたＰＷＭ信号に応答して、出力ポートに提示されるインピーダンスを変調する位相スイッチ型チューニング可能インピーダンスネットワーク（ＰＳＩＭ－ＴＭＮ）４２８８と、を備える。【選択図】図４２

Description

本発明は、無線周波数（ＲＦ）用途のためのパルス幅変調（ＰＷＭ）波形の生成及び同期に関する。
[0001]当該技術分野において知られているように、インピーダンス整合ネットワークは、多くの無線周波数（ＲＦ）及びマイクロ波システム内の電力伝送を最大化するために一般に使用される。例えば、ＲＦ送信機では、インピーダンス整合ネットワークは、ＲＦ電力増幅器（ＰＡ）の出力インピーダンスからＲＦ負荷（例えば、アンテナ）のインピーダンスまでのインピーダンス整合を提供するために使用される場合がある。そのようなインピーダンス整合は、伝送電力を増大し、電力損失を低減し、追加の回路素子（例えば、アイソレータなど）の必要性を低減又は排除する。
[0002]インピーダンス整合ネットワークの１つの分類は、チューニング可能インピーダンス整合ネットワーク（ＴＭＮ：ｔｕｎａｂｌｅ ｉｍｐｅｄａｎｃｅ ｍａｔｃｈｉｎｇ ｎｅｔｗｏｒｋ）と称され、これは時として、自動アンテナチューニングユニットと呼ばれる。従来のＴＭＮは、単一素子又は集中素子リアクティブネットワーク（ｒｅａｃｔｉｖｅ ｎｅｔｗｏｒｋ）として実装（ｉｍｐｌｅｍｅｎｔ）される場合があり、この場合、リアクタンス素子の少なくとも１つが可変（例えば、チューニング可能）構成要素であり、その結果として、可変構成要素のインピーダンスは、特定の周波数で、又はある範囲の周波数にわたって、変更され得る。ＴＭＮ内のリアクタンス素子は、ラダーネットワーク、Ｌ－ネットワーク、Ｔ－ネットワーク、又はＰｉ－ネットワークなどの回路トポロジで配置される場合がある。
[0003]従来のＴＭＮは、アナログ（連続的に調節可能）又はデジタル（離散値のセット間で調節可能）のいずれかに分類され得る。アナログＴＭＮは、バイアス状態を調節することによって連続的な様式でチューニングされ得るリアクタンス値（何らかの周波数において、又はある範囲の周波数にわたって）を有する可変リアクタンス素子を利用する。デジタルＴＭＮは、可変リアクタンス素子を、固定リアクタンス素子のデジタル的に切り替えされたアレイとして実装する。この手法は、有限かつ離散的なステップでリアクタンス値のインピーダンスを調節することを可能にする。
[0004]アナログＴＭＮは、多くの場合、バラクタダイオード（もしくはバラクタダイオード回路）、又は微小電気機械システム（ＭＥＭＳ）バラクタを使用して実装される。アナログＴＭＮは、広範なインピーダンスにわたって高速かつ正確なインピーダンス整合を可能にするが、高い電力レベルで動作するには、比較的高いバイアス電圧が必要とされる。
[0005]デジタルＴＭＮは、多くの場合、ＣＭＯＳスイッチ、ＭＥＭＳスイッチ、ＰＩＮダイオード、又はディスクリート・パワー・トランジスタを使用して実装される。ＭＥＭＳスイッチは、低オン抵抗を有し、低消費電力で数十ＧＨｚまで動作することができるが、ＭＥＭＳスイッチは、大きな制御電圧を必要とする。ＰＩＮダイオード及びＣＭＯＳスイッチベースのデジタルＴＭＮは、低位から中位のオン抵抗を呈し、したがって、いくらかの抵抗電力損失を犠牲に高電力レベルを扱うことができる。ＰＩＮダイオード及びＣＭＯＳスイッチベースのデジタルＴＭＮは、オンダイ集積（ｏｎ－ｄｉｅ ｉｎｔｅｇｒａｔｉｏｎ）、例えば、ソフトウェア無線（ＳＤＲ）集積回路（ＩＣ）及び他のオンチップＴＭＮに好ましい。しかしながら、デジタルＴＭＮは、限られたチューニング分解能を呈し、故に、インピーダンス整合が達成され得る精度に限界がある。ＲＦプラズマドライバなど、正確なインピーダンス整合が非常に広範なインピーダンス範囲にわたって必要とされるいくつかの高電力用途において、デジタルＴＭＮの使用は、要求される細かいチューニング分解能を達成するために多数のデジタルスイッチが必要とされることに起因して、非実用的な場合がある。
[0006]この発明の概要は、発明を実施する形態において下にさらに説明される、選り抜きの概念を簡略化した形態で紹介するために設けられている。この発明の概要は、特許請求される主題の主要もしくは必須の特徴又は組み合わせを識別することを意図するものではなく、特許請求される主題の範囲を制限するために使用されることを意図するものでもない。
[0007]全体的な概要では、本明細書に説明される概念、システム、及び技術は、参照信号に関するパルス幅及び位相を動的に制御する能力を有する１つ又は複数のパルス幅変調（ＰＷＭ）波形（信号）を生成するための方法及び装置を対象とする。各ＰＷＭ波形のパルス幅及び位相（参照信号に関して）は、動作周波数によって影響を受けない恣意的に細かい分解能で、０°～３６０°の範囲にわたって独立して調節され得る。生成されたＰＷＭ信号は、参照信号周波数の幅広い変調範囲について、参照信号への位相及び周波数ロックを維持することができる。本明細書に説明される概念、システム、及び技術は、ＨＦ及びＶＨＦ用途のための正確かつ動的に調節可能なＰＷＭ波形を生成するのに好適である。それらは、位相スイッチ型（ｐｈａｓｅ－ｓｗｉｔｃｈｅｄ）インピーダンス変調（ＰＳＩＭ）ベースのチューニング可能整合ネットワーク（ＴＭＮ）及びＰＳＩＭ増幅器など、参照信号が無線周波数（ＲＦ）入力源から導出され、それに対してＰＷＭの精密なタイミングが維持されなければならないという用途において特に価値を有する。そのような回路は、例えば、半導体処理に関連した使用及び半導体処理設備の清掃ための高電力マイクロ波プラズマシステム内での用途が見られる。
[0008]本明細書に説明される概念、システム、及び技術の１つの態様において、パルス幅変調（ＰＷＭ）生成装置は、少なくとも１つの入力及び複数の出力を有する位相シフト回路を含む。位相シフト回路は、参照信号を受信し、それに応答して、上記２つ以上の出力の各々に位相シフトされた信号を提供するように構成される。各位相シフトされた信号は、参照信号に対する位相シフトを有し得る。ＰＷＭ生成装置は、波形コンバイナをさらに含み得る。波形コンバイナは、複数の入力を有し得、各入力が位相シフト回路のそれぞれの出力に結合されている。波形コンバイナは、位相シフト回路から位相シフトされた信号を受信し、それに応答して、参照信号に対するパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成され得る。
[0009]この構成で、参照信号に対するパルス幅及び位相シフトを有するＰＷＭ信号を生成するためのＰＷＭ生成装置が提供される。実施形態において、ＰＷＭ信号の参照信号に対するパルス幅及び位相シフトは、動的に制御され得る。波形コンバイナは、位相シフト信号に応答してＰＷＭを生成するように構成されるため、位相シフト信号を変更することにより、ＰＷＭ信号の参照信号に対するパルス幅及び位相シフトを調節することができる。
[0010]実施形態において、位相シフト回路は、並列構造又はカスケード構造で結合された複数の位相シフト素子を含み得る。
[0011]実施形態において、位相シフト回路は、少なくとも３つの入力及び少なくとも１つの出力を有する同相／直交位相（ＩＱ）変調器を含み得る。ＩＱ変調器の１つの入力は、参照信号を受信するように構成され得、ＩＱ変調器の２つの他の入力は、参照信号から導出されるベースバンド信号を受信するように構成され得る。ＩＱ変調器は、その出力とその入力のうちの少なくとも２つとの間に結合される加算器を含み得る。
[0012]実施形態において、波形コンバイナは、エッジ検出器、論理ゲート、フリップフロップ、又は増幅器のうちの少なくとも１つを含み得る。波形コンバイナはまた、各々が入力及び出力を有する複数の増幅器を含み得る。増幅器の各入力は、位相シフトされた信号を受信するように構成され得る。波形コンバイナは、複数の入力及び少なくとも１つの出力を有する論理ゲートをさらに含み得る。波形コンバイナの各入力は、少なくとも１つの増幅器の出力に結合されるように構成され得る。
[0013]実施形態において、位相シフト回路は、少なくとも１つの既定の位相シフトパラメータに基づいて２つ以上の位相シフトされた信号を生成するように構成され得る。位相シフト回路はまた、制御器から少なくとも１つの既定の位相シフトパラメータを受信するように構成され得る。制御器は、生成されたＰＷＭ信号の参照信号に対するパルス幅及び位相シフトに基づいて少なくとも１つの既定の位相シフトパラメータを生成するように構成され得る。
[0014]実施形態において、ＰＷＭ生成装置は、集積回路内で実現され得る。
[0015]本明細書に提示されるＰＷＭ生成技術は、入力波形をとり、位相及び周波数の両方において（又は遅延及び周波数の両方において）入力にロックされる出力波形を生成する位相シフト素子の使用に依存する。入力と出力との間の位相シフト（又は遅延）は、（デジタル又はアナログ方法により）動的に制御され得、位相シフトが設定され得る分解能が、ＰＷＭ信号の位相及びパルス幅を調節することができる分解能を最終的に決定する。これらの位相シフト素子は、カスケード化されるか、又は並列接続されて、それぞれカスケード式又は並列式のシステム構造を形成し得る。
[0016]本明細書に説明される概念、システム、及び技術の別の態様において、動的に制御されたパルス幅変調（ＰＷＭ）信号を生成するための装置。本装置は、２つ以上の位相シフト素子を含み得る。各位相シフト素子は、入力及び出力を有し得、各位相シフト素子の入力が参照信号を受信するように構成されている。本装置は、位相シフト素子の出力に電子的に結合され得る波形コンバイナをさらに含み得る。各位相シフト素子は、参照信号及びそれぞれの既定の位相シフトパラメータに基づいて、その出力において、それぞれの位相シフトされた信号を生成するように構成され得る。また、波形コンバイナは、位相シフト素子の出力において生成される位相シフトされた信号に基づいてパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成され得る。
[0017]この特定の構成では、所望のＰＷＭ信号を生成するための並列構造が提供される。実施形態において、ＰＷＭ信号は、参照信号に対する動的に調節可能なパルス幅及び位相シフトを有し得る。位相シフト素子の位相シフトパラメータを調節することによって、ＰＷＭ信号のパルス幅及び位相シフトは、動的に制御され得る。
[0018]実施形態において、各々の既定の位相シフトパラメータは、既定の位相シフト又は既定のパルス幅のうちの少なくとも１つを含み得る。
[0019]実施形態において、位相シフト素子のうちの少なくとも１つは、同相／直交変調器又は位相ロックループを含み得る。
[0020]実施形態において、各位相シフト素子は、それぞれの制御信号に結合され得る。それぞれの制御信号は、それぞれの既定の位相シフトパラメータを含み得る。本装置は、参照信号及び生成されたＰＷＭ信号に結合される位相検出器をさらに含み得る。実施形態において、位相検出器は、参照信号と生成されたＰＷＭ信号との比較に基づいて位相補正信号を生成するように構成され得る。位相補正信号は、各位相シフト素子に提供され得る。
[0021]実施形態において、波形コンバイナは、少なくとも１つのエッジ検出器を含み得、各エッジ検出器が少なくとも１つのフリップフロップに結合される。フリップフロップは、少なくとも１つの生成された位相シフトされた信号の立ち上がりエッジ、及び少なくとも１つの他の生成された位相シフトされた信号の立ち上がりエッジに基づいて、ＰＷＭ信号を生成するように構成され得る。
[0022]本明細書に説明される概念、システム、及び技術の別の態様において、動的に制御されたパルス幅変調（ＰＷＭ）信号を生成するための装置が提供される。本装置は、入力及び出力を有する第１の位相シフト素子を含み得る。第１の位相シフト素子の入力は、参照信号に結合され得る。本装置はまた、入力及び出力を有し得る第２の位相シフト素子を含み得る。第２の位相シフト素子の入力は、第１の位相シフト素子の出力に結合され得る。本装置はまた、第１及び第２の位相シフト素子の出力に電子的に結合され得る波形コンバイナをさらに含み得る。第１の位相シフト素子は、参照信号及びそれぞれの既定の位相シフトに基づいて、その出力において、第１の位相シフトされた信号を生成するように構成され得る。第２の位相シフト素子は、第１の位相シフトされた信号及びそれぞれの既定の位相シフトに基づいて、その出力において、第２の位相シフトされた信号を生成するように構成され得る。波形コンバイナは、第１及び第２の位相シフト信号に基づいてパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成され得る。
[0023]この特定の構成では、所望のＰＷＭ信号を生成するためのカスケード構造が提供される。この構成では、各位相シフト素子は、別の関連のない位相シフトパラメータを受信し得る。これに起因して、より少ない位相シフトパラメータが、生成されたＰＷＭ信号のための参照信号に対する所望のパルス幅及び位相シフトを達成するために調節される必要があり得る。
[0024]実施形態において、各々の既定の位相シフトパラメータは、少なくとも既定の位相シフト又は既定のパルス幅を含み得る。
[0025]実施形態において、位相シフト素子のうちの少なくとも１つは、同相／直交変調器を含み得る。本装置はまた、少なくとも１つの同相／直交変調器に結合される制御回路を含み得、上記制御回路が、制御信号を少なくとも１つの同相／直交変調器に提供するように構成される。実施形態において、制御信号は、同相／直交変調器のためのそれぞれの既定の位相シフトパラメータを含み得る。
[0026]実施形態において、位相シフト素子の少なくとも１つは、位相ロックループを備える。
[0027]実施形態において、本装置は、参照信号及び生成されたＰＷＭ信号に結合され得る位相検出器をさらに含み得る。位相検出器は、参照信号と生成されたＰＷＭ信号との比較に基づいて位相補正信号を生成するように構成され得る。実施形態において、各位相シフト素子は、位相補正信号に基づいて、位相シフトされた信号を生成するようにさらに構成され得る。
[0028]実施形態において、波形コンバイナは、少なくとも１つの論理ゲートを含み得る。論理ゲートは、第１及び第２の位相シフトされた信号を比較するように構成され得る。
[0029]本明細書に説明される概念、システム、及び技術のさらに別の態様において、動的に制御されたパルス幅変調（ＰＷＭ）信号を生成するための装置が説明される。本装置は、並列に電子的に結合され、かつ各々が入力及び出力を有する位相シフト素子の第１のセットを含み得る。位相シフト素子の第１のセットの入力は各々、参照信号に電子的に結合され得る。本装置はまた、並列に電子的に結合され、かつ各々が入力及び出力を有する位相シフト素子の第２のセットを含み得る。位相シフト素子の第２のセットの入力は各々、第１のセットの少なくとも１つの位相シフト素子の出力に電子的に結合され得る。本装置はまた、第１及び第２のセットの位相シフト素子の出力に電子的に結合される波形コンバイナを含み得る。第１のセットの各位相シフト素子は、参照信号及びそれぞれの既定の位相シフトに基づいて、その出力において、それぞれの位相シフトされた信号を生成するように構成され得る。第２のセットの各位相シフト素子は、第１のセットの位相シフト素子によって生成される少なくとも１つの位相シフトされた信号及びそれぞれの既定の位相シフトに基づいて、その出力において、それぞれの位相シフトされた信号を生成するように構成され得る。波形コンバイナは、第１のセットの位相シフト素子によって生成される位相シフトされた信号に基づいてパルス幅及びパルスシフトを伴う第１のパルスを有する二重パルスＰＷＭ信号を生成するように構成され得る。ＰＷＭ信号はまた、第２のセットの位相シフト素子によって生成される位相シフトされた信号に基づいてパルス幅及びパルスシフトを伴う第２のパルスを有し得る。
[0030]この特定の構成では、二重パルスＰＷＭ信号を生成するための構成が提供される。二重パルスＰＷＭ信号は、動的に調節され得る参照信号に対する２つのパルス幅及び位相シフトを有し得る。２つのパルス幅及び位相シフトを有することにより、複数の位相スイッチ型リアクタンス素子が、同時に駆動され得る。
[0031]実施形態において、第１のセットの位相シフト素子は、並列構造で電子的に結合され得る。第１のセットの各位相シフト素子の入力は、参照信号に結合され得る。
[0032]実施形態において、第１のセットの位相シフト素子は、カスケード構造で結合され得る。
[0033]本明細書に説明される概念、システム、及び技術のさらに別の態様において、動的に制御されたパルス幅変調（ＰＷＭ）波形を生成するための方法が提供される。本方法は、１つ又は複数の位相シフト素子において参照信号を受信するステップを含み得る。各位相シフト素子は、それぞれの既定の位相シフトパラメータを有し得る。本方法はまた、参照信号及びそれぞれの既定の位相シフトパラメータに基づいて、１つ又は複数の位相シフト素子の出力においてそれぞれの位相シフト信号を生成するステップを含み得る。本方法は、生成された位相シフトされた信号を組み合わせて、位相シフト素子の既定の位相シフトパラメータに基づいてパルス幅及び位相シフトを有するＰＷＭ波形を獲得するステップをさらに含み得る。
[0034]この特定の構成では、参照信号に対する動的に制御されたパルス幅及び位相シフトを有するＰＷＭ信号を生成するための方法が提供される。位相シフトパラメータを調節することによって、ＰＷＭ信号のパルス幅及び位相シフトは、動的に制御され得る。
[0035]実施形態において、それぞれの既定の位相シフトパラメータ、それぞれの既定の位相シフト又はそれぞれの既定のパルス幅のうちの少なくとも１つを含み得る。
[0036]実施形態において、本方法は、各位相シフト素子にそれぞれの制御信号を提供するステップをさらに含み得る。制御信号は、それぞれの既定の位相シフトパラメータを含み得る。
[0037]実施形態において、本方法はまた、参照信号とＰＷＭ波形との比較に基づいて位相補正信号を生成するステップを含み得る。
[0038]実施形態において、本方法は、位相補正信号に基づいて、生成された位相シフトされた信号を調節するステップをさらに含み得る。
[0039]本明細書に説明される概念、システム、及び技術のさらに別の態様において、入力ポート及び出力ポートを有する電力生成及び送達システムが提供される。電力生成及び送達システムは、１つ又は複数の位相シフト素子を含み得るパルス幅変調（ＰＷＭ）信号生成装置を含み得る。ＰＷＭ信号生成装置は、１つ又は複数の位相シフト素子と関連付けられた位相シフトパラメータに基づいてＰＷＭ信号を生成するようにあり得る。電力生成及び送達システムはまた、出力ポートに結合される位相スイッチ型チューニング可能インピーダンスネットワークを含み得る。位相スイッチ型チューニング可能インピーダンスネットワークは、生成されたＰＷＭ信号をＰＷＭ信号生成装置から受信するように構成され得、それに応答して、そのインピーダンスを変化させて、出力ポートに提示されるインピーダンスを変調することができる。
[0040]この特定の構成では、ＰＷＭ信号によって駆動される位相スイッチ型チューニング可能インピーダンス（ＰＳＩＭ）ネットワークが提供される。ＰＷＭ生成装置によって生成されるＰＷＭ信号は、参照信号に対するそのパルス幅又は位相シフトが動的に調節されている場合があることから、これらのパラメータは、ＰＳＩＭによって提示されるインピーダンスを変えるために調節され得る。
[0041]実施形態において、１つ又は複数の位相シフト素子は、並列構造又はカスケード構造で電子的に結合される。
[0042]本明細書において保護されることが目指される広範な概念の他の態様、特徴、及び利点は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかになるものとし、同様の参照番号は、同様又は同一の要素を識別するものである。図面と関連して本明細書内で紹介される参照番号は、他の特徴についての文脈を提供するために、本明細書内で追加の説明なしに、１つ又は複数の後続の図面において繰り返され得る。
[0043]説明される実施形態に従う例示的なチューニング可能インピーダンス整合ネットワーク（ＴＭＮ）のブロック図である [0044]図１のＴＭＮの例示的な位相スイッチ型可変容量素子の概略図である。 [0045]図２の位相スイッチ型可変容量素子の制御信号に関する電流及び電圧対位相のプロットである。 [0046]図１のＴＭＮの例示的な位相スイッチ型可変インダクタンス素子の概略図である。 [0047]図４の位相スイッチ型可変インダクタンス素子の制御信号に関する電流及び電圧対位相のプロットである。 [0048]図２及び図４の位相スイッチ型素子の正規化実効容量（又はインダクタンス）対位相スイッチ型素子の制御角度のプロットである。 [0049]図２及び図４の位相スイッチ型素子の全高調波歪み対位相スイッチ型素子の制御角度のプロットである。 [0050]全波スイッチ型可変容量素子の制御信号に関する電流及び電圧対位相のプロットである。 [0051]全波スイッチ型可変インダクタンス素子の制御信号に関する電流及び電圧対位相のプロットである。 [0052]図１０Ａは、説明される実施形態に従う例示的なスイッチ型リアクタンス素子の概略図である。図１０Ｂは、説明される実施形態に従う例示的なスイッチ型リアクタンス素子の概略図である。図１０Ｃは、説明される実施形態に従う例示的なスイッチ型リアクタンス素子の概略図である。図１０Ｄは、説明される実施形態に従う例示的なスイッチ型リアクタンス素子の概略図である。 [0053]デジタル的にスイッチされた容量行列を採用する例示的な位相スイッチ型チューニング可能整合ネットワーク（ＴＭＮ）の概略図である。 [0054]デジタル的にスイッチされたインダクタンス行列を採用する例示的な位相スイッチ型ＴＭＮの概略図である。 [0055]説明される実施形態に従う例示的な位相スイッチ型ＴＭＮの概略図である [0056]例示的な動作範囲についての、図１３のチューニングネットワークによって整合され得る負荷インピーダンスの範囲のスミス図表である。 [0057]図１３のチューニングネットワークの追加の詳細の概略図である。 [0058]説明される実施形態に従う位相スイッチ型インピーダンス変調増幅器の例示的なトポロジのブロック図である。 [0059]説明される実施形態に従う位相スイッチ型インピーダンス変調増幅器の別の例示的なトポロジのブロック図である。 [0060]説明される実施形態に従う例示的な３スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 説明される実施形態に従う例示的な３スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 説明される実施形態に従う例示的な３スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 説明される実施形態に従う例示的な３スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 説明される実施形態に従う例示的な３スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 [0061]説明される実施形態に従う例示的な２スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 説明される実施形態に従う例示的な２スイッチ位相スイッチ型インピーダンス変調増幅器の概略図である。 [0062]例示的な動作範囲にわたる例示的な位相スイッチ型インピーダンス変調増幅器の概略図である。 [0063]例示的な動作範囲についての、図２１の位相スイッチ型インピーダンス変調増幅器によって整合され得る負荷インピーダンスの範囲を示すスミス図表である。 例示的な動作範囲についての、図２１の位相スイッチ型インピーダンス変調増幅器によって整合され得る負荷インピーダンスの範囲を示すスミス図表である。 [0064]ＴＭＮを動作させる例示的なプロセスのフロー図である。 [0065]既定の位相シフト及びパルス幅を有するパルス幅変調された（ＰＷＭ）信号を生成するためのシステムのブロック図である。 [0066]パルス幅ｗ及び参照信号に対する位相シフトφを有するパルス幅変調された（ＰＷＭ）波形のプロットであって、ＰＷＭ信号が参照信号と同相及び周波数ロック状態にある、プロットである。 [0067]並列構造を有するＰＷＭ生成回路のブロック図である。 [0068]カスケード構造を有するＰＷＭ生成回路のブロック図である。 [0069]二重パルスＰＷＭ生成構造を有するＰＷＭ生成装置回路のブロック図である。 [0070]２つの位相シフト素子及び位相検出器フィードバックループを伴う並列ＰＷＭ生成構造を有するＰＷＭ生成回路のブロック図である。 [0071]共通参照信号に位相及び周波数ロックされる複数のＰＷＭ波形を生成することができる構造を有するシステムのブロック図である。 [0072]同相／直交位相（ＩＱ）変調器を有するＰＷＭ生成回路のブロック図である。 [0073]ＩＱ変調器のベースバンド入力に従う位相シフトを例証する位相図である。 [0074]ＩＱ変調器として実装される２つの位相シフタを伴う並列ＰＷＭ生成構造を有するＰＷＭ生成回路のブロック図である。 [0075]図３３のＰＷＭ生成回路のＩＱ変調器のそれぞれからの一対の出力信号についての、位相シフト命令対測定された位相シフト誤差のプロットである。 [0076]図３３のＰＷＭ生成回路のＩＱ変調器のそれぞれからの一対の出力信号についての、位相シフト命令対測定された位相シフト標準偏差のプロットである。 [0077]波形コンバイナに結合された位相ロックループ（ＰＬＬ）モジュールを使用して実装される位相シフト素子を有するカスケード式ＰＷＭ波形生成装置のブロック図である。 [0078]Ｄ型フリップフロップ及びエッジ検出器から提供される波形コンバイナを有する、図３６のカスケード式位相ロックＰＷＭ生成装置のブロック図である。 [0079]ＰＬＬで実装されるＰＷＭ信号生成システムのブロック図である。 [0080]フィードバックを伴うネスト化ＰＬＬ構造を有するＰＷＭ生成システムのブロック図である。 [0081]所望の位相シフト及びパルス幅を有するＰＷＭ信号を生成する方法のフローチャートである。 [0082]ＰＷＭ生成装置によって駆動される複数の位相スイッチ型インピーダンス（ＰＳＩＭ）素子を備えるインピーダンス整合システムのブロック図である。 [0083]所望の位相シフト及びパルス幅を有するＰＷＭ信号を生成するためのシステムに結合される、位相スイッチ型チューニング可能インピーダンスネットワークを有する無線周波数（”ＲＦ”）増幅器のブロック図である。 [0084]ＰＷＭ生成装置に結合される、１つの位相スイッチ型チューニング可能インピーダンス素子を有する位相スイッチ型チューニング可能インピーダンスネットワークを有するシステムのブロック図である。 [0085]２つのＰＷＭ生成装置に結合される、２つの位相スイッチ型チューニング可能インピーダンス素子を有する位相スイッチ型チューニング可能インピーダンスネットワークを有するシステムのブロック図である。
[0086]表１は、説明される実施形態を理解する助けとして、本明細書全体を通して用いられる頭字語のリストをまとめたものである。
Figure 2023078358000002
[0087]説明される実施形態は、位相スイッチ型チューニング可能整合ネットワーク（ＰＳ－ＴＭＮ）及び位相スイッチ型インピーダンス変調増幅器（ＰＳＩＭ）を対象とする。位相スイッチ型チューニング可能整合ネットワーク及び位相スイッチ型インピーダンス変調増幅器の両方が、位相スイッチ型可変ネットワークリアクタンス素子を含む。ＰＳ－ＴＭＮ及び位相スイッチ型インピーダンス変調増幅器の文脈において構成されるとき、そのような位相スイッチ型可変ネットワークリアクタンス素子は、広いインピーダンス範囲にわたって、高速で、高帯域幅の、連続的なインピーダンス整合を提供すると同時に、高バイアス電圧又は電流を必要とすることなく高電力レベルで効率的に動作する。ＰＳ－ＴＭＮは、単独で採用されてもよく、又は、ディスクリートスイッチ型リアクタンスバンク（ｄｉｓｃｒｅｔｅ ｓｗｉｔｃｈｅｄ ｒｅａｃｔａｎｃｅ ｂａｎｋ）などの他の整合技術と組み合わせて採用されてもよい。
[0088]ＰＳ－ＴＭＮは、異なる帯域幅で、及び様々な通信規格に従って、広範囲の周波数帯域にわたって動作する、様々な再構成可能かつ適応性のＲＦシステム、例えば、ソフトウェア無線（ＳＤＲ）及びコグニティブ無線（ＣＲ）用途のためのＲＦフロントエンドにおいて採用され得る。ＰＳ－ＴＭＮはまた、高速の負荷変動を補償するためのＲＦプラズマ負荷のためのドライバなどの他のＲＦ用途において、又は、送信機と受信機との間のインピーダンス不整合を補償して伝送電力及び／もしくは効率を最大化するためにワイヤレス電力伝送（ＷＰＴ）システムにおいて、採用され得る。
[0089]ＰＳＩＭは、ゼロ電圧スイッチング（ＺＶＳ）無線周波数（ＲＦ）増幅器として動作可能であり得る。このようなＰＳＩＭ増幅器は、広い周波数範囲にわたって出力電力を効率的に変調すること、及び／又は非常に変動しやすい負荷（例えば、広いインピーダンス範囲にわたって可変である負荷）に整合することによって、広い周波数範囲にわたって動作するためにＰＳ－ＴＭＮを採用し得る。
[0090]図１を参照すると、無線周波数（ＲＦ）システム１００は、インピーダンスＺＳを有するソース１０２とインピーダンスＺＬを有する負荷１１４との間に結合された位相スイッチ型チューニング可能インピーダンス整合ネットワーク（ＰＳ－ＴＭＮ）１１２を含む。いくつかの用途では、ソース１０２、制御回路１０６、及びＰＳ－ＴＭＮ１１２（及びＲＦシステム１００の他の素子）は、電源電圧（例えば、ＶＤＣ）及び接地に結合される。制御回路１０６は、ＰＳ－ＴＭＮ１１２に結合され、ＰＳ－ＴＭＮ１１２の動作を制御するように制御信号をＰＳ－ＴＭＮ１１２に提供する。そのような制御信号に応答して、ＰＳ－ＴＭＮ１１２は、所望のインピーダンス変換特性をもたらす。制御回路１０６は、ＰＳ－ＴＭＮ１１２の内部構成要素であってもよく、又は、ＰＳ－ＴＭＮ１１２もしくは制御回路１０６のいくつかの部分に結合される外部構成要素であってもよい（あるいは、制御回路１０６によって提供される機能は、ＰＳ－ＴＭＮ１１２の内部にある場合がある一方で、制御回路１０６の他の部分は、ＰＳ－ＴＭＮ１１２の外部にある場合がある）ということを理解されたい。
[0091]いくつかの実施形態において、制御回路１０６は、ソース１０２に結合された任意選択のフィードフォワード回路１０４及び／又は負荷１１４に結合された任意選択のフィードバック回路１１０から受信される情報に少なくも部分的に基づいて、ＰＳ－ＴＭＮ１１２の動作を制御する。いくつかの実施形態において、任意選択のフィードフォワード回路１０４は、適応プリディストーション回路１０７を含み、制御回路１０６は、ルックアップテーブル（ＬＵＴ）１０８を含む。例えば、以下により詳細に説明されるように、いくつかの実施形態は、既定の制御信号情報を格納するために固定もしくは適応型ルックアップテーブル（例えば、ＬＵＴ１０８）、制御信号情報を適応的に調節するためにフィードバック補償（例えば、フィードバック回路１１０による）及び／もしくはフィードフォワード補償（例えば、フィードフォワード回路１０４による）を採用すること、又は制御信号のデジタルプレディストーションを実施すること（例えば、プレディストーション回路１０７による）、又は他の同様の技術など、ＰＳ－ＴＭＮ１１２のための適切な制御信号を決定するために１つ又は複数の非線形制御技術（例えば、制御回路１０６による）を採用し得る。
[0092]ＰＳ－ＴＭＮ１１２は、１つ又は複数の位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）を含む。以下により詳細に説明されるように、位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）は、１つ又は複数の容量性素子（例えば、コンデンサ）、１つもしくは複数の誘導性素子（例えば、インダクタ）、又は両方の組み合わせを使用して実装され得る。位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）は、所望の周波数でＰＳ－ＴＭＮ１１２の端子に提示される実効インピーダンス（ＺＳ，ＩＮ、及びＺＬ，ＩＮ）を調節するように制御され得る。位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）は、例えば、シャント又は直列スイッチのいずれかによって切り替えられ、位相スイッチ型リアクタンス素子の実効インピーダンスは、シャント又は直列スイッチの位相及び／又はデューティサイクルを調節することによって制御される。いくつかの実施形態において、所望の周波数は、ＲＦソース１０２の動作のＲＦ周波数（例えば、ＲＦソース１０２からＰＳ－ＴＭＮ１１２に提供される信号の周波数）であってもよい。
[0093]ＲＦシステム１００の動作の所望の周波数で実効インピーダンスを変調することによって（例えば、位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）のインピーダンスを調節することによって）、ＰＳ－ＴＭＮ１１２によってソース１０２及び／又は負荷１１４に提示されるインピーダンスを、調節する、チューニングする、変化させる、又は他のやり方で操作することが可能である。例えば、位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）は、ＰＳ－ＴＭＮ１１２が、所望のインピーダンス（ＺＳ，ＩＮ）をソース１０２からＰＳ－ＴＭＮ１１２に、及び所望のインピーダンス（ＺＬ，ＩＮ）を負荷１１４からＰＳ－ＴＭＮ１１２内に提示することを可能にする。
[0094]ＰＳ－ＴＭＮ１１２に提供される制御信号は、ソース１０２から提供されるＲＦ信号に関して位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）のスイッチをオン及び／又はオフにするタイミングを制御するように動作する。このスイッチングが、ＰＳ－ＴＭＮ１１２の所望のインピーダンス変換に影響を及ぼす位相スイッチ型リアクタンス素子１１６（１）～１１６（Ｎ）の実効リアクタンス値をもたらす。フィードフォワード情報は、ＰＳ－ＴＭＮ１１２の実効入力インピーダンス、ＲＦ波形のタイミング、指定の信号レベル、及び／又はインピーダンスレベルなどに関する情報を含み得る。フィードバック情報は、実効負荷インピーダンス及び／又は負荷から反射される電力、ＲＦ波形のタイミングなどに関する測定情報を含み得る。
[0095]したがって、いくつかの実施形態において、ＰＳ－ＴＭＮ１１２は、ソース１０２と負荷１１４との間において所望のインピーダンス変換を提供するために採用され得る。例えば、ＰＳ－ＴＭＮ１１２は、ソース１０２と負荷１１４との間においてインピーダンス整合を提供し得る。代替的に、ＰＳ－ＴＭＮ１１２のインピーダンスは、ソース１０２が、ＰＳ－ＴＭＮ１１２によって提供される、より安定したインピーダンス（例えば、ＺＳ，ＩＮ）に結合されるように、負荷１１４のインピーダンス（ＺＬ）の変動を補償するために調節され得る。
[0096]図２を参照すると、電流Ｉを有する正弦波電流源２０２は、例示的な位相スイッチ型可変リアクタンス２００を駆動する。位相スイッチ型可変リアクタンスは、ここでは、位相スイッチ型可変リアクタンスを位相スイッチ型可変容量２００として提供するために、コンデンサ２０４及びスイッチ２０６の並列結合を含むものとして示されている。コンデンサ２０４は、物理容量Ｃ０及び電圧ＶＣを有する。スイッチ２０６の状態は、信号Ｑの特性によって制御される。例えば、スイッチ２０６は、信号Ｑが論理高値を有するとき、その端子間に低インピーダンス信号経路を設け（例えば、スイッチ２０６は、「オン」又は「閉」である）、スイッチ２０６は、信号Ｑが論理低値を有するとき、その端子間に高インピーダンス信号経路を設ける（例えば、スイッチ２０６は、「オフ」又は「開」である）。したがって、スイッチ２０６は、コンデンサ２０４を、スイッチが開であるとき、回路内へ切り替えられ（電流Ｉがコンデンサ２０４内に流れる）、またスイッチが閉であるときとき、回路の外へ切り替えられる（電流Ｉが閉スイッチを通って流れ、コンデンサ２０４を迂回する）。
[0097]スイッチ２０６が常にオフ（開）である場合、ソース２０２に提示される位相スイッチ型可変容量２００の実効容量ＣＥＦＦは、コンデンサ２０４の物理容量Ｃ０と等価である。あるいは、スイッチ２０６が常にオン（閉）である場合、スイッチ２０６の端子間の低インピーダンス経路は、コンデンサ２０４を実質的に「短絡させ」、位相スイッチ型可変容量２００は、コンデンサ２０４を通した電圧が電流Ｉに関係なくゼロのままであるという意味で無限大のコンデンサとして挙動する。コンデンサ２０４の実効容量ＣＥＦＦは、０～２πの正弦波電流源２０２のＡＣサイクルにわたってスイッチ２０６の導通角を制御することによって、理論上、Ｃ０と無限大との間で制御され得る。本明細書で使用される場合、導通角は、スイッチ２０６がオンにされるときの正弦波信号の角度である。スイッチがオンにされる際の導通角は、スイッチング信号Ｑ（例えば、スイッチング角度）によって全体的に決定され得るか、又は部分的にスイッチング信号Ｑによって、並びに部分的に電圧ＶＣ及び電流Ｉなどの回路波形によって決定され得る。
[0098]図３を参照すると、電流Ｉ及びコンデンサ電圧ＶＣ（例えば、コンデンサ２０４の電圧）の例示的な波形が、スイッチ制御信号Ｑに関して、サイクル角度θの関数として示される。具体的には、曲線３０２は、Ｉ（θ）を示し、曲線３０６は、ＶＣ（θ）を示し、曲線３０４は、半波スイッチ型コンデンサのＱ（θ）を示す。図３に示されるように、Ｉ（θ）のサイクル毎に、スイッチ２０６は、負から正へのＩ（θ）の遷移からαラジアン後にオフ（開）にされる（例えば、スイッチ２０６は、Ｉ（θ）の正の半サイクルに入ってαラジアンまでオン／閉である）。スイッチ２０６は、コンデンサ電圧がリンギングしてゼロまで落ちた後になるまでオフ（開）のままである。コンデンサ電圧がリンギングしてゼロまで落ちた後にスイッチをその導電状態へとバイアスする（例えば、スイッチをオンにする、又はスイッチを閉じる）ことにより、スイッチ２０６のゼロ電圧スイッチング（ＺＶＳ）ターンオンを確実にする。
[0099]スイッチが、電圧が負になることを自然に防止するダイオードを含む場合、スイッチＱを能動的にオンにするタイミングが緩和され得るが、これは、スイッチ電圧がゼロに達するときにスイッチが自然に「オン」転換し、ダイオードが導通する間に能動的なターンオン信号が発行され得るためである。スイッチを通したコンデンサＣ０は、ターンオフ遷移のスナバを提供し、スイッチ２０６のゼロ電圧スイッチング（ＺＶＳ）ターンオフをもたらす。
[00100]図３に示されるように、Ｉ（θ）が完全に正弦波電流源である場合、スイッチ
２０６は、スイッチの導通角に達するまで（例えば、２αで）オフ（開）のままである。したがって、半波スイッチ型コンデンサでは、スイッチ２０６は、ソース１０２からのＲＦ信号のサイクル毎に１回オン及びオフにされる（例えば、曲線３０２によって示されるようなＩ（θ））。
[00101]αを調節することにより、サイクル内のどこでスイッチ２０６をオン及びオフ
にするかを設定し（例えば、スイッチ２０６の導通角を制御し）、故に、コンデンサがピークになる電圧を制御する。したがって、スイッチング角度（α）とスイッチング周波数におけるＶＣ（θ）の基本成分の大きさとの間には関係性がある。結果として、コンデンサ２０４の実効容量ＣＥＦＦは、αの関数として表され得る。
Figure 2023078358000003
[00102]図４を参照すると、位相スイッチ型可変リアクタンスを、スイッチング周波数におけるその実効インダクタンスの連続制御を可能にするスイッチ型インダクタネットワークとして実装することも可能である。そのようなスイッチ型インダクタネットワークは、図４では位相スイッチ型可変インダクタンス４００として示され、図２に示されるスイッチ型コンデンサネットワーク２００の位相的双対（ｔｏｐｏｌｏｇｉｃａｌ ｄｕａｌ）に対応する。図４に示されるように、例示的な位相スイッチ型可変インダクタンス４００は、インダクタ４０４、及び電圧Ｖを有する正弦波電圧源４０２によって駆動されるスイッチ４０６の直列結合を含む。インダクタ４０４は、物理インダクタンスＬ０、及びインダクタ電流ＩＬを有する。スイッチ４０６の状態は、信号Ｑによって制御され、例えば、スイッチ４０６は、信号Ｑが論理高値を有するときオン（例えば、閉）、信号Ｑが論理低値を有するとき（例えば、開）であり得る。したがって、スイッチ４０６は、インダクタ４０４を、スイッチが閉られる（電圧Ｖをインダクタ４０４に印加する）とき、回路内へ、またスイッチが開かれる（電圧がインダクタ４０４に印加されない）とき、回路の外へ、切り替えるものと考えられ得る。
[00103]図２に関して説明される位相スイッチ型可変リアクタンスのスイッチ型コンデンサ実装形態と同様に、スイッチング周波数における位相スイッチ型可変インダクタンス４００の実効インダクタンスＬＥＦＦは、基底値Ｌ０から無限大まで変調され得る。例えば、スイッチ４０６が常にオン（閉）である場合、ソース４０２から見た際の位相スイッチ型可変インダクタンス４００の実効インダクタンスＬＥＦＦは、インダクタ４０４の物理インダクタンスＬ０と等価である。あるいは、スイッチ４０６が常にオフ（開）である場合、インダクタ４０４は、インダクタ４０４を通る電流が電圧Ｖに関係なくゼロのままであるという意味で無限インダクタとして挙動する。インダクタ４０４の実効インダクタンスＬＥＦＦは、０～２πの正弦波電圧源４０２のＡＣサイクルにわたってスイッチ４０６の導通角を制御することによって、理想的には、Ｌ０と無限大との間で制御され得る。
[00104]図５を参照すると、コンデンサ２０４の電流Ｉ及び電圧ＶＣの例示的な波形が、スイッチ制御信号Ｑに関して、サイクル角度θの関数として示される。位相双対性の性質の結果として、図３に示されるスイッチ型コンデンサネットワークの電圧波形は、図５に示されるスイッチ型インダクタネットワークの電流波形に類似し、その逆も然りである。
[00105]具体的には、曲線５０２は、ＩＬ（θ）を示し、曲線５０６は、Ｖ（θ）を示し、曲線５０４は、半波スイッチ型インダクタのＱ（θ）を示す。図５に示されるように、Ｖ（θ）のサイクル毎に、スイッチ４０６は、負から正へのＶ（θ）の遷移からαラジアン後にオン（開）にされる（例えば、スイッチ４０６は、αラジアンがＶ（θ）の正の半サイクルに入るまでオフ／開である）。スイッチ４０６は、インダクタ電流がリンギングしてゼロまで落ちた後になるまでオン（閉）のままである。スイッチが、それと直列にインダクタを有することから、スイッチのゼロ電流スイッチング（ＺＣＳ）ターンオンが達成され得る。インダクタ電流がリンギングしてゼロまで落ちたときにスイッチをオフにすることにより、スイッチ４０６のゼロ電流スイッチング（ＺＣＳ）ターンオフを確実にする。容量性回路との双対性において、スイッチＱの部分としてのダイオードの利用は、スイッチの自然な転換（ターンオフ）を可能にし、スイッチング制御波形のターンオフ時の詳細な能動的タイミングを緩和することができる。図５に示されるように、Ｖ（θ）が完全に正弦波電圧源である場合、スイッチ４０６は、スイッチの導通角に達するまで（例えば、２αで）オン（閉）のままである。
[00106]αを調節することにより、サイクル内のどこでスイッチ４０６をオン及びオフにするかを設定し（例えば、スイッチ４０６の導通角を制御し）、故に、インダクタがピークになる電流を制御する。したがって、図２に関して説明される位相スイッチ型可変リアクタンスのスイッチ型コンデンサ実装形態と同様に、スイッチング角度（α）とスイッチング周波数におけるＩＬ（θ）の基本成分の大きさとの間には関係性がある。結果として、インダクタ４０４の実効インダクタンスＬＥＦＦは、αの関数として表され得る。
Figure 2023078358000004
[00107]位相双対性の結果として、実効インダクタンスの式（１ｂ）は、実効容量の式（１ａ）のものと同じである。式（１ａ）は、スイッチが常にオン状態（α＝π）にあるときの無限実効容量の直感的な予測に一致し、スイッチが永続的にオフ（α＝０）であるときのＣＥＦＦとＣ０との等価を予測する。式（１ｂ）は、同様に、スイッチが常にオフ状態（α＝０）にあるときの無限実効インダクタンスの直感的な予測に一致し、スイッチが永続的にオン（α＝π）であるときのＬＥＦＦとＬ０との等価を予測する。したがって、式（１ａ）及び（１ｂ）によると、スイッチング周波数における実効容量ＣＥＦＦ又は実効インダクタンスＬＥＦＦは、コンデンサ又はインダクタと関連付けられたスイッチの導通角を制御することによって変調され得る。
[00108]図６を参照すると、正規化実効容量ＣＥＦＦ／Ｃ０、又は正規化実効インダクタンスＬＥＦＦ／Ｌ０が、スイッチング周波数における曲線６０２によって示される。容量性回路では、これは、正規化アドミタンスＹＥＦＦ／Ｙ０と同じであるが、誘導性回路では、これは、正規化リアクタンスＸＥＦＦ／Ｘ０と同じである。位相双対性の結果として、図２の位相スイッチ型コンデンサ回路の正規化実効アドミタンスＹＥＦＦ／Ｙ０は、図４に示される位相スイッチ型インダクタネットワークの正規化リアクタンスＸＥＦＦ／Ｘ０と同じである。
[00109]図６に示されるように、正規化実効容量ＣＥＦＦ（又はインダクタンスＬＥＦＦ）は、αと共に急速に増大し、αがπ（例えば、１８０度）に近づくにつれて無限大に近づく。
[00110]図７を参照すると、曲線７０２は、完全に正弦波の電流（電圧）励起源について、コンデンサ電圧（インダクタ電流）の全高調波歪み対αを示す。ＣＥＦＦ又はＬＥＦＦが変調され得る実用上の範囲は、ネットワーク内に存在し得る高調波歪みの量に依存する。αがπに向かって増大する（例えば、スイッチの導通角が増大する）と、コンデンサ電圧ＶＣ（例えば、曲線３０６）、又はインダクタ電流ＩＬ（例えば、曲線５０２）のリンギングは、より短い時間期間に制限される。図７に示されるように、これにより、大きなＹＥＦＦ／Ｙ０又はＸＥＦＦ／Ｘ０（例えば、ＣＥＦＦ／Ｃ０又はＬＥＦＦ／Ｌ０）比では、コンデンサ電圧の著しい高調波成分を結果としてもたらす（例えば、αが増大するにつれて、全高調波歪みが増大する）。所与のシステムにおいて許容される高調波歪みの量は、ソース及び／又は負荷内へ許容される高調波成分の指定の限度、並びに必要な、又は所望されるフィルタリングの量に依存する。
[00111]図７は、位相スイッチ型可変リアクタンスの高調波歪み（例えば、位相スイッチ型可変容量２００のコンデンサ電圧の高調波歪み、又は位相スイッチ型可変インダクタンス４００のインダクタ電流の高調波歪み）を示すものであり、ＲＦシステムのソース及び／又は負荷（例えば、ソース１０２及び負荷１１４）内へ実際に注入される高調波成分を示すのではないということに留意されたい。いくつかの実施形態において、位相スイッチ型可変リアクタンス（例えば、位相スイッチ型可変容量２００又は位相スイッチ型可変インダクタンス４００）は、ソース及び／又は負荷（例えば、ソース１０２及び負荷１１４）内へ注入される高調波成分を低減するために、追加のフィルタリング構成要素（図２及び図４には示されない）を含む。
[00112]図３及び図５に関して説明されるように、位相スイッチ型可変リアクタンス（例えば、位相スイッチ型可変容量２００又は位相スイッチ型可変インダクタンス４００）は、半波スイッチ型であり、スイッチは、コンデンサ電圧（図３の曲線３０６）及びインダクタ電流（図５の曲線５０２）が単極であるように動作される。しかしながら、他のスイッチング方式も可能である。例えば、図８及び図９は、それぞれ、図３に示されるスイッチ型コンデンサネットワーク及び図５に示されるスイッチ型インダクタネットワークについて、サイクル角度θの関数としての、スイッチ制御信号Ｑに関する電流Ｉ及び電圧Ｖの例示的な波形を示す。
[00113]具体的には、図８に示されるように、曲線８０２は、Ｉ（θ）を示し、曲線８０６は、ＶＣ（θ）を示し、曲線８０４は、全波スイッチ型コンデンサのＱ（θ）を示す。図９に示されるように、曲線９０２は、ＩＬ（θ）を示し、曲線９０６は、Ｖ（θ）を示し、曲線９０４は、全波スイッチ型インダクタのＱ（θ）を示す。位相スイッチ型可変容量２００が全波スイッチ型であるとき、スイッチ（例えば、スイッチ２０６）は、Ｉ（θ）のサイクル毎に２回オフにされ（例えば、Ｑ（θ）はゼロである）、オフ期間は、電流Ｉ（θ）がゼロである瞬間辺りを中心とする。完全に正弦波の励起電流Ｉ（θ）では、これは、両極コンデンサ電圧波形ＶＣ（θ）を結果としてもたらす。コンデンサ電圧ＶＣ（θ）は、ゼロＤＣ平均値を有する。同様に、位相スイッチ型可変インダクタンス４００が全波スイッチ型であるとき、スイッチ（例えば、スイッチ４０６）は、Ｖ（θ）のサイクル毎に２回オンにされ（例えば、Ｑ（θ）は論理高値を有する）、オン期間は、電圧Ｖ（θ）がゼロである瞬間辺りを中心とする。完全に正弦波の励起電圧Ｖ（θ）では、これは、両極インダクタ電流波形ＩＬ（θ）を結果としてもたらし、これもまたゼロＤＣ平均値を有する。したがって、全波スイッチ型コンデンサ（又はインダクタ）では、スイッチ２０６は、ソース１０２からのＲＦ信号のサイクル毎に２回オン及びオフにされる（例えば、曲線８０２によって示されるようなＩ（θ））。
[00114]半波スイッチング（例えば、図３及び図５に示されるような）と同様に、スイッチング周波数における実効容量ＣＥＦＦ及び実効インダクタンスＬＥＦＦは、スイッチのスイッチング角度αを制御することによって変調され得る。コンデンサ２０４の実効容量ＣＥＦＦは、全波スイッチ型コンデンサのαの関数として表され得る。
Figure 2023078358000005
同様に、インダクタ４０４の実効インダクタンスＬＥＦＦは、αの関数として表され得る。
Figure 2023078358000006
[00115]このように、全波スイッチ型ネットワーク（により、所与のスイッチング角度αについて達成され得る実効容量／インダクタンス例えば、関係（２ａ）及び（２ｂ））は、半波スイッチ型ネットワークにより達成され得る実効容量／インダクタンス（例えば、関係（１ａ）及び（１ｂ））の半分となる。しかしながら、全波スイッチ型ネットワークは、本質的に、同じスイッチング角度α（すなわち、総スイッチ導通角を制御するスイッチング角度）では、半波スイッチ型ネットワークと比較して、コンデンサ電圧及びインダクタ電流の低減された高調波成分を結果としてもたらす。一方で、全波スイッチングを実装することは、スイッチが、動作周波数の２倍で動作する（例えば、サイクル毎に２回切り替える）ことを要する。さらには、容量性変調では、典型的な半導体スイッチを用いたスイッチ実装形態を複雑にし得る双方向ブロッキングスイッチが必要とされる。
[00116]上記の関係（１）及び（２）は、図２及び図４に示されるスイッチ型ネットワークの実効容量及びインダクタンスが、完全に正弦波の励起信号についてのスイッチング角度αに基づき得ることを示す。完全に正弦波ではない励起信号では、実効リアクタンスは、スイッチがオフ（又はオン）になるタイミング又はスイッチング角度αを適切に選択することによって制御され得るが、関係（１）及び（２）は、αの正確な値を計算することができない。ゼロ電圧（又はゼロ電流）点（スイッチターンオン（又はオフのため）を決定する回路波形と一緒に、スイッチング角度αは、サイクル中のスイッチの総導通角を決定する。完全に正弦波ではない励起信号では、適応型ルックアップテーブル（例えば、ＬＵＴ１０８）、フィードバック回路１１０、又はフィードフォワード回路１０４（任意選択のデジタルプレディストーション回路１０７を含む）が、所与の所望の実効リアクタンスのためのαの要求値を決定するために採用され得る。
[00117]位相スイッチ型可変容量２００及び位相スイッチ型可変インダクタンス４００は、位相スイッチ型可変リアクタンス及びＴＭＮなどの他の調節可能な回路を実装するための構築ブロックとして採用され得る。特に、いくつかの用途は、容量性リアクタンス及び誘導性リアクタンスの両方に及ぶ範囲にわたって値が制御され得る可変リアクタンスから、並びに／又はより限られた範囲にわたって実効リアクタンスを変調することによって、実質的に恩恵を得ることができる。位相スイッチ型可変容量２００及び／又は位相スイッチ型可変インダクタンス４００を追加のリアクタンス構成要素（ｒｅａｃｔｉｖｅ ｃｏｍｐｏｎｅｎｔ）で補強することにより、より広い範囲の可変リアクタンスをもたらすことができる。
[00118]図１０Ａ～図１０Ｄは、容量性素子及び誘導性素子の両方を含み、それにより、図２及び図４に示される単一素子回路と比較して、位相スイッチ型リアクタンス回路のインピーダンスがチューニングされ得る範囲を拡大する位相スイッチ型リアクタンス回路の例示的な実施形態を示す。
[00119]例えば、図１０Ａは、位相スイッチ型コンデンサ１０１３と直列にインダクタ１０１２を含む位相スイッチ型リアクタンス回路１００２を示す。位相スイッチ型コンデンサ１０１３は、図２に関して説明されるのと同様に、コンデンサ１０１４と並列にスイッチ１０１６を含む。図１０Ｂは、コンデンサ１０２２と直列にインダクタ１０２４を含む位相スイッチ型リアクタンス回路１００４を示し、インダクタ１０２４及びコンデンサ１０２２の直列結合が、位相スイッチ型コンデンサ１０２５と並列に配置されている。コンデンサ１０２２は、位相スイッチ型ではなく、したがって、ＣＤＣとして示される。位相スイッチ型コンデンサ１０２５は、図２に関して説明されるのと同様に、コンデンサ１０２６と並列にスイッチ１０２８を含む。図１０Ｃは、位相スイッチ型インダクタ１０３３と並列にコンデンサ１０３２を含む位相スイッチ型リアクタンス回路１００６を示す。位相スイッチ型インダクタ１０３３は、図４に関して説明されるのと同様に、インダクタ１０３４と直列にスイッチ１０３６を含む。図１０Ｄは、コンデンサ１０４４と並列にインダクタ１０４２を含む位相スイッチ型リアクタンス回路１００８を示し、インダクタ１０４２及びコンデンサ１０４４の並列結合が、位相スイッチ型コンデンサ１０４５と直列に配置されている。インダクタ１０４２は、位相スイッチ型ではなく、したがって、ＬＤＣとして示される。位相スイッチ型インダクタ１０４５は、図４に関して説明されるのと同様に、インダクタ１０４６と直列にスイッチ１０４８を含む。
[00120]当業者には理解されるように、図１０Ａ～図１０Ｄに例証されるもの以外の回路異形も可能である。例えば、コンデンサを位相スイッチ型コンデンサと直列に置くことにより、コンデンサと位相スイッチ型コンデンサの物理容量との直列結合に等しい最大容量、及びコンデンサと位相スイッチ型容量値との直列結合に等しい最小容量を有する正味の実効インピーダンスをもたらす。
[00121]図６及び図７に関して説明されるように、位相スイッチ型可変容量２００及び位相スイッチ型可変インダクタンス４００については、それらの可変リアクタンス範囲とシステムの残りに注入される高調波成分の量との間に、トレードオフが存在する。言い換えると、実効リアクタンスが制御され得る範囲は、システム内で（例えば、ソース１０２及び／又は負荷１１４によって）耐えられ得る高調波成分の量によって制限され得る。いくつかの実施形態は、ソース１０２及び／又は負荷１１４に注入される高調波成分を低減するために、追加又は外部のフィルタリング構成要素を採用し得る。しかしながら、いくつかの実施形態においては、追加のフィルタリング構成要素を採用するのが不可能な場合がある。
[00122]図１１及び図１２を参照すると、追加のフィルタリング構成要素が採用されない場合、高調波成分は、位相スイッチ型可変容量２００及び位相スイッチ型可変インダクタンス４００を、位相スイッチ型ではない１つ又は複数のデジタル制御されるコンデンサ又はインダクタ行列と組み合わせることによって低減され得る。このようなハイブリッドのスイッチ型ネットワークは、ＲＦ動作周波数において、またＲＦ波形に関する制御された位相及びデューティサイクルで動作されるＲＦスイッチを含む。ハイブリッドのスイッチ型ネットワークはまた、スイッチ型行列（ｓｗｉｔｃｈｅｄ ｍａｔｒｉｘ）内の１つ又は複数のコンデンサ又はインダクタと関連付けられたデジタルスイッチを含む。デジタルスイッチは、典型的には、ＲＦ周波数よりもはるかに低い周波数で動作されるが、実効リアクタンスＣＥＦＦ又はＬＥＦＦの制御帯域幅によって決定されるＲＦ周波数（例えば、サイクル毎に）まで上げて動作され得る。
[00123]図１１を参照すると、ハイブリッドのスイッチ型ネットワーク１１００は、位相スイッチ型リアクタンス（例えば、コンデンサＣ０１１１６及び並列スイッチ１１１８）、及びデジタル制御のコンデンサネットワーク１１０２を含む。デジタル制御のコンデンサネットワーク１１０２及び負荷１１４と並列に結合される位相スイッチ型可変容量（例えば、コンデンサＣ０１１１６及び並列スイッチ１１１８）として示されるが、他の実施形態では、位相スイッチ型リアクタンスは、デジタル制御のコンデンサネットワーク１１０２及び負荷１１４と直列に結合される位相スイッチ型可変インダクタンス（例えば、図４に示されるものなど）、又は図１０Ａ～Ｄに示される位相スイッチ型リアクタンス回路のうちの１つ、又は他の等価回路として実装されてもよい。
[00124]デジタル制御のコンデンサネットワーク１１０２は、コンデンサ１１０４、１１０８、及び１１１２、並びにスイッチ１１０６、１１１０、及び１１１４として示される、複数のコンデンサ及び関連スイッチを含む。いくつかの実施形態において、コンデンサ１１０４、１１０８、及び１１１２の各々は、固有の容量値を有し、デジタル制御のコンデンサネットワーク１１０２の容量値が大きな容量範囲にわたって変化することを可能にする。例えば、図１１に示されるように、コンデンサ１１０４、１１０８、及び１１１２は、位相スイッチ型コンデンサ基底値（例えば、Ｃ０）から、Ｃ０ずつ、最大容量値（例えば、（２・２Ｎ－１）・Ｃ０）に達するまで増大する場合があり、式中、Ｎは、デジタル制御のコンデンサネットワーク１１０２内のコンデンサの数である）。
[00125]スイッチ１１０６、１１１０、及び１１１４は、コンデンサ１１０４、１１０８、及び１１１２のうちの対応するものと直列に結合され、それぞれのコンデンサを接続する（又は切断する）ことによってデジタル制御のコンデンサネットワーク１１０２の容量を調節するように動作可能である。スイッチ１１０６、１１１０、及び１１１４は、制御回路１０６からの１つ又は複数の制御信号に基づいて動作し得る。説明されるように、スイッチ１１０６、１１１０、及び１１１４は、一般に、デジタル制御のコンデンサネットワーク１１０２の容量値を調節するために、ＲＦ周波数未満の周波数で動作する。
[00126]図１２を参照すると、ハイブリッドのスイッチ型ネットワーク１２００は、位相スイッチ型リアクタンス（例えば、インダクタＬ０１２１６及び直列スイッチ１２１８）、及びデジタル制御のインダクタネットワーク１２０２を含む。デジタル制御のインダクタネットワーク１２０２と直列に、及び負荷１１４と並列に結合される位相スイッチ型可変インダクタンス（例えば、インダクタＬ０１２１６及び並列スイッチ１２１８）として示されるが、他の実施形態では、位相スイッチ型リアクタンスは、位相スイッチ型可変容量（例えば、図２に示されるものなど）、又は図１０Ａ～Ｄに示される位相スイッチ型リアクタンス回路のうちの１つ、又は他の等価回路として実装されてもよい。
[00127]デジタル制御のインダクタネットワーク１２０２は、インダクタ１２０６、１２１０、及び１２１４、並びにスイッチ１２０４、１２０８、及び１２１２として示される、複数のインダクタ及び関連スイッチを含む。いくつかの実施形態において、インダクタ１２０６、１２１０、及び１２１４の各々は、固有のインダクタンス値を有し、デジタル制御のインダクタネットワーク１２０２のインダクタンス値が大きなインダクタンス範囲にわたって変化することを可能にする。例えば、図１２に示されるように、インダクタ１２０６、１２１０、及び１２１４、及び１２１８は、位相スイッチ型インダクタ基底値（例えば、Ｌ０）から、Ｌ０ずつ、最大インダクタンス値に達するまで増大し得る。
[00128]スイッチ１２０４、１２０８、及び１２１２は、インダクタ１２０６、１２１０、及び１２１４のうちの対応するものと並列に結合され、それぞれのインダクタを接続する（又は、短絡する、例えば、インダクタを迂回するために低インピーダンス経路を提供する）ことによってデジタル制御のインダクタネットワーク１２０２のインダクタンスを調節するように動作可能である。スイッチ１２０４、１２０８、及び１２１２は、制御回路１０６からの１つ又は複数の制御信号に基づいて動作し得る。説明されるように、スイッチ１２０４、１２０８、及び１２１２は、一般に、デジタル制御のインダクタネットワーク１２０２の容量値を調節するために、ＲＦ周波数未満の周波数で動作する。
[00129]デジタル制御のコンデンサネットワーク１１０２及びデジタル制御のインダクタネットワーク１２０２は、位相スイッチ型リアクタンス（例えば、コンデンサＣ０１１１６及び並列スイッチ１１１８、又はインダクタＬ０１２１６及び直列スイッチ１２１８）のリアクタンスが、過度の高調波成分をソース１０２及び／又は負荷１１４にもたらすことなく連続的に変化され得る範囲を拡大する。例えば、図１１及び図１２に示される実施形態は、スイッチ型ネットワーク１１００（又は１２００）の基底値Ｃ０（又はＬ０）を制御するために、デジタル制御のコンデンサネットワーク１１０２（又はデジタル制御のインダクタネットワーク１２０２）を採用する。位相スイッチ型リアクタンスのスイッチ（例えば、スイッチ１１１８又はスイッチ１２１８）は、上に説明される関係（１）及び（２）によって決定される係数によって基底容量Ｃ０（又はインダクタンスＬ０）を漸増させるように動作され得る。
[00130]例えば、ハイブリッドのスイッチ型コンデンサネットワーク１１００のスイッチング周波数における実効容量ＣＥＦＦは、図３に示されるように、０からおよそπ／２まで変化するスイッチング角度αによりＲＦスイッチを全波切り替えすることによって、下方の容量値Ｃ０と上方の容量値との間で制御され得る。図７に示されるように、π／２（９０度）未満のスイッチング角度αでのＲＦスイッチ動作は、およそ３５％未満のピーク高調波歪みに対応する。このように、ハイブリッドのスイッチ型ネットワーク（例えば、１１００及び１２００）は、最小高調波歪みを伴って、及び調節可能なバイアス電圧又は電流を必要とせずに、広い容量性（又は誘導性）範囲にわたってスイッチング周波数における実効リアクタンスの連続制御を可能にする。
[00131]様々な実施形態において、ＴＭＮ１１２のＲＦスイッチ（例えば、スイッチ２０６又はスイッチ４０６）は、例えば、ＲＦ周波数又はＲＦシステム１００の他の動作パラメータに基づいて、様々なタイプのスイッチング素子のうちの１つ、又はその組み合わせとして実装され得る。例えば、横型又は縦型ＦＥＴ、ＨＥＭＴ、サイリスタ、ダイオード、又は他の同様の回路素子が採用されてもよい。
[00132]位相スイッチ型可変容量２００及び位相スイッチ型可変インダクタンス４００は、より複雑な位相スイッチ型チューニング可能整合ネットワーク（ＰＳ－ＴＭＮ）、例えば、Ｐｉ－ネットワークトポロジＰＳ－ＴＭＮ（Ｐｉ－ＴＭＮ）内の回路素子として採用され得るが、Ｌ－ネットワーク、Ｔ－ネットワーク、又は他の同様のネットワークなど、他のネットワークトポロジも可能である。図１３は、ＲＦ負荷１３０３に結合されるＰｉ－ＴＭＮ１３０２に結合されるＲＦソース１３０１を含む例示的なＲＦシステム１３００の概略を示す。Ｐｉ－ＴＭＮ１３０２は、２つの可変シャント容量性サセプタンスＢ１１３１０及びＢ２１３１４を含む。例示的な実施形態において、ＲＦソース１３０１は、一般に、電力増幅器、又は別のＲＦシステムの出力である。図１３に示されるように、ＲＦソース１３０１は、そのノートン等価回路によって、ソース抵抗ＲＳ１３０６及びソースサセプタンスＢＳ１３０８と並列に電流源１３０４を含むものとして表され得る。同様に、ＲＦ負荷１３０３は、負荷サセプタンスＢＬ１３１６と並列に負荷抵抗ＲＬ１３１８を含むものとして表され得る。ソース及び負荷インピーダンスＺＳ及びＺＬは、それぞれ、以下のように表現され得る。
ＺＳ＝（ＲＳ －１＋ｊＢＳ）－１ （３）
ＺＬ＝（ＲＬ －１＋ｊＢＬ）－１ （４）
したがって、負荷インピーダンスＺＬをソースインピーダンスＺＳに整合させるために必要とされるサセプタンスＢ１及びＢ２は、以下の式によって得られる。
Figure 2023078358000007
Figure 2023078358000008
したがって、Ｐｉ－ＴＭＮ１３０２は、可変シャント容量性サセプタンスＢ１１３１０及びＢ２１３１４の値を調節することによって、負荷インピーダンスＺＬをソースインピーダンスＺＳに整合させるために採用され得る。
[00133]図１３に示されるように、Ｐｉ－ＴＭＮ１３０２の実施形態は、２つの可変シャント容量性サセプタンスＢ１１３１０及びＢ２１３１４、並びに固定誘導性リアクタンスＸ１３１２を含むが、可変シャント誘導性サセプタンス及び固定容量性リアクタンスを採用すること、３つすべてのリアクタンス性分岐（ｒｅａｃｔｉｖｅ ｂｒａｎｃｈ）を可変構成要素として実装することなど、Ｐｉ－ＴＭＮの多数の他の実装形態が可能である。当然ながら、１つの可変シャント経路素子及び１つの可変直列経路素子を有するＬセクションＴＭＮを実現することも可能であることを理解されたい。他のタイプのネットワークも採用され得る。以下により詳細に説明されるように、接地基準（ｇｒｏｕｎｄ－ｒｅｆｅｒｅｎｃｅｄ）の可変コンデンサは、ＲＦ周波数における位相スイッチ型可変リアクタンスネットワークによる実現に非常に好適である。
[00134]図１４を参照すると、Ｐｉ－ＴＭＮ１３０２によって整合され得る負荷インピーダンスの例示的な範囲は、スミス図表プロット１４００において網掛け領域１４０２として示される（ＲＳに正規化される）。例えば、網掛け領域１４０２によって表されるインピーダンス値は、Ｘ＝ＲＳ、１／ＲＳ～４／ＲＳの範囲にわたって可変のサセプタンスＢ１、及び１／ＲＳ～２／ＲＳの範囲にわたって可変のサセプタンスＢ２を有する例示的なＰｉ－ＴＭＮによって達成され得る。図１４に示されるように、Ｐｉ－ＴＭＮ１３０２は、ＲＦソース１３０１のインピーダンスを、およそ１０：１抵抗範囲及び５：１リアクタンス範囲にわたって（容量的及び誘導的の両方に）変化する負荷インピーダンスに整合させることができる。これを行うため、Ｐｉ－ＴＭＮ１３０２は、１：４範囲にわたってＢ１を、１：２範囲にわたってＢ２を変調し、これは、図２及び図４に示されるものなどの位相スイッチ型可変リアクタンスネットワークを採用して達成され得る。
[00135]図１５は、５０Ωのソースインピーダンス（例えば、ＲＳ１５０６）について、図１４に示される整合範囲を達成するための位相スイッチ型Ｐｉ－ＴＭＮ回路１５０２の例示的な実施形態を示す。誘導性リアクタンスＸは、ノートン等価ソース抵抗ＲＳ（例えば、５０Ω）に値が等価であるように選択される。図１５に示されるように、可変容量性サセプタンスＢ１及びＢ２は、半波位相スイッチ型コンデンサ（例えば、図２の位相スイッチ型コンデンサ２００）として実装される。可変容量性サセプタンスＢ１は、位相スイッチ型コンデンサＣＰ２１５１４及びＦＥＴスイッチ１５１２を含み、ＦＥＴスイッチ１５１２は、スイッチング角度α２を有するスイッチング制御信号ｑ２によって制御される。可変容量性サセプタンスＢ２は、位相スイッチ型コンデンサＣＰ１１５２０及びＦＥＴスイッチ１５２２を含み、ＦＥＴスイッチ１５１２は、スイッチング角度α１を有するスイッチング制御信号ｑ１によって制御される。
[00136]例示的な実施形態において、位相スイッチ型Ｐｉ－ＴＭＮ回路１５０２は、２７．１２ＭＨｚで動作し、スイッチのスイッチング角度（α１及びα２）及びそれらの間の位相シフトを適切に調節することによって（例えば、スイッチング制御信号ｑ１及びｑ２を調節することによって）、５０Ωソースインピーダンスを、１０：１抵抗範囲及び５：１リアクタンス範囲にわたって（容量的及び誘導的の両方に）変化する負荷インピーダンスに整合させることができる。
[00137]可変容量性サセプタンスＢ１及びＢ２を半波ＦＥＴ－スイッチ型コンデンサネットワークとして実装することにより、スイッチのゼロ電圧スイッチ（ＺＶＳ）動作を提供し、各可変リアクタンスが、単一の接地基準のスイッチ（例えば、可変容量性サセプタンスＢ１の場合はＦＥＴ１５１２、及び可変容量性サセプタンスＢ２の場合はＦＥＴ１５２２）により実装されることを可能にする。ＺＶＳ動作は、スイッチング電力損失を低減し、全体的なシステム効率を向上させることから、スイッチ型システムにおいて望まれる。さらには、ＦＥＴ１５１２及び１５２２の出力（ドレイン－ソース）容量は、位相スイッチ型コンデンサＣＰ１及びＣＰ２と並列であり、したがって、シャント容量に追加され、ＴＭＮの部分として利用され得る。
[00138]例示的なＰｉ－ＴＭＮ回路１５０２において、図１３に示される誘導性リアクタンスＸ１３１２は、シャント素子として配置される（例えば、接地に結合される）可変サセプタンスＢ１とＢ２との間に直列に配置されるインダクタＬＳ２１５１６及びコンデンサＣＳ２１５１８を含む直列共振回路として実装される。インダクタＬＳ２１５１６及びコンデンサＣＳ２１５１８は、所望の周波数においてソースインピーダンス（例えば、５０Ω）にほぼ等しい誘導性インピーダンスを有するように選択される。
[00139]図１５に示される実施形態においては、２つの追加の直列共振回路が、１つは入力フィルタとして、及び１つはＰｉ－ＴＭＮ回路１５０２の出力フィルタとして含まれ、スイッチングの結果としてソース及び負荷に注入される高調波成分の量を制限する。例えば、コンデンサＣＳ１１５０８及びインダクタＬＳ１１５１０は、ソース１５０４とＰｉ－ＴＭＮ回路１５０２との間の直列共振入力フィルタとして作用する。同様に、インダクタＬＳ３１５２４及びコンデンサＣＳ３１５２６は、負荷１５２８とＰｉ－ＴＭＮ回路１５０２との間の直列共振出力フィルタとして作用する。
[00140]ＬＳ２１５１６及びＣＳ２１５１８の直列共振回路の品質係数Ｑは、位相スイッチ型コンデンサＣＰ１１５２０と位相スイッチ型コンデンサＣＰ２１５１４との間の相互作用を制御する。例えば、品質係数Ｑを増大させると（例えば、ＬＳ２１５１６及びＣＳ２１５１８の値を増大させることによって）、位相スイッチ型コンデンサＣＰ１１５２０と位相スイッチ型コンデンサＣＰ２１５１４との間の相互作用を減少させるが、品質係数Ｑを増大させることはまた、ネットワークの実効帯域幅も減少させる。
[00141]例えば、約２７ＭＨｚの範囲内で例示的な所望の周波数における５０Ωのソースインピーダンス（例えば、ＲＳ１５０６）について、図１４に示される整合範囲を達成するための位相スイッチ型Ｐｉ－ＴＭＮ回路１５０２では、位相スイッチ型コンデンサＣＰ１１５２０は、１３０ｐＦの物理値Ｃ０を有し得、また位相スイッチ型コンデンサＣＰ２１５１４は、１００ｐＦの物理値Ｃ０を有し得る。位相スイッチ型コンデンサＣＰ１１５２０と位相スイッチ型コンデンサＣＰ２１５１４との間の直列共振回路によって所望の品質係数Ｑを達成するために、コンデンサＣＳ２１５１８は、０．０１μＦの値を有し得、またインダクタＬＳ２１５１６は、２９７ｎＨの値を有し得る。直列共振回路によって所望の入力及び出力フィルタリングを達成するために、コンデンサＣＳ１１５０８及びＣＳ３１５２６は、２３．４ｐＦの値を有し得、またインダクタＬＳ１１５１０及びＬＳ３１５２４は、１．４７μＨの値を有し得る。さらに、ＦＥＴ１５１２及び１５２２は、１０ｍΩのオン抵抗を有し得、各ＦＥＴのボディダイオードは、０．４Ｖの順電圧及び１０ｍΩのオン抵抗を有し得る。
[00142]ＦＥＴ１５１２及び１５２２の切り替えは、スイッチング角度αに基づいて、それらのドレイン電流に同期され、スイッチング角度αは、コンデンサＣＰ１及びＣＰ２の所望の実効容量に基づく。半波位相スイッチ型コンデンサについて上に説明されるように、ＦＥＴ１５１２及び１５２２は、それらのドレイン電流が負から正へまたいだ後にオフにされ、次いで、それらのそれぞれのドレイン電圧がリンギングしてゼロまで落ちるともう一度オンにされる。ＦＥＴ１５１２及び１５２２の各々についてのαの適切な値は、関係（５）及び（６）によって得られるような所望の負荷インピーダンスＺＬのための必要とされるＢ１及びＢ２サセプタンスを決定することによって計算され得る。各容量性サセプタンスＢ１及びＢ２が一旦分かると、その値は、関係（１ａ）（半波位相スイッチ型コンデンサの場合）又は関係（２ａ）（全波位相スイッチ型コンデンサの場合）に、ＣＥＦＦ（Ｃ０は、コンデンサの物理容量として既知の値である）として代入されて、所望のサセプタンス値に対応するαの値を決定することができる。
[00143]説明されるように、完全に正弦波ではない電流励起を有する位相スイッチ型ネットワークでは、関係（１）及び（２）は、所望のサセプタンスを達成するためのαの正確な値を結果としてもたらさない場合がある。さらに、ドレイン－ソース・スイッチ容量の非線形性、及び２つのスイッチ型ネットワーク（例えば、容量性サセプタンスＢ１及びＢ２）の相互作用もまた、αの不正確な計算を結果としてもたらし得る。したがって、いくつかの実施形態は、αの適切な値を決定するために、固定又は適応型ルックアップテーブル（例えば、ＬＵＴ１０８）、フィードバック（例えば、フィードバック回路１１０による）、フィードフォワード補償（例えば、フィードフォワード回路１０４による）、スイッチング角度のデジタルプレディストーション（例えば、プレディストーション回路１０７による）、又は他の同様の技術など、非線形制御技術（例えば、制御回路１０６による）を採用する。
[00144]Ｐｉ－ＴＭＮ回路１５０２が所与のインピーダンスを達成するようにＦＥＴ１５１２及び１５２２の各々に対してスイッチング制御パラメータαの正しい値を設定するために、ＬＵＴ１０８は、様々な負荷インピーダンスに対応する既定のスイッチング角度（例えば、α１及びα２）を格納し得る。例えば、表２は、Ｐｉ－ＴＭＮ回路１５０２が５０Ωソースに整合することができる可能な負荷インピーダンス、及びスイッチ制御信号ｑ１及びｑ２についてのスイッチング角度α１及びα２の対応する値の例示的なリストを示す。
Figure 2023078358000009
[00145]表２は、Ｐｉ－ＴＭＮ回路１５０２が、５０Ωソースインピーダンスを、少なくとも１０：１の係数にわたって抵抗変動する負荷インピーダンスに整合させることが可能であることを示す。表２に列挙されるスイッチング角度（α１及びα２）、及び図６に示される実効リアクタンス（例えば、ＣＥＦＦ／Ｃ０又はＬＥＦＦ／Ｌ０）対αのプロットに基づいて、実効容量の２：１変調は、１０：１範囲にわたって抵抗変動する負荷インピーダンスに対するインピーダンス整合を達成することができることが示され得る。
[00146]他のタイプのシステムもまた、本明細書に説明される位相スイッチ型ネットワークを採用し得る。例えば、広範なシステムが、特定の周波数において、又は特定の周波数帯域にわたって電力を送達するＲＦ電力増幅器（ＰＡ）から恩恵を受けることができる。そのようなＰＡは、有益なことには、広範囲にわたって出力電力を制御し、その動作範囲にわたって高効率を維持し得る。従来の線形増幅器（例えば、Ａ級、Ｂ級、ＡＢ級など）は、広範の動的な出力電力制御、及び忠実度の高い増幅という利点をもたらすが、ピーク効率に限界があり、ピーク効率は電力のバックオフに伴って急速に低下する。一方で、スイッチングＰＡ（例えば、Ｄ級、Ｅ級、Ｆ級、φ級などのインバータ）は、高いピーク効率をもたらすが、スイッチモードに留まる間は一定のエンベロープ信号しか生成しない（一定の供給電圧で）。
[00147]スイッチングＰＡにおける出力電力制御のための１つの技術は、負荷変調によるものであり、この場合、ＰＡの負荷は、外部ネットワークによって変調される。説明される実施形態において、ＰＡの負荷は、位相スイッチ型チューニング可能整合ネットワーク（ＴＭＮ）（例えば、Ｐｉ－ＴＭＮ回路１５０２など、１つ又は複数の位相スイッチ型可変容量２００又は位相スイッチ型可変インダクタンス４００を含むネットワーク）によって変調される。例えば、位相スイッチ型ＴＭＮのインピーダンス変換は、ＰＡの出力電力を制御し得る。
[00148]図１６を参照すると、そのような位相スイッチ型インピーダンス変調（ＰＳＩＭ）増幅器は、ＰＳＩＭ増幅器１６００として示される。ＰＳＩＭ増幅器１６００は、特定の周波数において、又は特定の周波数範囲にわたってＲＦ電力を生成するＲＦ電力増幅器（又はインバータ）１６０２を含む。ＲＦ ＰＡ１６０２は、電源（例えば、電圧ＶＤＣ及び接地）及び位相スイッチ型ＴＭＮ１６０４に結合される。位相スイッチ型ＴＭＮ１６０４は、負荷インピーダンスＺＬを有するＲＦ負荷１６０６に結合される。位相スイッチ型ＴＭＮ１６０４は、例えば、所望のインピーダンスを達成するためにスイッチング角度（例えば、α）に基づいて制御信号をＴＭＮのスイッチに提供することによって、ＴＭＮの動作を制御する、制御器１６０８に結合される。図１６には示されないが、いくつかの実施形態において、制御器１６０８は、ＲＦ ＰＡ１６０２に結合され、ＰＡの動作も制御する。位相スイッチ型ＴＭＮ１６０４は、負荷インピーダンスＺＬを、ＰＡ１６０２に提示されるインピーダンスに変換することを適応的に制御する。例えば、位相スイッチ型ＴＭＮ１６０４は、ＰＡ１６０２に提示される負荷（例えば、ＺＴＭＮ）を変調することによってＰＡ１６０２の出力電力を制御し得、並びに／又は周波数及び／もしくは負荷インピーダンス変動を補償して高効率及び所望の電力を負荷に提供する。
[00149]様々な実施形態において、ＰＡ１６０２は、（１）スイッチングインバータ、（２）振幅変調された線形ＰＡ、又は（３）これらの組み合わせ（例えば、所望の出力に応じて）である。例えば、図１７は、単一のスイッチ（例えば、ＦＥＴ１７０６）を含むスイッチングＰＡ１７０２（例えば、Ｅ級、Ｆ級、又はφ級ＰＡなど）を含む例示的なＰＳＩＭ増幅器１７００のブロック図を示す。他の実施形態においては、線形ＰＡ（例えば、Ａ級、Ｂ級、ＡＢ級、又はＣ級）、又は２つ以上のスイッチを使用してＤＣ電力をＲＦ電力に変換する他のスイッチングＰＡ（例えば、Ｄ級、逆Ｄ級など）など、他のタイプのＰＡが採用され得る。
[00150]説明されるように、位相スイッチ型ＴＭＮ（例えば、ＴＭＮ１６０４又は１７１０）に向かう、ＰＡが見る実効負荷インピーダンスＺＴＭＮを変調することにより、ＰＳＩＭ増幅器（例えば、増幅器１６０２及び１７０２）の動作電力範囲にわたって出力電力を制御する。加えて、ＰＳＩＭ増幅器の動作電力範囲は、大きな出力電力バックオフのためにＰＡ駆動信号の振幅変調も採用することによってさらに拡大され得る。
[00151]いくつかの実施形態はまた、電力増幅器の離散又は連続ドレイン変調など、他の電力変調技術を採用し得る。ＰＡのドレイン変調は、ＰＡのバイアス端子に印加されるバイアス電圧を変調する（例えば、切り替える）。例えば、１つのドレイン変調技術は、複数の離散電圧レベル間でバイアス電圧を切り替えるか、又はある電圧範囲にわたってバイアス電圧を連続的に調節し得る。
[00152]ＲＦ ＰＡのインピーダンス変調及び出力電力制御を実施することに加えて、位相スイッチ型ＴＭＮ（例えば、ＴＭＮ１６０４又は１７１０）はまた、負荷インピーダンスＺＬの変動を補償することができる。例えば、位相スイッチ型ＴＭＮは、位相スイッチ型ＴＭＮを採用して、動作周波数が変化する際の増幅器の負荷ネットワークインピーダンスの変動を補償し、こうして、ＺＶＳ動作を維持することによって、所与の出力電力レベルに対して、可変負荷インピーダンスを所望のＲＦインバータ負荷インピーダンスＺＴＭＮに整合させるように連続的にチューニングされ得る。こうして、ＰＳＩＭ増幅器（例えば、ＰＳＩＭ増幅器１６００及び１７００）は、それが、大きな周波数範囲にわたる、ＲＦプラズマ負荷などの、広く変化する負荷インピーダンスに送達する出力電力を動的に制御する。
[00153]したがって、ＰＳＩＭ増幅器（例えば、ＰＳＩＭ増幅器１６００及び１７００）は、（１）広い電力範囲にわたる出力電力の効率的な動的制御、（２）インピーダンス整合し、広い範囲に及ぶ負荷に電力を送達する能力、及び（３）周波数アジャイル動作のための周波数範囲にわたる完全なゼロ電圧スイッチング（ＺＶＳ）動作を可能にする。
[00154]図１６及び図１７に示されるＰＳＩＭ増幅器１６００及び１７００のブロック図は、ＲＦ ＰＡ（例えば、ＲＦ ＰＡ１６０２及び１７０２）と位相スイッチ型ＴＭＮ（例えば、位相スイッチ型ＴＭＮ１６０４及び１７１０）とのカスケード結合としてＰＳＩＭ増幅器を示すが、他の実施形態は、ＰＳ－ＴＭＮをＲＦ ＰＡの設計に統合する。結果として、そのような統合されたＰＳＩＭ増幅器は、２つ以上のスイッチを含むＲＦ増幅器と見なされ得、第１のスイッチ（又はスイッチのグループ）は、主に、ＤＣ入力電力からＲＦ電力を生成する役割を担い、第２のスイッチ（又はスイッチのグループ）は、主に、負荷ネットワークによってＲＦ増幅器に提示される実効インピーダンスを変調する役割を担う。大半の実施形態において、第２のスイッチ（又はスイッチのグループ）は、ＤＣ電力をＲＦ電力に変換しない（例えば、第２のスイッチは、ＤＣからＲＦへのゼロ電力変換をもたらす）が、いくつかの実施形態において、第２のスイッチは、いくらかの電力をＤＣからＲＦへ、又はＲＦからＤＣへ変換し得る。
[00155]大半の実施形態において、ＰＳＩＭ増幅器は、スイッチングトランジスタが実質的にスイッチモードで動作し、ゼロ電圧スイッチング下でオン及びオフになり、高効率が達成されることを可能にする、ゼロ電圧スイッチング（ＺＶＳ）増幅器であり得る。他の実装形態において、ＰＳＩＭ増幅器は、その動作範囲の一部にわたって（例えば、高出力電力を送達している間）スイッチモード動作（例えば、飽和動作）を提供し、その範囲の他の部分にわたって線形モード動作を利用し得る。
[00156]例えば、図１８Ａは、ＰＳＩＭ増幅器１８００Ａのための例示的なトポロジの概略を示す。示されるように、ＰＳＩＭ増幅器１８００Ａは、インダクタＬＦと直列に結合されるＤＣソース１８０２に結合され、そしてこのインダクタＬＦが、トランジスタ１８０４及びコンデンサＣＦの並列結合に結合される。インダクタＬＦ、コンデンサＣＦ、及びＦＥＴ１８０４は、一般に、ＤＣ源からネットワークの残りへのＲＦ出力電力を生成するように動作する。分岐リアクタンスＸ１は、コンデンサＣＦとノードＮ２との間に結合され、ノードＮ２は、第１の位相スイッチ型リアクタンス（例えば、ＦＥＴ１８０６、分岐リアクタンスＸＳ２、及び位相スイッチ型可変リアクタンスＸＰ２）と、第２の位相スイッチ型リアクタンス（例えば、ＦＥＴ１８０８、分岐リアクタンスＸＳ３、及び位相スイッチ型可変リアクタンスＸＰ３）との間に結合されるリアクタンスＸ２を含むＰｉ－ＴＭＮに結合される。分岐リアクタンスＸ１は、ノードＮ１におけるＰｉ－ＴＭＮと負荷インピーダンスＺＬとの間に結合される。分岐リアクタンスＸ１、Ｘ２、Ｘ３、ＸＳ２、ＸＳ３、並びに位相スイッチ型可変リアクタンスＸＰ２及びＸＰ３は、必要とされる設計の機能に応じて、様々な異なるリアクティブネットワークとして実装され得る。
[00157]図１８Ｂは、図１８Ａに示されるＰＳＩＭ増幅器トポロジの例示的な設計１８００Ｂを示す。図１８Ｂに示されるように、位相スイッチ型可変リアクタンス（ＦＥＴスイッチ１８０６及び１８０８並びに位相スイッチ型コンデンサＣＰ２及びＣＰ３を備える）は、図２及び図３に関して説明されるものなどの半波位相スイッチ型コンデンサネットワークにより実装される。図１８Ｂに示されるように、３つのスイッチ１８１４、１８１６、及び１８１８は、ＤＣにおいて（例えば、それぞれコンデンサＣＳ１、ＣＳ２、及びＣＳ３によって相互に分離される。ＦＥＴスイッチ１８１４は、すべてのＲＦ電力を生成する役割を担う一方、ＦＥＴスイッチ１８１６及び１８１８は、負荷ＺＬによって回路のＤＣ－ＲＦ部分に提示される（例えば、ノードＮ２におけるスイッチ１８１４の出力ポートにおける）インピーダンスを変換及び変調する役割を担う。
[00158]図１８Ｃは、図１８Ａに示されるＰＳＩＭ増幅器トポロジの例示的な設計１８００Ｃを示す。ネットワーク１８００Ｃは、ネットワーク１８００Ｂと同様であるが、ネットワーク１８００Ｃにおいては、位相スイッチ型コンデンサネットワーク（例えば、ＦＥＴ１８２６及びコンデンサＣＰ２並びにＦＥＴ１８２８及びコンデンサＣＰ３）は、それぞれコンデンサＣＰ４及びＣＰ５と直列に接続される。これは、スイッチ型コンデンサネットワークの実効リアクタンスの変動に対するＰＳＩＭ増幅器の感度を低下させる。
[00159]図１８Ｄは、図１８Ａに示されるＰＳＩＭ増幅器トポロジの例示的な設計１８００Ｄを示し、ここでは、ＦＥＴスイッチ１８３４及び１８３６は、ＤＣ結合され（例えば、インダクタＬＳ１を介して）、したがって、潜在的には、ＦＥＴスイッチ１８３４及び１８３６のうちの一方又は両方は、ＤＣ電力をＲＦ電力に変換するため、又はその逆のために使用され得る。その一方で、ＦＥＴスイッチ１８３８は、ＤＣ分離され（例えば、コンデンサＣＳ２及びＣＳ３によって）、したがって、負荷インピーダンスＺＬへのインピーダンス整合のためだけに使用される。
[00160]図１８Ｅは、図１８Ａに示されるＰＳＩＭ増幅器トポロジの例示的な設計１８００Ｅを示し、ここでは、３つすべてのＦＥＴスイッチ１８４４、１８４６、及び１８４８が、ＤＣ結合される一方（例えば、インダクタＬＳ２を介して）、負荷のみがＤＣ分離される（例えば、コンデンサＣＳ３によって）。したがって、このような実施形態において、３つすべてのＦＥＴスイッチ１８４４、１８４６、及び１８４８は、潜在的に、ＤＣ電力とＲＦ電力との間で変換するために使用され得、及び／又は、ネットワークを負荷へインピーダンス整合させる役割を担い得るが、３つすべてが各機能を提供することは必要とされない。
[00161]図１８Ｅに示されるように、コンデンサＣＦ及びＦＥＴスイッチ１８４４のスイッチ型コンデンサネットワークは、コンデンサＣＰ２、インダクタＬ２、及びＦＥＴスイッチ１８４６の位相スイッチ型ネットワークと並列である。その結果として、いくつかの実施形態は、これら２つのネットワークを組み合わせて、ＦＥＴ１８４４及び１８４６と関連付けられた２つのスイッチ型リアクティブネットワークの入力電流の合計に一致する入力電流を有する単一のスイッチ型リアクティブネットワークにすることができる。したがって、いくつかの実施形態において、図１８Ｅに示される３スイッチＰＳＩＭは、図１９及び図２０に示されるものなどの２スイッチＰＳＩＭとして実装され得る。
[00162]図１９を参照すると、２スイッチＰＳＩＭ１９００のための例示的なトポロジの概略が示される。２スイッチＰＳＩＭ１９００は、インダクタＬＦと直列に結合されるＲＦソース１９０２に結合され、そしてこのインダクタＬＦは、ＦＥＴ１９０４及びコンデンサＣＦの並列結合に結合される。分岐リアクタンスＸ１は、コンデンサＣＦと、位相スイッチ型リアクタンスＸＰ２及びＦＥＴ１９０６の並列結合と直列に結合されるリアクタンスＸＳ２を含む位相スイッチ型リアクタンスネットワークとの間に結合される。分岐リアクタンスＸ２は、位相スイッチ型リアクタンスネットワークと負荷インピーダンスＺＬとの間に結合される。分岐リアクタンスＸ１、Ｘ２、及びＸＳ２、並びに位相スイッチ型可変リアクタンスＸＰ２は、必要とされる設計の機能に応じて、様々な異なるリアクティブネットワークとして実装され得る。スイッチＦＥＴ１９０４及び１９０６のいずれか１つ、又はスイッチ１９０４及び１９０６の両方は、ＤＣ電力とＲＦ電力との間で変換するために使用され得る。
[00163]図２０を参照すると、インダクタＬＳ１及びコンデンサＣＳ１として実装される分岐リアクタンスＸ１を有する２スイッチＰＳＩＭ２０００の例示的な実装形態が示される。コンデンサＣＳ１は、ＦＥＴスイッチ２００４と２００６との間にＤＣ分離を提供する。したがって、ＦＥＴスイッチ２００４は、ＲＦ電力を生成し、ＦＥＴスイッチ２００６は、ソースに提示されるインピーダンスを変調する。
[00164]図２１は、３スイッチＰＳＩＭ増幅器２１００の例示的な実装形態を示す。ＰＳＩＭ増幅器２１００は、２０．８６ＭＨｚ～２７．１２ＭＨｚの周波数範囲にわたって動作する（１．３倍の周波数）。さらに、ＰＳＩＭ増幅器２１００は、±１０％インピーダンス変動（抵抗性及びリアクタンス性）を伴う５０ΩのインピーダンスＺＬを有する負荷に送達される出力電力の１０：１動的制御のための能力を提供する。
[00165]ＰＳＩＭ増幅器２１００は、ＲＦ ＰＡ（インバータ）２１０２、Ｐｉ－ＴＭＮ２１０４、分岐フィルタ２１０６、及び負荷インピーダンスＺＬを含む。ＲＦ ＰＡ２１０２は、ＦＥＴスイッチ２１０８、インダクタＬＦ、並びに、コンデンサＣＦ及びＣＳ１及びインダクタＬＳ１によって形成される出力ネットワークを含む。図２１に示される実施形態において、ＲＦ ＰＡ２１０２は、ＤＣ電力とＲＦ電力との間で変換するＦＥＴスイッチ２１０８を伴う修正されたＥ級インバータである。Ｐｉ－ＴＭＮ２１０４は、第１の位相スイッチ型コンデンサ（例えば、ＣＰ２及びＦＥＴ２１１０）、及び第２の位相スイッチ型コンデンサ（例えば、ＣＰ１及びＦＥＴ２１１２）を含む。分岐フィルタ２１０６は、Ｐｉ－ＴＭＮ２１０４と負荷ＺＬとの間に結合される、インダクタＬＳ３及びコンデンサＣＳ３を含む。
[00166]Ｐｉ－ＴＭＮ２１０４がインバータ負荷インピーダンスＺＴＭＮをＲＦ ＰＡ２１０２の動作周波数におけるほぼ抵抗性の負荷として維持するとき、ＲＦ ＰＡ２１０２は、異なる出力電力レベルにおいてゼロ電圧スイッチング（ＺＶＳ）及び高効率を維持する。ＲＦ ＰＡ２１０２は、ＺＴＭＮが５０Ωである（例えば、負荷インピーダンスＺＬに一致する）とき、ピークＲＦ電力を生成する。ＲＦ ＰＡ２１０２の電力バックオフの動的制御は、ＺＴＭＮを変調するＰｉ－ＴＭＮ２１０４によって達成され得る。
[00167]２０．８６ＭＨｚ～２７．１２ＭＨｚの周波数範囲にわたる動作では、図２１に示されるＰＳＩＭ増幅器２１００の例示的な実施形態は、１１３ｎＨの値を有するインダクタＬＦ、１８０ｐＦの値を有するコンデンサＣＦ、１５．２ｐＦの値を有するコンデンサＣＳ１、３．８１μＨの値を有するインダクタＬＳ１、１５２ｐＦの物理値Ｃ０を有する位相スイッチ型コンデンサＣＰ２、３８１ｎＨの値を有するインダクタＬＳ２、０．０１μＦの値を有するコンデンサＣＳ２、１５２ｐＦの物理値Ｃ０を有する位相スイッチ型コンデンサＣＰ１、３．８１μＨの値を有するインダクタＬＳ３、及び１５．２ｐＦの値を有するコンデンサＣＳ３を採用する。いくつかの実施形態において、Ｐｉ－ＴＭＮ２１０４は、半波スイッチ型コンデンサネットワーク（例えば、コンデンサＣＰ２及びＦＥＴ２１１０並びにコンデンサＣＰ１及びＦＥＴ２１１２）を採用する。
[00168]コンデンサＣＳ２及びインダクタＬＳ２によって形成されるこれらの直列リアクティブネットワーク分岐は、２０．８６ＭＨｚの周波数において５０Ω誘導性インピーダンスを有し、また、２つのスイッチ型ネットワーク（例えば、コンデンサＣＰ２及びＦＥＴ２１１０並びにコンデンサＣＰ１及びＦＥＴ２１１２）をＤＣ分離する。コンデンサＣＳ２及びインダクタＬＳ２のインピーダンスは、Ｐｉ－ＴＭＮ２１０４のＺＴＭＮが変調され得る抵抗範囲を設定する。コンデンサＣＳ３及びインダクタＬＳ３によって形成される直列共振ネットワークは、負荷電流ＩＬの追加のフィルタリングを提供し、ＤＣ電流及び高周波高調波成分が負荷ＺＬに結合されることを防ぐ。Ｐｉ－ＴＭＮ２１０４は、ＦＥＴスイッチ２１１０及び２１１２を適切に駆動することによって、例えば、ＦＥＴの導通角を調節することによって、ＲＦ ＰＡ２１０２に提示されるインピーダンスＺＴＭＮを変調することができる。ＲＦ ＰＡ２１０２に提示されるインピーダンスＺＴＭＮを変調することにより、Ｐｉ－ＴＭＮ２１０４は、ＲＦ ＰＡ２１０２から負荷ＺＬへ送達される出力電力を制御することができる。
[00169]図２２は、Ｐｉ－ＴＭＮ２１０４のＺＴＭＮが２０．８６ＭＨｚにおいて調節され得る例示的なインピーダンス範囲（例えば、網掛け領域２２０２）を示す。図２３は、Ｐｉ－ＴＭＮ２１０４のＺＴＭＮが２７．１２ＭＨｚにおいて調節され得る例示的なインピーダンス範囲（例えば、網掛け領域２３０２）を示す。スミス図表２２００及び２３００は、５０Ωへ正規化される。網掛け領域２２０２及び２３０２は、１：６インピーダンス範囲にわたって位相スイッチ型コンデンサＣＰ１を変化させること（例えば、およそ０度～１２５度にわたってＦＥＴ２１１２のスイッチング角度α１を変化させること）、及び１：１０インピーダンス範囲にわたって位相スイッチ型コンデンサＣＰ１を変化させること（例えば、およそ０度～１３５度にわたってＦＥＴ２１１０のスイッチング角度α２を変化させること）によって、Ｐｉ－ＴＭＮ２１０４が、１０：１範囲にわたって負荷インピーダンスＺＬを整合させることができることを例証する。さらには、ＺＴＭＮは、ＲＦ ＰＡ２１０２の動作周波数における負荷インピーダンスＺＬの±１０％変動（抵抗性及びリアクタンス性）を考慮するように変調され得る。
[00170]Ｐｉ－ＴＭＮ２１０４が所与のインピーダンスを達成するようにＦＥＴ２１１２のスイッチング角度α１及びＦＥＴ２１１０のスイッチング角度α２の正しい値を設定するために、ＬＵＴ１０８は、様々なインピーダンスに対応する既定のスイッチング角度（例えば、α１及びα２）を格納し得る。例えば、表３は、５０Ω負荷インピーダンスＺＬに整合され得る可能なインピーダンスＺＴＭＮ及び対応するスイッチング角度（例えば、α１及びα２）の例示的なリストを示す。表３の値は、ＰＳＩＭ増幅器２１００のシミュレーションに基づいて決定され得、ＦＥＴ２１１０及び２１１２は、１０ｍΩのオン抵抗及び０．４Ｖ順電圧降下を有するボディダイオードを有するようにモデル化されている。表３に列挙される出力電力は、ＰＳＩＭ増幅器が４８ＶＤＣ電源により供給されるとき、基本周波数及びより高い周波数で送達される電力を含む。
Figure 2023078358000010
[00171]説明されるように、ＰＳＩＭ増幅器２１００は、広い範囲の出力電力、負荷インピーダンス、及び動作周波数にわたってすべてのＦＥＴスイッチのゼロ電圧スイッチングを維持する。例えば、例示的なＰＳＩＭ増幅器２１００が４８ＶＤＣの電源電圧により２０．８６ＭＨｚで５８．６Ｗの出力電力を５０Ω負荷ＺＬに送達するには、ＴＭＮ２１０２は、ほぼ１：１インピーダンス整合（例えば、ＺＬ＝ＺＴＭＮ＝５０Ω）を提供することが必要とされる。この動作条件の下、ノードＮ１及びＮ２における必要な実効シャント容量は、それぞれＣＰ１及びＣＰ２容量と等価であり、故に、ＦＥＴスイッチ２１１０及び２１１２は、サイクル全体の間オフであり、ＦＥＴスイッチ２１１０及び２１１２のドレイン電圧波形は正弦波となる。
[00172]別の例として、例示的なＰＳＩＭ増幅器２１００が４８ＶＤＣの電源電圧により２７．１２ＭＨｚで３．５０Ｗの出力電力を５０Ω負荷ＺＬに送達するには、ＴＭＮ２１０２は、（表３に示されるように）約５０ΩのインピーダンスＺＴＭＮを提供することが必要とされる。この動作条件の下、ノードＮ１及びＮ２における必要な実効シャント容量は、それぞれＣＰ１及びＣＰ２容量よりも高く、故に、ＦＥＴスイッチ２１１０及び２１１２は、ＺＶＳを維持している間のサイクルのある特定の部分にわたってオンにされる。ＦＥＴスイッチ２１１０及び２１１２のドレイン電圧波形の高い周波数高調波成分にもかかわらず、負荷ＺＬを流れる負荷電流ＩＬは、ほぼ正弦波のままのはずである。このように、ＰＳＩＭ増幅器２１００は、様々なスイッチング周波数にわたる可変負荷へと整合させながら動的出力電力制御を提供することができる。
[00173]これより図２５Ａを参照すると、パルス幅変調（ＰＷＭ）生成装置２５００は、１つ又は複数の位相シフト素子２５０４ａ～２５０４Ｎを含む位相シフト回路２５０４を含み、各位相シフト素子が入力及び出力を有する。ＰＷＭシフト回路２５０４は、参照信号源２５０２から１つ又は複数の参照信号を受信し、その出力において１つ又は複数の位相シフト信号２５１０を提供する。ＰＷＭ生成装置は、ＰＷＭ波形コンバイナ２５０６をさらに含み、このＰＷＭ波形コンバイナ２５０６は、位相シフト回路２５０４からそこに提供される信号を受信し、そのような信号を組み合わせて、その出力においてＰＷＭ信号を提供するように構成される。したがって、ＰＷＭ生成装置２５００は、１つ又は複数の参照信号２５０８を受信し、参照信号２５０２に関するパルス幅及び位相を動的に制御する能力により、１つ又は複数のＰＷＭ信号２５０８を生成する。具体的には、ＰＷＭ生成装置２５００は、参照信号２５０２に対する既定のパルス幅及び位相シフトを有する１つ又は複数のＰＷＭ信号２５０８を生成するように構成される。参照信号源２５０２及びＰＷＭ信号２５０８は、それらが厳密にＰＷＭ生成装置２５００の一部ではないため、ここでは、想像線で示される。
[00174]２５０２によって提供される参照信号は、正弦波形（例えば、正弦波（ｓｉｎｅ ｗａｖｅ）、余弦波（ｃｏｓｉｎｅ ｗａｖｅ）、又はそれらの部分など）、矩形波形、方形波形、三角波形、又はそれらの任意の組み合わせを含むが、これらに限定されない、様々な波形の形状を有する周期電圧及び電流波形を含むが、これらに限定されない、任意の恣意的な周期波形として提供され得る。明白性の目的のため、時として、参照信号は電圧波形であるとして以下に言及されるが、当業者は、電流波形が説明される概念に従って使用され得ることを理解するものとする。さらに、電流及び／又は電圧信号から導出される任意の他の信号もまた、参照として使用され得る。
[00175]実施形態において、位相シフト回路２５０４内の少なくとも１つの位相シフト素子の入力は、少なくとも１つの参照信号２５０２を受信するように構成される。他の実施形態において、２つ以上の位相シフト素子２５０４の入力が、少なくとも１つの参照信号２５０２を受信するように構成され得る。異なる位相シフト回路構造の例は、図２６及び図２７を参照して以下に論じられる。
[00176]本明細書内以下の説明から明白になるように、位相シフト回路２５０４の各位相シフト素子は、そのそれぞれの出力において、それぞれの位相シフトパラメータに基づいて、それぞれの出力において受信した参照信号２５０２に対する位相シフトされた信号２５１０を生成するように構成される。位相シフトパラメータは、制御器２５０９から提供され、この制御器２５０９は、それが厳密にはＰＷＭ生成装置２５００の一部ではないため、ここでは想像線で示される。各位相シフト素子は、アナログ及び／又はデジタル回路を含み得、これが、その入力において受信される信号に位相シフトを適用して、その出力において、位相シフトされた信号を生成するように構成され、位相シフト素子は、例えば、同相／直交（「ＩＱ」）回路、位相ロックループ（「ＰＬＬ」）回路、又はそれらの任意の組み合わせのいずれかを備え得る。
[00177]実施形態において、位相シフトパラメータは、特定の位相シフトを有する信号を生成するために使用される（例えば、位相シフト信号２５１０の生成に使用される）既定の位相シフト及び／又は既定のパルス幅を含み得る。いくつかの実施形態によると、各位相シフト素子２５０４は、それぞれの既定の位相シフトパラメータを制御器２５０９から受信するように構成される。制御器２５０９は、例えば、デジタル信号プロセッサ（「ＤＳＰ」）、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせを含むが、これらに限定されない、任意のタイプの処理回路として提供され得る。
[00178]少なくとも図２７と併せて以下に詳細に説明されるように、いくつかの実施形態において、第１の位相シフト素子２５０４ａは、その入力において、少なくとも１つの参照信号２５０２を受信するように構成され得る一方、第２の位相シフト素子２５０４ｂは、その入力において、生成された位相シフトされた信号（例えば、信号２５１０のうちの１つ）を別の（すなわち、異なる）位相シフト素子（例えば、第１の位相シフト素子２５０４ａ）から受信するように構成され得る。
[00179]実施形態において、各位相シフト素子２５０４ａ～２５０４Ｎは、概して２５１０で示される位相シフト信号２５１０ａ～２５１０Ｎのうちの対応するものを生成するために、その入力において受信される信号の位相を、それぞれの位相シフトパラメータに基づいてシフトするように構成される。実施形態において、いくつかの位相シフト素子は、位相シフトされた信号２５１０を生成するために、受信した参照２５０２の位相をシフトするように構成され得る一方で、その他の位相シフト素子は、別の位相シフト素子２５０４から受信される生成された位相シフト信号２５１０の位相をシフトするように構成され得る。例えば、位相シフト素子２５０４は、位相シフトφを含む位相シフトパラメータを受信することができる。この位相シフト素子２５０４は、次いで、位相シフトφに従って、その入力において受信される信号（例えば、参照信号２５０２、又は生成された位相シフトされた信号）の位相をシフトすることによって、その出力において、位相シフトされた信号２５１０を生成し得る。
[00180]波形コンバイナ２５０６は、位相シフト素子２５０４Ａ～２５０４Ｎによって生成される１つ又は複数の生成された位相シフト信号２５１０Ａ～２５１０Ｎを受信するように構成される。波形コンバイナ２５０６は、そこに提供される位相シフトされた信号（例えば、位相シフトされた信号２５１０）を組み合わせて、ＰＷＭ信号２５０８を生成するように構成される。波形コンバイナ２５０６は、ＰＷＭ信号２５０８を生成する、比較する、合計する、組み合わせる、検出する、又は増幅するように構成されるアナログ／デジタル回路を含み得る。そのような回路は、エッジ検出器、アナログもしくはデジタル論理ゲート、演算増幅器、比較器、又はそれらの任意の組み合わせを含み得るが、これらに限定されない。いくつかの実施形態において、波形コンバイナ２５０６は、受信した位相シフトした信号２５１０に従って１つ又は複数のＰＷＭ信号２５０８を生成するように構成される一方、他の実施形態において、波形コンバイナ２５０６は、受信した位相シフトした信号２５１０に従って２つ以上のＰＷＭ信号２５０８を生成するように構成され得る。
[00181]受信した位相シフトした信号２５１０に従ってＰＷＭ信号２５０８を生成することにより、生成されたＰＷＭ信号２５０８は、参照信号２５０２に対する位相シフト及びパルス幅を有する。これらの位相シフトされ、パルス幅調整された信号は、位相シフトされた信号２５１０を生成することにおいて位相シフト素子２５０４によって適用される位相シフトパラメータから決定される。いくつかの実施形態において、位相シフトパラメータは、メモリ又は他の記憶装置（例えば、制御器２５０９の部分であり得るか、又は、それとは別個であり得るメモリなど）において決定及び格納される。いくつかの実施形態において、位相シフトパラメータは、ＰＷＭ生成装置の特定の用途によって必要とされる信号デューティサイクル及び位相シフトに基づいて決定されるということを理解されたい。これらのパラメータは、制御器２５０９内、又は別個の外部制御器／メモリ内に事前に格納され得る。典型的には、位相シフトパラメータは、特定の用途に応じて動的に調節される必要があるため、外部システム制御器は、システムからの様々な入力に基づいてこれらのパラメータを推測／計算して、それらをＰＷＭ制御器２５０９に渡すという任務を課せられ得る。
[00182]そのようなものとして、当業者は、参照信号２５０２に対する生成されたＰＷＭ信号２５０８の所望の位相シフト及びパルス幅が、所望の位相シフト及びパルス幅を達成するために必要な位相シフトパラメータを選択することにより達成され得るということを理解するものとする。
[00183]実施形態において、制御器２５０９は、生成されたＰＷＭ信号２５０８の所望の位相シフト及びパルス幅に基づいて、それぞれの位相シフト素子２５０４のための位相シフトパラメータを決定するように構成され得る。例えば、制御器２５０９は、参照信号２５０２に対する生成されたＰＷＭ信号２５０８の所望の位相シフト及びパルス幅を決定するように構成され得る。所望の位相シフト及びパルス幅に基づいて、制御器２５０９は、経験的又は分析的技術を使用して位相シフトパラメータを決定することができる。より詳細には、位相シフトパラメータは、１つ又は複数の位相シフト素子２５０４のために、フィードバックもしくはフィードフォワード技術、又は両方の組み合わせに基づいて決定され得、その結果として、位相シフト素子が、位相シフト信号２５１０を生成し、そしてこの位相シフト信号２５１０が、参照信号２５０２に対する所望の位相シフト及びパルス幅を有するＰＷＭ信号２５０８を生成するために使用され得る。
[00184]さらに、本明細書内以下に詳細に説明されるように、受信した位相シフトされた信号２５１０に従ってＰＷＭ信号２５０８を生成することにより、生成された各ＰＷＭ信号２５０８のパルス幅及び位相は、動作周波数（例えば、参照信号２５０８の周波数）によって影響を受けない恣意的に細かい分解能により０°～３６０°の範囲にわたって独立して調節され得る。生成されたＰＷＭ信号２５０８は、参照信号周波数の広い変調範囲について、参照信号２５０２への位相及び周波数ロックを維持することができる。実施形態において、ＰＷＭ生成装置１００は、高周波数及び超高周波数用途のために正確かつ動的に調節可能なＰＷＭ波形を生成するのに好適である。ＰＷＭ生成装置１００は、ＰＳＩＭベースのチューニング可能整合ネットワーク及びＰＳＩＭ増幅器など、参照信号２５０８が何らかの無線周波数（「ＲＦ」）入力源から導出され、それに対してＰＷＭ信号の精密なタイミングが維持されなければならないという用途において特に価値を有する。
[00185]これより図２５Ｂを参照すると、ＰＷＭ生成装置（例えば、図２５と併せて説明されるＰＷＭ生成装置２５００など）によって生成される例示的なＰＷＭ信号Ｑ（θ）２５０８の一部分は、一対のパルス２５０８ａ、２５０８ｂを有する。パルス２５０８ａ、２５０８ｂの各々は、パルス幅ｗ２５１２を有し、参照信号ＶＲＥＦ（θ）２５０２に位相及び周波数がロックされる。ＰＷＭ信号Ｑ（θ）２５０８は、図２５Ａと併せて上で論じられるように生成され得る。
[00186]図２５Ｂの例示的な実施形態において、生成されたＰＷＭ信号Ｑ（θ）２５０８は、参照信号ＶＲＥＦ（θ）２５０２に対する位相シフトφを有する（参照番号２５１４により識別される）。ここでは、位相シフトφ２５１４は、ＰＷＭ信号Ｑ（θ）２５０８の立ち上がりエッジと参照信号ＶＲＥＦ（θ）の負から正への遷移との間と定義される。ＰＷＭ位相シフトのこのような定義は、本開示全体にわたって使用されるということに留意されたい。図２５Ｂに例証される位相シフト２５１４は、正の位相シフトと見なされる。位相シフトの定義は、同じ周波数における２つの正弦波信号間においてのみ真に固有であるということにも留意されたい。図２５ＢにあるようなＰＷＭと正弦波信号との関係性を説明するとき、位相シフトの定義は恣意的である。本明細書で使用される位相シフト定義は、単に簡便性の目的のために選択される。しかしながら、所望の場合、図２５Ｂ内の２つの信号間の関係性を固有に説明する定義である限りは、位相シフトを任意の他の方法で定義することができる。そのような場合、１つの定義に基づく位相シフトは、一般性を失うことなく別の定義に基づく位相シフトに常に変換され得る。位相シフト定義は、回路実装形態に影響を及ぼさない。上で論じられるように、当業者は、参照信号２５０２に対する所望のパルス幅ｗ２５１２及び位相シフトφ２５１４が、位相シフト素子２５０４が所望の位相シフトを達成するために必要な、ＰＷＭ生成装置２５０４に提供される位相シフトパラメータの選択値を介して達成され得るということを理解するものとする。
[00187]これより図２６を参照すると、ＰＷＭ生成装置回路２６００は、参照信号２６０２の処理が並列で発生するように結合される一対の位相シフト素子２０１６、２０１８を含む。そのような構造は、本明細書では「並列構造」と称される。
[00188]位相シフト素子２６２０、２６２２は、図２５と併せて上に説明される位相シフト素子２５０４ａ～２５０４Ｎと同じ、又は同様であり得る。並列構造では、少なくとも２つの位相シフト素子の入力は、参照信号２５０２と同じ、又は同様であり得る共通参照信号（ここでは参照信号２６０２）を受信するように構成される。各位相シフト素子２６１６、２６１８は、受信した参照信号２６０２、及び１つ又は複数の制御器（図２５と併せて上に説明される制御器２５０９など）から提供され得る制御信号２６２０、２６３２から提供される受信した既定の位相シフトパラメータに基づいて、その出力において、それぞれの位相シフトされた信号を生成するように構成される。位相シフト素子２６１６、２６１８は各々、制御器信号２６２０、２６２２のそれぞれに含まれるそれぞれの位相シフトパラメータに従って、受信した参照信号２６０２に位相シフトを適用することによって、位相シフトされた信号を生成するように構成される。
[00189]実施形態によると、各位相シフト素子２６１６、２６１８は、制御信号２６２０、２６２２のそれぞれを受信するように構成され得る。制御信号２６２０、２６２２は、それぞれの位相シフト素子２６１６、２６１８の各々のための１つ又は複数の既定の位相シフトパラメータを含み得る。実施形態において、制御信号２６２０、２６２２は、限定されるものではないが、ＤＳＰ、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせなどの処理回路によって生成され得る。
[00190]図２６の例示的な実施形態において、位相シフト素子２６１６は、φの位相シフトを含む位相シフトパラメータを含む制御信号２６２０を受信するように構成される。さらに、位相シフト素子２６１８は、φの位相シフト及びｗのパルス幅を含む位相シフトパラメータを含む制御信号２６２２を受信するように構成され得る。位相シフト素子は、そのそれぞれの出力において、位相シフトされた信号Ａ、Ｂを生成する。
[00191]波形コンバイナ２６０６は、位相シフト素子２６１６、２６１８の出力において生成される位相シフトされた信号Ａ、Ｂを受信するように構成される。波形コンバイナ２６０６は、波形コンバイナ２５０６（図２５Ａ）と同じ、又は同様であり得る。波形コンバイナ２６０６は、そこに提供される位相シフトされた信号Ａ、Ｂに応答して、ＰＷＭ信号２６０８を生成する。ＰＷＭ信号２６０８は、位相シフト素子２６１６によって生成される受信した位相シフトされた信号Ａ及び位相シフト素子２６１８によって生成される位相シフトされた信号Ｂに従って位相シフト及びパルス幅特性を有する。
[00192]図２６の例示的な実施形態において、位相シフトされた信号Ａ及びＢは、参照信号２６０２に位相ロックされ、それらが生成された位相シフト素子のそれぞれの位相シフト値（φ及びｗ＋φ）に従って位相シフトされる。実施形態において、位相シフトされた信号Ａ及びＢは、次いで、パルス幅ｗ、及び参照信号２６０２に位相ロックされる位相φを有するＰＷＭ信号２６０８を合成するために、例えば、波形コンバイナ２６０６により、適切に組み合わされ得る。当業者は、位相シフト素子２６１６、２６１８が所望のＰＷＭ波形２６０８を生成するために必要な位相シフトの量は、波形コンバイナ２６０８の実際の実装形態に大きく依存するということを理解するものとする。
[00193]図２６は、２つのみの位相シフト素子を有する並列構造を示すが、並列構造は、３つ以上の位相シフト素子を使用して実装され得るということに留意されたいということを理解されたい。位相シフタ回路に含まれる位相シフト素子の数は、特定の用途の必要性に従って選択される。ＰＷＭ生成装置に含まれるべき位相シフト素子の数を選択する際に検討すべき因子としては、ＰＷＭ波形が単一期間中に有するべき立ち上がり／立ち下りエッジの数が挙げられるが、これに限定されない。簡単に言うと、各位相シフト素子は、ＰＷＭ波形の１つの立ち上がり又は立ち下がりエッジの位置を、その期間の始まりに関連して、制御する。例えば、図２６では、ＰＷＭ波形は、期間毎に単一のパルスを有し、故にそれは、１つの立ち上がりエッジ及び１つの立ち下がりエッジを有し、位相シフト素子２６１６は、立ち上がりエッジの位置を設定し、位相シフト素子２６１８は、立ち下がりエッジの位置を設定する。期間毎に２つ以上のパルスが必要とされ得るより複雑なＰＷＭ波形においては、より多くの立ち下がり及び立ち上がりエッジが必要とされ、より多くの位相シフト素子が、すべてのエッジを制御するために必要とされる。例えば、図２８では、Ｑは、単一期間毎に繰り返す２つのパルス、つまり期間内に合計で４つのエッジを有する。故に、これらのエッジの各々の相対位置を制御するには、４つの位相シフト素子が必要とされる。
[00194]必要最低限よりも多くの位相シフト素子を有する別の理由は、システム冗長及び信頼性である。例えば、図２６では、追加の冗長的な位相シフト素子（２６１６と同一）が、信号Ａの別のコピーを生成するために実装され得る。位相シフト素子のうちの１つが故障した場合、波形コンバイナは、信号Ａの他のコピーを自動的に選択することができる。
[00195]これより図２７を参照すると、ＰＷＭ生成装置回路２７００、又はより簡潔には、ＰＷＭ生成装置は、一対の位相シフト素子２７１６、２７１８を含み、位相シフト素子のうちの第１の１つ（ここでは位相シフト素子２７１６）が、参照信号２７０２を受信するように構成される入力を有し、波形コンバイナ２７０６の入力及び第２の位相シフト素子（ここでは位相シフト素子２７１８）の入力の両方に結合される出力を有する。第２の位相シフト素子の出力は、波形コンバイナ２７０６の第２の入力に結合される。そのような構造は、本明細書では「カスケード構造」と称される。
[00196]カスケード構造では、位相シフト素子２５０４（図１）と同じ、又は同様であり得る第１の位相シフト素子２７１６は、その入力において参照信号２７０２を受信するように構成される。第１の位相シフト素子２７１６は、参照信号２７０２及びそれぞれの既定の位相シフトパラメータ（例えば、図２５Ａと併せて上に説明される制御器２５０９などの制御器によって提供される）に基づいて、その出力において、位相シフトされた信号Ａを生成するように構成される。例えば、位相シフト素子２７１６は、既定の位相シフトパラメータに従って参照信号２７０２の位相をシフトすることによって、位相シフトされた信号Ａを生成するように構成され得る。
[00197]図２６に関して上で論じられるように、位相シフト素子は、既定の位相シフトパラメータを含む制御信号を受信するように構成され得る。例えば、図２７の例示的な実施形態において、位相シフト素子２７１６は、位相シフトパラメータφを含む制御信号２７２０を受信するように構成される。
[00198]カスケード構造は、第２の位相シフト素子２７１８をさらに含み、この第２の位相シフト素子２７１８は、その入力において、位相シフト素子２７１６によって生成される位相シフトされた信号Ａを受信するように構成される。第２の位相シフト素子２７１８は、位相シフトされた信号Ａ及びそれぞれの位相シフトパラメータに基づいて、その出力において、位相シフトされた信号Ｂを生成するように構成される。例えば、図２７の例示的な実施形態において、位相シフト素子２７１８は、ここでは（φ＋ｗ）として示される既定の位相シフトパラメータに従って、位相シフトされた信号Ｂの位相をシフトすることによって、位相シフトされた信号Ｂを生成するように構成される。
[00199]波形コンバイナ２５０６（図２５Ａ）と同じ、又は同様であり得る波形コンバイナ２７０６は、位相シフト素子２７１６、２７１８の出力において生成される位相シフトされた信号を受信し、参照信号２７０２に対する所望のパルス幅及び位相シフトを有するＰＷＭ信号２７０８を生成するように構成される。
[00200]図２７の例示的な実施形態において、位相シフト素子２７１６、２７１８は、参照信号２７０２に位相ロックされ、かつそれぞれ位相シフトφ及びφ＋ｗだけ参照信号２７０２に対して位相シフトされる位相シフトされた信号Ａ及びＢを生成するように構成される。しかしながら、カスケード構造にある位相シフト素子２７１６、２７１８は、φ及びｗのみの位相シフトをもたらす（すなわち、位相シフト素子２７１６が位相シフトφをもたらし、位相シフト素子２７１８が位相シフトｗをもたらす）。その一方で、並列構造では、位相シフト素子は、参照信号をφ及びφ＋ｗだけ位相シフトする（例えば、図２６では、位相シフト素子２６１６が、位相シフトφをもたらし、位相シフト素子２６１８が位相シフトφ＋ｗをもたらす）。
[00201]一般に、同じＰＷＭ波形を生成する場合、並列構造にある位相シフト素子は、カスケード構造にあるものと比較して、より大きい位相シフトをもたらし、より広い位相シフト範囲にわたって動作することができる必要がある。
[00202]その一方で、カスケード構造では、生成されたＰＷＭ波形は、並列構造で生成されるＰＷＭ波形と比較して、より多くのジッタに悩まされ得る。どちらのシステム構造を選択するかは、特定の用途、及び生成されたＰＷＭ波形の要件、並びにそれらを実装するのに利用可能な回路の特性を含むが、これらに限定されない、様々な因子に依存する。各位相シフト素子が生成することができる位相シフトの範囲は、カスケード構造対並列構造の選択において重要な決定因子であるが、ＰＷＭ生成装置の動的挙動及び過渡応答もまた、生成装置構造に大いに依存する。
並列構造は、ＰＷＭ波形の立ち上がり及び立ち下がりエッジが調節され得るダイナミクスを独立して制御することを可能にする。その一方でカスケード構造では、ＰＷＭ波形のパルスを制御することができるダイナミクスは、すべての位相シフト素子の動的応答の組み合わせである。
[00203]図２５Ｂに示されるものなどの単一パルスＰＷＭ波形（すなわち、周期参照信号２５０２のサイクル毎に１つのＰＷＭパルス）を生成する場合、２つの位相シフト素子を有する構造で十分である（図２６及び図２７を参照）。しかしながら、より多くの位相シフト素子を採用することによって、複数のパルスを有する波形、及び複数の関連ＰＷＭ信号（例えば、多スイッチ増幅器又は変換器内の複数のスイッチを駆動するために使用され得るような）を含む、さらにいっそう洗練されたＰＷＭ信号を生成することができる。
[00204]これより図２８を参照すると、ＰＷＭ生成装置２８００は、二重パルスＰＷＭ波形２８０８を生成するように構成され、各々が波形コンバイナ２８０６の入力に結合される出力を有する少なくとも４つの位相シフト素子２８２４～２８３０を含む。位相シフト素子２８２４、２８２６の第１のセットは各々、それらのそれぞれの入力において参照信号２８０２を受信するように構成される。位相シフト素子２８２４、２８２６は各々、参照信号２８０２及びそれぞれの位相シフトパラメータに従って、それらのそれぞれの出力において、位相シフトされた信号を生成するように構成される。例えば、図２８の例示的な実施形態において、位相シフト素子２８２４は、位相シフト素子２８２４のそれぞれの位相シフトパラメータ（φ）に従って、参照信号２８０２の位相をシフトすることによって、その出力において、位相シフトされた信号を生成するように構成される。同様に、位相シフト素子２８２６は、位相シフト素子２８２６のそれぞれの位相シフトパラメータ（φ＋α＋γ）に従って、参照信号２８０２の位相をシフトすることによって、その出力において、位相シフトされた信号を生成するように構成される。
[00205]位相シフト素子２８２８、２８３０の第２のセットは各々、それらの入力において、位相シフト素子２８２４、２８２６の第１のセットのそれぞれによって生成される位相シフトされた信号を受信するように構成される。例えば、図２８の例示的な実施形態において、位相シフト素子２８２８は、その入力において、位相シフト素子２８２４によって生成される位相シフトされた信号を受信するように構成され、位相シフト素子２８３０は、その入力において、位相シフト素子２８２６によって生成される位相シフトされた信号を受信するように構成される。
[00206]第２のセットの位相シフト素子２８２８、２８３０は各々、第１のセットの位相シフト素子によって生成される位相シフトされた信号及びそれぞれの位相シフトパラメータに基づいて、それらのそれぞれの出力において、位相シフトされた信号を生成するように構成される。例えば、図２８の例示的な実施形態において、位相シフト素子２８２８は、位相シフト素子２８２８の入力に提供される位相シフト素子２８２４によって生成される位相シフトされた信号の位相をさらにシフトすることによって、位相シフトされた信号を生成するように構成される。位相シフト素子２８２８は、そこに提供される信号の位相を、（∝）の位相だけシフトする。
[00207]同様に、位相シフト素子２８３０は、位相シフト素子２８３０のそれぞれの位相シフトパラメータ（β）に従って、位相シフト素子２８２６によって生成される位相シフトされた信号の位相をシフトすることによって、位相シフトされた信号を生成するように構成される。
[00208]波形コンバイナ２８０６は、その入力において、位相シフト素子２８２４～２８３０の出力において生成される位相シフト信号を受信し、そこに提供される信号を組み合わせ、受信した位相シフト信号に従ってＰＷＭ信号２８０８を生成する。実施形態において、ＰＷＭ信号２８０８は、参照信号２８０２に対する第１のパルス幅及び位相シフト並びに参照信号２８０２に対する第２のパルス幅及び位相シフトを有する二重パルスＰＷＭ波形（すなわち、参照信号波形の単一サイクル内で発生する一対のパルス）である。
[00209]位相シフト素子の２つのセットを使用してＰＷＭ信号２８０８を生成することによって、二重パルスＰＷＭ波形を生成することが可能である。図２８の例示的な実施形態において、ＰＷＭ波形２８０８は、参照信号２８０２への位相及び周波数ロックを維持したまま、パルス幅α及びβを伴う動的かつ独立して制御された位相φ、及びパルス間の間隔γを含む。
[00210]この挙動を達成する１つの可能な方法は、この例における波形コンバイナを、その４つの入力のうちの１つが負から正への遷移を経るときにはいつもその出力Ｑをトグルするように設計することである。例えば、ＲＥＦがθ＝０において負から正への遷移を経るとき、Ｑが論理低であるとする。出力信号Ｑのレベルは、位相シフト素子２８２４の出力が、出力信号Ｑが論理高にトグルする点であるθ＝において、負から正への遷移を経るまで低いままである。出力信号Ｑは、位相シフト素子２８２８の出力の負から正への遷移がＱをリセットする点である（∝度の間、論理レベル高のままである。同様に、位相シフト素子２８２６及び２８３０の出力における負から正への遷移は、幅βの別のパルスが、γのパルス間隔を伴って最初のパルスの後に続くことを引き起こす。この方式では、非常に複雑な多重パルスＰＷＭ波形が、参照信号入力に位相及び周波数ロックされたままで生成され得る。図２８の例では、位相シフト素子の並列及びカスケードの両方が採用され、すなわち、それは、ハイブリッド構造である、ということに留意されたい。
[00211]これより図２９を参照すると、ＰＷＭ生成装置２９００は、並列構造で結合される一対の位相シフト素子２９１６、２９１８を含む。位相シフト素子２９１６、２９１８は、図２５Ａ及び図２６と併せて上に説明される位相シフト素子と同じ、又は同様であり得る。ＰＷＭ生成装置２９００はまた、位相検出器２９３２を含み、この位相検出器２９３２は、その入力において参照信号の一部分を受信する。位相検出器２９３２はまた、その入力において、波形コンバイナ２９０６の出力からフィードバック信号を受信する。位相検出器２９３２の出力は、位相シフト素子２９１６、２９１８に結合される。
[00212]実施形態において、位相検出器２９３２は、参照信号２９０２の一部分及びＰＷＭ出力信号２９０８の一部分を受信するように構成され、ＰＷＭ信号２９０８と参照信号２９０２との間の位相をモニタする（すなわち、測定、検出、計算、又は別途決定する）ように構成される。位相検出器２９３２は、２つ以上の信号の位相を検出及び比較するように構成されるアナログ及び／又はデジタル回路を含み得、またＤＳＰ、マイクロプロセッサ、コンピュータ、マイクロコントローラを含み得る。
[00213]波形コンバイナ２９０８は、波形コンバイナ２５０８（図２５）と同じ、又は同様であり得る。実施形態において、波形コンバイナ２９０８の回路と関連付けられた著しい伝搬遅延が存在し得る。そのような伝搬遅延は、波形コンバイナの２９０８の出力の位相変調を結果としてもたらす（すなわち、波形コンバイナの出力信号の位相は、参照信号２９０２とＰＷＭ波形２９０２との間の位相ロックを阻止し得る周波数変動を有し得る。実施形態において、位相検出器２９３２は、ＰＷＭ信号２９０８と参照信号２９０２との間の位相を位相閾値と比較するように構成され得る。位相閾値は、ＰＷＭ信号２９０８と参照信号２９０２との間の位相が大きくなりすぎたことを示す位相の値に対応する。言い換えると、位相閾値は、ＰＷＭ信号２９０８及び参照信号２９０２がもはや位相ロック状態にないことを示す値を含み得る。
[00214]実施形態において、位相検出器２９３２は、ＰＷＭ信号２９０８及び参照２９０２がもはや位相ロック状態にないことが決定されるとき、１つ又は複数の位相補正信号を生成するように構成され得る。位相補正信号は、ＰＷＭ信号２９０８及び参照信号２９０２を位相ロック状態に置くために、それぞれの位相シフト素子の１つ又は複数の位相シフトパラメータに対する調節を示すデータを含み得る。したがって、位相補正信号は、ＰＷＭ信号２９０８及び参照信号２９０２がもはや位相ロック状態にないことを引き起こす伝搬遅延を補正するためのデータを含む。
[00215]実施形態において、各位相シフト素子２９１６、２９１８は、位相補正信号を受信し、位相補正信号に応答して、その位相シフトパラメータを調節するように構成される。位相シフト素子２９１６、２９１８の位相シフトパラメータを調節することによって、位相シフト素子２９１６、２９１８によって生成される位相シフトされた信号もまた調整される。ＰＷＭ信号２９０２は、受信した位相シフト信号に従って波形コンバイナ２９０８によって生成されるため、位相シフトパラメータを調節することにより、波形コンバイナ２９０６によって生成されるＰＷＭ信号２９０２における補正が可能になる。
[00216]これより図３０を参照すると、ＰＷＭ生成システム３０００は、複数のＰＷＭ生成装置３０３６ａ～３０３６Ｎを含み、これらの各々は、それぞれ図２５Ａ、図２６、図２７、図２８、及び図２９と併せて上に説明されるＰＷＭ生成装置２５００、２６００、２７００、２８００、２９００のいずれかと同じ、又は同様であり得る。各ＰＷＭ生成装置３０３６ａ～Ｎは、参照信号３００２を受信するように構成される。
[00217]図３０の例示的な実施形態において、各ＰＷＭ生成装置３０３６ａ～Ｎは、少なくとも２つの位相シフト素子３０１６ａ～Ｎ、３０１８ａ～Ｎを含み、これらの位相シフト素子は、参照信号３００２、及び各位相シフト素子３０１６ａ～Ｎ、３０１８ａ～Ｎと関連付けられた位相シフトパラメータに基づいて１つ又は複数の位相シフトされた信号を生成するように構成される。
[00218]例えば、ＰＷＭ生成装置３０３６ａは、位相シフト素子３０１６ａ、３０１８ａを含み、これらの位相シフト素子は、参照信号３００２、及び位相シフト素子３０１６ａ、３０１８ａと関連付けられた位相シフトパラメータに基づいて２つ以上の位相シフト信号を生成するように構成される。位相シフト素子Ａ～Ｎ ３０１６ａ～Ｎ、３０１８ａ～Ｎによって生成される各位相シフトされた信号は、それぞれのＰＷＭ信号３００８ａ～Ｎを生成するために、それぞれの波形コンバイナ３００６ａ～Ｎに提供される。
[00219]この方法では、参照信号３００２に周波数及び位相ロックされる複数のＰＷＭ信号３００８ａ～Ｎが、生成され得、各ＰＷＭ信号３００８ａ～Ｎは、参照信号３００２に対するそれぞれのパルス幅及び位相シフトを有する。
[00220]実施形態において、各位相シフト素子３０１６ａ～Ｎ、３０１８ａ～Ｎは、制御器３０３４から位相シフトパラメータを受信するように構成される。制御器３０３４は、限定されるものではないが、ＤＳＰ、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせなどの処理回路を含み得る。実施形態において、制御器３０３４は、１つ又は複数の所望のＰＷＭ信号３００８のための参照信号３００２に対する所望のパルス幅及び位相シフトを含む入力を受信するように構成される。所望のＰＷＭパルス幅／位相はまた、ユーザによって供給される入力であり得るか、又はメモリ内の何らかのルックアップテーブルにおいて事前に決定され、格納され得るということを理解されたい。
[00221]しかしながら、典型的には、所望のパルス幅及び位相は、インピーダンスレベルであるにしろ、システム内の何らかの他の測定された電圧／電流／電力信号にしろ、ある種のシステムフィードバックに関連して、制御器によって決定されることになる。実施形態において、制御器３０３４は、例を挙げると、コンピュータ、マイクロコントローラ、プロセッサ、グラフィックユーザインターフェース、対話装置（すなわち、キーボード、マウス、タッチスクリーンなど）、又はそれらの任意の組み合わせなどから、参照信号３００２に対する所望のパルス幅及び位相シフトを含む入力を受信することができる。参照信号３００２に対するこれらの所望のパルス幅及び位相シフトに基づいて、制御器３０３４は、所望のパルス幅及び位相シフトを達成することが必要な各位相シフト素子のための位相シフトパラメータを決定し、それらをそれぞれの位相シフト素子に提供するように構成される。
[00222]制御器３０３４に位相シフトパラメータを決定させ、それらを所望のパルス幅及び位相シフトを達成することが必要な各位相シフト素子に提供させることによって、ＰＷＭ生成システム３００によって生成される各ＰＷＭ波形３００８Ａ～Ｎは、制御器３０３４によって動的かつ独立して調節され得る。多くの用途において、互いに対して適切に同期される複数のＰＷＭ波形を生成する必要性がある。これは、２つ以上のスイッチ間で正確に転換する必要のある多くの種類の変換器においては特に注目される。例えば、ハーフブリッジにおけるスイッチを駆動することは、各遷移について制御可能なデューティ比及び別個に制御可能な不感時間を伴う２つのＰＷＭ波形の生成を必要とする。各ＰＷＭ波形の位相φ及びパルス幅ｗの両方は、制御器によって動的かつ独立して調節され得る。
[00223]当業者は、図３０の例示的な実施形態が、Ｎ個すべてのＰＷＭ生成装置３０３６ａ～Ｎが並列構造（図２６）に基づいていることを示すが、カスケード構造、又はそれら２つの任意の組み合わせなど、他の構造が使用され得ることを理解するものとする。用途の特定の要件に応じて、異なる構造及び／又は実装形態を有するＰＷＭ生成装置が、互いに接続され、共通参照信号を供給され得る。
[00224]当業者は、特定のＰＷＭ生成構造の特性が、位相シフト素子及び波形コンバイナの実装形態詳細に大きく依存することに留意するものとする。以下に論じられるように、ＩＱ変調器及び位相ロックループの両方に基づいた位相シフト素子実装形態を有するＰＷＭ生成構造。ＩＱ変調器及び位相ロックループに基づいた設計は、多くの場合、周波数変動による位相シフト変調を防ぎながら広い動作周波数範囲にわたって位相シフトを制御することを可能にする。当業者は、プログラム可能な／電圧制御される遅延線及び遅延ロックループなど、位相シフト素子を実装するための他の可能な方法が存在することに留意するものとする。
[00225]図３１～図３５に関して、ＰＷＭ生成装置の実施形態は、ＩＱ変調器により実装される位相シフト素子に基づいて提供される。実施形態において、ＩＱ変調器は、ＲＦ搬送波信号が、様々な範囲の振幅、周波数、及び位相変調動作に従って変調されることを可能にする。
[00226]これより図３１を参照すると、ＰＷＭ生成回路３１００は、局部発振器（ＬＯ）信号３１４０を受信するように構成される第１の入力を有する振幅及び位相シフト回路３１５２を含むＩＱ変調器として実装される。ＰＷＭ生成回路は、一対の任意選択の増幅器３１４４、３１４６をさらに備える。この例示的な実施形態において、増幅器のうちの第１のものは、同相信号成分Ｉ（本明細書ではＩＢＢとも称され、参照番号３１３８で識別される）を受信するように構成され、一対の増幅器のうちの第２のものは、直交位相信号成分Ｑ（本明細書ではＱＢＢとも称され、参照番号３１４０で識別される）を受信するように構成される。増幅器３１４４、３１６は、そこに提供されるＩＱ信号のそれぞれを受信し、適切に増幅された信号を一対のミキサ（又は乗算器）３４１８、３１５０のそれぞれの入力に提供する。ミキサ３１４８、３１５０は、それらの第２の入力において、適切に位相及び振幅調節されたＬＯ信号を、振幅及び位相シフト回路３１５２から受信する。ミキサ３１４８、３１５０の出力は、加算回路３１５４の入力に結合される。加算回路３１５４は、そこに提供される信号を適切に加算し、位相シフト信号３１１０を提供する（その例は、上の図２５Ｂと併せて例証及び説明される）。
[00227]したがって、ＩＱ変調器は、参照信号２５０２と同じ、又は同様である信号であり得る局部発振器（「ＬＯ」）３１４０を受信するように構成される。ＩＱ変調器３１００は、ＬＯ３１４０を２つの直交信号成分Ｉ３１３８及びＱ３１３２に分割するように構成される。信号成分Ｉ３１３８は、ＬＯ３１４０に対する同相成分を表し、言い換えると、成分Ｉ３１３８及びＬＯ３１４０は、同じ位相を有する。成分Ｑ３１３２は、ＬＯ３１４０に関連する位相シフトを有するＬＯ３１４０の直交成分を表す。例えば、成分Ｑ３１３２は、ＬＯ３１４０に対して９０°又はπ／２ラジアンの位相シフトを有し得る。
[00228]実施形態において、ＬＯ３１４０から導出される１つ又は複数の信号は、振幅及び位相シフト回路３１５２によって生成され得る。振幅及び位相シフト回路３１５２は、ＬＯ３１４０から導出される１つ又は複数の信号を生成するために、ＬＯ３１４０の位相及び／又は振幅をシフトするように構成されるアナログ及び／又はデジタル回路を含み得る。実施形態において、振幅及び位相シフト回路３１５２は、成分Ｉ３１３８（ＩＢＢ）に印加されるべきＬＯ３１４０から導出される信号、及び、成分Ｑ３１３２（ＱＢＢ）に印加されるべきＬＯ３１４０から導出される信号を生成するように構成される。実施形態において、振幅及び位相シフト回路３１５２は、ＬＯ３１４０の所望の位相シフトを達成するために、ベースバンド信号を生成するように構成される。
[00229]実施形態において、成分Ｉ３１３８は、乗算器３１４８に提供される。いくつかの実施形態において、成分Ｉ３１３８は、乗算器３１４８に提供される前に、まず、増幅器３１４４に提供され得る。増幅器３１４４、３１４６は、一般に、任意の入力信号調整、バッファリング又は増幅／減衰に使用され得るということを理解されたい。この例示的な実施形態では、回路３１４４、３１４６は、増幅器として概略的に例証されるが、回路３１４４／３１４６の実際の機能は、ＩＱ変調器の特定の実装形態に大きく依存するということを理解されたい。さらに、振幅及び位相シフト回路３１５２によって生成されるＬＯ３１４０から導出される信号もまた、乗算器３１４８に提供される。乗算器３１４８は、成分Ｉ３１３８、及びＬＯ３１４０から導出される信号を乗算して、その積を加算器３１５４に提供するように構成される。同様に、成分Ｑ３１４２は、乗算器３１５０に提供される。いくつかの実施形態において、成分Ｑ３１４２は、乗算器３１５０に提供される前に、増幅器３１４６に提供され得る。さらに、振幅及び位相シフト回路３１５２によって生成されるＬＯ３１４０から導出される第２の信号は、乗算器３１５０に提供される。乗算器３１５０は、成分Ｑ３１４２、及びＬＯ３１４０から導出される信号を乗算して、その積を加算器３１５４に提供するように構成される。各乗算器３１４８、３１５０は、２つ以上の信号を一緒に乗算するように構成されるアナログ及び／又はデジタル回路を備える。
[00230]加算器３１５４は、２つ以上の信号を一緒に合計するように構成されるアナログ及び／又はデジタル回路を含む。加算器３１５４は、乗算器３１４８及び乗算３１５０によって提供される積を合計することによって、位相シフトされた信号３１１０を生成するように構成される。言い換えると、加算器３１５４は、ＬＯ３１４０並びに生成されたベースバンド信号ＩＢＢ及びＱＢＢに従って、位相シフトされた信号を生成するように構成される。
[00231]実施形態において、ＩＱ変調器の出力は、以下のように表現され得る。
Figure 2023078358000011
[00232]この式中、ＲＦ（ｔ）は、ＩＱ変調器によって生成される位相シフトされた信号を表す。
[00233]簡便性の目的のため、ＬＯ３１４０は、２つの直交するｃｏｓ（ωｔ）及び－ｓｉｎ（ωｔ）信号に分割されるものと仮定する。ＬＯ３１４０内の任意の絶対位相オフセットは、位相シフトされた信号内に同一の絶対位相オフセットを結果としてもたらす。
[00234]式１が示すように、ＩＢＢ ２＋ＱＢＢ ２を一定に保ち、ＱＢＢ対ＩＢＢの比を調節することによって、位相シフトθは、一定のＲＦの大きさを維持しながら、局部発振器入力とＲＦ出力との間で制御され得る。実施形態において、ＩＱ変調器を、この方式で、厳密には位相変調器として、使用することは、ＰＷＭ生成に必要とされる位相シフト素子を実装するのに特に好適である。
[00235]これより図３２を参照すると、例となるＩ／Ｑ変調のフェーザ図（すなわち、極座標プロット）が提供される。極座標内に表されるのは、プロットの、Ｙ軸に沿ったＱＢＢ３２４２、及びＸ軸に沿ったＩＢＢ３２３８であり、Ｉ／Ｑ変調器によって生成される位相シフトされた信号３２１０が、２つの間のフェーザとして表されている。図３２から分かるように、ＩＢＢ３２３８は、本質的に、位相シフトされた信号フェーザの実数成分を制御する一方、ＱＢＢは、その虚数成分を設定する。したがって、当業者は、２つのベースバンド信号ＩＢＢ及びＱＢＢを適切に制御することによって、位相シフトされた信号３２１０の振幅及び位相の両方を独立して変調することができるということを理解するものとする。実施形態において、周波数変調もまた、出力の位相を適切に変調することによって可能である。
[00236]図３２から分かるように、ＩＢＢ ２＋ＱＢＢ ２を一定に保ち、ＱＢＢ対ＩＢＢの比を調節すると、位相シフトθは、位相シフトされた信号の大きさを一定に維持しながら、ＬＯ３２４０入力と位相シフトされた信号出力３１１０との間で制御され得る。ＩＱ変調器を、この方式で、厳密には位相変調器として、使用することは、ＰＷＭ生成に必要とされる位相シフト素子を実装するのに特に好適である。
[00237]ＰＷＭ波形の位相は、ベースバンド入力Ｉ及びＱの固定のセットでは周波数により変化し得るが、パルス幅１１’（電気的度合い）は一定のままであり、周波数変調によって影響されないということに留意されたい。これは主に、（本明細書では並列構造と称される）図３３の構造の対称な構造及び均衡した経路遅延に起因する。
[00238]図３３内の２つのＩＱ変調器の帯域通過フィルタが同一の周波数－位相応答を有する場合、周波数変動は、ＩＱ１及びＩＱ２の両方に同一の位相オフセットを引き起こすということも理解されたい。しかしながら、ＰＷＭ波形のパルス幅は、ＲＥＦ信号に対する２つの論理ゲート入力の差動位相に等しい。したがって、ＩＱ１及びＩＱ２から出力Ｑへの伝搬遅延も整合される場合、周波数変調は、論理ゲート入力への共通モード位相シフトを引き起こすだけであり、故に、パルス幅ｗに影響を及ぼさない。これが、波形コンバイナの実装形態について、共通パッケージにおいて整合した伝搬遅延を有する比較器を使用する１つの理由である（すなわち、比較器は、同じ集積回路パッケージ内に実装され、故にそれらは、ほぼ整合した伝搬遅延を結果としてもたらす同様の製造プロセス変数及び温度にさらされる）。
[00239]当業者は、一定のベースバンド入力Ｉ及びＱについて、周波数によるＰＷＭ波形位相φの変調が、特定の用途では望ましくない場合、いくつかの手法がこの問題を緩和するために追及され得るということを理解するものとする。例えば、Ｉ及びＱは、φにおける任意の位相誤差を補正するために、周波数変動に応答してチューニングされ得る。しかしながら、この手法は、ＩＱ変調器の周波数－位相応答、及び波形コンバイナ回路と関連付けられた伝搬遅延の正確な測定を必要とする。さらには、Ｉ及びＱ信号を合成する制御器は、動作周波数の経過を追わなければならず、これは、いくつかの用途においては望ましくなく、面倒な場合がある。
[00240]位相シフト素子の正確な位相制御を達成するために、ルックアップテーブルが、制御器３０３４と同じ又は同様の制御器内に実装され、制御器が、ベースバンドＩ及びＱ値のセットを、位相シフト素子のＩＱ出力とその参照信号との間の位相シフトにマッピングする。
[00241]例となる実施形態において、Ｉ及びＱ値は、１２ビットＯＡＣにより合成されるため、それらは、４０９６個の離散値のうちの１つのみを取ることができる。ルックアップテーブルを作成するために、ベースバンド入力のうちの一方は、そのデジタル範囲全体にわたって掃引される一方、他方は、（Ｉ）によって示されるようにＩ２＋Ｑ２の大きさを大体一定に保つように調節される。ＲＥＦとＩＱとの間の位相シフトは、４０９６対のベースバンド入力の各々について測定され、ルックアップテーブル内に格納される。この制御手法は、ＤＡＣ伝達関数における任意の非線形性、ＩＱ変調器のベースバンドチャネルの利得における不整合、及び特定の動作周波数における出力帯域通過フィルタの挿入位相を補正する。
[00242]これより図３３を参照すると、ＰＷＭ生成装置３３００は、示されるように一対のＩＱ変調器として実現される１つ又は複数の位相シフト素子を含む。ＰＷＭ波形が同期される参照信号は、両方のＩＱ変調器に供給され、それらの局部発振器入力として機能する。マイクロコントローラにより制御される一対のＤＡＣは、各ＩＱ変調器についてＩ及びＱ信号のための適切な値を合成し、こうしてＲＥＦ信号に対するそれらの出力ＩＱ１及びＩＱ２の位相シフトを制御するために使用され得る。
[00243]図３３の例示的な実施形態において、ＰＷＭ生成装置３３００は、一対の比較器、及びここではＡＮＤゲートとして提供されるゲートとして示される単一の論理ゲートにより実装される波形コンバイナ３３０６を含む。図３３に示される例となる実装形態において、論理ＡＮＤゲートは、１つの反転入力を有するということを理解されたい。ゲートは、回路複雑性を簡略化するためだけにこのように示される。しかしながら、現実には、回路は、その入力のうちの１つにおけるＮＯＴゲートと一緒に、２つの非反転入力を伴うＡＮＤゲートにより実装され得る。
[00244]同じ回路機能を実装するための別の方法は、比較器３３６８の＋／－接続（その出力を無効にする）を反転（すなわち、フリップ）すること、及び２つの比較器の出力を２つの非反転入力を伴うＡＮＤゲートに供給することである。実際、後者は、本発明のプロトタイプの構築に使用した実際の回路実装形態である。波形コンバイナ３３０６の出力Ｑは、信号ＩＱ１が正であり、信号ＩＱ２が負である間のみ、アサートされる（論理高）。したがって、パルス幅ｗ及び位相φを有するＰＷＭ波形を生成するためには、ＩＱ変調器出力ＩＱＩ及びＩＱ２は、それぞれφ及びφ＋ｗだけＲＥＦ信号に対して位相シフトされなければならない。
[00245]ｗ及びφが制御され得る分解能は、ＤＡＣが２つのＩＱ変調器のＩ及びＱ入力を合成することができる分解能に依存するということを理解されたい。図３３内の波形コンバイナの実装形態は、出力ＰＷＭ波形のパルス幅を最大１８００に制限し、これは、ＩＱ１及びＩＱ２が１８００位相ずれであることに対応するということに留意されたい。しかしながら、以下に説明されるように、この制限は、波形コンバイナの異なる実現形態により緩和され得る。
[00246]１つの実施形態において、単一の位相シフト素子のＩＱ変調器ベースの実装形態は、差動ベースバンドＩ及びＱ入力並びに差動ＬＯ入力を有するＩＱ変調器の統合された実現形態を提供するＬＴＣ５５９８（アナログデバイセズ株式会社）チップを利用する。Ｉ及びＱ入力における差動電圧は、電流に変換され、そしてこの電流が、二重平衡型ミキサを駆動する。これらのミキサの出力は、加算され、バッファに印加され、このバッファが、差動ミキサ信号を５０ｎのシングルエンドのバッファされたＲＦ出力に変換する。ＬＴＣ５５９８は、ＰＷＭ波形の超高速調節を可能にする４００ＭＨｚ超のベースバンド帯域幅をサポートすると同時に、５ＭＨｚ～１６００ＭＨｚの局部発振器周波数範囲にわたって動作を可能にする。Ｉ及びＱ入力は、一対の１２ビットＤＡＣ（ＡＤ５６２４、アナログデバイセズ株式会社）により合成され、それらのシングルエンド出力は、バッファされ、一対の完全な差動演算増幅器（ＬＴＣ６３６２、リニアテクノロジー社）により差動信号に変換される。ＤＡＣは、標準ＳＰＩ直列インターフェースを通じてマイクロコントローラにより制御される。受動インピーダンス整合ネットワーク及びＩ：１バラン（ＴＣ Ｉ－Ｉ ＴＧ２＋、Ｍｉｎｉ－Ｃｉｒｃｕｉｔｓ社）は、ＩＱ変調器の差動ＬＯ入力をシングルエンドの５０ｎ参照入力ＲＥＦに変換する。
[00247]これより図３４を参照すると、位相シフト命令対測定位相シフト誤差のプロットは、命令された位相シフトと、そのような命令された位相シフトに応答して達成される位相シフトとの間の良好な一致を例証する。いくつかの実施形態において、ＩＱ変調器ベースの位相シフト素子によってもたらされる位相シフトを制御するために、適切なＩ及びＱ入力がＩＱ変調器に提供されなければならない。これらの入力を決定する１つの方法は、ルックアップテーブルの使用によるものである。制御器のメモリに格納される予め決定されたルックアップテーブルは、ある特定の命令された位相シフトをもたらすために必要とされるＩ及びＱ信号値を列挙する。このルックアップテーブルは、予め計算され得るか、又は経験的に測定され得る。図３４が示すように、このルックアップテーブル手法を用いて、位相シフト素子出力の位相を制御することができる（例えば、図３３の回路内の位相シフト信号ＩＱ１及びＩＱ２は、命令された位相シフトの３６０°範囲全体にわたって０．５°以内に制御され得る）。所望の場合、制御精度は、より大きいビット数を有するＤＡＣを使用してＩ及びＱ入力を合成することによってさらに向上され得る。
[00248]これより図３５を参照すると、位相シフト命令対測定された位相シフト標準偏差（ＳＴＤ）のプロットは、プロトタイプ回路における達成された測定位相誤差の標準偏差を例証する。図３５内の測定位相誤差の標準偏差は、プロトタイプＩＱ変調器ベースの位相シフト素子の出力におけるジッタの間接的測定と考えられ得る。図３５は、－１８０°～１８０°範囲全体にわたって所与の命令された位相シフトに対して行われる図３４内の位相誤差測定の確実性を示す。
[00249]図３５は、図３４の位相誤差測定を実証する重要な測定基準として機能する。
[00250]上に記載されるように、図３５内の測定位相誤差の標準偏差は、位相シフト素子の出力におけるジッタの尺度と考えられ得、それは主に、参照信号内のジッタ、及び位相測定が実施されたオシロスコープ取得システムに起因する。したがって、図３５は、図３４内の位相誤差の測定を実証する機能を果たす。図３５は、基本的に、図３４に示される測定位相誤差がおよそ±０．１°以内まで正確であることを例証する。言い換えると、図３４は、測定位相誤差を示し、図３５は、その測定がどれくらい確かであるかを示す（標準偏差として知られるもの）。
[00251]次に説明されるのは、ＰＷＭ波形生成のために位相シフト素子を実装することにおける位相ロックループ（ＰＬＬ）の使用である。さらに説明されるのは、ＰＬＬを備える複数の位相シフト素子を有するカスケード型ＰＷＭ生成構造の設計例である。
[00252]一般に、可変デューティサイクル波形を生成するためのＰＬＬベースの手法は、周波数から独立して角度パルス幅（ａｎｇｕｌａｒ ｐｕｌｓｅ ｗｉｄｔｈ）及び位相φ（参照信号に対する）の両方の動的制御を可能にし、すなわち、周波数変調は、ｗにもφにも影響を及ぼさない。角度パルス幅は、ここでは、３６０°サイクル（１周期全体）の中から度数で表現されるＰＷＭ波形のパルスの幅を指す。
[00253]例えば、１００ｎ秒の周期及び２５ｎ秒のパルス幅を有するＰＷＭ波形は、９０°の角度パルス幅（単一周期の４分の１）を有する。角度パルス幅のこのような概念を使用することにより、周波数を特定する必要性なしに、その周期に関連したパルスの幅を説明することができる。これは、ＰＷＭ波形を説明するために０～１００％デューティサイクルを使用する概念にいくらか類似する。
[00254]これより図３６を参照すると、可変デューティサイクル波形を生成することができる回路３６００は、一対の位相シフト素子３６０４ａ、３６０４ｂを備える位相シフト回路３６０４を含む。位相シフト素子３６０４ａ、３６０４ｂは各々、ＰＬＬ３６１６、３６１８を備え、ＰＬＬ３６１６のうちの第１のものは、参照信号３６０２を受信するように構成される入力３６１６ａを有する。ＰＬＬ３６１６は、その出力３６１６ｂにおいて、位相シフトされた信号Ａを提供する。ＰＬＬ出力３６１６ｂは、信号経路を通じて、波形コンバイナ３６０６の第１の入力に結合される。ＰＬＬ出力信号Ａの一部分はまた、第２のＰＬＬ３６１８の入力３６１８ａ、並びに時間遅延回路３６７４を通じてＰＬＬ３６１６のフィードバック入力３６１６ｃ、の両方に結合される。したがって、第１及び第２の位相シフト素子３６０４ａ、３６０４ｂは、第１の位相シフト素子３６０４ａによって生成される位相シフトされた出力信号が、第２の位相シフト素子３６０４ｂの参照信号（すなわち、入力信号）として機能するように結合される。したがって、位相シフト素子３６０４ａ、３６０４ｂは、いわゆる「カスケード」構造で結合されると言われる。
[00255]時間遅延素子３６７４は、ＰＬＬ３６１６のフィードバック経路内に時間遅延τをもたらす。時間遅延τは、入力３６０６ａ（すなわち、図３６内の信号Ａ入力）から出力３６０６Ｃ（すなわち、図３６内の信号Ｑ出力）まで波形コンバイナ回路３６０３を通じた伝搬遅延を整合させるように選択される。そのような遅延は、おそらくは、スイッチゲートドライバ遅延並びに任意の他の遅延を含み得る。以下に詳細に説明されるように、時間遅延素子３６７４は、周波数変調に対する位相シフトφの依存性を実質的に減少させる（及び理想的には排除する）ように選択される時間遅延τをもたらす。
[00256]ＰＬＬ３６１８は、その入力３６１８ａに提供される信号に応答して、その出力３６１８ｂにおいて、位相シフトされた信号Ｂを提供する。ＰＬＬ３６１８の出力３６１８ｂは、信号経路を通じて波形コンバイナ３６０６の第２の入力に結合される。ＰＬＬ出力信号Ｂの一部分はまた、ＰＬＬ３６１８のフィードバック入力３６１８ｃに結合される。
[00257]波形コンバイナ３６０６は、入力３６０６ａ、３６０６ｂにおいてそこに提供される信号を組み合わせ、出力３６０６ｃにおいて、所望の波形を有するＰＷＭ信号３６０８を提供する。波形コンバイナ３６０６は、そこに提供される信号を、本明細書に説明される技術のうちのいずれか、又はＰＷＭ信号３６０８を生成するのに好適な任意の他の技術を使用して組み合わせる。
[00258]各ＰＬＬモジュール３６１６、３６１８は、それぞれのフィードバック入力にフィードバックされる信号が、それぞれの入力３６１６ａ、３６１８ａに提供される入力信号に周波数ロックされ、それに対してある特定の量だけ位相シフトされる（すなわち、それぞれの入力信号に対して位相シフトされる）ように、それぞれの出力３６１６ｂ、３６１８ｂにおいて、それぞれの出力信号Ａ、Ｂを生成する。ＰＬＬモジュール３６１６、３６１８は、したがって、入力とフィードバック信号との間の位相シフトの直接制御を可能にする。
[00259]この位相シフトは、デジタル制御され得（例えば、マイクロコントローラ（μＣ）３６６２により、又は何らかの他の制御源により）、また恣意的な分解能で－１８０°から＋１８０°まで調節され得る。分解能は、例えば、ＰＬＬの実装形態に依存し得る。ＰＬＬベースの位相シフト素子の実装形態に応じて、それがもたらす位相シフトは、典型的には、アナログ電流又は電圧信号を用いて制御される。このアナログ信号が合成され得る分解能が、最終的には位相シフトが制御され得る分解能を決定する。多くの場合、アナログ制御信号は、デジタル－アナログ変換器（ＤＡＣ）により合成される。ＤＡＣ自体は、マイクロコントローラの一部であってもよく、又はＰＬＬ位相シフト素子の設計の一部であり得る。
[00260]前者の場合、マイクロコントローラは、アナログ制御信号を直接合成し、この場合、マイクロコントローラの分解能が、実際、位相シフトが制御され得る分解能を決定する。
[00261]しかしながら、後者の場合、マイクロコントローラは、ＰＬＬ位相シフト素子の一部であるＤＡＣをデジタル制御することができる。この場合、ＰＬＬ実装形態が、位相シフトを制御することができる分解能を決定する。
[00262]したがって、図３６は、波形コンバイナに結合された位相ロックループモジュールを使用して実装される位相シフト素子を有するカスケード式ＰＷＭ波形生成装置の例である。実施形態において、波形コンバイナは、単一のＡＮＤゲートなど、１つ又は複数の論理ゲートを使用して実装され得る。そのような手法は、動的に調節可能なデューティサイクル及び位相φを有するＰＷＭ波形の生成を可能にする。単一の論理ゲートから提供される波形コンバイナでは、ＰＷＭ波形の角度パルス幅ｗは、最大１８０°に制限され得るということに留意されたい。
[00263]図３６の回路３６００を検討すると、ＰＬＬ３６１６のフィードバック経路内の時間遅延の要素τがゼロであり、ＰＬＬ３６１６（ＰＬＬ１）が、その入力とフィードバック信号との間にφの位相シフトを提供するように命令される場合、これは、出力信号Ａ（すなわち、ＰＬＬ３６１６の出力）が参照入力ＲＥＦに周波数ロックされること、及びそれに対してφだけ位相シフトされる（τ＝０と仮定する）ことを引き起こす。この例では、参照信号ＲＥＦと出力信号Ａとの間のφの位相シフトは、出力信号パルスの立ち上がりエッジが、参照信号における負から正への遷移よりφの位相だけ遅れることを示唆する。
[00264]同様に、ＰＬＬ３６１８（ＰＬＬ２）は、その入力とフィードバック信号との間にｗの位相シフトを提供するように命令されるとする。ＰＬＬ１の出力は、ＰＬＬ２の入力として機能するため、信号Ｂは、信号Ａに対してｗの位相シフトを有し、故に参照信号ＲＥＦよりφ＋ｗの位相シフトだけ遅れる。
[00265]１つの実施形態において、信号Ａ及びＢは、論理ＡＮＤゲートと組み合わせられて、角度パルス幅ｗ、及びその立ち上がりエッジとＲＥＦ信号の負から正への遷移との間に位相シフトφを有する出力信号Ｑをもたらし得る。このシナリオでは、信号Ｂは、信号Ａと論理的に（すなわち、ＡＮＤ論理ゲートを介して）組み合わせられる前に、まず反転されるということに留意されたい。波形コンバイナ回路の伝搬遅延に起因して、ＲＥＦ信号の任意の周波数変調は、ＰＷＭ波形の位相シフトφにおいて対応する変化を引き起こすということにも留意されたい。周波数に対するＰＷＭ波形位相のこのような依存性は、ＰＬＬ１のフィードバック経路内の時間遅延τをチューニングして、波形コンバイナ論理ゲート（例えば、ＡＮＤゲート）の伝搬遅延を整合させることによって、実質的に減少（理想的には排除）され得る。
[00266]これをさらに明白にするため、図３６内のＰＬＬ１は、その入力とフィードバック信号との間に位相シフトφを提供するように命令されるとする。ＰＬＬ１のフィードバック経路におけるτの時間遅延は、出力信号Ａを、フィードバック入力３６１６ｃ（図３６ではＦＢとしても示される）における信号よりも時間τだけ先行させる。時間遅延τが波形コンバイナの伝搬遅延に一致する場合、信号Ｑは、フィードバック入力３６１６ｃ（ＦＢ）における信号と同相になり、故に、出力信号Ｑは、参照信号ＲＥＦよりも命令された位相シフトに対応する位相φだけ遅れることになる。したがって、ＰＷＭ波形の位相は、ＰＬＬ３６１６の命令された位相シフトによって設定され、周波数変動により影響されない。
[00267]ＰＬＬの安定性を保証しながら、この方式でフィードバックループによって補償され得る伝搬遅延の量は、ＰＬＬフィードバックループの位相余裕及び帯域幅に依存するということに留意されたい。高ループ帯域幅を有するＰＬＬ設計は、わずかな量のループ遅延しか許容できず、故に、そのような動作をサポートするのに十分な動作速度を有する波形コンバイナ内の論理回路の使用を必要とする。その一方で、大きい伝搬遅延を有する波形コンバイナの伝搬遅延を完全に補償することができる（論理ゲートとしてトランジスタゲートドライバを使用するときがそうであり得る）ためには、遅いループ帯域幅を有するＰＬＬの設計を要し、したがってＰＷＭ波形の位相が調節され得る速度を制限する。
[00268]単一の論理ゲート（例えば、ＰＬＬ出力３６１８ｂに結合される反転入力を有する単一のＡＮＤ論理ゲート）のみを備える波形コンバイナは、比較的実装するのが簡便であるが、それは、信号Ａ及びＢが１８０度位相ずれであることに対応する１８０度の最大角度パルス幅（５０％デューティサイクル）を有するＰＷＭ波形の生成しか可能にしない。さらには、これは、信号Ａ及びＢの両方が５０％デューティサイクルを有する場合にのみ可能である。しかしながら、多くの用途は、より広い範囲にわたってＰＷＭ波形のデューティサイクルを制御する能力を必要とする。したがって、上記の制限を緩和する波形コンバイナの代替の実装形態が、図３７と併せて以下に説明される。
[00269]全体的概観において、図３７は、Ｄ型フリップフロップに結合されるエッジ検出器から提供される波形コンバイナを有するカスケード式の位相ロックＰＷＭ生成装置３７００である。この手法は、３６０°範囲にわたるＰＷＭ位相φ及び角度パルス幅ｗの動的調節を可能にする。上で論じられるように、参照信号を受信する第１のＰＬＬのフィードバック経路に含まれる時間遅延素子τは、入力Ａから出力Ｑまで波形コンバイナ回路を通じて伝搬遅延を実質的に整合させるように選択され、したがって周波数変調に対するφの依存性を排除する。
[00270]これより図３７を参照すると、ＰＷＭ波形生成のための例示的な回路は、波形コンバイナ３７０６に結合される一対の位相シフト素子３７０４、３７０４を含む。位相シフト素子３７０４、３７０４は、図３６と併せて上に説明される位相シフト素子３６０４ａ、３６０４ｂと同じ、又は同様であり得る。この例示的な実施形態において、波形コンバイナ３７０６は、一対のエッジ検出器３７７８、３７８０を備え、これらの各々が、位相シフト素子３７０４、３７０４のそれぞれから入力を受信する。エッジ検出器３７７８、３７８０は、ここでは、論理ゲートにより実装される（ここでは、その１つの入力に結合されるインバータを有するＡＮＤ論理ゲートとして例証される）。当業者は、当然ながら、エッジ検出器が、任意のタイプの回路を使用して実装され得ることを理解するものとする。当業者は、信号エッジ（例えば、信号の立ち上がり及び／又は立ち下がりエッジ）を検出することができる任意のタイプの回路もまた使用され得ることをさらに理解するものとする。
[00271]エッジ検出器のうちの第１のもの、ここではエッジ検出器３７７８の出力は、Ｄ型フリップフロップ３７８２のクロック入力ＣＬＫに結合される。エッジ検出器の第２のもの、ここではエッジ検出器３７８０の出力は、Ｄフリップフロップ３７８２のリセット入力ＲＥＳＥＴに結合される。フリップフロップ３７８２のＤ入力は、参照信号に結合される（ここでは、論理信号は、論理１の値を有する）。
[00272]このＤ型フリップフロップ構成は、図３６の回路の上記の制限を緩和する。フリップフロップのＤ入力は、論理高信号レベルを有する信号に結合されるため、ＣＬＫ入力における立ち上がりエッジは、出力信号Ｑを高（すなわち、論理高信号レベル）に設定する一方、ＲＥＳ入力における立ち上がりエッジは、Ｑをクリアにする（すなわち、出力信号Ｑを論理低信号レベルに設定する）。コンバイナの入力におけるエッジ検出器３７７８、３７８０は、立ち上がりエッジが信号Ａ又はＢにおいて発生するとき、フリップフロップを駆動するためにパルスを生成する。
[00273]当然ながら、フリップフロップの実装形態に応じて、エッジ検出器の使用が必要とされない場合があるということも理解されたい。
[00274]非同期リセット入力を有するフリップフロップの場合、出力信号Ｑは、ＲＥＳがＣＬＫ入力とは関係なく論理高である限り、論理低信号レベルを強制される。そのような場合、信号Ｂが論理高である間フリップフロップが信号Ａの立ち上がりエッジを「スキップする」ことを防ぐためにエッジ検出器を使用することが重要である。エッジ検出器を使用するとき、獲得され得る最大ＰＷＭパルス幅は、ＲＥＦ信号の時間期間からエッジ検出器出力のパルス幅を差し引いたものにほぼ等しい。したがって、波形コンバイナ３７０６は、ほぼ３６０°範囲にわたるＰＷＭ波形の角度パルス幅及び位相の制御を可能にするということを理解されたい。
[00275]いくつかの用途では、複数の関連した「単一パルス」ＰＷＭ波形を生成することが望ましいか、又は必要な場合がある。一般に、ＰＷＭ波形は、様々なパルス幅及びパルス間の間隔を有する、単一周期内の複数パルスを含み得る。そのような「多重パルス」ＰＷＭ波形において、パルスパターンは、ＰＷＭ波形周波数でサイクル毎に繰り返す。例えば、図２８では、生成されたＰＷＭ波形の各３６０°サイクルは、幅α及びβを伴う２つのパルスを有する。
[00276]３６０°サイクル毎（１周期全体）に単一パルスのみを含むＰＷＭ波形は、ここでは「単一パルスＰＷＭ波形」と称される。そのような複数のそのような単一パルスＰＭＷ波形を生成することができる回路及びシステムは、例えば、制御可能なデューティ比及び別個に制御可能なスイッチ間の不感時間を有するハーフブリッジ内の補足的なスイッチを駆動するために使用され得る。他の用途では、制御可能な不感時間よりも、制御可能な時間の重複、又は３つ以上の関連した単一パルス波形を提供することが望ましいか、又は必要な場合がある。図３８は、共通参照信号ＲＥＦに位相及び周波数ロックされる、複数の、ここでは２つのＰＷＭ波形を生成することができるＰＷＭ生成システムの例となる設計を示す。
[00277]これより図３８を参照すると、ＰＷＭ生成システム３８００は、参照信号を生成する参照信号源３８０２を含む。参照信号は、複数のＰＬＬベースのＰＷＭ生成装置３８３６ａ～３８３６Ｎの各々の入力に提供される。ＰＬＬベースのＰＷＭ生成装置３８３６ａ～３８３６Ｎは、図３７と併せて上に説明されるＰＷＭ生成装置３７００と同じ、又は同様であり得る。
[00278]ＰＷＭ生成装置３８３６ａをＰＷＭ生成装置３８３６ａ～３８３６Ｎの代表とすると、ＰＷＭ生成装置は、カスケード構成で結合される一対のＰＬＬ３８１６ａ、３８１６ｂを含む。上に説明されるように、カスケード構成では、ＰＬＬ３８１６ａの第１のものが、その入力において、参照信号源３８０２から参照信号を受信し、ＰＬＬ３８１６ａの出力は、第２の異なるＰＬＬ３８１８の入力に結合され、その結果として、ＰＬＬ３８１６ａからの位相シフトされた出力信号がＰＬＬ３８１８ａの参照信号（すなわち、入力信号）として機能する。上に説明されるように、ＰＬＬ３８１６ａの出力は、時間遅延回路３８７４ａを通じてＰＬＬ３８１６ａのフィードバック入力に結合される。ＰＬＬ３８１６ａ、３８１８ａによって生成される位相シフトされた信号は、波形コンバイナの入力に提供されて、ＰＷＭ生成装置３８３６ａの出力３８０８ａにおいてＰＷＭ出力信号Ｑを生成する。
[00279]ＰＭＷ生成システム３８００は、制御器３８３４をさらに含む。制御器３８３４は、位相シフトパラメータ値を、ＰＷＭ生成装置３８３６ａ～３８３６Ｎの各々における位相シフト素子に提供する。具体的には、制御器３８３４は、位相シフトパラメータ値３８１２ａ～３８１２Ｎを、ＰＬＬ３８１６ａ～３８１６Ｎ、３８３８ａ～３８３８Ｎのそれぞれに提供する。
[00280]したがって、システム３８００が、同じ参照信号が供給されるＰＬＬベースのＰＷＭ生成装置３８３６を２つ備える場合、システムは、２つのＰＷＭ波形Ｑ１及びＱ２それぞれの位相シフトφ１、φ２及びパルス幅ｗ１、ｗ２を独立して制御することができる。
[00281]図３８の回路は、例えば、制御可能なデューティサイクル及び不感時間を有する、ハーフブリッジ回路内の２つの補足的なスイッチのための駆動信号を生成するために使用され得る。２つのＰＷＭ生成装置３８３６を有し、参照信号周波数が５ＭＨｚ～２０ＭＨｚの範囲にわたって変化し得る実施形態において、ＰＷＭ波形Ｑ１及びＱ２は、およそ２５％デューティサイクル及び２５％対称不感時間を有して提供され得、すなわち、各遷移における不感時間は、ＰＷＭ周期の約２５％である。Ｑ１及びＱ２の立ち上がりエッジは、１８０°離れており、参照信号の最大値及び最小値それぞれと整列され得る。そのような実施形態において、周波数が５ＭＨｚ～２０ＭＨｚ範囲全体にわたって変化する際、ＰＷＭデューティサイクル、不感時間、及び位相シフトは影響されない。
[00282]これより図３９を参照すると、例示的なＰＷＭ生成システム３９００は、第１のＰＬＬ３９１６によって生成される位相シフトされた出力信号が第２のＰＬＬ３９１８の参照信号（入力）として機能するように結合される第１及び第２の位相シフト素子３９０４ａ、３９０４ｂを含む。したがって、ＰＬＬ３９１６、３９１８は、図３６と併せて上に説明されるいわゆるカスケード構造で結合される。
[00283]しかしながら、図３６と併せて上に説明されるカスケード構成と対照的に、図３９の例示的な実施形態において、ＰＬＬ３９１６のＦＢ入力３９１６ｃに提供されるフィードバック信号は、波形コンバイナ３９０６の出力から直接とられる（すなわち、出力信号Ｑの一部分が、ＰＬＬ３９１６のフィードバック入力３９１６ｃに提供される）。
[00284]システム制御器３９３４は、位相シフトパラメータを、位相シフト素子３９０４ａ、３９０４ｂに、及び特に、ＰＬＬ３９１６、３９１８に提供する。位相シフトパラメータは、少なくとも１つ又は複数の位相シフト値を含む。図３９の例では、システム制御器３９３４は、φの位相シフト値を位相シフト素子３９０４ａに提供し、ｗの位相シフト値を位相シフト素子３９０４ｂに提供する。
[00285]位相シフト素子３９０４ａにφの既定の位相シフト値を提供することにより、ＰＬＬ３９１６が、その出力信号（すなわち、図３９では信号Ａ）の位相を、参照信号ＲＥＦとＰＬＬ３９１６のＦＢ入力に提供されるフィードバック信号との間の位相シフトがφの位相になるまで調節することを引き起こす。上に説明されるように、位相シフト素子３９１６、３９１８は、いわゆるカスケード構成で結合されるため、これにより、位相シフト素子３９０４ｂがφ＋ｗの位相シフトを有する位相シフトされた信号Ｂを生成することを結果としてもたらす。位相シフト素子３９０４ａ、３９０４ｂによって生成される位相シフトされた信号は、波形コンバイナ３９０６内で組み合わされて、位相シフトφ及びパルス幅ｗを有するＰＷＭ信号３９０８（すなわち、出力信号Ｑ）を生成する。したがって、参照信号ＲＥＦに対するＰＷＭ波形の位相は、波形コンバイナ回路における伝搬時間遅延を補償する必要なしに、周波数が変動すると直接制御され得る。
[00286]これより図４０を参照すると、参照信号に対する所望のパルス幅及び位相シフトを有するＰＷＭ信号を生成するためのプロセスのフロー図は、ＰＷＭ生成装置が参照信号を受信する処理ブロック４００２において開始する。そのようなＰＷＭ生成装置は、本明細書に説明されるＰＷＭ生成装置のうちのいずれかと同じ、又は同様であり得、少なくとも１つの参照信号を受信するように構成される。参照信号は、本明細書に説明される参照信号（図２５Ｂと併せて上に説明される参照信号２５０２を含むが、これに限定されない）と同じ、又は同様であり得る。実施形態において、ＰＷＭ生成装置は、位相シフト素子２５０４と同じ、又は同様であり得る、少なくとも１つの位相シフト素子を含み得る。ＰＷＭ生成装置の位相シフト素子は、図２６及び図２７に関して上に論じられるように、並列構造、カスケード構造、又は両方のいずれかを有し得る。
[00287]次いで処理は、ＰＷＭ生成装置の少なくとも１つの位相シフト素子がその出力において、位相シフトされた信号を生成する処理ブロック４００４へと進む。そのような位相シフトされた信号は、図２５Ｂと併せて説明される位相シフト信号２５０８と同じ、又は同様であり得る。位相シフトされた信号の位相シフトは、処理ブロック４００２で提供される参照信号、並びにそれぞれの既定の位相シフトパラメータに基づき得る。位相シフトパラメータは、位相シフト信号の生成に使用される既定の位相シフト及び／又は既定のパルス幅を含み得る。例えば、既定の位相シフトパラメータは、位相シフト信号を生成するために、それぞれの位相シフト素子が参照信号に適用する所望の位相シフトを含み得る。実施形態において、いくつかの位相シフト素子は、既定の位相シフトパラメータに従って参照信号を位相シフトすることによって、位相シフトされた信号を生成するように構成され得る一方、他の位相シフト素子は、別の位相シフト素子によって生成される位相シフトされた信号を位相シフトすることによって、位相シフトされた信号を生成するように構成され得る。
[00288]実施形態において、既定の位相シフトパラメータは、本明細書に説明される制御器のうちのいずれかと同じ、又は同様であり得る制御器によって生成され得る。制御器は、ＰＷＭ生成装置によって生成されるＰＷＭ信号のために、参照信号に対する所望のパルス幅及び位相に基づいて既定の位相シフトパラメータを生成するように構成され得る。実施形態において、制御器は、生成された既定の位相シフトパラメータをそれぞれの位相シフト素子に提供するように構成される。
[00289]次いで処理は、処理ブロック４００４で生成される位相されたシフト信号が組み合わされて、１つ又は複数のＰＷＭ信号を生成する処理ブロック４００６へと進む。処理ブロック４００４で生成される位相シフトされた信号は、本明細書に説明される技術のいずれかを含む様々な技術を使用して組み合わされ得る。例えば、位相シフトされた信号は、本明細書に説明される波形コンバイナのうちのいずれかと同じ、又は同様であり得る波形コンバイナに位相シフトされた信号を提供することによって組み合わされ得る。例えば、波形コンバイナは、受信したシフトされた信号の比較、合計、検出、分割（又はそれらの任意の組み合わせ）を行って、ＰＷＭ信号を生成するように動作することができる。実施形態において、生成されたＰＷＭ信号は、位相シフト素子の既定の位相シフトパラメータに基づいて、参照信号に対する所望のパルス幅及び位相シフトを有する。
[00290]これより図４１Ａを参照すると、第１及び第２のポート４１２７、１４２９を有する例示的な電力生成及び送達システム４１００は、ポート４１２７に結合される入力を有し、ポート４１２９に結合される出力を有する、位相スイッチ型及びチューニング可能インピーダンス整合ネットワーク４１８８（ＰＳＩＭ ＴＭＮ）を含む。
[00291]ポート４１２７におけるインピーダンスをモニタする手段は、ポート４１２７とＰＳＩＭ ＴＭＮ 入力４１８８ａとの間に結合され、インピーダンスをモニタする手段４１９６は、ＰＳＩＭ ＴＭＮ出力４１８８ｂとポート４１２９との間に結合される。インピーダンスをモニタするための手段４１９４、４１９６は、ポート４１２７、４１２９のうちの一方又は両方におけるインピーダンスを、測定する、検出する、計算する、又は別途決定することができる。そのような手段の使用は、インピーダンスが動的に決定されることを可能にする。
[00292]ＰＳＩＭ ＴＭＮ４１８８は、１つ又は複数の位相スイッチ型インピーダンス（ＰＳＩＭ）素子を含み、ここではＮ個のＰＳＩＭ素子４１９０ａ～Ｎが示されている。実施形態において、ＰＳＩＭ素子４１９０ａ～Ｎは、本明細書に説明される位相スイッチ型素子（例えば、図１を参照して上で論じられる位相スイッチ型リアクタンス素子１１６）と同じ、又は同様であり得る。各ＰＳＩＭ素子４１９０ａ～Ｎは、少なくとも１つのＰＷＭ生成装置を備えるＰＷＭ生成回路４１３６に結合される。実施形態において、ＰＷＭ生成回路４１３６内のＰＷＭ生成装置は、本明細書に説明されるＰＷＭ生成装置と同じ、又は同様であり得る。
[00293]ＰＳＩＭ素子４１９０ａ～Ｎは、ＰＷＭ生成回路４１３６によって提供されるＰＷＭ信号に応答するように構成される。具体的には、ＰＷＭ生成回路４１３６によって生成されるＰＷＭ信号に応答して、ＰＳＩＭ ＴＭＮ４０８８は、第１及び第２のポート４１２７、４１２９のいずれか、又は両方に存在する（すなわち、これらに向かう）インピーダンスを調節する。
[00294]実施形態において、ＰＳＩＭ ＴＭＮ４１８８に提供される信号及びそこから提供される信号の一部分は、ＰＷＭ生成装置４１３６に結合される。図４１Ａ内のＴＭＮの入力／出力信号は、ＰＳＩＭ素子のスイッチングをＴＭＮネットワーク内の電流／電圧に正しく同期させるために、ＰＷＭ生成装置のための参照信号として使用され得るということを理解されたい。図４１Ａによって示されるように、ＰＷＭ生成装置のための参照として外部ＳＹＮＣ信号を使用することもできる。
ＰＷＭ生成装置４１３６は各々、少なくとも１つの参照信号及び少なくとも１つの制御信号を受信するように構成される。制御信号は、例えば、本明細書に説明される制御器のいずれかと同じ、又は同様であり得る制御器４１８４によって提供され得る。図４１Ａの例示的な実施形態においては、ＳＹＮＣ１～Ｍとして示されるＭ個の参照信号が示され（Ｍ≦Ｎ）、Ｎは、ＰＳＩＭ素子の数を指す。
[00295]当然ながら、一般には、ＰＷＭ生成装置は、恣意的な数ＭのＳＹＮＣ信号を取り入れることができ、制約Ｍ≦Ｎは実際には必要とされない（すなわち、いくつかの実施形態において、Ｍ＞Ｎが望ましい、又は必要なことさえあり得る）ということを理解されたい。例えば、ＰＷＭ生成装置は、ＰＳＩＭ素子が存在するよりも多くのＳＹＮＣ信号を取り入れ、内部制御、又はシステム制御器からの何らかの命令に基づいて、どのＰＳＩＭ素子にどのＳＹＮＣ信号を使用するかを動的に切り替えることができる。
[00296]ＰＷＭ生成装置回路４１３６は、そこに提供される信号に応答して、参照信号に対するパルス幅及び位相シフトを有する少なくとも１つのＰＷＭ信号を生成する。参照信号は、本明細書に説明される参照信号（例えば、図２５と併せて上に説明される参照信号２５０２など）と同じ、又は同様であり得る信号を含み得る。ＰＷＭ信号生成装置４１３６によって生成されるＰＷＭ信号は、少なくとも１つのＰＳＩＭ素子４１９０ａ～Ｎに提供される。各ＰＷＭ生成装置４１３６は、位相シフトされた信号を（少なくとも部分的に、制御器４１８４から提供される位相シフトパラメータに基づいて）生成するように構成される１つ又は複数の位相シフト素子、及び生成された位相シフトされた信号に基づいて少なくとも１つのＰＷＭ信号を生成するように構成される１つ又は複数の波形コンバイナを含むことができる。
[00297]実施形態において、ＰＳＩＭ ＴＭＮ４１８８は、ＰＷＭ信号生成装置４１３６によって生成されるＰＷＭ信号の参照信号に対するパルス幅及び位相シフトに従って、ポート１及び／又はポート２において提示されるインピーダンスを調節するように構成される。言い換えると、ポート１及び／又はポート２において提示されるインピーダンスは、ＰＷＭ信号生成装置回路４１３６によって生成されるＰＷＭ信号の（参照信号に対する）パルス幅及び位相シフトに基づいて決定される。
[00298]ポート１及び／又はポート２において提示される所望のインピーダンス値は、ＰＳＩＭ ＴＭＮに提供されるＰＷＭ信号のパルス幅及び位相シフトの値を適切に選択することによって達成され得る。本明細書に提供される説明を読んだ後、当業者は、ポート１及び／又はポート２において提示されるインピーダンスの所望の値は、ＰＷＭ生成回路４１３６に含まれるＰＷＭ生成装置の位相シフト素子に提供される適切な位相シフトパラメータを選択することによって達成され得るということをさらに理解するものとする。
[00299]実施形態において、既定の位相シフトパラメータは、システム制御器４１８４によってＰＷＭ生成装置の位相シフト素子に提供され得る。システム制御器４１８４は、いくつか例を挙げると、ＤＳＰ、プロセッサ、マイクロプロセッサ、コンピュータ、マイクロコントローラ、又はそれらの任意の組み合わせを含み得る。いくつかの実施形態において、システム制御器４１８４は、ＰＷＭ生成装置４１３６によって生成されるＰＷＭ信号の参照信号に対するパルス幅及び位相シフトの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成される。他の実施形態において、システム制御器４１８４は、ポート１及び／又はポート２において提示されるインピーダンスの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成される。
[00300]いくつかの実施形態において、インピーダンスをモニタするための手段４１４９、４１９６は、１つ又は複数の電流及び／又は電圧（Ｉ－Ｖ）プローブとして提供され得、少なくとも１つのＩ－Ｖプローブがポート１に結合され、少なくとも１つのＩ－Ｖプローブがポート２に結合される。各Ｉ－Ｖプローブは、負荷インピーダンス並びに／又はポート１及び２のインピーダンス負荷をモニタ（例えば、測定、検出、計算、又は別途決定）し、モニタされた負荷インピーダンス及び／又はインピーダンス負荷を表す信号をシステム制御器４１８４に提供するように構成される。
[00301]実施形態において、システム制御器４１８４は、ポート１及び／又はポート２におけるインピーダンスの値を所望の値へ調節するために、位相シフト素子４１９０ａ～４１９０Ｎに提供される、生成された既定の位相シフトパラメータを調節するように構成される。したがって、システム制御器４１８４は、モニタされた負荷インピーダンス、並びに／又はポート１及び／もしくはポート２においてモニタ（例えば、測定、検出、又は別途決定）されるインピーダンス負荷に基づいて、ＰＷＭ生成装置及びＰＳＩＭ ＴＭＮ４１８８を制御することができる。
[00302]これより図４１Ｂを参照すると、例示的なＲＦ電力生成及び送達システム４１００は、インバータ４１８６のＲＦ入力に結合される第１の出力、及びＰＷＭ生成回路４１３６の入力に結合される第２の出力を有するシステム制御器を含む。ＰＷＭ生成回路４１３６は、１つ又は複数のＰＷＭ生成装置を含み、これらの各々は、本明細書に説明されるＰＷＭ生成装置のいずれかと同じ、又は同様であり得る。ＲＦインバータ４１８６の出力は、ＰＳＩＭ ＴＭＮ４１８８の入力に結合される。ＰＳＩＭ ＴＭＮ４１８８の出力は、負荷４１９２に結合される。
[00303]ＰＳＩＭ ＴＭＮ４１８８は、複数のＰＳＩＭ素子４１９０ａ～Ｎを含む。各ＰＳＩＭ素子４１９０ａ～Ｎは、ＰＷＭ生成回路４１３６の少なくとも１つのＰＷＭ生成装置に結合される。ＰＷＭ生成回路４１３６内のＰＷＭ生成装置は、参照信号に対するパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成される。図４１Ｂ内のＰＷＭ生成装置は、制御システムからの参照信号、ＴＭＮの入力／出力から、ＴＭＮからの任意の内部電流／電圧信号、又は図４１Ａと同様の任意の他の外部提供されたＳＹＮＣ信号（破線によって示されるような）を取り得る。
[00304]ＰＷＭ生成装置によって提供される特定の幅及び位相シフトは、システム制御器４１８４によって提供される位相シフトパラメータに基づく。制御システムによって提供される位相シフトパラメータのうちのいくつかは、参照信号に対して、生成されたＰＷＭ波形の位相を制御する役割を担い、他の位相シフトパラメータは、ＰＷＭ波形のパルス幅を制御する。
[00305]一般に、ＰＷＭパルス幅を制御する位相シフトパラメータは、動的に調節されなければならず、多くの場合、何らかの種類のフィードバック（例えば、ＴＭＮ入力／負荷インピーダンスの測定値、ＴＭＮポートにおける反射電力など）を通じて決定される。これらはまた、ユーザによって直接、制御／上書きされ得る。
[00306]ＰＷＭ波形の位相を制御する位相シフトパラメータは、典型的には、動的に調節される必要はなく、システム校正によって獲得され得るルックアップテーブルに予め格納され得る。しかしながら、一般に、これらの位相シフトパラメータはまた、フィードバック（例えば、ＴＭＮ内の電圧及び電流波形、ＰＳＩＭ装置内の電力損失など）に基づいて決定され得、システムの要求を満たすために、制御システムによって動的に調節（又はユーザによって上書き）され得る。ＰＷＭ生成回路に提供される信号及び／又はそこから提供される信号に応答して、ＰＳＩＭ ＴＭＮ４１８８は、その入力及び出力において提示されるインピーダンスを調節する。
[00307]したがって、ＲＦインバータが４１８８の入力に結合され、負荷がＰＳＩＭ ＴＭＮ４１８８の出力に結合された状態で、ＰＷＭ生成装置４１３６によって生成されるＰＷＭ信号に応答して、ＲＦインバータ４１８６及び／又は負荷４０９２に提示されるインピーダンスは調節され得る。実施形態において、システム制御器４１８４は、ＲＦインバータ４１８６及び／又は負荷４０９２に提示されるインピーダンスの所望の値が達成され得るように、ＰＷＭ生成回路４１３６に提供される既定の位相シフトパラメータの値を生成し得る。当業者は、ＲＦインバータ４１８６及び／又は負荷４０９２に提示されるインピーダンスの所望の値が、ＲＦ電力生成及び送達システムの動作、使用、設計などに依存することを理解するものとする。
[00308]これより図４２を参照すると、例示的なｒｆ電力生成及び送達システム４２００は、ＰＳＩＭ ＴＭＮ４２８８の入力に結合される出力を有する、ＲＦインバータ又は増幅器４２８６を含む。ＰＳＩＭ ＴＭＷ４２８８は、少なくとも１つのＰＳＩＭ素子を含む。ＲＦインバータ４２８６は、ここでは、電圧源４２０３及び抵抗器ＲＳ４２０５として例証される。Ｉ－Ｖプローブ４２９４は、ＲＦインバータとＰＳＩＭ ＴＭＮとの間に結合される。負荷インピーダンスＺＬを有する負荷４２９８は、ＰＳＩＭ ＴＭＮ４２８８の出力に結合される。Ｉ－Ｖプローブは、ＰＳＩＮ ＴＭＮ４２８８と負荷４２９８との間に結合される。
[00309]本システムは、ＰＷＭ波形生成装置４２３６（位相シフト素子Ａ４２１６、位相シフト素子Ｂ４２１８、及び波形コンバイナ４２０６を含む）、Ｉ－Ｖプローブ４２９４、４２９６、及びシステム制御器４２８４をさらに含む。したがって、この例示的な実施形態において、ＰＳＩＭ ＴＭＮ４２８８は、その入力において、ＲＦインバータ又は増幅器４２８６に、及びその出力において、負荷４２９８に結合され、ＲＦインバータ又は増幅器４２８６に提示されるインピーダンス、及び負荷４２９８に提示されるインピーダンスを調節するように構成される。
[00310]実施形態において、ＰＳＩＭ素子は、コンデンサＣＳ１４２０７、ＣＳ２４２１７、及びＣＰ１、インダクタＬＳ１４２０９及びＬＳ２４２１５、並びにトランジスタｑ１を含む。トランジスタｑ１は、ＰＷＭ生成装置４２３６から駆動信号４２０８を受信し、それに応答して、ＰＳＩＭ ＴＭＮ４２８８の入力及び／又は出力端子において提示されるインピーダンスを調節する（すなわち、ＲＦインバータもしくは増幅器４２８６及び／又は負荷４２９８に提示されるインピーダンスを調節する）ように構成される。駆動信号は、本明細書に説明される技術のいずれかを使用してＰＷＭ生成装置４２３６によって生成されるＰＷＭ信号として提供され得る。
[00311]ＰＳＩＭ ＴＭＮ４２８８の入力は、ＰＳＩＭ ＴＭＮ４２８８の入力における信号（例えば、電圧信号）が、参照信号４２０２としてＰＷＭ４２３６に提供されるように、ＰＷＭ生成装置４２３６の入力に結合される（ここでは、例えば、減衰器を備え得るレベル調節回路４２３３を通じて）。実施形態において、ＰＳＩＭ ＴＭＮ４２８８の入力における信号は、参照信号４２０２として提供される前に、まず、減衰器４２８４に提供され得、ＰＷＭ生成装置４２３６の内部回路との互換性を確実にする。この例示的な実施形態においては、並列構造を有するＰＷＭ生成装置４２３６が提供される。したがって、参照信号４２０２は、位相シフト素子Ａ、Ｂ４２１６、４２１８の両方に提供され、各位相シフト素子が、それぞれの既定の位相シフトパラメータに基づいて、位相シフトされた信号４２１０Ａ、４２１０Ｂを生成するように構成される。実施形態において、既定の位相シフトパラメータは、システム制御４２８４によって位相シフト素子４２１６、４２１８に提供され得る。当然ながら、他の実施形態では、カスケード構造を有するＰＷＭ生成装置４２３６を提供することが望ましいか、又は必要な場合があることを理解されたい。
[00312]Ｉ－Ｖプローブ４２９４、４２９６は、負荷４２９８及びＲＦインバータ４２８６に提示されるインピーダンスをモニタ（例えば、検出、測定、計算、又は別途決定）し、モニタされたインピーダンスをシステム制御４２８４に提供するように構成される。実施形態において、システム制御４２８４は、負荷４２９８及びＲＦインバータ４２８６に提示されるインピーダンス、モニタの所望の値を達成するために、モニタされたインピーダンスに基づいて既定の位相シフトパラメータを生成するように構成される。
[00313]これより図４３を参照すると、例示的なｒｆ電力生成及び送達システム４３００は、入力及び出力端子並びに２つのＰＳＩＭ素子を有するＰＳＩＭ ＴＭＮ４３８８と、ＲＦインバータ又は増幅器４３８６（電圧源４３０３及び抵抗器ＲＳ４３０５を含む）と、ＰＷＭ波形生成装置Ａ、Ｂ４２３６Ａ、４３２６Ｂ（各々が、第１の位相シフト素子４３１６Ａ、Ｂ、及び第２の位相シフト素子４３１８Ａ、Ｂ、並びに波形コンバイナ４３０６Ａ、Ｂを含む）と、Ｉ－Ｖプローブ４３９４、４３９６と、システム制御器４３８４とを含む。実施形態において、ＰＳＩＭ ＴＭＮ４３８８は、その入力において、ＲＦインバータ又は増幅器４３８６に、及びその出力において、負荷４３９８に結合され、ＲＦインバータ又は増幅器４３８６に提示されるインピーダンス、及び負荷４２９８に提示されるインピーダンスを調節するように構成される。
[00314]第１のＰＳＩＭ素子は、駆動信号を受信し、それに応答して、ＰＳＩＭ ＴＭＮ４２８８の出力端子において提示されるインピーダンスを調節する（すなわち、負荷４３９８に提示されるインピーダンスを調節する）ように構成されるトランジスタｑ１４３２１を含む。実施形態において、ｑ１４３２１のための駆動信号は、ＰＷＭ生成装置４３３６Ａによって生成されるＰＷＭ信号として提供され得る。第２のＰＳＩＭ素子は、駆動信号を受信し、それに応答して、ＰＳＩＭ ＴＭＮ４３８８の入力端子において提示されるインピーダンスを調節する（すなわち、ＲＦインバータ又は増幅器４３８６に提示されるインピーダンスを調節する）ように構成されるトランジスタｑ２４３１１を含む。実施形態において、ｑ２４３１１のための駆動信号は、ＰＷＭ生成装置４３３６Ｂによって生成されるＰＷＭ信号として提供され得る。
[00315]各ＰＷＭ生成装置４３３６は、その位相シフト素子４３１６、４３１８に提供される既定の位相シフトパラメータに基づいてＰＷＭ信号を生成するように構成される。実施形態において、これらの位相シフトパラメータは、システム制御４３８４によって生成され得、システム制御４３８４は、ＰＳＩＭ ＴＭＮ４３８８の入力及び出力において提供されるインピーダンスの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成されている。
[00316]ＰＷＭ生成装置４３３６Ａ、Ｂによって生成される各ＰＷＭ信号は、ＰＷＭ生成装置に提供されるそれぞれの参照信号に対するパルス幅及び位相シフトを有する。実施形態において、ＰＷＭ生成装置Ａ ４３３６Ａに提供される参照信号は、ＰＳＩＭ ＴＭＮ４３８８の出力において１つ又は複数の信号（例えば、電圧信号）を含み得、ＰＷＭ生成装置Ｂ ４３３６Ｂに提供される参照信号は、ＰＳＩＭ ＴＭＮ４３８８の入力において１つ又は複数の信号（例えば、電圧信号）を含み得る。これを行うため、ＰＷＭ生成装置Ａ ４３３６Ａは、ＰＳＩＭ ＴＭＮ４３８８の出力における信号に対するパルス幅及び位相シフトを有するＰＷＭ信号を生成し、ＰＷＭ生成装置Ｂ ４３３６Ｂは、ＰＳＩＭ ＴＭＮ４３８８の入力における信号に対するパルス幅及び位相シフトを有するＰＷＭ信号を生成する。
[00317]実施形態において、ＰＳＩＭ ＴＭＮ４３３８の入力及び出力ポート上のＩ－Ｖプローブ４３９６、４３９８は、ＰＳＩＭ ＴＭＮ４３３８の入力及び出力において提示されるインピーダンスをモニタし、これに基づいて、システム制御４３８４は、各ＰＷＭ生成装置４３３６、及びＲＦインバータ又は増幅器４３８６の動作（例えば、動作周波数、出力電力）を制御することができる。
[00318]本明細書における「１つの実施形態」又は「実施形態」への言及は、その実施形態と関連して説明される特定の特徴、構造、又は特性が、特許請求される主題の少なくとも１つの実施形態に含まれ得ることを意味する。明細書内の様々な場所における「１つの実施形態において」という表現の登場は、必ずしもすべて同じ実施形態を指すとは限らず、また他の実施形態と必ずしも相互排他的な別個もしくは代替の実施形態であるとも限らない。同じことが「実装形態」という用語にも当てはまる。
[00319]本出願で使用される場合、「例示的」及び「例証的」という言葉は、例、実例、又は例証として機能することを意味するために本明細書では使用される。「例示的」及び「例証的」として本明細書に説明されるいかなる態様及び設計も、他の態様又は設計よりも好ましい、又は有利であると必ずしも解釈されるものではない。むしろ、「例示的」及び「例証的」という言葉の使用は、概念を具体的な方法で提示することが意図される。
[00320]加えて、「又は」という用語は、排他的な「又は」ではなく内包的な「又は」を意味することが意図される。すなわち、別段の記載のない限り、又は文脈から明白でない限り、「ＸはＡ又はＢを採用する」は、自然な包括的配列のいずれかを意味することが意図される。すなわち、ＸはＡを採用する、ＸはＢを採用する、又はＸはＡ及びＢの両方を採用する場合、「ＸはＡ又はＢ」を採用するは、先述の例のいずれの下においても満足される。加えて、冠詞「ａ」及び「ａｎ」は、本出願及び添付の特許請求の範囲において使用される場合、別段の記載のない限り、又は単数形を対象とすることが文脈から明白でない限り、一般に「１つ又は複数」を意味すると解釈されるべきである。
[00321]方向に関する用語が本明細書及び特許請求の範囲において使用される限りにおいて（例えば、上方、下方、平行、垂直など）、これらの用語は、実施形態の説明を補助することが単に意図されるにすぎず、特許請求の範囲をいかようにも制限することは意図されない。そのような用語は、正確さ（例えば、正確な垂直性又は正確な平行性など）を要求するのではなく、通常の許容度及び範囲が適用されることが意図される。同様に、明示的に別段の記載のない限り、各数値及び範囲は、「約」、「実質的に」、又は「およそ」という言葉がその値又は範囲の値に先立つかのように、近似であると解釈されるべきである。
[00322]いくつかの実施形態は、方法、及びそれらの方法を実践するための装置の形態で実装され得る。さらに、当業者には明らかであるように、回路素子の様々な機能はまた、ソフトウェアプログラム内の処理ブロックとして実装され得る。説明される実施形態はまた、磁気記録媒体、ハードドライブ、フロッピディスク、磁気テープ媒体、光記録媒体、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）、ソリッドステートメモリ、ハイブリッド磁気及びソリッドステートメモリ、又は任意の他の機械可読記憶媒体などの有形媒体において具現化されるプログラムコードの形態で実装され得、プログラムコードがコンピュータなどの機械に読み込まれ、これにより実行されるとき、機械は、特許請求される発明を実践するための装置となる。説明される実施形態はまた、例えば、記憶媒体に格納されるにしろ、機械に読み込まれ、及び／もしくはこれにより実行されるにしろ、又はいくつかの伝送媒体又は搬送波を通じて、例えば、電気ワイヤもしくはケーブルを通じて、光ファイバにより、あるいは電磁放射線を介して、伝送されるにしろ、プログラムコードの形態で実装され得、プログラムコードが機械に読み込まれ、これにより実行されるとき、機械は、特許請求される発明を実践するための装置となる。処理デバイス上で実施されるとき、プログラムコードセグメントは、プロセッサと組み合わさり、特定の論理回路に類似して動作する固有のデバイスを提供する。そのような処理デバイスは、例えば、汎用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、縮小命令セットコンピュータ（ＲＩＳＣ）、複雑命令セットコンピュータ（ＣＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理アレイ（ＰＬＡ）、マイクロコントローラ、埋め込み制御器、マイクロコアプロセッサ、及び／又は上記の組み合わせを含むその他のものを含み得る。説明される実施形態はまた、特許請求の範囲において列挙される方法及び／又は装置を使用して生成される、媒体を通じて電気的又は光学的に伝送される信号値のビットストリーム又は他のシーケンス、磁気記録媒体内の格納された地場変動などの形態で実装され得る。
[00323]また、この説明の目的のために、「結合する（ｃｏｕｐｌｅ）」、「結合すること（ｃｏｕｐｌｉｎｇ）」、「結合される（ｃｏｕｐｌｅｄ）」、「接続する（ｃｏｎｎｅｃｔ）」、「接続すること（ｃｏｎｎｅｃｔｉｎｇ）」、又は「接続される（ｃｏｎｎｅｃｔｅｄ）」という用語は、エネルギーが２つ以上の素子間で伝送されることが可能にされ、１つ又は複数の追加の素子の介入が企図されるが必須ではない、当該技術分野において知られている、又は今後開発される任意の様式を指す。逆に、「直接結合される」、「直接接続される」などの用語は、そのような追加の素子の不在を示唆する。信号及び対応するノード又はポートは、同じ名称で呼ばれる場合があり、本明細書での都合で置き換え可能である。
[00324]本明細書に明記される方法のステップは、説明される順序で実施されることは必ずしも必要とされないということを理解されたく、またそのような方法のステップの順序は、単に例証に過ぎないということを理解されたい。同様に、追加のステップが、そのような方法に含まれてもよく、また特定のステップが、様々な実施形態と一致する方法において、省略される、又は組み合わせられてもよい。
[00325]本明細書に説明及び例証されている詳細、材料、及び部品の配置における様々な変更は、以下の特許請求の範囲から逸脱することなく、当業者によって行われ得るということを理解されたい。

Claims (30)

  1. 少なくとも１つの入力及び複数の出力を有する位相シフト回路であって、前記位相シフト回路は、参照信号を受信し、それに応答して、位相シフトされた信号を前記２つ以上の出力の各々において提供するように構成され、各位相シフトされた信号が、前記参照信号に対して既定の位相シフトを有する、位相シフト回路と、
    複数の入力を有する波形コンバイナであって、前記入力の各々が前記位相シフト回路の前記複数の出力のそれぞれに結合されており、前記波形コンバイナは、その入力において前記位相シフト回路から位相シフト信号を受信し、それに応答して、前記参照信号に対する既定のパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成される、波形コンバイナと
    を備える、パルス幅変調（ＰＷＭ）生成装置。
  2. 前記位相シフト回路は、並列構造で結合された複数の位相シフト素子を備える、請求項１に記載のＰＷＭ生成回路。
  3. 前記位相シフト回路は、カスケード構造で結合された複数の位相シフト素子を備える、請求項１に記載のＰＷＭ生成回路。
  4. 前記位相シフト回路は、少なくとも３つの入力及び少なくとも１つの出力を有する少なくとも１つの同相／直交位相（ＩＱ）変調器を備え、前記入力のうちの少なくとも１つが前記参照信号を受信するように構成され、前記入力のうちの少なくとも２つが前記参照信号から導出されるベースバンド信号を受信するように構成されており、前記ＩＱ変調器は、前記出力と少なくとも２つの入力との間に結合される加算器を備える、請求項１に記載のＰＷＭ生成回路。
  5. 前記波形コンバイナは、エッジ検出器、論理ゲート、フリップフロップ、又は増幅器のうちの少なくとも１つを備える、請求項１に記載のＰＷＭ生成回路。
  6. 前記波形コンバイナは、
    入力及び出力を有する複数の増幅器であって、前記増幅器の各入力が、位相シフト信号を受信するように構成される、複数の増幅器と、
    複数の入力及び少なくとも１つの出力を有する論理ゲートであって、前記波形コンバイナの各入力が、少なくとも１つの増幅器の前記出力に結合されるように構成される、論理ゲートと
    を備える、請求項５に記載のＰＷＭ生成装置。
  7. 前記位相シフト回路は、少なくとも１つの既定の位相シフトパラメータに基づいて２つ以上の位相シフト信号を生成するように構成される、請求項１に記載のＰＷＭ生成回路。
  8. 前記位相シフト回路は、制御器から前記少なくとも１つの既定の位相シフトパラメータを受信するようにさらに構成される、請求項７に記載のＰＷＭ生成回路。
  9. 前記制御器は、前記生成されたＰＷＭ信号の前記参照信号に対する前記パルス幅及び位相シフトに基づいて前記少なくとも１つの既定の位相シフトパラメータを生成するように構成される、請求項８に記載のＰＷＭ生成回路。
  10. 前記ＰＷＭ生成回路は、集積回路内で実現される、請求項１に記載のＰＷＭ生成回路。
  11. 動的に制御されたパルス幅変調（ＰＷＭ）信号を生成するための装置であって、
    各々が入力及び出力を有する２つ以上の位相シフト素子であって、各位相シフト素子の前記入力が、参照信号を受信するように構成されており、各位相シフト素子は、その出力において、前記参照信号及びそこに提供される位相シフトパラメータに基づいて、それぞれの位相シフトされた信号を生成するように構成される、２つ以上の位相シフト素子と、
    前記位相シフト素子の前記出力に結合される入力を有する波形コンバイナであって、前記位相シフト素子の前記出力からそこに提供される位相シフト信号を組み合わせて、前記参照信号の特性及び前記位相シフトパラメータに基づいてパルス幅及び位相シフトを有するＰＷＭ信号を生成するように構成される、波形コンバイナと
    を備える、装置。
  12. 各々の既定の位相シフトパラメータは、以下のうちの少なくとも１つ：
    既定の位相シフト、又は
    既定のパルス幅を含む、請求項１１に記載の装置。
  13. 前記位相シフト素子のうちの少なくとも１つは、同相／直交位相（ＩＱ）変調器を備える、請求項１１に記載の装置。
  14. 前記位相シフト素子のうちの少なくとも１つは、位相ロックループを備える、請求項１１に記載の装置。
  15. 各位相シフト素子は、複数の制御信号のそれぞれを受信するように結合され、各々の制御信号が、前記それぞれの既定の位相シフトパラメータを含む、請求項１１に記載の装置。
  16. 前記装置は、前記参照信号及び前記生成されたＰＷＭ信号に結合される位相検出器をさらに備える、請求項１５に記載の装置。
  17. 前記位相検出器は、前記参照信号と前記生成されたＰＷＭ信号との比較に基づいて位相補正信号を生成するように構成され、前記位相補正信号は、各位相シフト素子に提供される、請求項１６に記載の装置。
  18. 前記波形コンバイナは、少なくとも１つのエッジ検出器を備え、各エッジ検出器が少なくとも１つのフリップフロップに結合される、請求項１１に記載の装置。
  19. 前記少なくとも１つのフリップフロップは、少なくとも１つの生成された位相シフトされた信号の立ち上がりエッジ、及び少なくとも１つの他の生成された位相シフト信号の立ち上がりエッジに基づいて、前記ＰＷＭ信号を生成するように構成される、請求項１８に記載の装置。
  20. 動的に制御されたパルス幅変調（ＰＷＭ）波形を生成するための方法であって、
    １つ又は複数の位相シフト素子において参照信号を受信するステップであって、各位相シフト素子が、それぞれの既定の位相シフトパラメータを有する、ステップと、
    前記参照信号及び前記それぞれの既定の位相シフトパラメータに基づいて、前記１つ又は複数の位相シフト素子の出力においてそれぞれの位相シフト信号を生成するステップと、
    前記生成された位相シフト信号を組み合わせて、前記位相シフト素子の前記既定の位相シフトパラメータに基づいてパルス幅及び位相シフトを有するＰＷＭ波形を獲得するステップと
    を含む、方法。
  21. 各々のそれぞれの既定の位相シフトパラメータは、それぞれの既定の位相シフト又はそれぞれの既定のパルス幅のうちの少なくとも１つを含む、請求項２０に記載の方法。
  22. それぞれの制御信号を各位相シフト素子に提供するステップであって、前記制御信号が、前記それぞれの既定の位相シフトパラメータを含む、ステップをさらに含む、請求項２０に記載の方法。
  23. 前記参照信号と前記ＰＷＭ波形との比較に基づいて位相補正信号を生成するステップをさらに含む、請求項２０に記載の方法。
  24. 前記位相補正信号に基づいて、生成された前記位相シフト信号を調節するステップをさらに含む、請求項２０に記載の方法。
  25. 入力ポート及び出力ポートを有する電力生成及び送達システムであって、
    １つ又は複数の位相シフト素子、及び前記位相シフト素子の出力に結合される入力を有する波形コンバイナを備えるパルス幅変調（ＰＷＭ）信号生成装置であって、前記ＰＷＭ信号生成装置が、前記１つ又は複数の位相シフト素子と関連付けられる位相シフトパラメータに基づいてＰＷＭ信号を生成するように構成される、パルス幅変調（ＰＷＭ）信号生成装置と、
    前記出力ポートに結合され、生成されたＰＷＭ信号を前記ＰＷＭ信号生成装置から受信するように構成される位相スイッチ型チューニング可能インピーダンスネットワークであって、前記位相スイッチ型チューニング可能インピーダンスネットワークは、生成されたＰＷＭ信号に応答して、前記位相スイッチ型チューニング可能インピーダンスネットワークがそのインピーダンスを変化させて、前記出力ポートに提示されるインピーダンスを変調するように構成される、位相スイッチ型チューニング可能インピーダンスネットワークと
    を備える、電力生成及び送達システム。
  26. 前記１つ又は複数の位相シフト素子は、並列構造で結合される、請求項２５に記載の電力生成及び送達システム。
  27. 前記１つ又は複数の位相シフト素子は、カスケード構造で結合される、請求項２５に記載の電力生成及び送達システム。
  28. 前記ＰＷＭ信号生成装置に結合される制御器をさらに備え、前記制御器が、位相シフトパラメータを格納するように構成され、１つ又は複数の位相シフトパラメータを前記ＰＷＭに提供して、既定の位相シフト又は既定のパルス幅のうちの少なくとも１つを有するＰＷＭ信号を生成するように構成される、請求項２５に記載の電力生成及び送達システム。
  29. 前記位相シフト素子のうちの少なくとも１つは、
    ａ．同相／直交（ＩＱ）変調器、及び
    ｂ．位相ロックループ、のうちの１つを備える、請求項２５に記載の電力生成及び送達システム。
  30. 前記波形コンバイナは、
    ａ．１つ又は複数の論理ゲートであって、前記第１及び第２の位相シフト信号を比較するように構成される、少なくとも１つの論理ゲート、
    ｂ．Ｉ、Ｑ信号のそれぞれを受信するように構成され、加算回路のそれぞれの入力に結合される出力を有する、２つ以上のミキサ、又は
    ｃ．２つ以上の位相シフト信号のそれぞれを受信するように構成される入力を有し、フリップフロップの異なる入力に結合される出力を有する２つ以上のエッジ検出器回路
    のうちの少なくとも１つを備える、請求項２５に記載の電力生成及び送達システム。
JP2023045172A 2018-09-10 2023-03-22 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期 Pending JP2023078358A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/126,553 2018-09-10
US16/126,553 US10790784B2 (en) 2014-12-19 2018-09-10 Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications
JP2021513188A JP7252323B2 (ja) 2018-09-10 2019-08-15 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期
PCT/US2019/046595 WO2020055539A1 (en) 2018-09-10 2019-08-15 Generation and synchronization of pulse-width modulated (pwm) waveforms for radio-frequency (rf) applications

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021513188A Division JP7252323B2 (ja) 2018-09-10 2019-08-15 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期

Publications (2)

Publication Number Publication Date
JP2023078358A true JP2023078358A (ja) 2023-06-06
JP2023078358A5 JP2023078358A5 (ja) 2024-02-05

Family

ID=69776894

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021513188A Active JP7252323B2 (ja) 2018-09-10 2019-08-15 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期
JP2023045172A Pending JP2023078358A (ja) 2018-09-10 2023-03-22 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021513188A Active JP7252323B2 (ja) 2018-09-10 2019-08-15 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期

Country Status (6)

Country Link
EP (1) EP3850750A4 (ja)
JP (2) JP7252323B2 (ja)
KR (2) KR102642152B1 (ja)
CN (1) CN112740547A (ja)
SG (1) SG11202101095SA (ja)
WO (1) WO2020055539A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220321016A1 (en) * 2021-03-29 2022-10-06 University Of Maryland, College Park Multi-port power converters and power conversion systems, and methods for design and operation thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821304B1 (en) * 1996-07-24 2002-02-27 STMicroelectronics S.r.l. Method and device of PWM control
US7355470B2 (en) * 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
DE102004060698B3 (de) * 2004-12-16 2006-06-14 Infineon Technologies Ag Polarmodulator und Verfahren zur Modulation eines Signals
JP4106383B2 (ja) * 2006-06-08 2008-06-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 遅延比率調整回路、遅延パルス生成回路及びパルス幅変調パルス信号発生装置。
US7773669B2 (en) * 2007-08-10 2010-08-10 Intel Corporation Cascaded phase pulse position and pulse width modulation based digital transmitter
US8339174B2 (en) * 2010-02-25 2012-12-25 Atmel Corporation Apparatus, circuit and method for automatic phase-shifting pulse width modulated signal generation
US8675725B2 (en) * 2010-04-29 2014-03-18 Mediatek Singapore Pte. Ltd. Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC
US8971398B2 (en) * 2011-09-19 2015-03-03 Infineon Technologies Ag System and method for generating a radio frequency pulse-width modulated signal
US8525609B1 (en) * 2011-09-27 2013-09-03 Cypress Semiconductor Corporation Pulse width modulation circuits, systems and methods
JP2014187678A (ja) * 2013-02-20 2014-10-02 Daihen Corp 可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源
CN105556836B (zh) * 2013-09-10 2018-01-02 梅鲁斯音频有限公司 用于d类音频放大器的多相脉冲宽度调制器

Also Published As

Publication number Publication date
SG11202101095SA (en) 2021-03-30
EP3850750A1 (en) 2021-07-21
JP7252323B2 (ja) 2023-04-04
CN112740547A (zh) 2021-04-30
WO2020055539A1 (en) 2020-03-19
JP2021536195A (ja) 2021-12-23
KR20210046772A (ko) 2021-04-28
EP3850750A4 (en) 2022-09-14
KR20240033099A (ko) 2024-03-12
KR102642152B1 (ko) 2024-03-04

Similar Documents

Publication Publication Date Title
US11942898B2 (en) Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications
JP7126529B2 (ja) 位相スイッチト素子を使用したチューニング可能整合ネットワーク
Jurkov et al. Tunable matching networks based on phase-switched impedance modulation
US20080032639A1 (en) Phase Shifter
JP2023078358A (ja) 無線周波数（ｒｆ）用途のためのパルス幅変調（ｐｗｍ）波形の生成及び同期
KR20080036657A (ko) 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템
CN101292420A (zh) 极化调制设备以及利用fm调制的方法
CN116157997A (zh) 射频功率发生器和控制方法
JP4358160B2 (ja) 位相変調器および無線送信機
GB2456889A (en) A PWM modulator for a Cartesian transmitter
Staszewski et al. Digital I/Q RF transmitter using time-division duplexing
Azam et al. SCPA revolution: Linearization of multiphase SCPAs
Kang et al. RF pulse-width-modulation generator employing a delay-locked-loop for a wideband transmitter
Cho Integrated circuits for efficient power delivery using pulse-width-modulation
WO2023245152A2 (en) A wide-band, multi-phase phase-locked loop circuit
SANKARANARAYANAN Beamforming ultra-wideband transmitter
Vasić ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES
Tsai et al. A low-power all-digital phase modulator pair for LINC transmitters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240514