KR102670831B1 - Digital x-ray detector having light shielding layer and method of fabricating thereof - Google Patents

Digital x-ray detector having light shielding layer and method of fabricating thereof Download PDF

Info

Publication number
KR102670831B1
KR102670831B1 KR1020160160647A KR20160160647A KR102670831B1 KR 102670831 B1 KR102670831 B1 KR 102670831B1 KR 1020160160647 A KR1020160160647 A KR 1020160160647A KR 20160160647 A KR20160160647 A KR 20160160647A KR 102670831 B1 KR102670831 B1 KR 102670831B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
digital
forming
detection device
Prior art date
Application number
KR1020160160647A
Other languages
Korean (ko)
Other versions
KR20180060769A (en
Inventor
나형일
김정준
Original Assignee
엘지디스플레이 주식회사
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160160647A priority Critical patent/KR102670831B1/en
Publication of KR20180060769A publication Critical patent/KR20180060769A/en
Application granted granted Critical
Publication of KR102670831B1 publication Critical patent/KR102670831B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Abstract

본 발명의 디지털 엑스레이 검출장치에서는 기판상에 일체화된 금속층으로 이루어진 광차단층 및 포토컨덕터의 제1전극이 배치되고 광차단층 및 제1전극이 배치된 기판위에 적층된 버퍼층이 배치되며, 광차단층 상부에는 박막트랜지스터가 배치되는데, 상기 박막트랜지스터의 소스전극은 층간절연층에 형성된 컨택홀을 통해 박막트랜지스터의 산화물반도체층 및 제1전극에 접속된다.In the digital A thin film transistor is disposed, and the source electrode of the thin film transistor is connected to the oxide semiconductor layer and the first electrode of the thin film transistor through a contact hole formed in the interlayer insulating layer.

Description

광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법{DIGITAL X-RAY DETECTOR HAVING LIGHT SHIELDING LAYER AND METHOD OF FABRICATING THEREOF}Digital X-ray detection device with light blocking layer and method of manufacturing the same {DIGITAL

본 발명은 디지털 엑스레이 검출장치 및 그 제조방법에 관한 것으로, 특히 광차단층과 포토컨덕터의 전극이 일체로 형성된 디지털 엑스레이 검출장치 및 그 제조방법에 관한 것이다.The present invention relates to a digital X-ray detection device and a method of manufacturing the same, and particularly to a digital

엑스레이(X-Ray)는 단파장으로 피사체를 쉽게 투과할 수 있으며, 피사체 내부의 밀도에 따라 엑스레이의 투과량이 결정된다. 따라서, 투과되는 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있게 된다.X-rays can easily penetrate the subject with short wavelengths, and the amount of X-ray penetration is determined by the density inside the subject. Therefore, it is possible to observe the internal structure of the subject by detecting the amount of transmitted X-rays.

일반적으로, 의료용 등에 광범위하게 사용되고 있는 필름인화방식의 엑스레이 촬영법은 필름 촬영후 인화과정을 거쳐야 하기 때문에 일정시간이 흐른 후 그 결과물을 인지할 수 있다는 단점이 존재하였으며, 촬영후 필름의 보관 및 보존에 있어서 많은 문제점이 있었다.In general, the film printing type There were many problems.

이러한 문제를 해결하기 위해, 근래 디지털데이터를 이용한 디지털 엑스레이 검출장치(DXD;Digital X-ray Detector)가 제안되고 있다. 종래의 아날로그 엑스레이 검출장치에서는 별도의 필름을 구비하여 피사체를 촬영한 후 촬영된 필름을 인화지에 전사하는데 반해, 디지털 엑스레이 검출장치에서는 별도의 필름과 인화지를 사용하지 않고 피사체의 내부 구조를 표시한다. 즉, 디지털 엑스레이 검출장치에서는 피사체를 투과하는 엑스레이를 가시광선영역의 광으로 변환시킨 후, 변환된 가시광선영역의 광을 전자신호로 변환시키고 전자신호를 다시 영상신호를 변환하여 피사체의 내부 구조를 표시한다.To solve this problem, a digital X-ray detector (DXD) using digital data has recently been proposed. While the conventional analog X-ray detection device uses a separate film to photograph the subject and then transfers the photographed film to photo paper, the digital In other words, the digital X-ray detection device converts the Display.

따라서, 디지털 엑스레이 검출장치에서는 피사체를 표시하기 위해, 엑스레이를 가시광선영역의 광으로 변환시키는 구성, 가시광선영역의 광을 전자신호로 변환시키는 구성, 전자신호를 영상신호로 변환시키는 구성이 필요하게 되므로, 디지털 엑스레이검출장치의 구조가 복잡하고 제조공정이 복잡하게 된다.Therefore, in order to display a subject, a digital X-ray detection device requires a configuration to convert Therefore, the structure of the digital X-ray detection device is complicated and the manufacturing process becomes complicated.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 광차단층과 포토컨덕터의 제1전극을 일체화된 층으로 형성함으로써 제조공정을 단순화할 수 있는 디지털 엑스레이 검출장치 및 그 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made in consideration of the above-mentioned points, and its purpose is to provide a digital .

상기한 목적을 달성하기 위해, 본 발명에 따른 디지털 엑스레이 검출장치는 기판상에 일체화된 금속층으로 이루어진 광차단층 및 제1전극이 배치되며, 상기 광차단층 및 제1전극이 배치된 기판위에 적층된 버퍼층이 배치된다. 또한, 상기 광차단층 상부에는 박막트랜지스터가 배치되는데, 상기 박막트랜지스터의 소스전극 및 드레인전극은 층간절연층에 형성된 제1컨택홀을 통해 박막트랜지스터의 산화물반도체층에 접속된다.In order to achieve the above object, the digital This is placed. In addition, a thin film transistor is disposed on the light blocking layer, and the source electrode and drain electrode of the thin film transistor are connected to the oxide semiconductor layer of the thin film transistor through a first contact hole formed in the interlayer insulating layer.

광감지화소의 제1전극 상부에는 PIN다이오드 및 제2전극이 배치되어 포토컨덕터를 형성한다. 상기 소스전극은 버퍼층 및 층간절연층에 형성된 제2컨택홀을 통해 제2전극과 접속되며, PIN다이오드 및 제2전극은 층간절연층 및 버퍼층에 형성된 제3컨택홀 내부의 제1전극 위에 배치된다.A PIN diode and a second electrode are disposed on the top of the first electrode of the photo-sensing pixel to form a photoconductor. The source electrode is connected to the second electrode through a second contact hole formed in the buffer layer and the interlayer insulating layer, and the PIN diode and the second electrode are disposed on the first electrode inside the third contact hole formed in the interlayer insulating layer and the buffer layer. .

상기 PIN다이오드는 P형 반도체층, 진성반도체층, N형반도체층으로 구성되며, 이때 PIN다이오드의 반도체층은 비정질실리콘, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge으로 이루어진 일군으로부터 선택된 물질로 구성된다. The PIN diode is composed of a P-type semiconductor layer, an intrinsic semiconductor layer, and an N-type semiconductor layer. In this case, the semiconductor layer of the PIN diode is a group consisting of amorphous silicon, HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, and Ge. It is composed of materials selected from.

포토컨덕터 위에는 게이트라인 또는 데이터라인과 평행하게 복수개 배치된 바이어스라인이 배치되고 그 위에 신틸레이터가 배치된다.A plurality of bias lines are arranged in parallel with the gate line or data line on the photoconductor, and a scintillator is placed on the photoconductor.

또한, 본 발명에 따른 디지털 엑스레이 검출장치 제조방법에서는 광감지화소의 버퍼층 위에 금속을 적층하고 식각하여 일체화된 광차단층 및 제1전극을 형성하며, 버퍼층과 박막트랜지스터의 층간절연층을 선택적으로 식각하여 박막트랜지스터의 소스전극 및 드레인전극을 광차단층에 접속시킴과 동시에 소스전극을 제1전극에 접속시킨다.In addition, in the method of manufacturing a digital The source electrode and drain electrode of the thin film transistor are connected to the light blocking layer, and the source electrode is connected to the first electrode.

본 발명에서는 복수의 광감지화소에서 입력되는 엑스레이를 전기신호를 변환하여 출력하고 출력된 검출신호를 리드아웃함으로써 피사체를 투과한 엑스레이를 판독할 수 있게 된다. 따라서, 종래의 아날로그 엑스레이 검출장치에 비해, 별도의 필름과 인화지가 필요없게 될 뿐만 아니라 촬영후 필름의 보관 및 보존이 필요없게 되며, 촬영된 엑스레이의 검출신호를 실시간으로 리드아웃할 수 있게 되어, 신속한 피사체 내부구조의 검사가 가능하게 된다.In the present invention, it is possible to read the Therefore, compared to conventional analog It becomes possible to quickly inspect the internal structure of an object.

또한, 본 발명에서는 산화물반도체를 박막트랜지스터의 반도체층으로 사용함으로써, 박막트랜지스터의 크기를 감소시킬 수 있으며, 구동전력을 감소시킬 수 있고 전기이동도를 향상시킬 수 있게 된다. 따라서, 디지털 엑스레이 검출장치의 필팩터(fill factor)를 향상시키고 노이즈를 감소시킬 수 있을 뿐만 아니라 빠른 데이터의 판독에 따라 동영상 엑스레이의 검출이 가능하게 된다.Additionally, in the present invention, by using an oxide semiconductor as a semiconductor layer of a thin film transistor, the size of the thin film transistor can be reduced, driving power can be reduced, and electrical mobility can be improved. Therefore, not only can the fill factor of the digital X-ray detection device be improved and noise reduced, but video X-rays can be detected through fast data reading.

그리고, 본 발명에서는 광차단층과 포토컨덕터의 제1전극이 일체화된 금속층으로 형성하고 적층되는 절연층의 수를 감소할 수 있게 되어 제조공정을 단순화하고 제조비용을 절감할 수 있게 된다.In addition, in the present invention, the light blocking layer and the first electrode of the photoconductor are formed as an integrated metal layer, and the number of laminated insulating layers can be reduced, thereby simplifying the manufacturing process and reducing manufacturing costs.

더욱이, 본 발명에서는 PIN다이오드에 의한 신틸레이터의 단차를 감소시켜 필름형태의 신틸레이터의 부착시 단차로 인한 신틸레이터의 부착불량을 방지할 수 있게 되며, 단차에 의한 신틸레이터의 광변환효율의 저하를 방지할 수 있게 된다.Moreover, in the present invention, by reducing the step of the scintillator by the PIN diode, it is possible to prevent scintillator attachment defects due to the step when attaching a film-type scintillator, and the decrease in the light conversion efficiency of the scintillator due to the step. can be prevented.

도 1은 본 발명에 따른 디지털 엑스레이 검출장치의 구조를 개략적으로 나타내는 평면도.
도 2는 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도.
도 3은 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소의 구조를 나타내는 평면도.
도 4는 도 3의 I-I'선 단면도.
도 5는 광차단층과 포토컨덕터의 제1전극이 다른 층에 배치된 구조의 디지털 엑스레이 검출장치의 단면도.
도 6a-도 6e는 본 발명에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면.1 is a plan view schematically showing the structure of a digital X-ray detection device according to the present invention.
Figure 2 is a circuit diagram of a light-sensing pixel of a digital X-ray detection device according to the present invention.
Figure 3 is a plan view showing the structure of a light-sensing pixel of the digital X-ray detection device according to the present invention.
Figure 4 is a cross-sectional view taken along line II' of Figure 3.
Figure 5 is a cross-sectional view of a digital X-ray detection device in which the light blocking layer and the first electrode of the photoconductor are arranged in different layers.
6A-6E are diagrams showing a method of manufacturing a digital X-ray detection device according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명에 따른 디지털 엑스레이 검출장치를 개략적으로 나타내는 도면이고 도 2는 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도이다.Figure 1 is a diagram schematically showing a digital X-ray detection device according to the present invention, and Figure 2 is a circuit diagram of a light-sensing pixel of the digital X-ray detection device according to the present invention.

도 1 및 도 2에 도시한 바와 같이, 본 발명에 따른 디지털 엑스레이 검출장치는 엑스레이 검출패널(110)과, 게이트구동부(130), 리드아웃회로부(160), 타이밍제어부(170) 및 바이어스전압 공급부(150)가 포함된다.As shown in Figures 1 and 2, the digital X-ray detection device according to the present invention includes an (150) is included.

상기 검출패널(110)에서는 광원으로부터 방출된 엑스레이를 감지하고, 감지된 신호를 광전변환하여 전기적인 검출신호로 출력한다. 상기 검출패널(110)에는 복수의 광감지화소(P)가 배치된다. 이때, 상기 광감지화소(P)는 수평방향으로 배열된 복수의 게이트라인(GL)과 수직방향으로 배열된 복수의 데이터라인(DL)에 의해 정의된다.The detection panel 110 detects X-rays emitted from a light source, converts the detected signal into photoelectricity, and outputs it as an electrical detection signal. A plurality of light-sensing pixels (P) are disposed on the detection panel 110. At this time, the photo-sensing pixel (P) is defined by a plurality of gate lines (GL) arranged in the horizontal direction and a plurality of data lines (DL) arranged in the vertical direction.

상기 광감지화소(P)는 입력되는 엑스레이를 감지하여 전기적인 신호를 출력한다. 도 2에 도시된 바와 같이, 각각의 광감지화소(P)는 엑스레이를 감지하여 검출전압과 같은 전기신호로 변환하는 포토컨덕터(PC)와, 포토컨덕터(PC)에 의해 변환된 검출전압을 충전하는 커패시터(Cst)와, 게이트신호가 인가됨에 따라 구동하여 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 전달하는 박막트랜지스터(TFT)를 포함한다.The photo-sensing pixel (P) detects input X-rays and outputs an electrical signal. As shown in Figure 2, each photo-sensing pixel (P) has a photoconductor (PC) that detects X-rays and converts them into an electrical signal such as a detection voltage, and charges the detection voltage converted by the photoconductor (PC). It includes a capacitor (Cst) that operates when a gate signal is applied and a thin film transistor (TFT) that transmits an electrical signal such as the detection voltage stored in the capacitor (Cst) to the outside.

상기 포토컨덕터(PC)는 엑스레이 발생장치로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질로 구성된다. 상기 포토컨덕터(PC)는 예를 들어 a-Se, HgI2,CdTe, PbO, PbI2, BiI3, GaAs, Ge 등으로 구성될 수 있다.The photoconductor (PC) is made of a material that can convert X-rays emitted from an X-ray generator into electrical signals. The photoconductor (PC) may be made of, for example, a-Se, HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, Ge, etc.

상기 커패시터(Cst)는 포토컨덕터(PC)에 의해 변환된 전기적인 신호를 충전한다. 상기 커패시터(Cst)는 박막트랜지스터(TFT)의 소스전극에 일단이 연결되고 바이어스라인(VL)에 타단이 연결된다. 상기 박막트랜지스터(TFT)는 주사신호를 인가하는 게이트라인(GL)에 게이트전극이 연결되고 검출신호를 전달하는 데이터라인(DL)에 드레인전극이 연결되며 커패시터(Cst)의 일단에 소스전극이 연결된다.The capacitor (Cst) charges the electrical signal converted by the photoconductor (PC). The capacitor (Cst) has one end connected to the source electrode of the thin film transistor (TFT) and the other end connected to the bias line (VL). The thin film transistor (TFT) has a gate electrode connected to the gate line (GL) that applies the scanning signal, a drain electrode connected to the data line (DL) that transmits the detection signal, and a source electrode connected to one end of the capacitor (Cst). do.

상기 게이트구동부(130)는 게이트라인(GL)을 통해 게이트온 전압레벨을 갖는 게이트신호를 순차적으로 출력한다. 이때, 상기 게이트온 전압레벨은 광감지화소(P)의 박막트랜지스터를 턴-온(turn-on)할 수 있는 전압레벨로서, 상기 광감지화소(P)의 박막트랜지스터가 상기 게이트신호에 응답하여 동작한다.The gate driver 130 sequentially outputs gate signals having a gate-on voltage level through the gate line GL. At this time, the gate-on voltage level is a voltage level that can turn on the thin film transistor of the photo-sensing pixel (P), and the thin-film transistor of the photo-sensing pixel (P) responds to the gate signal. It works.

상기 게이트구동부(130)는 집적회로(IC) 형태로 형성되어 검출패널(110) 위에 직접 실장되거나 상기 검출패널(110)에 접속되는 외부기판(예를 들면, FPC(Flexible Printed Circuit Board)상에 실장될 수도 있지만, 트랜지스터와 같은 각종 소자가 포토공정을 통해 GIP(Gate In Panel) 형태로 검출패널(110) 상에 직접 적층되어 형성될 수도 있다.The gate driver 130 is formed in the form of an integrated circuit (IC) and is mounted directly on the detection panel 110 or on an external board (for example, a flexible printed circuit board (FPC)) connected to the detection panel 110. Although it may be mounted, various elements such as transistors may also be formed by stacking directly on the detection panel 110 in the form of a GIP (Gate In Panel) through a photo process.

바이어스전압 공급부(150)는 바이어스라인(VL)을 통해 광감지화소(P)에 바이어스전압 또는 역바이어스전압을 공급한다. 이때, 상기 바이어스라인(VL)은 접지전압(또는 공통전압)에 대응되는 전압이 공급된다.The bias voltage supply unit 150 supplies a bias voltage or reverse bias voltage to the photo-sensing pixel (P) through the bias line (VL). At this time, a voltage corresponding to the ground voltage (or common voltage) is supplied to the bias line (VL).

리드아웃 회로부(160)는 게이트신호에 응답하여 턴-온된 박막트랜지스터(TFT)로부터 출력되는 검출신호를 리드아웃한다. 상기 박막트랜지스터(TFT)가 턴-온됨에 따라 커패시터(Cst)에 저장된 검출신호가 상기 박막트랜지스터(TFT) 및 데이터라인(DL)을 통해 리드아웃 회로부(160)로 입력된다.The readout circuit unit 160 reads out a detection signal output from a thin film transistor (TFT) that is turned on in response to the gate signal. As the thin film transistor (TFT) is turned on, the detection signal stored in the capacitor (Cst) is input to the readout circuit unit 160 through the thin film transistor (TFT) and the data line (DL).

상기 리드아웃 회로부(160)는 오프셋이미지를 리드아웃하는 오프셋 리드아웃구간과, 엑스레이노광 후 광감지화소(P)로부터 출력되는 검출신호를 리드아웃하는 엑스레이 리드아웃구간으로 구성된다. 상기 리드아웃 회로부(160)는 신호검출부 및 멀티플렉서 등을 포함할 수 있다. 또한, 상기 신호검출부는 데이터라인(DL)과 일대일 대응하는 복수의 증폭회로부를 포함하고, 각각의 증폭회로부는 증폭기, 커패시터 및 리셋소자 등을 포함할 수 있다.The read-out circuit unit 160 is composed of an offset read-out section that reads out an offset image, and an X-ray read-out section that reads out a detection signal output from the photo-sensing pixel (P) after X-ray exposure. The readout circuit unit 160 may include a signal detection unit and a multiplexer. Additionally, the signal detection unit may include a plurality of amplification circuit units in one-to-one correspondence with the data line DL, and each amplification circuit unit may include an amplifier, a capacitor, a reset element, etc.

상기 타이밍제어부(180)는 제어신호를 생성한 후 출력하여 상기 게이트구동부(130) 및 리드아웃 회로부(160)를 제어한다. 이때, 상기 게이트구동부(130)에 공급되는 제어신호는 개시신호(STV) 및 클럭신호(CPV)을 포함할 수 있으며, 리드아웃 회로부(160)에 공급되는 제어신호는 리드아웃 제어신호(ROC) 및 리드아웃 클럭신호(CLK)를 포함할 수 있다.The timing control unit 180 generates and outputs a control signal to control the gate driver 130 and the readout circuit unit 160. At this time, the control signal supplied to the gate driver 130 may include a start signal (STV) and a clock signal (CPV), and the control signal supplied to the readout circuit unit 160 may include a readout control signal (ROC). and a readout clock signal (CLK).

도 3은 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소(P)의 구조를 나타내는 도면이다. 상기 광감지화소(P)는 실질적으로 검출패널 내에 세로 및 가로방향을 따라 매트릭스형상으로 n×m(여기서, n,m은 자연수)개가 배열되지만, 도면에서는 설명의 편의를 위해 하나의 광감지화소(P)만을 도시하였다.Figure 3 is a diagram showing the structure of a light-sensing pixel (P) of the digital X-ray detection device according to the present invention. The photo-sensing pixels (P) are substantially arranged in a matrix shape along the vertical and horizontal directions within the detection panel, n×m (where n, m are natural numbers), but in the drawing, for convenience of explanation, one photo-sensing pixel is used. Only (P) is shown.

도 3에 도시된 바와 같이, 상기 검출패널에는 복수의 게이트라인(GL)과 데이터라인(DL)이 서로 수직으로 배치되어 복수의 광감지화소(P)를 정의하며, 각각의 광감지화소(P)내에는 박막트랜지스터(TFT)가 배치된다.As shown in FIG. 3, in the detection panel, a plurality of gate lines (GL) and data lines (DL) are arranged perpendicularly to each other to define a plurality of light-sensing pixels (P), and each light-sensing pixel (P) ), a thin film transistor (TFT) is placed inside.

상기 박막트랜지스터(TFT)는 상기 게이트라인(GL)과 접속되어 외부로부터 게이트신호가 인가되는 게이트전극(211)과, 상기 게이트전극(211)에 게이트신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(212)과, 상기 데이터라인(DL)에 접속되어 반도체층(212)이 활성화됨에 따라 검출된 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 출력하는 소스전극(214) 및 드레인전극(215)으로 구성된다.The thin film transistor (TFT) has a gate electrode 211 connected to the gate line GL to which a gate signal is applied from the outside, and is activated as the gate signal is applied to the gate electrode 211 to form a channel layer. A source electrode 214 connected to the semiconductor layer 212 and the data line DL to externally output an electrical signal such as the detection voltage stored in the capacitor Cst detected as the semiconductor layer 212 is activated, and It consists of a drain electrode (215).

상기 박막트랜지스터(TFT)의 하부에는 광차단층(252a)가 배치되어, 외부로부터 박막트랜지스터(TFT)로 광이 조사되어, 광전현상에 의해 박막트랜지스터(TFT)에 누설전류가 발생하여 박막트랜지스터(TFT)의 특성이 저하되는 것을 방지한다.A light blocking layer 252a is disposed on the lower part of the thin film transistor (TFT), and light is irradiated from the outside to the thin film transistor (TFT), and a leakage current is generated in the thin film transistor (TFT) due to a photoelectric phenomenon. ) prevents the characteristics of the product from deteriorating.

광감지화소(P) 내에는 포토컨덕터(PC)가 구비된다. 상기 포토컨덕터(PC)는 입사되는 광을 감지하여 검출전압과 같은 전기신호로 변환하는 것으로, 광감지화소(P)의 전체 영역에 걸쳐 형성된다. 상기 포토컨덕터(PC)는 광을 전기신호로 변환할 수만 있다면 어떠한 구성이라도 가능하지만, 본 발명에서는 포토컨턱터(PC)로서 주로 포토다이오드를 사용한다. 다시 말해서, 본 발명에서는 상기 포토컨덕터(PC)로서, P형 반도체층, 진성 반도체층 및 N형 반도체로 이루어진 PIN다이오드(254) 구조의 포토다이오드를 사용한다.A photoconductor (PC) is provided within the light sensing pixel (P). The photoconductor (PC) detects incident light and converts it into an electrical signal such as a detection voltage, and is formed over the entire area of the photosensing pixel (P). The photoconductor (PC) can have any configuration as long as it can convert light into an electrical signal, but in the present invention, a photodiode is mainly used as the photoconductor (PC). In other words, in the present invention, a photodiode having a PIN diode 254 structure composed of a P-type semiconductor layer, an intrinsic semiconductor layer, and an N-type semiconductor is used as the photoconductor (PC).

상기 PIN다이오드(254)의 상부 및 하부에는 각각 제1전극(252b) 및 제2전극(256)이 배치되며, 제2전극(256) 위에는 설정된 폭의 바이어스라인(VL)이 배치되어 상기 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 제1전극(252b) 및 제2전극(256)은 실질적으로 PIN다이오드(254)와 동일한 면적으로 형성되어 광감지화소(P)내에 배치되지만, 도면에서는 설명의 편의를 위해 제1전극(252b) 및 제2전극(256), PIN다이오드(254)를 다른 면적으로 도시하였다.A first electrode 252b and a second electrode 256 are disposed above and below the PIN diode 254, respectively, and a bias line VL of a set width is disposed on the second electrode 256 to Apply a bias voltage or reverse bias voltage to (254). At this time, the first electrode 252b and the second electrode 256 are formed to have substantially the same area as the PIN diode 254 and are disposed within the photo-sensing pixel (P), but in the drawing, for convenience of explanation, the first electrode (252b), the second electrode 256, and the PIN diode 254 are shown in different areas.

이때, 상기 광차단층(252a) 및 제1전극(252b)은 일체로 형성된다. 즉, 광차단층(252a) 및 제1전극(252b)은 하나의 금속층으로 형성되어 외부로부터 박막트랜지스터(TFT)로 광이 조사되는 것을 차단함과 동시에 포토컨덕터에 의해 발생된 검출신호를 박막트랜지스터(TFT)를 통해 외부로 출력한다.At this time, the light blocking layer 252a and the first electrode 252b are formed integrally. That is, the light blocking layer 252a and the first electrode 252b are formed of one metal layer to block light from being irradiated from the outside to the thin film transistor (TFT) and at the same time transmit the detection signal generated by the photoconductor to the thin film transistor (TFT). It is output externally through TFT).

도면에는 도시하지 않았지만, 상기 제2전극(256)과 바이어스라인(VL) 사이에는 절연층이 구비되며, 컨택홀(264)에 의해 상기 제2전극(256)과 바이어스라인(VL)이 전기적으로 접속되어, 바이어스전압 또는 역바이어스전압이 상기 바이어스라인(VL)을 통해 제2전극(256)으로 인가된다. 상기 바이어스라인(VL)은 세로방향, 즉 데이터라인(DL)과 대략 평행하게 배치되어 세로방향으로 배치된 복수의 광감지화소(P)열에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 도면에는 도시하지 않았지만, 상기 바이어스라인(VL)은 감광지화소(P)의 복수열 각각에 하나씩 배치된다.Although not shown in the drawing, an insulating layer is provided between the second electrode 256 and the bias line (VL), and the second electrode 256 and the bias line (VL) are electrically connected by the contact hole 264. When connected, a bias voltage or reverse bias voltage is applied to the second electrode 256 through the bias line (VL). The bias line (VL) is arranged in a vertical direction, that is, approximately parallel to the data line (DL), and applies a bias voltage or reverse bias voltage to a plurality of rows of photo-sensing pixels (P) arranged in the vertical direction. At this time, although not shown in the drawing, the bias line (VL) is disposed one by one in each of the plurality of rows of photosensitive pixels (P).

또한, 데이터라인(DL)과 박막트랜지스터(TFT)의 드레인전극(215) 사이에는 금속층(217)이 배치된다. 상기 금속층(217)은 바이어스라인(VL)과 동일층에 형성되어 드레인전극(215) 및 데이터라인(DL)에 형성된 각각 형성된 컨택홀(265,266)를 통해 드레인전극(215)과 데이터라인(DL)을 서로 전기적으로 연결시킨다. Additionally, a metal layer 217 is disposed between the data line DL and the drain electrode 215 of the thin film transistor (TFT). The metal layer 217 is formed on the same layer as the bias line (VL) and connects the drain electrode 215 and the data line (DL) through the contact holes 265 and 266 formed in the drain electrode 215 and the data line (DL), respectively. are electrically connected to each other.

또한, 상기 바이어스라인(VL)은 가로방향, 즉 게이트라인(GL)과 대략 평행하게 배치되어 가로방향으로 배치된 복수의 광감지화소(P) 행에 바이어스전압 또는 역바이어스전압을 인가할 수 있다. 이러한 구성에서도 상기 바이어스라인(VL)은 감광지화소(P)의 복수 행 각각에 하나씩 배치될 수 있다.In addition, the bias line (VL) is arranged in a horizontal direction, that is, approximately parallel to the gate line (GL), and can apply a bias voltage or reverse bias voltage to a plurality of rows of photo-sensing pixels (P) arranged in the horizontal direction. . Even in this configuration, the bias lines (VL) can be disposed one by one in each of the plurality of rows of the photosensitive pixels (P).

다시 말해서, 본 발명의 바이어스라인(VL)은 제2전극(256)에 바이어스전압 또는 역바이어스전압을 인가할 수만 있다면, 특정 배열에 한정되는 것이 아니라 다양한 형태로 배열될 수 있을 것이다.In other words, the bias line VL of the present invention is not limited to a specific arrangement and can be arranged in various forms as long as a bias voltage or reverse bias voltage can be applied to the second electrode 256.

또한, 도면에는 도시하지 않았지만, 상기 PIN다이오드(254)의 상부에는 신틸레이터(sintillator)가 구비된다. 상기 신틸레이터는 입력되는 엑스레이와 충돌하여 발광함으로써 엑스레이를 가시광선영역의 광으로 변환하여 출력한다.Additionally, although not shown in the drawing, a scintillator is provided on top of the PIN diode 254. The scintillator collides with the input X-rays and emits light, thereby converting the X-rays into light in the visible light region and outputting it.

도면에는 도시하지 않았지만, 검출패널(110)의 외곽영역에는 각각 게이트패드, 데이터패드 및 바이어스패드가 형성되어 검출패널(110)의 게이트라인, 데이터라인 및 바이어스라인을 외부의 게이트구동부(130), 리드아웃회로부(160) 및 바이어스전압 공급부(150)와 전기적으로 접속한다.Although not shown in the drawing, a gate pad, data pad, and bias pad are formed in the outer area of the detection panel 110, respectively, to connect the gate line, data line, and bias line of the detection panel 110 to the external gate driver 130, It is electrically connected to the readout circuit unit 160 and the bias voltage supply unit 150.

상기와 같은 구조의 디지털엑스레이 검출장치에서는 피사체를 투과한 엑스레이가 입사되면, 신틸레이터에서 입력되는 엑스레이를 가시광선영역의 광으로 변환하며 출력하며, 출력된 가시광선영역의 광이 PIN다이오드(254)로 입력된다. 광이 입력됨에 따라 PIN다이오드(254)의 진성반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(Depletion)이 되어 내부에 전기장이 발생하게 되고, 광에 의해 생성되는 정공과 전자가 상기 전기장에 의해 드리프트(Drift)되어 각각 P형 반도체층 및 N형 반도체층에서 수집되어 전류가 발생한다.In the digital X-ray detection device with the above structure, when an is entered as As light is input, the intrinsic semiconductor layer of the PIN diode 254 is depleted by the P-type semiconductor layer and the N-type semiconductor layer, generating an internal electric field, and the holes and electrons generated by light are It drifts due to an electric field and is collected in the P-type semiconductor layer and N-type semiconductor layer, respectively, generating current.

게이트신호가 게이트라인(GL)을 통해 박막트랜지스터(TFT)에 인가되어 상기 박막트랜지스터(TFT)가 턴-온되면, PIN다이오드(254)에 발생한 전류가 제1전극(252)에서 상기 박막트랜지스터(TFT)를 통해 검출신호로서 외부로 출력되며, 출력된 검출신호는 리드아웃 회로부(160)로 입력되어 리드아웃된다.When a gate signal is applied to the thin film transistor (TFT) through the gate line (GL) and the thin film transistor (TFT) is turned on, the current generated in the PIN diode 254 flows from the first electrode 252 to the thin film transistor ( It is output to the outside as a detection signal through a TFT), and the output detection signal is input to the readout circuit unit 160 and read out.

이와 같이, 본 발명에 따른 디지털 엑스레이 검출장치에서는 복수의 광감지화소(P)에서 입력되는 엑스레이를 전기신호를 변환하여 출력하고 출력된 검출신호를 리드아웃함으로써 피사체를 투과한 엑스레이를 판독할 수 있게 된다.As such, the digital X-ray detection device according to the present invention converts the do.

따라서, 종래의 아날로그 엑스레이 검출장치에 비해, 별도의 필름과 인화지가 필요없게 될 뿐만 아니라 촬영후 필름의 보관 및 보존이 필요없게 된다. 또한, 촬영된 엑스레이의 검출신호를 실시간으로 리드아웃할 수 있게 되어, 신속한 피사체 내부구조의 검사가 가능하게 된다.Therefore, compared to conventional analog In addition, the detection signal of the captured X-ray can be read out in real time, making it possible to quickly inspect the internal structure of the subject.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 디지털 엑스레이 검출장치에 대해 좀더 상세히 설명한다.Hereinafter, the digital X-ray detection device according to the present invention will be described in more detail with reference to the attached drawings.

도 4는 도 3의 I-I'선 단면도로서, 본 발명에 따른 디지털 엑스레이 검출장치의 하나의 광감지화소(P)의 구조를 나타내는 도면이다.FIG. 4 is a cross-sectional view taken along line II' of FIG. 3, showing the structure of one light-sensing pixel (P) of the digital X-ray detection device according to the present invention.

도 4에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(210) 상에는 광차단층(252a) 및 제1전극(252b)이 배치된다. 상기 광차단층(252a) 및 제1전극(252b)은 MoTi으로 구성될 수 있지만, 이러한 특정 금속에 한정되는 것이 아니라 ITO(Indium Zinc Oixde)나 IZO(Indium Zinc Oixde)와 같은 도전물질로 구성될 수도 있다.As shown in FIG. 4, a light blocking layer 252a and a first electrode 252b are disposed on a transparent substrate 210 such as glass or plastic. The light blocking layer 252a and the first electrode 252b may be made of MoTi, but are not limited to this specific metal and may also be made of a conductive material such as ITO (Indium Zinc Oixde) or IZO (Indium Zinc Oixde). there is.

상기 광차단층(252a) 및 제1전극(252b)은 실질적으로 일체화된 하나의 도전층으로 형성되지만, 설명의 편의를 위해 이 도전층을 광차단층(252a) 및 제1전극(252b)이라고 칭한다. 따라서, 본 발명에서는 상기 도전층을 광차단층(252a) 및 제1전극(252b)이라고 하지 않고 상기 도전층 전체를 광차단층(252a) 또는 제1전극(252b)이라고 칭할 수 있을 것이다. 따라서, 상기 도전층을 광차단층(252a)라고 하고 이 광차단층(252a)이 포토컨덕터 영역으로 연장된다고 할 수도 있으며, 상기 도전층을 제1전극(252b)이라고 하고 상기 제1전극(252b)이 박막트랜지스터(TFT) 하부 영역으로 연장된다고 할 수도 있을 것이다.The light blocking layer 252a and the first electrode 252b are formed of a single conductive layer that is substantially integrated, but for convenience of explanation, this conductive layer is referred to as the light blocking layer 252a and the first electrode 252b. Therefore, in the present invention, the conductive layer may not be referred to as the light blocking layer 252a and the first electrode 252b, but the entire conductive layer may be referred to as the light blocking layer 252a or the first electrode 252b. Therefore, the conductive layer is called a light blocking layer 252a and it can be said that this light blocking layer 252a extends into the photoconductor area, and the conductive layer is called a first electrode 252b and the first electrode 252b is called a light blocking layer 252b. It could be said that it extends to the lower area of the thin film transistor (TFT).

상기 광차단층(252a) 및 제1전극(252b)이 배치된 기판(210) 위에는 버퍼층(221)이 배치되고 그 위에 박막트랜지스터(TFT)가 배치된다. 이때, 박막트랜지스터(TFT)는 광차단층(252a) 상부에 배치된다. A buffer layer 221 is disposed on the substrate 210 on which the light blocking layer 252a and the first electrode 252b are disposed, and a thin film transistor (TFT) is disposed thereon. At this time, the thin film transistor (TFT) is disposed on the light blocking layer 252a.

상기 버퍼층(221)은 무기절연물질로 구성되며, 단일층 또는 복수의 층으로 구성될 수 있다.The buffer layer 221 is made of an inorganic insulating material and may be composed of a single layer or multiple layers.

상기 박막트랜지스터(TFT)는 버퍼층(221) 위에 배치된 반도체층(212)과, 상기 반도체층(212) 위에 배치된 게이트절연층(223)과, 상기 게이트절연층(222) 위에 배치된 게이트전극(211)과, 게이트전극(211)이 형성된 기판(210) 전체에 걸쳐 적층된 층간절연층(223)과, 상기 층간절연층(223) 위에 배치되어 층간절연층(223)에 형성된 제1컨택홀(223a)을 통해 반도체층(212)의 소스영역 및 드레인영역과 접촉하는 소스전극(214) 및 드레인전극(215)으로 구성된다.The thin film transistor (TFT) includes a semiconductor layer 212 disposed on a buffer layer 221, a gate insulating layer 223 disposed on the semiconductor layer 212, and a gate electrode disposed on the gate insulating layer 222. (211), an interlayer insulating layer 223 laminated over the entire substrate 210 on which the gate electrode 211 is formed, and a first contact disposed on the interlayer insulating layer 223 and formed on the interlayer insulating layer 223 It consists of a source electrode 214 and a drain electrode 215 that contact the source and drain regions of the semiconductor layer 212 through the hole 223a.

상기 반도체층(212)은 IGZO(Indium Gallium Zinc Oxide)와 같은 투명 산화물반도체로 형성할 수 있지만, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체를 사용할 수도 있다. 상기 반도체층(212)은 중앙영역의 채널층과 양측면의 도핑층인 소스영역 및 드레인영역으로 이루어져 소스전극(214) 및 드레인전극(215)이 상기 도핑된 소스영역 및 드레인영역과 각각 컨택한다. 상기 게이트전극(211)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있다.The semiconductor layer 212 may be formed of a transparent oxide semiconductor such as IGZO (Indium Gallium Zinc Oxide), but oxide semiconductors such as TiO 2 , ZnO, WO 3 , SnO 2 , etc. may also be used. The semiconductor layer 212 is composed of a channel layer in the central region and a doped layer on both sides of the source region and drain region, and the source electrode 214 and the drain electrode 215 contact the doped source region and the drain region, respectively. The gate electrode 211 may be formed of metal such as Cr, Mo, Ta, Cu, Ti, Al, or Al alloy, or an alloy thereof.

이와 같이, 본 발명에서는 박막트랜지스터(TFT)의 반도체층을 산화물 반도체물질로 형성하므로, 비정질 박막트랜지스터에 비해 박막트랜지스터의 크기를 감소시킬 수 있으며, 구동전력을 감소시킬 수 있고 전기이동도를 향상시킬 수 있게 된다. 따라서, 디지털 엑스레이 검출장치의 필팩터(fill factor)를 향상시키고 노이즈를 감소시킬 수 있을 뿐만 아니라 빠른 데이터의 판독에 따라 동영상 엑스레이의 검출이 가능하게 된다.As such, in the present invention, since the semiconductor layer of the thin film transistor (TFT) is formed of an oxide semiconductor material, the size of the thin film transistor can be reduced compared to an amorphous thin film transistor, driving power can be reduced, and electrical mobility can be improved. It becomes possible. Therefore, not only can the fill factor of the digital X-ray detection device be improved and noise reduced, but video X-rays can be detected through fast data reading.

상기 게이트절연층(222)은 SiOx 또는 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 이중의 층으로 이루어질 수 있다. 도면에서는 상기 게이트절연층(222)이 게이트전극(211)의 하부에만 배치되지만, 상기 게이트절연층(222)이 기판(210) 전체에 걸쳐 적층될 수도 있다. 상기 소스전극(214) 및 드레인전극(215)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금으로 이루어진다. 상기 층간절연층(223)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 층간절연층(223)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성될 수도 있다.The gate insulating layer 222 may be made of a single layer made of an inorganic insulating material such as SiOx or SiNx, or a double layer made of SiOx and SiNx. In the drawing, the gate insulating layer 222 is disposed only on the lower part of the gate electrode 211, but the gate insulating layer 222 may be stacked over the entire substrate 210. The source electrode 214 and the drain electrode 215 are made of metal such as Cr, Mo, Ta, Cu, Ti, Al, Al alloy, or an alloy thereof. The interlayer insulating layer 223 may be formed of an organic insulating material such as photoacrylic or an inorganic insulating material such as SiOx or SiNx. Additionally, the interlayer insulating layer 223 may be composed of a plurality of layers such as an organic insulating layer/inorganic insulating layer and an inorganic insulating layer/organic insulating layer/inorganic insulating layer.

또한, 상기 버퍼층(221) 및 층간절연층(223)에는 제2컨택홀(223b)이 형성되어 상기 소스전극(214)이 상기 컨택홀(223b)을 통해광차단층(252a) 및 제1전극(252b)과 전기적으로 접속된다.In addition, a second contact hole 223b is formed in the buffer layer 221 and the interlayer insulating layer 223, so that the source electrode 214 passes through the contact hole 223b to the light blocking layer 252a and the first electrode ( It is electrically connected to 252b).

광차단층(252a)은 박막트랜지스터(TFT) 하부에 배치되어 박막트랜지스터(TFT)로 입사되는 광을 차단한다. 광이 박막트랜지스터(TFT)의 반도체층(212)으로 입사되는 경우, 박막트랜지스터(TFT)에 누설전류가 발생하게 되는데, 이러한 누설전류는 박막트랜지스터(TFT)의 특성을 저하시킨다. 광차단층(252a)은 박막트랜지스터(TFT)의 반도체층을 입사되는 광을 차단하여 상기와 같은 박막트랜지스터(TFT)의 특성저하를 방지한다.The light blocking layer 252a is disposed below the thin film transistor (TFT) to block light incident on the thin film transistor (TFT). When light is incident on the semiconductor layer 212 of the thin film transistor (TFT), leakage current is generated in the thin film transistor (TFT), and this leakage current deteriorates the characteristics of the thin film transistor (TFT). The light blocking layer 252a blocks light incident on the semiconductor layer of the thin film transistor (TFT) and prevents the deterioration of the characteristics of the thin film transistor (TFT) as described above.

한편, 금속으로 이루어진 광차단층(252a)이 절연층(즉, 버퍼층(221))을 사이에 두고 박막트랜지스터(TFT)의 하부에 배치되는 경우, 상기 광차단층(252a)과 박막트랜지스터(TFT) 사이에는 기생용량이 발생하게 되는데, 이러한 기생용량 역시 박막트랜지스터(TFT)의 특성을 저하시키는 원인이 된다. 본 발명에서는 상기 광차단층(252a)을 소스전극(214)과 전기적으로 접속시킴으로써 광차단층(252a)과 박막트랜지스터(TFT) 사이에 기생용량이 발생하는 것을 제거함으로써, 박막트랜지스터(TFT)의 특성저하를 방지할 수 있게 된다.Meanwhile, when the light blocking layer 252a made of metal is disposed below the thin film transistor (TFT) with an insulating layer (i.e., buffer layer 221) interposed between the light blocking layer 252a and the thin film transistor (TFT). Parasitic capacitance is generated, and this parasitic capacitance also causes deterioration of the characteristics of the thin film transistor (TFT). In the present invention, by electrically connecting the light blocking layer 252a to the source electrode 214, the occurrence of parasitic capacitance between the light blocking layer 252a and the thin film transistor (TFT) is eliminated, thereby reducing the characteristics of the thin film transistor (TFT). can be prevented.

상기 제1전극(252b) 상부의 버퍼층(221) 및 층간절연층(223)은 제거되어 상기 제1전극(252b)이 외부로 노출되는 개구부(223c)가 형성되며, 노출된 제1전극(252b) 위에는 PIN다이오드(254) 및 제2전극(256)이 배치된다. 상기 제1전극(252b, PIN다이오드(254) 및 제2전극(252)은 포토컨덕터(PC)를 형성하여 입사되는 광을 전기신호로 변환시킨다.The buffer layer 221 and the interlayer insulating layer 223 on the top of the first electrode 252b are removed to form an opening 223c through which the first electrode 252b is exposed to the outside, and the exposed first electrode 252b is formed. ) The PIN diode 254 and the second electrode 256 are disposed on it. The first electrode 252b, PIN diode 254, and second electrode 252 form a photoconductor (PC) to convert incident light into an electrical signal.

상기 제2전극(256)은 ITO나 IZO와 같은 투명한 금속산화물로 구성될 수 있다. 또한, 상기 PIN다이오드(254)은 제1전극(252)으로부터 N형 반도체층, 진성반도체층, P형 반도체층이 순차적으로 적층됨으로써 구성된다. 제1전극(252b 및 제2전극(256)에 바이어스전압 또는 역바이어스전압이 인가된 상태에서 광이 조사되면 진성반도체층에서 정공과 전자가 생성되며 정공이 P형 반도체층으로 이동하고 전자는 N형 반도체층으로 이동하여 상기 제1전극(252b)을 통해 전류가 출력된다.The second electrode 256 may be made of transparent metal oxide such as ITO or IZO. Additionally, the PIN diode 254 is constructed by sequentially stacking an N-type semiconductor layer, an intrinsic semiconductor layer, and a P-type semiconductor layer starting from the first electrode 252. When light is irradiated with a bias voltage or reverse bias voltage applied to the first electrode 252b and the second electrode 256, holes and electrons are generated in the intrinsic semiconductor layer, the holes move to the P-type semiconductor layer, and the electrons move to the N The current moves to the semiconductor layer and is output through the first electrode 252b.

상기 반도체층으로는 비정질실리콘(a-Si)을 주로 사용하지만, 이러한 물질에 한정되는 것이 아니라 HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 과 같은 다양한 반도체물질이 사용될 수 있다.Amorphous silicon (a-Si) is mainly used as the semiconductor layer, but it is not limited to these materials, and various semiconductor materials such as HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, and Ge can be used.

상기 포토컨턱터(PC)가 구비된 기판(210) 위에는 제1보호층(226)이 적층된다. 상기 제1보호층(226)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제1보호층(226)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성될 수도 있다.A first protective layer 226 is stacked on the substrate 210 equipped with the photoconductor (PC). The first protective layer 226 may be formed of an organic insulating material such as photoacrylic or an inorganic insulating material such as SiOx or SiNx. Additionally, the first protective layer 226 may be composed of a plurality of layers including an organic insulating layer/inorganic insulating layer and an inorganic insulating layer/organic insulating layer/inorganic insulating layer.

상기 제1보호층(226)의 상부에는 바이어스라인(VL)이 배치되어 제1보호층(226)에 형성된 제4컨택홀(264)을 통해 제2전극(256)과 전기적으로 접속된다. 또한, 박막트랜지스터(TFT)의 드레인전극(215) 상부의 제1보호층(226)에는 금속층(217)이 배치되어 제1보호층(226)에 형성된 제5컨택홀(265) 및 제6컨택홀(266)을 통해 드레인전극(215) 및 데이터라인(LD)과 전기적으로 접속된다.. A bias line (VL) is disposed on the top of the first protective layer 226 and is electrically connected to the second electrode 256 through the fourth contact hole 264 formed in the first protective layer 226. In addition, a metal layer 217 is disposed on the first protective layer 226 above the drain electrode 215 of the thin film transistor (TFT), and the fifth contact hole 265 and the sixth contact are formed in the first protective layer 226. It is electrically connected to the drain electrode 215 and the data line (LD) through the hole 266.

상기 바이어스라인(VL)은 바이어스전압 공급부(150)와 접속되어 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 바이어스라인(VL)은 Cr, Mo, Ta, Cu, Ti, Al과 이들의 합금과 같이 전도성이 좋은 금속으로 구성될 수 있다.The bias line (VL) is connected to the bias voltage supply unit 150 to apply a bias voltage or reverse bias voltage to the PIN diode 254. At this time, the bias line (VL) may be made of a metal with good conductivity, such as Cr, Mo, Ta, Cu, Ti, Al, and alloys thereof.

상기 금속층(217)은 드레인전극(215) 및 데이터라인(DL)과 전기적으로 접속되어 데이터라인(DL)을 박막트랜지스터(TT)의 드레인전극(215)과 전기적으로 접속시켜, 포토컨덕터(PC)에서 검출된 신호를 박막트랜지스터(TFT) 및 데이터라인(DL)을 통해 외부로 출력한다. 이때, 상기 금속층(217)은 바이어스라인(VL)과 동일한 금속으로 동일한 공정에 의해 형성될 수 있다The metal layer 217 is electrically connected to the drain electrode 215 and the data line (DL) to electrically connect the data line (DL) to the drain electrode 215 of the thin film transistor (TT), thereby forming a photoconductor (PC). The signal detected is output to the outside through a thin film transistor (TFT) and data line (DL). At this time, the metal layer 217 may be formed of the same metal as the bias line (VL) through the same process.

상기 바이어스라인(VL)이 배치된 제1보호층(226) 위에는 제2보호층(227)이 구비되며, 그 위에 신틸레이터(270)가 배치된다.A second protective layer 227 is provided on the first protective layer 226 where the bias line VL is disposed, and a scintillator 270 is disposed thereon.

상기 제2보호층(227)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제2보호층(227)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성할 수도 있다.The second protective layer 227 may be formed of an organic insulating material such as photoacrylic or an inorganic insulating material such as SiOx or SiNx. Additionally, the second protective layer 227 may be composed of a plurality of layers such as an organic insulating layer/inorganic insulating layer and an inorganic insulating layer/organic insulating layer/inorganic insulating layer.

신틸레이터(270)는 피사체를 투과한 엑스레이를 가시광선대역의 광으로 변환시킨다. 상기 신틸레이터(270)는 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물로 형성되거나, 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 형성될 수 있다.The scintillator 270 converts the X-rays that have passed through the subject into light in the visible light band. The scintillator 270 is formed of a halogen compound such as cesium iodide (CsI) doped with thallium (Tl) or sodium (Na), or an oxide-based compound such as gadolinium or sulfur oxide (GOS). It can be.

또한, 상기 신틸레이터(270)는 필름형태로 구성되어 기판(210) 상에 직접 부착하여 형성할 수도 있고 신틸레이터물질을 기판(210)상에 직접 적층하여 형성할 수도 있다.In addition, the scintillator 270 may be formed in the form of a film by attaching it directly to the substrate 210, or it may be formed by laminating a scintillator material directly on the substrate 210.

상술한 바와 같이, 본 발명에 따른 디지털 엑스레이 검출장치에서는 박막트랜지스터(TFT)에 광이 조사되는 것을 차단하는 광차단층(252a) 및 포토컨덕터(PC)의 제1전극(252b)이 일체화된 하나의 금속층으로 구성되며, 포토컨덕터(PC)가 버퍼층(221) 및 층간절연층(223)이 제거된 영역에 형성되므로, 포토컨덕터가 배치되는 영역의 두께를 감소시켜 신틸레이터와 박막트랜지스터 상부 영역의 단차를 감소시킬 수 있게 되는데, 이를 좀더 상세히 설명하면 다음과 같다.As described above, in the digital It is composed of a metal layer, and the photoconductor (PC) is formed in the area where the buffer layer 221 and the interlayer insulating layer 223 have been removed, so the thickness of the area where the photoconductor is placed is reduced to reduce the step between the scintillator and the upper area of the thin film transistor. can be reduced, which is explained in more detail as follows.

도 5는 광차단층(252a) 및 포토컨덕터(PC)의 제1전극(252b)이 별개로 형성된 구조의 디지털 엑스레이 검출장치의 구조를 나타내는 도면이다.Figure 5 is a diagram showing the structure of a digital X-ray detection device in which the light blocking layer 252a and the first electrode 252b of the photoconductor (PC) are formed separately.

도 5에 도시된 바와 같이, 이 구조의 디지털 엑스레이 검출장치에서는 광차단층(252a)은 박막트랜지스터(TFT) 하부의 기판(210)상에 배치된다. 또한, 이 구조에서는 층간절연층(223) 위에 별도의 절연층(225)를 형성한 후, 상기 절연층(225) 위에 제1전극(252b)을 배치한다. 이때, 상기 제1전극(252b)은 절연층(225)에 형성된 컨택홀을 통해 박막트랜지스터(TFT)의 소스전극(214)과 전기적으로 접속된다.As shown in FIG. 5, in the digital X-ray detection device of this structure, the light blocking layer 252a is disposed on the substrate 210 below the thin film transistor (TFT). Additionally, in this structure, a separate insulating layer 225 is formed on the interlayer insulating layer 223, and then the first electrode 252b is placed on the insulating layer 225. At this time, the first electrode 252b is electrically connected to the source electrode 214 of the thin film transistor (TFT) through a contact hole formed in the insulating layer 225.

이와 같이, 본 발명의 디지털 엑스레이 검출장치와 도 5에 도시된 디지털 엑스레이 검출장치 사이에는 다음과 같은 구조적인 차이가 존재한다.As such, the following structural differences exist between the digital X-ray detection device of the present invention and the digital X-ray detection device shown in FIG. 5.

첫째, 본 발명에서는 광차단층(252a) 및 제1전극(252b)이 일체화된 금속층으로 형성되는데 반해, 도 5에 개시된 구조에서는 광차단층(252a) 및 제1전극(252b)의 별개의 금속으로 형성된다. 따라서, 도 5에 개시된 구조에 비해, 본 발명에 따른 디지털 엑스레이 검출장치에서는 별도의 제1전극(252b)을 형성하기 위한 마스크공정이 필요없게 되어 디지털 엑스레이 검출장치의 제조공정을 단순화할 수 있게 된다.First, in the present invention, the light blocking layer 252a and the first electrode 252b are formed of an integrated metal layer, whereas in the structure disclosed in FIG. 5, the light blocking layer 252a and the first electrode 252b are formed of separate metals. do. Therefore, compared to the structure disclosed in FIG. 5, the digital X-ray detection device according to the present invention does not require a separate mask process to form the first electrode 252b, making it possible to simplify the manufacturing process of the digital .

둘째, 본 발명에서는 광차단층(252a) 및 제1전극(252b)이 일체화된 동일 금속층으로 형성됨과 동시에 박막트랜지스터(TFT)의 소스전극(214)과 전기적으로 접속되는 반면에, 도 5에 개시된 구조에서는 별도의 절연층(225)을 형성하고 제1전극(252b)과 박막트랜지스터(TFT)의 소스전극(214)을 상기 절연층(225)에 형성된 컨택홀을 통해 접속된다. 따라서, 본 발명에 비해, 도 5에 도시된 구조에서는 절연층(225)을 추가로 형성해야만 될 뿐만 아니라 절연층(225)에 컨택홀을 형성하는 공정이 추가되므로, 본 발명에 비해 디지털 엑스레이 검출장치의 구조가 복잡해지고 제조공정이 복잡해진다.Second, in the present invention, the light blocking layer 252a and the first electrode 252b are formed of the same integrated metal layer and are electrically connected to the source electrode 214 of the thin film transistor (TFT), while the structure disclosed in FIG. 5 A separate insulating layer 225 is formed, and the first electrode 252b and the source electrode 214 of the thin film transistor (TFT) are connected through a contact hole formed in the insulating layer 225. Therefore, compared to the present invention, in the structure shown in FIG. 5, not only the insulating layer 225 must be additionally formed, but also the process of forming a contact hole in the insulating layer 225 is added, so compared to the present invention, digital X-ray detection is improved. The structure of the device becomes more complex and the manufacturing process becomes more complicated.

셋째, 본 발명의 디지털 엑스레이 검출장치는 도 5에 도시된 구조의 디지털 엑스레이 검출장치에 비해, 신틸레이터(270)의 단차를 감소시켜 필름형태의 신틸레이터(270)의 부착시 단차로 인해 신틸레이터(270)의 부착불량을 방지할 수 있게 된다.Third, the digital X-ray detection device of the present invention reduces the step of the scintillator 270 compared to the digital It is possible to prevent adhesion failure of (270).

도 5에 도시된 구조의 디지털 엑스레이 검출장치에서는 포토컨덕터(PC)가 버퍼층(221), 층간절연층(223), 절연층(225) 위에 배치되는데, 이때 포토컨덕터의 PIN다이오드(254)는 약 1㎛의 두꺼운 두께로 형성된다. 반면에, 상기 포토컨덕터(PC)가 배치되지 않는 박막트랜지스터 상부에는 구조물이 배치되지 않는다. 따라서, 절연층(225) 위에는 상기 PIN다이오드(254)에 의한 높은 단차가 발생하게 된다.In the digital It is formed with a thickness of 1㎛. On the other hand, no structure is disposed on the thin film transistor where the photoconductor (PC) is not disposed. Accordingly, a high level difference occurs on the insulating layer 225 due to the PIN diode 254.

신틸레이터(270)를 포토컨덕터의 상부에 배치할 때, 상기 신틸레이터(270)는 포토컨덕터의 상부의 제2보호층(227)에 직접 접촉하는데 반해, PIN다이오드(254)의 단차로 인해 박막트랜지스터 상부의 제2보호층(227)과는 접촉하지 않고 일정 거리(t2) 이격되어 배치된다. 그 결과, 예를 들어 필름형태의 신틸레이터(270)의 부착시, 단차로 인해 부착에 불량이 발생할 수 있게 된다. 또한, 단차로 인해 신틸레이터(270)에도 단차가 발생하게 되는데, 이러한 신틸레이터(270)의 단차는 엑스레이의 조사시 엑스레이흡수를 저하시켜 신틸레이터(270)의 광변환효율을 저하시킬 수 있게 된다.When the scintillator 270 is placed on top of the photoconductor, the scintillator 270 directly contacts the second protective layer 227 on the top of the photoconductor, but the thin film is exposed due to the step of the PIN diode 254. It is disposed at a certain distance (t2) away from the second protective layer 227 on the top of the transistor. As a result, for example, when attaching the film-type scintillator 270, defective attachment may occur due to the step. In addition, a step occurs in the scintillator 270 due to the step, and this step in the scintillator 270 reduces X-ray absorption when X-rays are irradiated, thereby reducing the light conversion efficiency of the scintillator 270. .

그러나, 도 5에 도시된 바와 같이, 본 발명에서는 버퍼층(221)과 층간절연층(223)을 식각하여 기판(210)을 노출시킨 후, 노출된 기판(210) 상에 제1전극(252b), PIN 다이오드(254) 및 제2전극(256)로 구성된 포토컨덕터(PC)을 배치하므로, PIN다이오드(254)에 의한 단차를 버퍼층(221) 및 층간절연층(223)의 두께만큼 감소시킬 수 있게 된다.However, as shown in FIG. 5, in the present invention, the buffer layer 221 and the interlayer insulating layer 223 are etched to expose the substrate 210, and then the first electrode 252b is formed on the exposed substrate 210. Since the photoconductor (PC) consisting of the PIN diode 254 and the second electrode 256 is disposed, the step caused by the PIN diode 254 can be reduced by the thickness of the buffer layer 221 and the interlayer insulating layer 223. There will be.

이와 같이, 본 발명에서는 제2보호층(227)과 신틸레이터(270) 사이의 간격(t1)이 감소함에 따라 신틸레이터(270)의 부착시 접착불량을 방지할 수 있을 뿐만 아니라 단차에 의한 신틸레이터(270)의 광변환효율이 저하되는 것을 방지할 수 있게 된다.As such, in the present invention, as the gap (t1) between the second protective layer 227 and the scintillator 270 is reduced, not only can adhesion defects be prevented when attaching the scintillator 270, but also the scintillator due to the step difference can be prevented. It is possible to prevent the light conversion efficiency of the radar 270 from being reduced.

이하에서는 상기와 같은 구조의 디지털 엑스레이 검출장치의 제조공정을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the manufacturing process of the digital X-ray detection device having the above structure will be described in detail with reference to the attached drawings.

도 6a-도 6e는 본 발명에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면이다.6A-6E are diagrams showing a method of manufacturing a digital X-ray detection device according to the present invention.

우선, 도 6a에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(210) 위에 MoTi와 같은 금속을 스퍼터링법에 의해 적층하고 식각하여 일체호된 층으로 이루어진 광차단층(252a) 및 제1전극(252b)를 형성한다. 이때, 상기 광차단층(252a) 및 제1전극(252b)는 MoTi에 한정되는 것이 아니라 ITO나 IZO와 같은 금속산화물로 구성될 수도 있다. 이어서, 상기 기판(210) 사에 무기절연물질을 CVD(Chemical Vapor Deposition)법에 의해 적층하여 기판(210) 상에 버퍼층(221)을 형성한다.First, as shown in FIG. 6A, a light blocking layer 252a and a first electrode 252b are formed as integrated layers by laminating a metal such as MoTi by sputtering and etching a transparent substrate 210 such as glass or plastic. ) to form. At this time, the light blocking layer 252a and the first electrode 252b are not limited to MoTi but may be made of a metal oxide such as ITO or IZO. Next, an inorganic insulating material is deposited on the substrate 210 using a CVD (Chemical Vapor Deposition) method to form a buffer layer 221 on the substrate 210.

그 후, 도 6b에 도시된 바와 같이, 상기 버퍼층(221) 위에 IGZO, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체를 CVD법에 의해 적층하고 에칭하여 반도체층(112)을 형성한 후, 상기 반도체층(112)이 형성된 기판(210) 위에 SiOx나 SiNx와 같은 무기절연물질을 CVD법에 의해 적층하고 에칭하여 게이트절연층(222)을 형성한다. 이어서, 상기 게이트절연층(222)을 포함한 기판(210) 상에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 스퍼터링(sputtering)법에 의해 적층하고 에칭하여 상기 게이트절연층(222) 위에 게이트전극(211)을 형성한다. 이때, 금속 또는 합금을 복수의 층으로 적층하고 에칭하여 상기 게이트전극(211)을 복수의 층으로 형성할 수도 있다.Then, as shown in FIG. 6B, an oxide semiconductor such as IGZO, TiO 2 , ZnO, WO 3 , SnO 2 , etc. was deposited on the buffer layer 221 by CVD and etched to form the semiconductor layer 112. Then, an inorganic insulating material such as SiOx or SiNx is deposited on the substrate 210 on which the semiconductor layer 112 is formed by CVD and etched to form the gate insulating layer 222. Next, a metal such as Cr, Mo, Ta, Cu, Ti, Al or an alloy thereof is deposited on the substrate 210 including the gate insulating layer 222 by sputtering and etched to insulate the gate. A gate electrode 211 is formed on the layer 222. At this time, the gate electrode 211 may be formed of multiple layers by stacking a plurality of metal or alloy layers and etching them.

한편, 상기 게이트절연층(222)과 게이트전극(211)은 하나의 공정으로형성할 수도 있고 별개의 공정으로 형성할 수도 있다. 즉, 절연층과 금속층을 연속 적층하고 포토마스크에 의해 금속층을 웨트에칭에 의해 식각하여 게이트전극(211)을 형성한 후 상기 게이트전극(211)을 마스크층으로 사용하여 상기 절연층을 드라이에칭함으로써 게이트절연층(221)을 형성할 수도 있으며, 에칭에 의해 설정된 폭의 게이트절연층(222)을 우선 형성하고 그 위에 별개의 공정에 의해 게이트전극(211)을 형성할 수도 있다.Meanwhile, the gate insulating layer 222 and the gate electrode 211 may be formed through a single process or through separate processes. That is, the insulating layer and the metal layer are continuously stacked, the metal layer is etched by wet etching using a photomask to form the gate electrode 211, and then the insulating layer is dry etched using the gate electrode 211 as a mask layer. The gate insulating layer 221 may be formed, or the gate insulating layer 222 of a set width may be first formed by etching, and then the gate electrode 211 may be formed thereon through a separate process.

이어서, 기판(210) 전체에 걸쳐서 유기절연물질, 유기절연물질/무기절연물질 또는 무기절연물질/유기절연물질/무기절연물질을 적층하여 층간절연층(223)을 형성한다. Next, an interlayer insulating layer 223 is formed by stacking an organic insulating material, an organic insulating material/inorganic insulating material, or an inorganic insulating material/organic insulating material/inorganic insulating material over the entire substrate 210 .

그 후, 도 6c에 도시된 바와 같이, 상기 층간절연층(223)을 식각하여 반도체층(212)의 소스영역 및 드레인영역을 노출시키는 제1컨택홀(223a)을 형성하고, 상기 버퍼층(221)과 층간절연층(223)을 식각하여 제1전극(252b)이 외부로 노출되는 제2컨택홀(223b) 및 제3컨택홀(223c)을 형성한다. 이때, 상기 제1컨택홀(223a)과 제2컨택홀(223b) 및 제3컨택홀(223c)의 형성은 식각가스에 의한 건식식각방법에 의해 이루어지며, 하프톤마스크를 이용하여 버퍼층(221)과 층간절연층(223)을 선택적으로 식각함으로써 제1컨택홀(223a)과 제2컨택홀(223b) 및 제3컨택홀(223c) 이 형성된다.Thereafter, as shown in FIG. 6C, the interlayer insulating layer 223 is etched to form a first contact hole 223a exposing the source and drain regions of the semiconductor layer 212, and the buffer layer 221 ) and the interlayer insulating layer 223 are etched to form a second contact hole 223b and a third contact hole 223c through which the first electrode 252b is exposed to the outside. At this time, the first contact hole 223a, the second contact hole 223b, and the third contact hole 223c are formed by a dry etching method using an etching gas, and the buffer layer 221 is formed using a halftone mask. ) and the interlayer insulating layer 223 are selectively etched to form a first contact hole (223a), a second contact hole (223b), and a third contact hole (223c).

이어서, 상기 층간절연층(223) 위에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 스퍼터링법에 의해 적층한 후 식각하여, 제1컨택홀(223a)을 통해 반도체층(212)의 드레인영역과 접속되는 드레인전극(215)과, 제1컨택홀(223a)을 통해 반도체층(212)의 소스영역과 접속되고 제2컨택홀(223b)을 통해 제1전극(252b)과 접속되는 소스전극(214)과, 데이터라인(DL)을 형성한다.Next, metals such as Cr, Mo, Ta, Cu, Ti, Al, or alloys thereof are deposited on the interlayer insulating layer 223 by sputtering and then etched to form a semiconductor layer through the first contact hole 223a. The drain electrode 215 is connected to the drain region of (212) and the source region of the semiconductor layer 212 through the first contact hole 223a and the first electrode 252b through the second contact hole 223b. ) and a source electrode 214 connected to the data line DL.

그 후, 도 6d에 도시된 바와 같이, 제3컨택홀(223c)의 제1전극(252b) 위에 N형 분순물이 도핑된 반도체물질, 진성반도체물질, P형 불순물이 도핑된 반도체물질, ITO 및 IZO와 같은 투명도전물질을 적층하고 에칭하여 상기 제1전극(252) 위에 PIN다이오드(254) 및 제2전극(256)을 형성한다. 이때, 상기 반도체물질로는 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등을 사용할 수 있다.Then, as shown in FIG. 6D, a semiconductor material doped with an N-type impurity, an intrinsic semiconductor material, a semiconductor material doped with a P-type impurity, and ITO are placed on the first electrode 252b of the third contact hole 223c. And a transparent conductive material such as IZO is stacked and etched to form a PIN diode 254 and a second electrode 256 on the first electrode 252. At this time, amorphous silicon (a-Si), HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, Ge, etc. can be used as the semiconductor material.

또한, 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등의 반도체물질을 적층하고 N형 불순물을 도핑한 후, 다시 반도체물질을 적층하고 적층된 반도체층의 상부 영역에 P형 불순물을 도핑하여 PIN다이오드(254)를 형성할 수도 있다.In addition, semiconductor materials such as amorphous silicon (a-Si), HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, Ge, etc. are stacked and N-type impurities are doped, then semiconductor materials are stacked again, and the stacked semiconductor The PIN diode 254 may be formed by doping P-type impurities in the upper region of the layer.

그 후, 6e에 도시된 바와 같이, PIN다이오드(254)가 형성된 기판(210) 상에 SSINx와 같은 무기절연물질을 적층하여 제1보호층(226)를 형성하고, 상기 제1보호층(226)을 에칭하여 제4컨택홀(264), 제5컨택홀(265) 및 제6컨택홀(266)을 형성한다. 이때, 상기 제1보호층(226)은 SiOx와 같은 무기절연물질로 구성될 수도 있고, 유기절연물질/무기절연물질 또는 무기절연물질/유기절연물질/무기절연물질로 구성될 수도 있다.Then, as shown in 6e, a first protective layer 226 is formed by laminating an inorganic insulating material such as SSINx on the substrate 210 on which the PIN diode 254 is formed, and the first protective layer 226 ) is etched to form the fourth contact hole 264, the fifth contact hole 265, and the sixth contact hole 266. At this time, the first protective layer 226 may be composed of an inorganic insulating material such as SiOx, an organic insulating material/inorganic insulating material, or an inorganic insulating material/organic insulating material/inorganic insulating material.

이어서, 상기 제1보호층(226) 위에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 적층하고 에칭하여 상기 제1보호층(226) 위에 바이어스라인(VL)과 금속층(217)을 형성한다. 이때, 상기 바이어스라인(VL)은 제4컨택홀(264)을 통해 제2전극(256)과 전기적으로 접속되며, 금속층(217)은 제5컨택홀(265) 및 제6컨택홀(266)을 통해 박막트랜지스터(TFT)의 드레인전극(215)과 데이터라인(DL)과 전기적으로 접속되어, 상기 드레인전극(215)과 데이터라인(DL)을 전기적으로 연결한다. Subsequently, a metal such as Cr, Mo, Ta, Cu, Ti, Al or an alloy thereof is deposited on the first protective layer 226 and etched to form a bias line (VL) and a metal layer on the first protective layer 226. It forms (217). At this time, the bias line (VL) is electrically connected to the second electrode 256 through the fourth contact hole 264, and the metal layer 217 is connected to the fifth contact hole 265 and the sixth contact hole 266. It is electrically connected to the drain electrode 215 of the thin film transistor (TFT) and the data line (DL), and electrically connects the drain electrode 215 and the data line (DL).

그 후, 제2전극(256)이 형성된 제1보호층(226) 위에 포토아크릴과 같은 유기절연물질 및/또는 SiOx나 SiNx와 같은 무기절연물질을 적층하여 유기절연층, 유기절연층/무기절연층 또는 무기절연층/유기절연층/무기절연층으로 이루어진 제2보호층(227)을 형성한다.Thereafter, an organic insulating material such as photoacrylic and/or an inorganic insulating material such as SiOx or SiNx is laminated on the first protective layer 226 on which the second electrode 256 is formed to form an organic insulating layer, an organic insulating layer/inorganic insulating material, and/or an inorganic insulating material such as SiOx or SiNx. A second protective layer 227 is formed of a layer or an inorganic insulating layer/organic insulating layer/inorganic insulating layer.

이어서, 상기 제2보호층(227) 위에 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물이나 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 이루어진 필름을 부착하거나 할로겐화합물이나 산화물계 화합물을 직접 적층하여 신틸레이트층(270)을 형성함으로써 디지털 엑스레이 검출장치를 완성한다.Next, the second protective layer 227 is coated with a halogen compound such as cesium iodide (CsI) doped with thallium (Tl) or sodium (Na) or an oxide compound such as gadolinium or sulfur oxide (GOS). A digital

또한, 도면에는 도시하지 않았지만, 검출패널의 외곽영역의 제1보호층(226) 및/또는 제2보호층(227)을 일부 영역을 제거하여 게이트패드, 데이터패드, 바이어스패드를 오픈하여, 외부의 게이트구동부(130), 리드아웃회로부(160) 및 바이어스전압 공급부(150)와 전기적으로 접속한다.In addition, although not shown in the drawing, a portion of the first protective layer 226 and/or the second protective layer 227 in the outer area of the detection panel is removed to open the gate pad, data pad, and bias pad to open the external area. It is electrically connected to the gate driver 130, the readout circuit 160, and the bias voltage supply unit 150.

상술한 바와 같이, 본 발명에서는 박막트랜지스터로 입사되는 광을 차단하는 광차단층과 포토컨덕터의 제1전극을 일체화된 도전층으로 형성함으로써, 구조가 단순화되고 제조비용을 절감할 수 있는 디지털 엑스레이 검출장치를 제작할 수 있게 된다. As described above, in the present invention, the light blocking layer that blocks light incident on the thin film transistor and the first electrode of the photoconductor are formed as an integrated conductive layer, thereby simplifying the structure and reducing manufacturing costs. can be produced.

또한, 본 발명에서는 PIN다이오드에 의한 단차를 최소화함으로써, 신틸레이터의 형성시 단차에 의해 신틸레이터의 부착불량이 발생하는 것을 방하나 신틸레이터의 광변환효율이 저하되는 것을 방지할 수 있게 된다.In addition, in the present invention, by minimizing the step due to the PIN diode, it is possible to prevent defective attachment of the scintillator from occurring due to the step when forming the scintillator or to prevent the light conversion efficiency of the scintillator from being reduced.

한편, 상술한 설명에서는 본 발명의 디지털 엑스레이 검출장치를 특정 구조로 한정하여 설명하고 있지만, 본 발명이 이러한 특정 구조에 한정되는 것은 아니다. 상술한 디지털 엑스레이 검출장치의 구조는 설명의 편의를 위해 예시된 것으로 본 발명을 한정하는 것은 아니다. 본 발명의 가장 중요한 특징은 광차단층과 포토컨덕터의 제1전극을 일체화된 층으로 형성하는 것이므로, 이러한 일체화된 광차단층과 포토컨덕터의 제1전극을 포함하는 현재 알려진 모든 구조의 디지털 엑스레이 검출장치에 본 발명이 적용될 수 있을 것이다.Meanwhile, in the above description, the digital X-ray detection device of the present invention is limited to a specific structure, but the present invention is not limited to this specific structure. The structure of the digital X-ray detection device described above is illustrated for convenience of explanation and does not limit the present invention. The most important feature of the present invention is that the light blocking layer and the first electrode of the photoconductor are formed as an integrated layer, so it can be used in all currently known digital X-ray detection devices including the integrated light blocking layer and the first electrode of the photoconductor. The present invention may be applied.

GL : 게이트라인 DL : 데이터라인
VL : 바이어스라인 211 : 게이트전극
212: 반도체층 213 : 소스전극
214 : 드레인전극 221: 버퍼층
223,224 : 층간절연층 252a : 광차단층
252b: 제1전극 254 : PIN다이오드
256 : 제2전극 270 : 신틸레이터GL: Gate line DL: Data line
VL: bias line 211: gate electrode
212: semiconductor layer 213: source electrode
214: drain electrode 221: buffer layer
223,224: Interlayer insulating layer 252a: Light blocking layer
252b: first electrode 254: PIN diode
256: second electrode 270: scintillator

Claims (17)

게이트라인 및 데이터라인에 의해 정의되는 복수의 광감지화소를 포함하는 기판;
상기 광감지화소의 기판에 배치되며, 일체화된 층으로 이루어진 광차단층 및 제1전극;
광차단층 및 제1전극이 배치된 기판위에 적층된 버퍼층;
상기 광차단층 상부에 배치된 박막트랜지스터;
상기 광감지화소의 제1전극 상부에 배치된 PIN다이오드 및 제2전극; 및
상기 제2전극 상부에 배치된 바이어스라인으로 구성되며,
상기 버퍼층에는 상기 제1전극이 노출되는 개구부가 형성되어 상기 PIN다이오드가 상기 개구부내의 제1전극 위에 배치되는 디지털 엑스레이 검출장치.A substrate including a plurality of photo-sensing pixels defined by gate lines and data lines;
A light blocking layer and a first electrode disposed on the substrate of the photo-sensing pixel and made of an integrated layer;
A buffer layer laminated on a substrate on which a light blocking layer and a first electrode are disposed;
A thin film transistor disposed on the light blocking layer;
A PIN diode and a second electrode disposed on the first electrode of the photo-sensing pixel; and
It consists of a bias line disposed on the upper part of the second electrode,
A digital X-ray detection device in which an opening through which the first electrode is exposed is formed in the buffer layer, and the PIN diode is disposed on the first electrode within the opening. 제1항에 있어서, 상기 박막트랜지스터는,
산화물 반도체층;
상기 반도체층 위에 배치된 게이트절연층;
상기 게이트절연층 위에 배치된 게이트전극;
상기 게이트전극이 형성된 기판 위에 배치된 층간절연층;
층간절연층에 형성된 제1컨택홀을 통해 반도체층과 접속되는 소스전극 및 드레인전극을 포함하는 디지털 엑스레이 검출장치.The method of claim 1, wherein the thin film transistor is:
Oxide semiconductor layer;
a gate insulating layer disposed on the semiconductor layer;
a gate electrode disposed on the gate insulating layer;
an interlayer insulating layer disposed on the substrate on which the gate electrode is formed;
A digital X-ray detection device including a source electrode and a drain electrode connected to a semiconductor layer through a first contact hole formed in an interlayer insulating layer. 제2항에 있어서, 상기 소스전극은 버퍼층 및 층간절연층에 형성된 제2컨택홀을 통해 제1전극과 접속되는 디지털 엑스레이 검출장치.The digital X-ray detection device of claim 2, wherein the source electrode is connected to the first electrode through a second contact hole formed in the buffer layer and the interlayer insulating layer. 제2항에 있어서, 상기 층간절연층에는 상기 개구부가 형성되며, 상기 PIN다이오드는 층간절연층 및 버퍼층에 형성된 상기 개구부 내부의 상기 제1전극 위에 배치되는 디지털 엑스레이 검출장치.The digital X-ray detection device of claim 2, wherein the opening is formed in the interlayer insulation layer, and the PIN diode is disposed on the first electrode inside the opening formed in the interlayer insulation layer and the buffer layer. 제1항에 있어서, PIN다이오드는 P형 반도체층, 진성반도체층, N형반도체층으로 구성된 디지털 엑스레이 검출장치.The digital X-ray detection device according to claim 1, wherein the PIN diode is composed of a P-type semiconductor layer, an intrinsic semiconductor layer, and an N-type semiconductor layer. 제5항에 있어서, 상기 PIN다이오드의 반도체층은 비정질실리콘, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge으로 이루어진 일군으로부터 선택된 물질로 구성된 디지털 엑스레이 검출장치. The digital ​ 제1항에 있어서, 상기 바이어스라인은 게이트라인 또는 데이터라인과 평행하게 복수개 배치되는 디지털 엑스레이 검출장치.The digital X-ray detection device of claim 1, wherein a plurality of bias lines are arranged in parallel with a gate line or a data line. 제1항에 있어서, 상기 제2전극 상부에 배치된 신틸레이터를 추가로 포함하는 디지털 엑스레이 검출장치.The digital X-ray detection device of claim 1, further comprising a scintillator disposed on the second electrode. 복수의 광감지화소를 포함하는 기판을 제공하는 단계;
상기 기판 위에 금속을 적층하고 식각하여 일체화된 광차단층 및 제1전극을 형성하는 단계;
상기 광차단층과 제1전극이 형성된 기판 위에 개구부를 구비하는 버퍼층을 형성하는 단계;
상기 광차단층 위에 박막트랜지스터를 형성하는 단계;
상기 버퍼층의 상기 개구부내의 상기 제1전극 위에 PIN다이오드 및 제2전극을 적층하여 포토컨덕터를 형성하는 단계;
상기 포토컨덕터 위에 바이어스라인을 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.Providing a substrate including a plurality of photo-sensing pixels;
forming an integrated light blocking layer and a first electrode by stacking and etching metal on the substrate;
forming a buffer layer having an opening on the substrate on which the light blocking layer and the first electrode are formed;
forming a thin film transistor on the light blocking layer;
forming a photoconductor by stacking a PIN diode and a second electrode on the first electrode in the opening of the buffer layer;
A method of manufacturing a digital X-ray detection device comprising the step of forming a bias line on the photoconductor. 제9항에 있어서, 상기 박막트랜지스터를 형성하는 단계는,
버퍼층 위에 산화물 반도체층을 형성하는 단계;
상기 반도체층 위에 게이트절연층을 형성하는 단계;
상기 게이트절연층 위에 게이트전극을 형성하는 단계;
상기 게이트전극이 형성된 기판 위에 제1컨택홀이 형성된 층간절연층을 형성하는 단계; 및
상기 층간절연층 위에 제1컨택홀을 통해 반도체층과 접속되는 소스전극 및 드레인전극을 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.The method of claim 9, wherein forming the thin film transistor comprises:
forming an oxide semiconductor layer on the buffer layer;
forming a gate insulating layer on the semiconductor layer;
forming a gate electrode on the gate insulating layer;
forming an interlayer insulating layer with a first contact hole on the substrate on which the gate electrode is formed; and
A method of manufacturing a digital X-ray detection device comprising the step of forming a source electrode and a drain electrode connected to a semiconductor layer through a first contact hole on the interlayer insulating layer. 제10항에 있어서, 상기 소스전극을 형성하는 단계는,
상기 버퍼층과 층간절연층에 제2컨택홀을 형성하는 단계; 및
상기 층간절연층 위에 제2컨택홀을 통해 제1전극과 접속되는 소스전극을 형성하는 단계를 포함하는 디지털 엑스레이 검출장치 제조방법.The method of claim 10, wherein forming the source electrode comprises:
forming a second contact hole in the buffer layer and the interlayer insulating layer; and
A method of manufacturing a digital X-ray detection device comprising forming a source electrode connected to the first electrode through a second contact hole on the interlayer insulating layer. 제11항에 있어서, 상기 포토컨덕터를 형성하는 단계는,
상기 버퍼층과 층간절연층에 제3컨택홀을 형성하는 단계; 및
상기 제3컨택홀의 제1전극 위에 PIN다이오드와 제2전극을 형성하는 단계를 포함하는 디지털 엑스레이 검출장치 제조방법.The method of claim 11, wherein forming the photoconductor comprises:
forming a third contact hole in the buffer layer and the interlayer insulating layer; and
A method of manufacturing a digital X-ray detection device including forming a PIN diode and a second electrode on the first electrode of the third contact hole. 제12항에 있어서, 상기 제1컨택홀 내지 제3컨택홀은 동시에 형성되는 디지털 엑스레이 검출장치 제조방법.The method of claim 12, wherein the first to third contact holes are formed simultaneously. 제9항에 있어서, 상기 포토컨덕터 위에 신틸레이터를 형성하는 단계를 추가로 포함하는 디지털 엑스레이 검출장치 제조방법.The method of claim 9, further comprising forming a scintillator on the photoconductor. 제2항에 있어서, 상기 박막트랜지스터 및 상기 제2전극을 덮는 보호층을 더 포함하며,
상기 바이어스라인이 상기 보호층 위에 배치되는 디지털 엑스레이 검출장치.The method of claim 2, further comprising a protective layer covering the thin film transistor and the second electrode,
A digital X-ray detection device in which the bias line is disposed on the protective layer. 제15항에 있어서, 상기 보호층 위에 배치되어 상기 보호층에 형성된 제3컨택홀 및 제4컨택홀을 통해 상기 드레인전극과 상기 데이터라인을 전기적으로 접속하는 금속층을 더 포함하는 디지털 엑스레이 검출장치.The digital X-ray detection device of claim 15, further comprising a metal layer disposed on the protective layer and electrically connecting the drain electrode and the data line through third and fourth contact holes formed in the protective layer. 제16항에 있어서, 상기 금속층과 상기 바이어스라인은 동일한 물질로 구성된 디지털 엑스레이 검출장치.
The digital X-ray detection device of claim 16, wherein the metal layer and the bias line are made of the same material.
KR1020160160647A 2016-11-29 Digital x-ray detector having light shielding layer and method of fabricating thereof KR102670831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160647A KR102670831B1 (en) 2016-11-29 Digital x-ray detector having light shielding layer and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160647A KR102670831B1 (en) 2016-11-29 Digital x-ray detector having light shielding layer and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20180060769A KR20180060769A (en) 2018-06-07
KR102670831B1 true KR102670831B1 (en) 2024-05-29

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160049431A1 (en) * 2014-08-15 2016-02-18 Perkinelmer Holdings, Inc. Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160049431A1 (en) * 2014-08-15 2016-02-18 Perkinelmer Holdings, Inc. Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor

Similar Documents

Publication Publication Date Title
US7902512B1 (en) Coplanar high fill factor pixel architecture
JP5739359B2 (en) Imaging apparatus, manufacturing method thereof, and imaging display system
US11348963B2 (en) Digital x-ray detector and thin-film transistor array substrate for the same
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN110034134B (en) Array substrate for X-ray detector and X-ray detector comprising same
KR102517730B1 (en) Digital x-ray detector panel and the x-ray system including the same
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
US11515354B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
KR102517726B1 (en) Array substrate for digital x-ray detector, digital x-ray detector including the same and the manufacturing method thereof
KR20180044681A (en) Digital x-ray detector for improving read out efficiency and method for fabricationg thereof
KR102619971B1 (en) Digital x-ray detector and method of fabricating thereof
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR102572403B1 (en) Digital x-ray detector and method of fabricating thereof
KR102670831B1 (en) Digital x-ray detector having light shielding layer and method of fabricating thereof
KR101843284B1 (en) Digital x-ray detector and method of fabricating thereof
KR102631600B1 (en) Thin film transistor array substrate for digital x-ray detector and digital x-ray detector including the same and the manufacturing method of the same
KR102520982B1 (en) Array substrate for digital x-ray detector, digital x-ray detector including the same and the manufacturing method thereof
KR102670832B1 (en) Digital x-ray detector
KR101858356B1 (en) Digital x-ray detector for blocking hydrogen
KR102631651B1 (en) Digital x-ray detector having improved fill factor
KR20180060769A (en) Digital x-ray detector having light shielding layer and method of fabricating thereof
KR20190075728A (en) Digital x-ray detector panel and the manufacturing method thereof
KR20180044678A (en) Digital x-ray detector
KR20220047052A (en) Thin film transistor array substrate for digital x-ray detector and the digital x-ray detector including the same