KR20180044681A - Digital x-ray detector for improving read out efficiency and method for fabricationg thereof - Google Patents

Digital x-ray detector for improving read out efficiency and method for fabricationg thereof Download PDF

Info

Publication number
KR20180044681A
KR20180044681A KR1020160138494A KR20160138494A KR20180044681A KR 20180044681 A KR20180044681 A KR 20180044681A KR 1020160138494 A KR1020160138494 A KR 1020160138494A KR 20160138494 A KR20160138494 A KR 20160138494A KR 20180044681 A KR20180044681 A KR 20180044681A
Authority
KR
South Korea
Prior art keywords
layer
electrode
disposed
digital
photoconductor
Prior art date
Application number
KR1020160138494A
Other languages
Korean (ko)
Inventor
김정준
전혜지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160138494A priority Critical patent/KR20180044681A/en
Publication of KR20180044681A publication Critical patent/KR20180044681A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation

Abstract

According to a digital X-ray detecting device of the present invention, a first metal layer forming a capacitor with a first electrode of a photoconductor is grounded and a second metal layer integrated with the first metal layer is arranged between the photoconductor and a gate electrode of a thin film transistor in order to remove parasitic capacitance of the photoconductor and the thin film transistor, thereby preventing charges from being accumulated in a PIN diode of the photoconductor.

Description

검출효율이 향상된 디지털 엑스레이 검출장치 및 그 제조방법{DIGITAL X-RAY DETECTOR FOR IMPROVING READ OUT EFFICIENCY AND METHOD FOR FABRICATIONG THEREOF}[0001] DIGITAL X-RAY DETECTOR FOR IMPROVED READ OUT EFFICIENCY AND METHOD FOR FABRICATION [0002] BACKGROUND OF THE INVENTION [0003]

본 발명은 검출효율이 향상된 디지털 엑스레이 검출장치 및 그 제조방법에 관한 것이다.The present invention relates to a digital X-ray detecting apparatus with improved detection efficiency and a method of manufacturing the same.

엑스레이(X-Ray)는 단파장으로 피사체를 쉽게 투과할 수 있으며, 피사체 내부의 밀도에 따라 엑스레이의 투과량이 결정된다. 따라서, 투과되는 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있게 된다.X-rays can easily penetrate the subject with a short wavelength, and the amount of x-rays transmitted is determined by the density inside the subject. Therefore, the internal structure of the subject can be observed by detecting the amount of transmitted X-rays.

일반적으로, 의료용 등에 광범위하게 사용되고 있는 필름인화방식의 엑스레이 촬영법은 필름 촬영후 인화과정을 거쳐야 하기 때문에 일정시간이 흐른 후 그 결과물을 인지할 수 있다는 단점이 존재하였으며, 촬영후 필름의 보관 및 보존에 있어서 많은 문제점이 있었다.Generally, there is a disadvantage in that the film-printing x-ray method widely used in medical applications is required to undergo a printing process after taking a film, so that the result can be recognized after a certain period of time. There were many problems.

이러한 문제를 해결하기 위해, 근래 디지털데이터를 이용한 디지털 엑스레이 검출장치(DXD;Digital X-ray Detector)가 제안되고 있다. 종래의 아날로그 엑스레이 검출장치에서는 별도의 필름을 구비하여 피사체를 촬영한 후 촬영된 필름을 인화지에 전사하는데 반해, 디지털 엑스레이 검출장치에서는 별도의 필름과 인화지를 사용하지 않고 피사체의 내부 구조를 표시한다. 즉, 디지털 엑스레이 검출장치에서는 피사체를 투과하는 엑스레이를 가시광선영역의 광으로 변환시킨 후, 변환된 가시광선영역의 광을 전자신호로 변환시키고 전자신호를 다시 영상신호를 변환하여 피사체의 내부 구조를 표시한다.In order to solve such a problem, a digital X-ray detector (DXD) using digital data has recently been proposed. Conventional analog X-ray detecting apparatuses have a separate film to photograph a subject and transfer the photographed film to a photo paper. In contrast, a digital X-ray detecting apparatus displays an internal structure of a subject without using a separate film and a photo paper. That is, in the digital X-ray detecting apparatus, after converting the X-ray passing through the subject into light in the visible light region, the light in the converted visible light region is converted into an electronic signal, Display.

이러한 디지털 엑스레이 검출장치는 복수의 광감지화소를 구비하고 각각의 광감지화소 내에 입력되는 광을 전기신호를 변환하는 포토컨덕터와 전기신호를 외부로 출력하기 위한 박막트랜지스터가 구비되어, 포토컨덕터에서 변환된 전기신호가 상기 박막트랜지스터를 통해 외부로 출력되어 영상신호를 리드아웃함으로써 피사체의 내부 구조를 표시한다.Such a digital X-ray detecting apparatus includes a photoconductor having a plurality of photodetecting pixels and converting an electric signal inputted into each photodetecting pixel, and a thin film transistor for outputting an electric signal to the outside, An electric signal is output to the outside through the thin film transistor to read out the video signal to display the internal structure of the subject.

따라서, 디지털 엑스레이 검출장치의 성능을 향상시키기 위해서는 영상신호의 리드아웃 효율을 향상시켜야 하는데, 현재의 디지털 엑스레이 검출장치에서는 구조적인 문제 등으로 인해 이러한 리드아웃 효율을 향상시키는데 한계가 있었다.Therefore, in order to improve the performance of the digital X-ray detection device, the readout efficiency of the video signal must be improved. However, current digital X-ray detection devices have limitations in improving the readout efficiency due to structural problems.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 박막트랜지스터와 포토컨덕터 사이의 기생용량을 제거함으로써 리드아웃 효율을 향상시킬 수 있는 디지털 엑스레이 검출장치 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a digital X-ray detecting apparatus and a method of manufacturing the same that can improve lead-out efficiency by eliminating a parasitic capacitance between a thin film transistor and a photoconductor.

본 발명의 다른 목적은 별도의 공정 추가없이 2개의 캐패시터를 형성함으로써 리드아웃 효율을 향상시킬 수 있는 디지털 엑스레이 검출장치 및 그 제조방법을 제공하는 것이다.It is another object of the present invention to provide a digital X-ray detection apparatus and a method of manufacturing the same that can improve readout efficiency by forming two capacitors without adding a separate process.

상기한 목적을 달성하기 위해, 본 발명에 따른 디지털 엑스레이 검출장치에서는 포토컨덕터의 제1전극과 캐패시터를 형성하는 제1금속층을 접지시키고, 상기 제1금속층과 일체로 형성된 제2금속층을 박막트랜지스터의 게이트전극과 포토컨덕터 사이에 배치함으로써, 박막트랜지스터와 포토컨덕터의 기생용량을 제거함으로써 포토컨덕터의 PIN다이오드에 전하가 축적되는 것을 방지한다.In order to achieve the above object, in a digital X-ray detecting apparatus according to the present invention, a first metal layer forming a capacitor and a first electrode of a photoconductor are grounded, and a second metal layer formed integrally with the first metal layer By arranging between the gate electrode and the photoconductor, the parasitic capacitance of the thin film transistor and the photoconductor is removed, thereby preventing the charge from accumulating on the PIN diode of the photoconductor.

상기 제1금속층 및 제2금속층은 박막트랜지스터의 소스전극 및 드레인전극과 동일 공정에 의해 형성된다.The first metal layer and the second metal layer are formed by the same process as the source electrode and the drain electrode of the thin film transistor.

또한, 박막트랜지스터의 상부에는 차폐층이 배치된다. 상기 차폐층은 엑스레이를 투과시키지 않는 금속으로 구성되어 박막트랜지스터로 엑스레이가 조사되는 것을 차단한다. 상기 차폐층은 포토컨덕터의 제1전극의 하부에 배치되어 상기 제1전극과 동일한 공정에 의해 동시에 형성될 수도 있다.A shielding layer is disposed on the upper portion of the thin film transistor. The shielding layer is made of a metal that does not transmit the X-rays, and blocks the X-rays from being irradiated to the thin film transistor. The shielding layer may be formed below the first electrode of the photoconductor and formed at the same time by the same process as the first electrode.

그리고, 본 발명에서는 산화물반도체층의 일부를 도체화하여 금속층과 캐패시터를 형성하여, 디지털 엑스레이 검출장치에 충분한 캐패시터를 확보할 수 있게 된다. 산화물반도체층의 도체화는 게이트전극을 마스크로 하여 이루어져서별도의 공정이 추가되지 않게 된다.In the present invention, a part of the oxide semiconductor layer is made conductor to form a metal layer and a capacitor, and a sufficient capacitor can be secured in the digital X-ray detector. Conductivation of the oxide semiconductor layer is performed using the gate electrode as a mask, so that no additional process is added.

본 발명에서는 복수의 광감지화소에서 입력되는 엑스레이를 전기신호를 변환하여 출력하고 출력된 검출신호를 리드아웃함으로써 피사체를 투과한 엑스레이를 판독할 수 있게 된다. 따라서, 종래의 아날로그 엑스레이 검출장치에 비해, 별도의 필름과 인화지가 필요없게 될 뿐만 아니라 촬영후 필름의 보관 및 보존이 필요없게 되며, 촬영된 엑스레이의 검출신호를 실시간으로 리드아웃할 수 있게 되어, 신속한 피사체 내부구조의 검사가 가능하게 된다.In the present invention, an X-ray transmitted from a plurality of photo-sensing pixels is converted into an electrical signal, and the read out output signal is read out. Therefore, as compared with the conventional analog X-ray detecting device, there is no need for a separate film and a photo paper, and there is no need to store and store the film after shooting, and the detection signal of the photographed X- It is possible to quickly inspect the internal structure of the object.

또한, 본 발명에서는 금속층을 박막트랜지스터 상부에 배치하여 박막트랜지스터와 포토컨덕터 사이에 기생용량이 발생하는 것을 방지할 수 있게 되므로, 포토컨덕터의 PIN다이오드에 전하가 축적되는 것을 방지할 수 있게 된다. 더욱이, 본 발명에서는 공정의 추가없이 충분한 캐패시터의 형성이 가능하게 된다. 따라서, 디지털 엑스레이 검출장치의 리드아웃 효율을 향상시킬 수 있게 된다.In addition, according to the present invention, since the metal layer is disposed above the thin film transistor, it is possible to prevent the parasitic capacitance from being generated between the thin film transistor and the photoconductor, thereby preventing the charge from accumulating on the PIN diode of the photoconductor. Further, in the present invention, it is possible to form a sufficient capacitor without adding a process. Therefore, the lead-out efficiency of the digital X-ray detecting apparatus can be improved.

그리고, 본 발명에서는 박막트랜지스터 상부에 엑스레이를 차단하는 차폐층을 구비함으로써 엑스레이 조사에 의한 박막트랜지스터의 특성 저하를 방지할 수 있게 된다.In addition, in the present invention, the shielding layer for blocking the X-ray is provided above the thin film transistor, thereby preventing deterioration of the characteristics of the thin film transistor by X-ray irradiation.

도 1은 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 구조를 개략적으로 나타내는 평면도.
도 2는 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도.
도 3은 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 구조를 나타내는 평면도.
도 4는 도 3의 I-I'선 단면도.
도 5는 본 발명의 제2실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 구조를 나타내는 단면도.
도 6a는 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 구조를 나타내는 단면도.
도 6b는 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도.
도 7a-도 7e는 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면.1 is a plan view schematically showing a structure of a digital X-ray detecting apparatus according to a first embodiment of the present invention.
2 is a circuit configuration diagram of a photo-sensing pixel of a digital X-ray detector according to a first embodiment of the present invention.
3 is a plan view showing a structure of a photo-sensing pixel of a digital X-ray detector according to a first embodiment of the present invention.
4 is a sectional view taken along the line I-I 'of FIG. 3;
5 is a sectional view showing a structure of a photo-sensing pixel of a digital X-ray detector according to a second embodiment of the present invention;
6A is a cross-sectional view showing a structure of a photo-sensing pixel of a digital X-ray detector according to a third embodiment of the present invention;
FIG. 6B is a circuit diagram of a photodetector pixel of a digital X-ray detector according to a third embodiment of the present invention; FIG.
7A to 7E are views showing a manufacturing method of a digital X-ray detecting apparatus according to a third embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치를 개략적으로 나타내는 도면이고 도 2는 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도이다.FIG. 1 is a schematic view of a digital X-ray detecting apparatus according to a first embodiment of the present invention, and FIG. 2 is a circuit diagram of a photo-sensing pixel of a digital X-ray detecting apparatus according to a first embodiment of the present invention.

도 1 및 도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치는 엑스레이 검출패널(110)과, 게이트구동부(130), 리드아웃회로부(160), 타이밍제어부(170) 및 바이어스전압 공급부(150)가 포함된다.1 and 2, the digital X-ray detecting apparatus according to the first embodiment of the present invention includes an X-ray detecting panel 110, a gate driving unit 130, a lead-out circuit unit 160, a timing control unit 170 And a bias voltage supply unit 150 are included.

검출패널(110)에서는 광원으로부터 방출된 엑스레이를 감지하고, 감지된 신호를 광전변환하여 전기적인 검출신호로 출력한다. 검출패널(110)에는 복수의 광감지화소(P)가 배치된다. 이때, 상기 광감지화소(P)는 수평방향으로 배열된 복수의 게이트라인(GL)과 수직방향으로 배열된 복수의 데이터라인(DL)에 의해 정의된다.The detection panel 110 senses the x-rays emitted from the light source, photoelectrically converts the sensed signal, and outputs the sensed signal as an electrical detection signal. A plurality of photo-sensing pixels P are disposed on the detection panel 110. [ At this time, the photo-sensing pixels P are defined by a plurality of gate lines GL arranged in the horizontal direction and a plurality of data lines DL arranged in the vertical direction.

상기 광감지화소(P)는 입력되는 엑스레이를 감지하여 전기적인 신호를 출력한다. 도 2에 도시된 바와 같이, 각각의 광감지화소(P)는 엑스레이를 감지하여 검출전압과 같은 전기신호로 변환하는 포토컨덕터(PC)와, 포토컨덕터(PC)에 의해 변환된 검출전압을 충전하는 커패시터(Cst)와, 게이트신호가 인가됨에 따라 구동하여 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 전달하는 박막트랜지스터(TFT)를 포함한다.The photo-sensing pixel P senses an input X-ray and outputs an electrical signal. As shown in FIG. 2, each photo-sensing pixel P includes a photoconductor PC that senses an X-ray and converts it into an electrical signal such as a detection voltage, and a photoelectric converter PC that charges the detection voltage converted by the photoconductor PC And a thin film transistor (TFT) which is driven in response to the application of the gate signal and transfers an electric signal such as a detection voltage stored in the capacitor Cst to the outside.

상기 포토컨덕터(PC)는 엑스레이 발생장치로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질로 구성된다. 상기 포토컨덕터(PC)는 예를 들어 a-Se, HgI2,CdTe, PbO, PbI2, BiI3, GaAs, Ge 등으로 구성될 수 있다.The photoconductor PC is made of a material capable of converting an X-ray emitted from the X-ray generator into an electrical signal. The photoconductor PC may be composed of, for example, a-Se, HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, Ge,

상기 커패시터(Cst)는 포토컨덕터(PC)에 의해 변환된 전기적인 신호를 충전한다. 상기 커패시터(Cst)는 박막트랜지스터(TFT)의 소스전극에 일단이 연결되고 바이어스라인(VL)에 타단이 연결된다. 상기 박막트랜지스터(TFT)는 주사신호를 인가하는 게이트라인(GL)에 게이트전극이 연결되고 검출신호를 전달하는 데이터라인(DL)에 드레인전극이 연결되며 커패시터(Cst)의 일단에 소스전극이 연결된다.The capacitor Cst charges the electrical signal converted by the photoconductor PC. The capacitor Cst has one end connected to the source electrode of the thin film transistor TFT and the other end connected to the bias line VL. In the thin film transistor TFT, a gate electrode is connected to a gate line GL for applying a scan signal, a drain electrode is connected to a data line DL for transmitting a detection signal, and a source electrode is connected to one end of a capacitor Cst do.

상기 게이트구동부(130)는 게이트라인(GL)을 통해 게이트온 전압레벨을 갖는 게이트신호를 순차적으로 출력한다. 이때, 상기 게이트온 전압레벨은 광감지화소(P)의 박막트랜지스터를 턴-온(turn-on)할 수 있는 전압레벨로서, 상기 광감지화소(P)의 박막트랜지스터가 상기 게이트신호에 응답하여 동작한다.The gate driver 130 sequentially outputs a gate signal having a gate-on voltage level through a gate line GL. Here, the gate-on voltage level is a voltage level capable of turning on the thin film transistor of the photo-sensing pixel P, and the thin film transistor of the photo-sensing pixel P responds to the gate signal .

상기 게이트구동부(130)는 집적회로(IC) 형태로 형성되어 검출패널(110) 위에 직접 실장되거나 상기 검출패널(110)에 접속되는 외부기판(예를 들면, FPC(Flexible Printed Circuit Board)상에 실장될 수도 있지만, 트랜지스터와 같은 각종 소자가 포토공정을 통해 GIP(Gate In Panel) 형태로 검출패널(110) 상에 직접 적층되어 형성될 수도 있다.The gate driver 130 may be mounted on an external substrate (for example, an FPC (Flexible Printed Circuit Board)) directly mounted on the detection panel 110 or connected to the detection panel 110 in the form of an IC However, various devices such as transistors may be directly stacked on the detection panel 110 in the form of a GIP (Gate In Panel) through a photolithography process.

바이어스전압 공급부(150)는 바이어스라인(VL)을 통해 광감지화소(P)에 바이어스전압 또는 역바이어스전압을 공급한다. 이때, 상기 바이어스라인(VL)은 접지전압(또는 공통전압)에 대응되는 전압이 공급된다.The bias voltage supply unit 150 supplies a bias voltage or a reverse bias voltage to the photosensitive pixel P through the bias line VL. At this time, the bias line VL is supplied with a voltage corresponding to a ground voltage (or a common voltage).

리드아웃 회로부(160)는 게이트신호에 응답하여 턴-온된 박막트랜지스터(TFT)로부터 출력되는 검출신호를 리드아웃한다. 상기 박막트랜지스터(TFT)가 턴-온됨에 따라 커패시터(Cst)에 저장된 검출신호가 상기 박막트랜지스터(TFT) 및 데이터라인(DL)을 통해 리드아웃 회로부(160)로 입력된다.The lead-out circuit unit 160 reads out the detection signal output from the thin film transistor (TFT) turned on in response to the gate signal. As the thin film transistor TFT is turned on, a detection signal stored in the capacitor Cst is input to the lead-out circuit unit 160 through the thin film transistor TFT and the data line DL.

상기 리드아웃 회로부(160)는 오프셋이미지를 리드아웃하는 오프셋 리드아웃구간과, 엑스레이노광 후 광감지화소(P)로부터 출력되는 검출신호를 리드아웃하는 엑스레이 리드아웃구간으로 구성된다. 상기 리드아웃 회로부(160)는 신호검출부 및 멀티플렉서 등을 포함할 수 있다. 또한, 상기 신호검출부는 데이터라인(DL)과 일대일 대응하는 복수의 증폭회로부를 포함하고, 각각의 증폭회로부는 증폭기, 커패시터 및 리셋소자 등을 포함할 수 있다.The lead-out circuit unit 160 includes an offset lead-out period for reading out an offset image and an x-ray lead-out period for reading out a detection signal output from the photo-sensing pixel P after the X-ray exposure. The readout circuit unit 160 may include a signal detection unit, a multiplexer, and the like. In addition, the signal detecting unit includes a plurality of amplifying circuit units corresponding one-to-one with the data lines DL, and each amplifying circuit unit may include an amplifier, a capacitor, a reset device, and the like.

상기 타이밍제어부(180)는 제어신호를 생성한 후 출력하여 상기 게이트구동부(130) 및 리드아웃 회로부(160)를 제어한다. 이때, 상기 게이트구동부(130)에 공급되는 제어신호는 개시신호(STV) 및 클럭신호(CPV)을 포함할 수 있으며, 리드아웃 회로부(160)에 공급되는 제어신호는 리드아웃 제어신호(ROC) 및 리드아웃 클럭신호(CLK)를 포함할 수 있다.The timing controller 180 generates a control signal and outputs the control signal to control the gate driver 130 and the readout circuit 160. The control signal supplied to the gate driver 130 may include a start signal STV and a clock signal CPV. The control signal supplied to the readout circuit 160 may be a readout control signal ROC, And a readout clock signal CLK.

도 3은 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 광감지화소(P)의 구조를 나타내는 도면이다. 상기 광감지화소(P)는 실질적으로 검출패널 내에 세로 및 가로방향을 따라 매트릭스형상으로 n×m(여기서, n,m은 자연수)개가 배열되지만, 도면에서는 설명의 편의를 위해 하나의 광감지화소(P)만을 도시하였다.3 is a diagram showing the structure of a photo-sensing pixel P of a digital X-ray detector according to the first embodiment of the present invention. Although the photo-sensing pixels P are arranged substantially in the form of a matrix of n × m (where n and m are natural numbers) in the vertical and horizontal directions in the detection panel, (P).

도 3에 도시된 바와 같이, 검출패널에는 복수의 게이트라인(GL)과 데이터라인(DL)이 서로 수직으로 배치되어 복수의 광감지화소(P)를 정의하며, 각각의 광감지화소(P)내에는 박막트랜지스터(TFT)가 배치된다.3, a plurality of gate lines GL and data lines DL are vertically arranged to define a plurality of photo-sensing pixels P, and a plurality of photo- A thin film transistor (TFT) is disposed.

상기 박막트랜지스터(TFT)는 상기 게이트라인(GL)과 접속되어 외부로부터 게이트신호가 인가되는 게이트전극(211)과, 상기 게이트전극(211)에 게이트신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(212)과, 상기 데이터라인(DL)에 접속되어 반도체층(212)이 활성화됨에 따라 검출된 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 출력하는 소스전극(214) 및 드레인전극(215)으로 구성된다.The thin film transistor TFT has a gate electrode 211 connected to the gate line GL and receiving a gate signal from the gate electrode GL and a gate electrode 211. The gate electrode 211 is activated by the application of a gate signal to form a channel layer A source electrode 214 connected to the data line DL and outputting an electric signal such as a detection voltage stored in the capacitor Cst detected as the semiconductor layer 212 is activated, And a drain electrode 215.

광감지화소(P) 내에는 포토컨덕터(PC)가 구비된다. 상기 포토컨덕터(PC)는 입사되는 광을 감지하여 검출전압과 같은 전기신호로 변환하는 것으로, 광감지화소(P)의 전체 영역에 걸쳐 형성된다. 상기 포토컨덕터(PC)는 광을 전기신호로 변환할 수만 있다면 어떠한 구성이라도 가능하지만, 본 발명에서는 포토컨덕터(PC)로서 주로 포토다이오드를 사용한다. 다시 말해서, 본 발명에서는 상기 포토컨덕터(PC)로서, P형 반도체층, 진성 반도체층 및 N형 반도체로 이루어진 PIN다이오드(254) 구조의 포토다이오드를 사용한다.In the light sensing pixel P, a photoconductor PC is provided. The photoconductor PC detects the incident light and converts it into an electrical signal such as a detection voltage. The photoconductor PC is formed over the entire area of the photodetector pixel P. The photoconductor PC can be any structure as long as it can convert light into an electric signal. However, in the present invention, a photodiode is mainly used as a photoconductor (PC). In other words, in the present invention, as the photoconductor (PC), a photodiode having a structure of a PIN diode 254 made of a P-type semiconductor layer, an intrinsic semiconductor layer and an N-type semiconductor is used.

상기 PIN다이오드(254)의 상부 및 하부에는 각각 제1전극(252) 및 제2전극(256)이 배치되며, 제2전극(256) 위에는 설정된 폭의 바이어스라인(VL)이 배치되어 상기 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 제1전극(252) 및 제2전극(256)은 실질적으로 PIN다이오드(254)와 동일한 면적으로 형성되어 광감지화소(P)내에 배치되지만, 도면에서는 설명의 편의를 위해 제1전극(252) 및 제2전극(256), PIN다이오드(254)를 다른 면적으로 도시하였다.A first electrode 252 and a second electrode 256 are disposed on the upper and lower portions of the PIN diode 254 and a bias line VL having a predetermined width is disposed on the second electrode 256, The bias voltage or the reverse bias voltage is applied to the gate electrode 254. The first electrode 252 and the second electrode 256 are formed substantially in the same area as the PIN diode 254 and are disposed in the photo sensing pixel P. However, The second electrode 252 and the second electrode 256, and the PIN diode 254 are shown in different areas.

도면에는 도시하지 않았지만, 상기 제2전극(256)과 바이어스라인(VL) 사이에는 절연층이 구비되며, 컨택홀(264)에 의해 상기 제2전극(256)과 바이어스라인(VL)이 전기적으로 접속되어, 바이어스전압 또는 역바이어스전압이 상기 바이어스라인(VL)을 통해 제2전극(256)으로 인가된다. 상기 바이어스라인(VL)은 세로방향, 즉 데이터라인(DL)과 대략 평행하게 배치되어 세로방향으로 배치된 복수의 광감지화소(P)열에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 도면에는 도시하지 않았지만, 상기 바이어스라인(VL)은 감광지화소(P)의 복수열 각각에 하나씩 배치된다.Although not shown in the drawing, an insulating layer is provided between the second electrode 256 and the bias line VL, and the second electrode 256 and the bias line VL are electrically connected to each other by the contact hole 264. [ And a bias voltage or a reverse bias voltage is applied to the second electrode 256 through the bias line VL. The bias line VL applies a bias voltage or a reverse bias voltage to a plurality of photo sensing pixels P arranged in the vertical direction, that is, substantially parallel to the data lines DL. At this time, although not shown in the figure, the bias line VL is disposed for each of a plurality of columns of photosensitive paper pixels P.

또한, 상기 바이어스라인(VL)은 가로방향, 즉 게이트라인(GL)과 대략 평행하게 배치되어 가로방향으로 배치된 복수의 광감지화소(P) 행에 바이어스전압 또는 역바이어스전압을 인가할 수 있다. 이러한 구성에서도 상기 바이어스라인(VL)은 감광지화소(P)의 복수 행 각각에 하나씩 배치될 수 있다.The bias line VL may apply a bias voltage or a reverse bias voltage to a plurality of rows of photo-sensing pixels P arranged in the horizontal direction, that is, substantially parallel to the gate line GL . Also in this configuration, the bias lines VL may be disposed for each of the plurality of rows of the photosensitive paper pixels P.

다시 말해서, 본 발명의 바이어스라인(VL)은 제2전극(256)에 바이어스전압 또는 역바이어스전압을 인가할 수만 있다면, 특정 배열에 한정되는 것이 아니라 다양한 형태로 배열될 수 있을 것이다.In other words, the bias line VL of the present invention is not limited to a specific arrangement but may be arranged in various forms as long as the bias voltage or the reverse bias voltage can be applied to the second electrode 256.

상기 포토컨덕터(PC) 하부에는 제1금속층(216)이 배치된다. 상기 제1금속층(216)은 접지되고 포토컨덕터(PC)의 제1전극(252)과 커패시터(Cst)를 형성하여 상기 포토컨덕터(PC)에 의해 변환된 전기적인 신호를 충전한다. 또한, 박막트랜지스터(TFT)의 게이트전극(211) 상부에는 제2금속층(217)이 배치된다. 상기 제2금속층(217)은 제1금속층(216)과 접속되므로, 상기 제2금속층(217) 역시 접지된다. 상기 제2금속층(217)은 제1금속층(216)과 일체로 형성될 수 있다.A first metal layer 216 is disposed under the photoconductor PC. The first metal layer 216 is grounded and a first electrode 252 of the photoconductor PC and a capacitor Cst are formed to charge the electrical signal converted by the photoconductor PC. A second metal layer 217 is disposed on the gate electrode 211 of the thin film transistor TFT. Since the second metal layer 217 is connected to the first metal layer 216, the second metal layer 217 is also grounded. The second metal layer 217 may be formed integrally with the first metal layer 216.

제2금속층(217)은 박막트랜지스터(TFT)와 포토컨덕터(PC) 사이를 차단(shielding)하여, 이후 더욱 자세히 설명하겠지만 상기 박막트랜지스터(TFT)와 포토컨덕터(PC) 사이에 발생하는 기생용량을 제거함으로써 디지털 엑스레이 검출장치의 리드아웃 효율을 향상시킨다.The second metal layer 217 shields between the thin film transistor TFT and the photoconductor PC so that the parasitic capacitance generated between the thin film transistor TFT and the photoconductor PC Thereby improving the lead-out efficiency of the digital X-ray detecting apparatus.

또한, 도면에는 도시하지 않았지만, 상기 PIN다이오드(254)의 상부에는 신틸레이터층(sintillator)이 구비된다. 상기 신틸레이터층은 입력되는 엑스레이와 충돌하여 발광함으로써 엑스레이를 가시광선영역의 광으로 변환하여 출력한다.Although not shown in the drawing, a scintillator is provided on the PIN diode 254. The scintillator layer collides with the input x-ray and emits light, thereby converting the x-ray into light in the visible light region and outputting the light.

상기와 같은 구조의 디지털엑스레이 검출장치에서는 피사체를 투과한 엑스레이가 입사되면, 신틸레이터층에서 입력되는 엑스레이를 가시광선영역의 광으로 변환하며 출력하며, 출력된 가시광선영역의 광이 PIN다이오드(254)로 입력된다. 광이 입력됨에 따라 PIN다이오드(254)의 진성반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(Depletion)이 되어 내부에 전기장이 발생하게 되고, 광에 의해 생성되는 정공과 전자가 상기 전기장에 의해 드리프트(Drift)되어 각각 P형 반도체층 및 N형 반도체층에서 수집되어 전류가 발생한다.When the X-ray transmitted through the object is incident, the X-ray detector 310 converts the X-ray inputted from the scintillator layer into light in the visible light region and outputs the light. The light in the visible light region is transmitted through the PIN diode 254 ). As the light is input, the intrinsic semiconductor layer of the PIN diode 254 is depleted by the P-type semiconductor layer and the N-type semiconductor layer, and an electric field is generated therein, Drifted by an electric field and collected in the P-type semiconductor layer and the N-type semiconductor layer, respectively, to generate a current.

게이트신호가 게이트라인(GL)을 통해 박막트랜지스터(TFT)에 인가되어 상기 박막트랜지스터(TFT)가 턴-온되면, PIN다이오드(254)에 발생한 전류가 제1전극(252)에서 상기 박막트랜지스터(TFT)를 통해 검출신호로서 외부로 출력되며, 출력된 검출신호는 리드아웃 회로부(160)로 입력되어 리드아웃된다.When a gate signal is applied to the thin film transistor TFT through the gate line GL so that the thin film transistor TFT is turned on, a current generated in the PIN diode 254 flows from the first electrode 252 to the thin film transistor TFT, and the output detection signal is input to the readout circuit unit 160 and read out.

이와 같이, 본 발명에 따른 디지털 엑스레이 검출장치에서는 복수의 광감지화소(P)에서 입력되는 엑스레이를 전기신호를 변환하여 출력하고 출력된 검출신호를 리드아웃함으로써 피사체를 투과한 엑스레이를 판독할 수 있게 된다.As described above, in the digital x-ray detection apparatus according to the present invention, the x-rays input from the plurality of photo-sensing pixels P are converted into electrical signals and output, and the output signals are read out so that the x- do.

따라서, 종래의 아날로그 엑스레이 검출장치에 비해, 별도의 필름과 인화지가 필요없게 될 뿐만 아니라 촬영후 필름의 보관 및 보존이 필요없게 된다. 또한, 촬영된 엑스레이의 검출신호를 실시간으로 리드아웃할 수 있게 되어, 신속한 피사체 내부구조의 검사가 가능하게 된다.Therefore, as compared with the conventional analog X-ray detecting apparatus, there is no need for a separate film and a photo paper, and there is no need to store and store the film after photographing. In addition, the detection signal of the photographed X-ray can be read out in real time, and the inspection of the internal structure of the subject can be performed quickly.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 디지털 엑스레이 검출장치에 대해 좀더 상세히 설명한다.Hereinafter, a digital X-ray detecting apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 도 3의 I-I'선 단면도로서, 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치의 하나의 광감지화소(P)의 구조를 나타내는 도면이다.FIG. 4 is a cross-sectional view taken along the line I-I 'of FIG. 3, illustrating the structure of one photo-sensing pixel P of the digital X-ray detector according to the first embodiment of the present invention.

도 4에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(210) 상에는 버퍼층(221)이 배치되고 그 위에 박막트랜지스터(TFT)가 배치된다. 이때, 상기 버퍼층(221)은 무기절연물질로 구성되며, 단일층 또는 복수의 층으로 구성될 수 있다.As shown in FIG. 4, a buffer layer 221 is disposed on a transparent substrate 210 such as glass or plastic, and a thin film transistor (TFT) is disposed thereon. At this time, the buffer layer 221 is formed of an inorganic insulating material, and may be a single layer or a plurality of layers.

상기 박막트랜지스터(TFT)는 버퍼층(221) 위에 배치된 반도체층(212)과, 상기 반도체층(212) 위에 배치된 게이트절연층(222)과, 상기 게이트절연층(222) 위에 배치된 게이트전극(211)과, 게이트전극(211)이 배치된 기판(210) 전체에 걸쳐 적층된 층간절연층(223)과, 상기 층간절연층(223) 위에 배치되어 층간절연층(223)에 형성된 컨택홀을 통해 반도체층(212)의 소스영역 및 드레인영역과 접촉하는 소스전극(214) 및 드레인전극(215)으로 구성된다.The thin film transistor TFT includes a semiconductor layer 212 disposed on a buffer layer 221, a gate insulating layer 222 disposed on the semiconductor layer 212, a gate electrode 222 disposed on the gate insulating layer 222, An interlayer insulating layer 223 stacked over the substrate 210 on which the gate electrode 211 is disposed and a contact hole 223 formed on the interlayer insulating layer 223 and formed in the interlayer insulating layer 223, And a source electrode 214 and a drain electrode 215 which are in contact with the source region and the drain region of the semiconductor layer 212 through the source electrode 214 and the drain electrode 215, respectively.

상기 반도체층(212)은 IGZO(Indium Gallium Zinc Oxide)와 같은 투명 산화물반도체로 형성할 수 있지만, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체를 사용할 수도 있다. 상기 반도체층(212)은 중앙영역의 채널층(212a)과 양측면의 도핑층인 소스영역(212b) 및 드레인영역(212c)으로 이루어져 소스전극(214) 및 드레인전극(215)이 상기 도핑된 소스영역(212b) 및 드레인영역(212c)과 각각 컨택한다. 상기 게이트전극(211)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있다.The semiconductor layer 212 may be formed of a transparent oxide semiconductor such as IGZO (Indium Gallium Zinc Oxide), but an oxide semiconductor such as TiO 2 , ZnO, WO 3 , SnO 2, or the like may be used. The semiconductor layer 212 includes a channel layer 212a in the center region and a source region 212b and a drain region 212c which are doped layers on both sides of the semiconductor layer 212. The source electrode 214 and the drain electrode 215 are formed on the doped source Region 212b and drain region 212c, respectively. The gate electrode 211 may be formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al, or an Al alloy, or an alloy thereof.

이와 같이, 본 발명에서는 박막트랜지스터(TFT)의 반도체층을 산화물 반도체물질로 형성하므로, 비정질 박막트랜지스터에 비해 박막트랜지스터의 크기를 감소시킬 수 있으며, 구동전력을 감소시킬 수 있고 전기이동도를 향상시킬 수 있게 된다. 따라서, 디지털 엑스레이 검출장치의 필팩터(fill factor)를 향상시키고 노이즈를 감소시킬 수 있을 뿐만 아니라 빠른 데이터의 판독에 따라 동영상 엑스레이의 검출이 가능하게 된다.As described above, since the semiconductor layer of the thin film transistor (TFT) is formed of an oxide semiconductor material, the size of the thin film transistor can be reduced compared to the amorphous thin film transistor, the driving power can be reduced, . Accordingly, it is possible not only to improve the fill factor of the digital X-ray detecting apparatus and to reduce the noise, but also to detect the moving picture x-ray according to the fast data reading.

상기 게이트절연층(222)은 SiOx 또는 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 이중의 층으로 이루어질 수 있다. 도면에서는 상기 게이트절연층(222)이 게이트전극(211)의 하부에만 배치되지만, 상기 게이트절연층(222)이 기판(210) 전체에 걸쳐 적층될 수도 있다. The gate insulating layer 222 may be a single layer made of an inorganic insulating material such as SiOx or SiNx or a double layer made of SiOx and SiNx. Although the gate insulating layer 222 is disposed only under the gate electrode 211 in the drawing, the gate insulating layer 222 may be stacked over the entire substrate 210.

상기 소스전극(214) 및 드레인전극(215)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금으로 이루어지며, 층간절연층(223)에 형성된 컨택홀을 통해 반도체층(212)의 소스영역 및 드레인영역과 각각 컨택한다. 상기 층간절연층(223)은 SiOx와 같은 무기절연물질로 구성되고 제2층간절연층(224)은 SiOx나 SiNx와 같은 무기물질로 구성된다.The source electrode 214 and the drain electrode 215 are formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al and Al alloy or an alloy thereof. Through the contact hole formed in the interlayer insulating layer 223 And contact the source region and the drain region of the semiconductor layer 212, respectively. The interlayer insulating layer 223 is made of an inorganic insulating material such as SiOx and the second interlayer insulating layer 224 is made of an inorganic material such as SiOx or SiNx.

상기 기판(210)의 광감지화소(P)의 중앙영역에는 반도체층(231), 절연층(232) 및 접지전극(233)이 배치된다. 이때, 상기 반도체층(231), 절연층(232) 및 접지전극(233)은 각각 박막트랜지스터의 반도체층(212), 게이트절연층(222) 및 게이트전극(211)과 동일한 물질로 동일한 공정을 통해 형성된다.A semiconductor layer 231, an insulating layer 232, and a ground electrode 233 are disposed in a central region of the photo-sensing pixel P of the substrate 210. At this time, the semiconductor layer 231, the insulating layer 232, and the ground electrode 233 are formed of the same material as the semiconductor layer 212, the gate insulating layer 222, and the gate electrode 211 of the thin film transistor, Lt; / RTI >

상기 층간절연층(223) 상에는 광감지화소(P)의 전체 영역(즉, 박막트랜지스터 형성영역을 제외한 영역)에는 제1금속층(216)이 배치된다. 상기 제2전극(216)은 층간절연층(223) 상에 배치된 접지전극(233)과 전기적으로 접속되어 접지된다. 또한, 박막트랜지스터(TFT) 상부의 층간절연층(223)에는 제2금속층(217)이 배치된다.A first metal layer 216 is disposed on the entire surface of the photodetector pixel P (that is, a region excluding the thin film transistor forming region) on the interlayer insulating layer 223. The second electrode 216 is electrically connected to the ground electrode 233 disposed on the interlayer insulating layer 223 and grounded. Further, a second metal layer 217 is disposed in the interlayer insulating layer 223 above the thin film transistor (TFT).

상기 제1금속층(216) 및 제2전극(216)은 독립적으로 형성된 후, 전기적으로 접속될 수 있지만, 일체로 형성되는 것이 바람직하다. 또한, 상기 제1금속층(216) 및 제2전극(216)은 박막트랜지스터(TFT)의 소스전극(214) 및 드레인전극(215)과 동일한 공정에 의해 동일한 금속으로 형성될 수 있다.The first metal layer 216 and the second electrode 216 may be independently formed and electrically connected to each other, but they are preferably integrally formed. The first metal layer 216 and the second electrode 216 may be formed of the same metal by the same process as the source electrode 214 and the drain electrode 215 of the thin film transistor TFT.

상기 박막트랜스터가 구비된 기판(210) 상에는 제1보호층(224)이 구비되고, 그 위에 포토컨덕터(PC)가 배치된다. 상기 포토컨덕터(PC)는 상기 제1보호층(224)에 배치되고 제1보호층(224)에 구비된 컨택홀을 통해 박막트랜지스터의 소스전극(214)과 전기적으로 접속되는 제1전극(252), 상기 제1전극(252) 상부에 배치된 PIN다이오드(254) 및 제2전극(256)으로 구성된다. 상기 포토컨덕터(PC)는 입사되는 광을 전기신호로 변환시킨다.A first passivation layer 224 is provided on the substrate 210 having the thin film transistor, and a photoconductor PC is disposed thereon. The photoconductor PC includes a first electrode 252 disposed on the first passivation layer 224 and electrically connected to the source electrode 214 of the thin film transistor through a contact hole formed in the first passivation layer 224, A PIN diode 254 and a second electrode 256 disposed on the first electrode 252. The photoconductor PC converts incident light into an electrical signal.

상기 제1전극(252)은 MoTi으로 구성될 수 있지만, 이러한 특정 금속에 한정되는 것이 아니라 전도성이 좋은 다양한 금속으로 구성될 수 있다. 또한, 상기 제1전극(252)을 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 금속산화물로 구성할 수 있다. 또한, 상기 제2전극(256)은 ITO나 IZO와 같은 투명한 금속산화물로 구성될 수 있다.The first electrode 252 may be made of MoTi, but it is not limited to such a specific metal but may be formed of various metals having good conductivity. The first electrode 252 may be formed of a transparent metal oxide such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). In addition, the second electrode 256 may be formed of a transparent metal oxide such as ITO or IZO.

상기 PIN다이오드(254)은 제1전극(252)으로부터 N형 반도체층, 진성반도체층, P형 반도체층이 순차적으로 적층됨으로써 구성된다. 제1전극(252) 및 제2전극(256)에 바이어스전압 또는 역바이어스전압이 인가된 상태에서 광이 조사되면 진성반도체층에서 정공과 전자가 생성되며 정공이 P형 반도체층으로 이동하고 전자는 N형 반도체층으로 이동하여 상기 제1전극(252)을 통해 전류가 출력된다.The PIN diode 254 is formed by sequentially stacking an N-type semiconductor layer, an intrinsic semiconductor layer, and a P-type semiconductor layer from the first electrode 252. When the bias voltage or the reverse bias voltage is applied to the first electrode 252 and the second electrode 256, holes and electrons are generated in the intrinsic semiconductor layer and holes move to the P-type semiconductor layer, Type semiconductor layer, and a current is output through the first electrode 252. [0050]

상기 반도체층으로는 비정질실리콘(a-Si)을 주로 사용하지만, 이러한 물질에 한정되는 것이 아니라 HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 과 같은 다양한 반도체물질이 사용될 수 있다.Although amorphous silicon (a-Si) is mainly used as the semiconductor layer, various semiconductor materials such as HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, and Ge can be used.

또한, 상기 제1보호층(224)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제1보호층(224)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성할 수도 있다.In addition, the first passivation layer 224 may be formed of an organic insulating material such as photoacryl or an inorganic insulating material such as SiOx or SiNx. In addition, the first passivation layer 224 may be formed of a plurality of layers including an organic insulating layer / an inorganic insulating layer, an inorganic insulating layer / an organic insulating layer / an inorganic insulating layer.

상기 포토컨덕터가 구비된 기판(210) 위에는 제2보호층(225)이 적층된다. 상기 제2보호층(225)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제2보호층(225)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성될 수도 있다.A second passivation layer 225 is deposited on the substrate 210 having the photoconductor. The second passivation layer 225 may be formed of an organic insulating material such as photo-acryl or an inorganic insulating material such as SiOx or SiNx. In addition, the second passivation layer 225 may be formed of a plurality of layers including an organic insulating layer / an inorganic insulating layer, an inorganic insulating layer / an organic insulating layer / an inorganic insulating layer.

상기 제2보호층(225)의 상부에는 바이어스라인(VL)이 배치되어 제2보호층(225)에 형성된 컨택홀(264)을 통해 제2전극(256)과 전기적으로 접속된다. 상기 바이어스라인(VL)은 바이어스전압 공급부(150)와 접속되어 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 바이어스라인(VL)은 Cr, Mo, Ta, Cu, Ti, Al과 이들의 합금과 같이 전도성이 좋은 금속으로 구성될 수 있다.A bias line VL is disposed on the second passivation layer 225 and is electrically connected to the second electrode 256 through a contact hole 264 formed in the second passivation layer 225. The bias line VL is connected to the bias voltage supply unit 150 to apply a bias voltage or a reverse bias voltage to the PIN diode 254. At this time, the bias line VL may be formed of a metal having good conductivity such as Cr, Mo, Ta, Cu, Ti, Al and alloys thereof.

상기 바이어스라인(VL)이 배치된 제2보호층(225) 위에는 제3보호층(226)이 구비되며, 그 위에 신틸레이터층(270)이 배치된다.A third passivation layer 226 is disposed on the second passivation layer 225 on which the bias line VL is disposed and a scintillator layer 270 is disposed thereon.

상기 제3보호층(226)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제3보호층(226)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성할 수도 있다.The third passivation layer 226 may be formed of an organic insulating material such as photoacryl or an inorganic insulating material such as SiOx or SiNx. The third passivation layer 226 may be formed of a plurality of layers including an organic insulating layer / an inorganic insulating layer, an inorganic insulating layer / an organic insulating layer / an inorganic insulating layer.

신틸레이터층(270)은 피사체를 투과한 엑스레이를 가시광선대역의 광으로 변환시킨다. 상기 신틸레이터층(270)은 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물로 형성되거나, 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 형성될 수 있다.The scintillator layer 270 converts the X-ray transmitted through the object into visible light. The scintillator layer 270 may be formed of a halogen compound such as cesium iodide (CsI) doped with thallium (Tl) or sodium (Na) or an oxide compound such as gadolinium or sulfur oxides .

또한, 상기 신틸레이터층(270)은 필름형태로 구성되어 기판(210) 상에 직접 부착하여 형성할 수도 있고 신틸레이터물질을 기판(210)상에 직접 적층하여 형성할 수도 있다.The scintillator layer 270 may be formed in a film form and attached directly to the substrate 210, or may be formed by directly laminating a scintillator material on the substrate 210.

상기와 같이 구성된 디지털 엑스레이 검출장치에서는 피사체를 투과한 엑스레이가 상기 신틸레이터층(270)으로 입사되면, 상기 신틸레이터층(270)에서 엑스레이를 가시광선 대역의 광으로 변환되며, 이 변환된 광이 포토컨덕터(PC)로 입력된다. 포토컨덕터(PC)에서는 입력된 광을 검출전압과 같은 전기신호로 변환한 후, 박막트랜지스터를 통해 출력함으로써 피사체의 내부 구조를 영상으로 표시할 수 있게 된다.When the X-ray transmitted through the subject is incident on the scintillator layer 270, the X-ray is converted into light in the visible ray band in the scintillator layer 270, Photoconductor (PC). In the photoconductor PC, the input light is converted into an electric signal such as a detection voltage, and then outputted through the thin film transistor, so that the internal structure of the object can be displayed as an image.

한편, 상기 구조의 디지털 엑스레이 검출장치에서는 광감지화소(P)의 층간절연층(223) 상에 제1금속층(216)을 형성하고 박막트랜지스터의 게이트전극(211) 상부의 층간절연층(223) 상에는 제2금속층(217)이 형성되는데, 그 이유는 다음과 같다.The first metal layer 216 is formed on the interlayer insulating layer 223 of the photo sensing pixel P and the interlayer insulating layer 223 on the gate electrode 211 of the thin film transistor is formed. A second metal layer 217 is formed on the second metal layer 217 for the following reason.

상기 제1금속층(216)은 기판(210) 상에 형성된 접지전극(233)과 접속되어 접지되며, 상부에 배치되는 포토컨덕터(PC)의 제1전극(252)과 커패시터(Cst)를 형성한다. 상기 커패시터(Cst)는 포토컨덕터(PC)에 의해 변환된 검출전압을 충전한 후, 게이트신호가 인가되어 박막트랜지스터(TFT)가 구동함에 따라 저장된 검출전압과 같은 전기신호를 외부로 전달한다.The first metal layer 216 is connected to the ground electrode 233 formed on the substrate 210 and grounded to form a capacitor Cst with the first electrode 252 of the photoconductor PC disposed thereon . The capacitor Cst charges the detection voltage converted by the photoconductor PC and then transmits an electric signal such as a detection voltage stored in the capacitor Cst to the outside when the gate signal is applied and the thin film transistor TFT is driven.

또한, 제2금속층(217) 역시 제1금속층(216)과 전기적으로 접속되어 접지된다. 상기 제2금속층(2170은 제1금속층(216)과는 별개로 배치되고, 별도의 전기적인 접속을 통해 연결될 수 있지만, 도 3에 도시된 바와 같이 상기 제1금속층(216)과 제2금속층(217)을 일체로 형성하는 것이 바람직하다.In addition, the second metal layer 217 is also electrically connected to the first metal layer 216 to be grounded. The second metal layer 2170 may be disposed separately from the first metal layer 216 and may be connected through a separate electrical connection. However, as shown in FIG. 3, the first metal layer 216 and the second metal layer 217 are formed integrally.

상기 제2금속층(217)은 박막트랜지스터의 게이트전극(211) 상부에 배치되어 박막트랜지스터(TFT)와 포토컨덕터(PC)를 사이를 차단한다.The second metal layer 217 is disposed on the gate electrode 211 of the thin film transistor to block the thin film transistor TFT and the photoconductor PC.

제2금속층(217)이 배치되지 않는 경우, 박막트랜지스터(TFT)와 포토컨덕터(PC) 사이에는 기생용량이 발생하게 되는데, 이러한 기생용량은 박막트랜지스터(TFT) 상부의 PIN 다이오드(254)에 발생하는 전하를 캡쳐하여 PIN 다이오드(254) 내의 해당 영역에서 전하가 이동하지 못하고 축적된다. 축적된 전하는 전기적인 신호로서 출력되지 못하므로, 디지털 엑스레이 검출장치의 리드아웃 효율이 저하된다.When the second metal layer 217 is not disposed, a parasitic capacitance is generated between the thin film transistor TFT and the photoconductor PC. This parasitic capacitance is generated in the PIN diode 254 above the thin film transistor TFT So that charge can not move in the corresponding region in the PIN diode 254 and accumulate. The accumulated charge can not be outputted as an electrical signal, and therefore the lead-out efficiency of the digital X-ray detecting apparatus is lowered.

본 발명에서는 제2금속층(217)을 박막트랜지스터의 게이트전극(211) 상부에 배치하고 제2금속층(217)을 접지함으로써, 박막트랜지스터(TFT)와 포토컨덕터(PC)를 차단(shielding)하여 기생용량이 발생하는 것을 방지한다. 따라서, 박막트랜지스터(TFT)와 포토컨덕터(PC) 사이의 기생용량에 의해 디지털 엑스레이 검출장치의 리드아웃 효율이 저하되는 것을 방지할 수 있게 된다.In the present invention, the second metal layer 217 is disposed on the gate electrode 211 of the thin film transistor and the second metal layer 217 is grounded to shield the thin film transistor TFT and the photoconductor PC, Thereby preventing a capacity from being generated. Therefore, the parasitic capacitance between the thin film transistor (TFT) and the photoconductor (PC) can prevent the lead-out efficiency of the digital x-ray detector from being lowered.

도 5는 본 발명의 제2실시예에 따른 디지털 엑스레이 검출장치의 구조를 나타내는 도면이다. 이때, 이 실시예의 디지털 엑스레이 검출장치는 도 4에 도시된 제1실시예의 디지털 엑스레이 검출장치와 그 구조가 유사하므로, 동일한 구조에 대해서는 설명을 생략하거나 간단하게 하고 다른 구조에 대해서만 상세히 설명한다.5 is a diagram showing the structure of a digital X-ray detecting apparatus according to a second embodiment of the present invention. Since the digital x-ray detecting apparatus of this embodiment is similar in structure to the digital x-ray detecting apparatus of the first embodiment shown in Fig. 4, the same structure will be omitted or simplified, and only other structures will be described in detail.

도 5에 도시된 바와 같이, 이 구조의 디지털 엑스레이 검출장치에서는 제1보호층(324)가 구비되어 박막트랜지스터(TFT)를 덮고 있으며, 상기 제1보호층(324)에는 포토컨덕터(PC)의 제1전극(352)이 배치되어 제1보호층(324)에 형성된 컨택홀을 통해 박막트랜지스터의 소스전극(314)과 전기적으로 접속된다.5, in the digital X-ray detector of this structure, a first passivation layer 324 is provided to cover a thin film transistor (TFT), and the first passivation layer 324 is provided with a photoconductor The first electrode 352 is disposed and electrically connected to the source electrode 314 of the thin film transistor through the contact hole formed in the first passivation layer 324. [

상기 제1전극(252)의 하부에는 차폐층(351)이 배치된다. 상기 차폐층(351)은 W, PT, Au 등과 같이 x-ray를 차단할 수 있는 금속으로 구성된다. 도면에 도시된 바와 같이, 상기 차폐층(351)은 박막트랜지스터(TFT) 영역으로 연장되어, 포토컨덕터(PC)로 입력되어 가시광선 대역의 광으로 변환되지 않은 x-ray가 박막트랜지스터로 입사되는 것을 차단한다.A shielding layer 351 is disposed under the first electrode 252. The shield layer 351 is made of a metal that can block x-rays such as W, PT, and Au. As shown in the drawing, the shielding layer 351 extends to a thin film transistor (TFT) region, and an x-ray, which is input to a photoconductor PC and not converted into light in a visible light band, It blocks things.

x-ray가 박막트랜지스터에 입력되는 경우, 반도체층이 여기되어 누설전류가 발생하게 되는데, 이러한 누설전류는 박막트랜지스터스의 특성을 저하시켜 디지털 엑스레이 검출장치를 불량으로 만든다. 따라서, 이 실시예에서는 별도의 차폐층(351)은 구비하여 x-ray가 박막트랜지스터로 조사되는 것을 방지함으로써 박막트랜지스터의 특성 저하를 방지한다.When an x-ray is input to a thin film transistor, the semiconductor layer is excited to generate a leakage current, which causes the characteristic of the thin film transistor to deteriorate, resulting in a defective digital x-ray detector. Therefore, in this embodiment, a separate shielding layer 351 is provided to prevent the x-ray from being irradiated by the thin film transistor, thereby preventing the characteristics of the thin film transistor from deteriorating.

상기 차폐층(351)은 박막트랜지스터(TFT)가 배치된 영역의 상부에만 구비될 수도 있고, 도면과 같이 포토컨덕터(PC)의 제1전극(352) 하부에 배치되어 제1전극(352)의 공정시 동시에 형성됨으로써 별도의 추가 공정없이 형성할 수도 있다.The shielding layer 351 may be provided only on the upper surface of the area where the thin film transistor TFT is disposed and may be disposed under the first electrode 352 of the photoconductor PC as shown in FIG. They may be formed simultaneously without any additional process.

이 실시예의 디지털 엑스레이 검출장치에서도 박막트랜지스터(TFT)의 게이트전극(311) 상부에 제2금속층(317)이 구비된다. 이 제2금속층(317)은 포토컨덕터(PC)의 제1전극(352)과 커패시터(Cst)를 형성하는 제1금속층(316)과 일체로 구성되어 접지됨으로써 박막트랜지스터(TFT)와 포토컨덕터(PC) 사이에 발생하는 기생용량을 제거할 수 있게 된다.Also in the digital X-ray detector of this embodiment, the second metal layer 317 is provided on the gate electrode 311 of the thin film transistor (TFT). The second metal layer 317 is integrally formed with the first metal layer 316 forming the first electrode 352 of the photoconductor PC and the capacitor Cst and is grounded to form a thin film transistor TFT and a photoconductor PC) can be eliminated.

도 6a는 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 구조를 도면이도 도 6b는 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도이다. 이때, 도 4에 도시된 제1실시예와 동일한 구조에 대해서는 설명을 간략하고 하고 다른 구조에 대해서만 상세히 설명한다.FIG. 6A is a diagram illustrating the structure of a digital X-ray detecting apparatus according to a third embodiment of the present invention. FIG. 6B is a circuit diagram of a photodetector pixel of a digital X-ray detecting apparatus according to a third embodiment of the present invention. At this time, the same structure as that of the first embodiment shown in Fig. 4 will be described briefly, and only other structures will be described in detail.

도 6a에 도시된 바와 같이, 이 실시예의 디지털 엑스레이 검출장치에서는 투명한 기판(410) 상에는 버퍼층(421)이 배치되고 그 위에 박막트랜지스터(TFT)가 배치된다.6A, in the digital X-ray detector of this embodiment, a buffer layer 421 is disposed on a transparent substrate 410, and a thin film transistor (TFT) is disposed thereon.

상기 박막트랜지스터(TFT)는 버퍼층(421) 위에 배치된 반도체층(412)과, 상기 반도체층(412) 위에 배치된 게이트절연층(422)과, 상기 게이트절연층(422) 위에 배치된 게이트전극(411)과, 게이트전극(411)이 배치된 기판(410) 전체에 걸쳐 적층된 층간절연층(423)과, 상기 층간절연층(423) 위에 배치되어 층간절연층(423)에 형성된 컨택홀을 통해 반도체층(412)의 소스영역 및 드레인영역과 접촉하는 소스전극(414) 및 드레인전극(415)으로 구성된다.The thin film transistor TFT includes a semiconductor layer 412 disposed on the buffer layer 421, a gate insulating layer 422 disposed on the semiconductor layer 412, a gate electrode 422 disposed on the gate insulating layer 422, An interlayer insulating layer 423 stacked over the entire substrate 410 on which the gate electrode 411 is disposed and a contact hole 423 formed on the interlayer insulating layer 423 and formed on the interlayer insulating layer 423, And a source electrode 414 and a drain electrode 415 which are in contact with the source region and the drain region of the semiconductor layer 412 through the source electrode 414 and the drain electrode 415, respectively.

상기 반도체층(412)은 IGZO, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체로 구성된다. 상기 반도체층(412)은 중앙영역의 채널층과 양측면의 도핑층인 소스영역 및 드레인영역으로 이루어져 소스전극(414) 및 드레인전극(415)이 상기 도핑된 소스영역 및 드레인영역과 각각 컨택한다.The semiconductor layer 412 is made of an oxide semiconductor such as IGZO, TiO 2 , ZnO, WO 3 , or SnO 2 . The semiconductor layer 412 is composed of a channel region in the central region and a source region and a drain region which are doped layers on both sides. The source electrode 414 and the drain electrode 415 contact the doped source region and the drain region, respectively.

또한, 광감지화소(P)의 전체 영역에 걸쳐 기판(410) 상에 도전층(417)이 구비된다. 상기 도전층(417)은 반도체층(412)으로부터 연장된 도체화된 반도체층이다. 다시 말해서, 상기 도전층(417)은 반도체층(4120의 소스영역 및 드레인영역의 도핑되 도핑되어 결정화된 도전층이다.Further, a conductive layer 417 is provided on the substrate 410 over the entire area of the photo-sensing pixel P. The conductive layer 417 is a conductive semiconductor layer extending from the semiconductor layer 412. In other words, the conductive layer 417 is a doped and crystallized conductive layer of the source region and the drain region of the semiconductor layer 4120.

층간절연층(423) 상에는 광감지화소(P)의 전체 영역에 걸쳐 금속층(416)이 배치된다. 상기 금속층(416)은 접지되어 하부의 도전층(417)과 제1캐패시터(Cst1)을 형성한다.On the interlayer insulating layer 423, a metal layer 416 is disposed over the entire region of the photo-sensing pixel P. The metal layer 416 is grounded to form a lower conductive layer 417 and a first capacitor Cst1.

상기 박막트랜스터가 구비된 기판(410) 상에는 제1보호층(424)이 구비되고, 그 위에 포토컨덕터(PC)가 배치된다. 상기 포토컨덕터(PC)는 상기 제1보호층(424)에 배치되고 제1보호층(424)에 구비된 컨택홀을 통해 박막트랜지스터의 소스전극(414)과 전기적으로 접속되는 제1전극(452), 상기 제1전극(452) 상부에 배치된 PIN다이오드(454) 및 제2전극(456)으로 구성된다.A first protective layer 424 is provided on the substrate 410 having the thin film transistor, and a photoconductor PC is disposed thereon. The photoconductor PC includes a first electrode 452 disposed on the first passivation layer 424 and electrically connected to the source electrode 414 of the thin film transistor through a contact hole provided in the first passivation layer 424, And a PIN diode 454 and a second electrode 456 disposed on the first electrode 452.

포토컨덕터(PC)의 제1전극(452)과 금속층(416)은 제2캐패시터(Cst2)를 형성한다. 다시 말해서, 이 실시예에서는 상기 금속층(416)과 도전층(417) 사이에 제1캐패시터(Cst1)을 형성하고 금속층(416)과 제1전극(452) 사이에 제2캐패시커(Cst2)를 형성한다.The first electrode 452 and the metal layer 416 of the photoconductor PC form a second capacitor Cst2. In other words, in this embodiment, a first capacitor Cst1 is formed between the metal layer 416 and the conductive layer 417, and a second capacitor Cst2 is formed between the metal layer 416 and the first electrode 452 .

상기 포토컨덕터(PC가 구비된 기판(410) 위에는 제2보호층(425)이 적층되며, 그 위에 바이어스라인(VL)이 배치되어 제2보호층(425)에 형성된 컨택홀(464)을 통해 제2전극(456)과 전기적으로 접속된다. 상기 바이어스라인(VL)이 배치된 제2보호층(425) 위에는 제3보호층(426)이 구비되며, 그 위에 신틸레이터층(470)이 배치된다.A second passivation layer 425 is stacked on the substrate 410 on which the PC is mounted and a bias line VL is disposed on the second passivation layer 425 through a contact hole 464 formed in the second passivation layer 425 And is electrically connected to the second electrode 456. A third passivation layer 426 is provided on the second passivation layer 425 on which the bias line VL is disposed and a scintillator layer 470 is disposed thereon do.

상술한 바와 같이, 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치에서는 금속층(416)과 도전층(417) 사이에 제1캐패시터(Cst1)을 형성하고 금속층(416)과 제1전극(452) 사이에 제2캐패시터(Cst2)를 형성한다. 도 2에 도시된 제1실시예의 디지털 엑스레이 검출장치에서는 하나의 캐패시터(Cst)만이 구성되는데 반해, 도 6b에 도시된 바와 같이 실시예에서는 2개의 캐패시터(Cst1,Cst2)를 구비하므로, 제1실시예의 디지털 엑스레이 검출장치에 비해 충분한 크기의 캐패시턴스를 얻을 수 있게 된다. 따라서, 포토컨덕터(PC)에서 발생하는 검출전압을 충분히 충전할 수 있게 되므로, 디지털 엑스레이 검출장치의 성능을 향상시킬 수 있게 된다.As described above, in the digital X-ray detector according to the third embodiment of the present invention, the first capacitor Cst1 is formed between the metal layer 416 and the conductive layer 417 and the metal layer 416 and the first electrode 452 The second capacitor Cst2 is formed. In the digital X-ray detecting apparatus of the first embodiment shown in FIG. 2, only one capacitor Cst is formed, whereas in the embodiment shown in FIG. 6B, since two capacitors Cst1 and Cst2 are provided, It is possible to obtain a capacitance of a sufficient size as compared with the exemplary digital X-ray detecting device. Therefore, the detection voltage generated in the photoconductor (PC) can be sufficiently charged, so that the performance of the digital X-ray detecting apparatus can be improved.

도 7a 및 도 7e는 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면이다.7A and 7E are views showing a method of manufacturing a digital X-ray detecting apparatus according to a third embodiment of the present invention.

우선, 도 7a에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(410) 위에 무기절연물질(421), IGZO, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체층(442), 에 SiOx나 SiNx와 같은 무기절연층(422a), Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금으로 이루어진 금속층(411a)을 연속적으로 적층한다.7A, an inorganic insulating material 421, an oxide semiconductor layer 442 such as IGZO, TiO 2 , ZnO, WO 3 , SnO 2, or the like is formed on a transparent substrate 410 such as glass or plastic, An inorganic insulating layer 422a such as SiNx or a metal layer 411a made of a metal such as Cr, Mo, Ta, Cu, Ti, or Al or an alloy thereof is continuously laminated.

그 후, 도 7b에 도시된 바와 같이, 금속층(411a) 및 무기절연층(422a)을 에칭하여, 게이트전극(411)과 게이트절연층(422)을 형성한 후, 상기 게이트전극(411)을 마스크층으로 하여 상기 산화물반도체층(442)을 도핑처리한 후 에칭한다. 도핑에 의해 게이트전극(411) 하부의 산화물반도체층(442)이 채널층(412a)이 되고 채널층(412)의 양측면이 소스영역(412b) 및 드레인영역(412c)으로 된다. 또한, 광감지화소(P)의 소스영역(412b) 및 드레인영역(412c)을 제외한 광감지화소(P) 내의 나머지 영역이 도전층(417)으로 된다. 이때, 산화물반도체층(442)의 도핑은 금속층(411a) 및 무기절연층(422a)을 에칭할 때 사용하는 건식식각시 이루어질 수 있다.7B, the metal layer 411a and the inorganic insulating layer 422a are etched to form the gate electrode 411 and the gate insulating layer 422. Thereafter, the gate electrode 411 is removed The oxide semiconductor layer 442 is doped and etched as a mask layer. The oxide semiconductor layer 442 under the gate electrode 411 becomes the channel layer 412a by doping and both side surfaces of the channel layer 412 become the source region 412b and the drain region 412c. The remaining region in the photo sensing pixel P excluding the source region 412b and the drain region 412c of the photo sensing pixel P becomes the conductive layer 417. [ At this time, the doping of the oxide semiconductor layer 442 may be performed during the dry etching used for etching the metal layer 411a and the inorganic insulating layer 422a.

이어서, 도 7c에 도시된 바와 같이, 기판(410) 전체에 걸쳐서 SiOx나 SiNx와 같은 무기층을 적층하고 에칭하여 컨택홀이 형성된 층간절연층(223)을 형성한다. 그 후, Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금으로 이루어진 금속층을 적층하고 에칭하여 층간절연층(223)상에 컨택홀을 통해 반도체층(412)의 소스영역(412b) 및 드레인영역(142c)와 접속되는 소스전극(414) 및 드레인전극(415)을 형성하고 상기 도전층(417) 상부의 층간절연층(223)에 금속층(416)을 형성한다.Then, as shown in FIG. 7C, an inorganic layer such as SiOx or SiNx is deposited over the entire surface of the substrate 410 and etched to form an interlayer insulating layer 223 having a contact hole. Thereafter, a metal layer made of a metal such as Cr, Mo, Ta, Cu, Ti, or Al or an alloy thereof is deposited and etched to form a source region (not shown) of the semiconductor layer 412 through a contact hole on the interlayer insulating layer 223 A source electrode 414 and a drain electrode 415 connected to the drain region 412b and the drain region 142c are formed and a metal layer 416 is formed in the interlayer insulating layer 223 on the conductive layer 417. [

그 후, 도 7d에 도시된 바와 같이, 기판(210) 전체에 걸쳐 유기절연물질 또는/및 무기절연물질을 적층하고 에칭하여 상기 소스전극(214)이 외부로 노출된 컨택홀이 형성된 제1보호층(424)을 형상한다.7D, an organic insulating material and / or an inorganic insulating material are stacked and etched over the entire substrate 210 to form a first protection hole in which the source electrode 214 is exposed to the outside, Layer 424 is formed.

이어서, MoTi와 같은 금속 또는 ITO나 IZO와 같은 투명한 금속산화물을 적층하고 에칭하여 상기 제1보호층(424) 위에 컨택홀를 통해 소스전극(414)과 전기적으로 접속되는 제1전극(452)을 형성한 후, 상기 제1전극(452) 위에 N형 분순물이 도핑된 반도체물질, 진성반도체물질, P형 불순물이 도핑된 반도체물질, ITO 및 IZO와 같은 투명도전물질을 적층하고 에칭하여 상기 제1전극(452) 위에 PIN다이오드(454) 및 제2전극(456)을 형성한다. 이때, 상기 반도체물질로는 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등을 사용할 수 있다.Then, a metal such as MoTi or a transparent metal oxide such as ITO or IZO is deposited and etched to form a first electrode 452 which is electrically connected to the source electrode 414 through the contact hole on the first passivation layer 424 A semiconductor material doped with an N-type impurity, an intrinsic semiconductor material, a semiconductor material doped with a P-type impurity, and a transparent conductive material such as ITO and IZO are stacked and etched on the first electrode 452, A PIN diode 454 and a second electrode 456 are formed on the electrode 452. As the semiconductor material, amorphous silicon (a-Si), HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, Ge and the like can be used.

또한, 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등의 반도체물질을 적층하고 N형 불순물을 도핑한 후, 다시 반도체물질을 적층하고 적층된 반도체층의 상부 영역에 P형 불순물을 도핑하여 PIN다이오드(454)를 형성할 수도 있다.Further, semiconductor materials such as amorphous silicon (a-Si), HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, and Ge are stacked and doped with N-type impurities, And a PIN diode 454 may be formed by doping a P-type impurity into the upper region of the layer.

그 후, 7e에 도시된 바와 같이, PIN다이오드(454)가 형성된 기판(410) 상에 유기절연물질, 유기절연물질/무기절연물질 또는 무기절연물질/유기절연물질/무기절연물질을 적층하여 제2보호층(425)를 형성하고, 상기 제2보호층(425)을 에칭하여 컨택홀(464)를 형성한 후, 상기 제2보호층(425) 위에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 적층하고 에칭하여 상기 제2보호층(425) 위에 바이어스라인(VL)을 형성한다. 이때, 상기 바이어스라인(VL)은 컨택홀(464)을 통해 제2전극(456)과 전기적으로 접속된다.Thereafter, as shown in 7e, an organic insulating material, an organic insulating material / inorganic insulating material or an inorganic insulating material / organic insulating material / inorganic insulating material is stacked on the substrate 410 on which the PIN diode 454 is formed Mo, Ta, Cu, Ti, and Ti are formed on the second passivation layer 425 after forming the second passivation layer 425 and etching the second passivation layer 425 to form a contact hole 464, A metal such as Al or an alloy thereof is deposited and etched to form a bias line VL on the second passivation layer 425. [ At this time, the bias line VL is electrically connected to the second electrode 456 through the contact hole 464.

이어서, 제2전극(456)이 형성된 제2보호층(425) 위에 포토아크릴과 같은 유기절연물질 및/또는 SiOx나 SiNx와 같은 무기절연물질을 적층하여 유기절연층, 유기절연층/무기절연층 또는 무기절연층/유기절연층/무기절연층으로 이루어진 제3보호층(426)을 형성한다.Then, an organic insulating material such as photo-acryl and / or an inorganic insulating material such as SiOx or SiNx is stacked on the second protective layer 425 on which the second electrode 456 is formed to form an organic insulating layer, an organic insulating layer / Or an inorganic insulating layer / an organic insulating layer / an inorganic insulating layer.

이어서, 상기 제3보호층(426) 위에 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물이나 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 이루어진 필름을 부착하거나 할로겐화합물이나 산화물계 화합물을 직접 적층하여 신틸레이트층(470)을 형성함으로써 디지털 엑스레이 검출장치를 완성한다.Subsequently, a halogen compound such as cesium iodide (CsI) doped with thallium (Tl) or sodium (Na) or an oxide compound such as gadolinium or sulfur oxide (GOS) is formed on the third passivation layer 426 And a silylate layer 470 is formed by directly laminating a halogen compound or an oxide based compound to complete a digital X-ray detecting device.

이와 같이, 본 발명의 제3실시예에 따른 디지털 엑스레이 검출장치에서는 도전층(417)과 금속층(416)에 의해 제1캐패시터(Cst1)을 형성하고 금속층(416)과 포토컨덕터(PC)의 제1전극(452)에 의해 제2캐패시터(Cst2)를 형성하여, 다른 구조(예를 들면, 제1실시예 및 제2실시예의 구조)에 비해 더 큰 크기의 캐패시턴스를 제공한다. 더욱이, 이 실시예의 디지털 엑스레이 검출장치는 다른 구조의 디지털 엑스레이 검출장치에서는 제공되지 않는 제1캐패시터(Cst1)를 별도의 마스크공정의 추가없이 동일한 공정에 의해 형성하므로, 제조비용이 증가하거나 제조공정의 증가없이도 성능이 향상된 디지털 엑스레이 검출장치를 제작할 수 있게 된다.As described above, in the digital X-ray detecting apparatus according to the third embodiment of the present invention, the first capacitor Cst1 is formed of the conductive layer 417 and the metal layer 416, and the first capacitor Cst1 is formed of the metal layer 416 and the photoconductor PC The second capacitor Cst2 is formed by one electrode 452 to provide a capacitance of a larger size as compared with other structures (for example, the structures of the first and second embodiments). Furthermore, the digital X-ray detecting device of this embodiment forms the first capacitor Cst1 which is not provided in the digital X-ray detecting device of another structure by the same process without adding a separate mask process, It is possible to manufacture a digital X-ray detection apparatus with improved performance without increasing the number of pixels.

상술한 설명에서는 본 발명의 디지털 엑스레이 검출장치를 특정 구조로 한정하여 설명하고 있지만, 본 발명이 이러한 특정 구조에 한정되는 것은 아니다. 상술한 디지털 엑스레이 검출장치의 구조는 설명의 편의를 위해 예시된 것으로 본 발명을 한정하는 것은 아니라, 다양한 구조의 디지털 엑스레이 검출장치에 적용될 수 있을 것이다.In the above description, the digital X-ray detecting apparatus of the present invention is limited to the specific structure, but the present invention is not limited to this specific structure. The structure of the above-described digital X-ray detecting device is illustrated for convenience of description and is not limited to the present invention, but may be applied to a digital X-ray detecting device having various structures.

GL : 게이트라인 DL : 데이터라인
VL : 바이어스라인 211 : 게이트전극
212: 반도체층 213 : 소스전극
214 : 드레인전극 216,217 : 금속층
221: 버퍼층 223,224 : 층간절연층
252 : 제1전극 232 : 접지전극
254 : PIN다이오드 256 : 제2전극
270 : 신틸레이터층GL: gate line DL: data line
VL: bias line 211: gate electrode
212: semiconductor layer 213: source electrode
214: drain electrode 216, 217: metal layer
221: buffer layer 223, 224: interlayer insulating layer
252: first electrode 232: ground electrode
254: PIN diode 256: Second electrode
270: Scintillator layer

Claims (20)

게이트라인 및 데이터라인에 의해 정의되는 복수의 광감지화소를 포함하는 기판;
상기 광감지화소 각각에 배치된 박막트랜지스터;
상기 광감지화소에 배치되어 광을 전기신호로 변환하며, 제1전극 및 제2전극, 상기 제1전극과 제2전극 사이에 배치된 PIN다이오드로 이루어진 포토컨덕터;
상기 광감지화소에 배치되어 포토컨덕터의 제1전극과 캐패시터를 형성하는 제1금속층;
상기 박막트랜지스터와 포토컨덕터 사이에 배치된 제2금속층; 및
상기 포토컨덕터 상부에 배치된 바이어스라인으로 구성되며,
상기 제1금속층 및 제2금속층은 전기적으로 연결된 디지털 엑스레이 검출장치.A substrate comprising a plurality of photo-sensing pixels defined by gate lines and data lines;
A thin film transistor disposed in each of the photo-sensing pixels;
A photoconductor disposed in the photo-sensing pixel and converting light into an electrical signal, the photo-conductor comprising a first electrode and a second electrode, and a PIN diode disposed between the first electrode and the second electrode;
A first metal layer disposed in the photo-sensing pixel to form a capacitor with a first electrode of the photoconductor;
A second metal layer disposed between the thin film transistor and the photoconductor; And
And a bias line disposed on the photoconductor,
Wherein the first metal layer and the second metal layer are electrically connected to each other. 제1항에 있어서, 상기 박막트랜지스터는,
산화물 반도체층;
상기 반도체층 위에 배치된 게이트절연층;
상기 게이트절연층 위에 배치된 게이트전극;
상기 반도체층 및 게이트전극을 덮는 층간절연층; 및
상기 층간절연층에 형성된 소스전극 및 드레인전극을 포함하는 디지털 엑스레이 검출장치.The thin film transistor according to claim 1,
An oxide semiconductor layer;
A gate insulating layer disposed on the semiconductor layer;
A gate electrode disposed on the gate insulating layer;
An interlayer insulating layer covering the semiconductor layer and the gate electrode; And
And a source electrode and a drain electrode formed in the interlayer insulating layer. 제2항에 있어서, 상기 제1금속층은 접지된 디지털 엑스레이 검출장치.The apparatus of claim 2, wherein the first metal layer is grounded. 제3항에 있어서, 상기 제1금속층은 제2금속층과 일체로 구성된 디지털 엑스레이 검출장치.The digital X-ray detector according to claim 3, wherein the first metal layer is integrated with the second metal layer. 제3항 또는 제4항에 있어서, 상기 제1금속층은 박막트랜지스트의 소스전극 및 드레인전극과 동일한 금속으로 구성된 디지털 엑스레이 검출장치.The digital X-ray detecting apparatus according to claim 3 or 4, wherein the first metal layer is made of the same metal as the source electrode and the drain electrode of the thin film transistor. 제2항에 있어서, 상기 제2금속층은 박막트랜지스터의 게이트전극 상부에 배치되는 디지털 엑스레이 검출장치.The digital x-ray detector according to claim 2, wherein the second metal layer is disposed above the gate electrode of the thin film transistor. 제1항에 있어서, 상기 박막트랜지스터 상부에 배치된 차폐층을 추가로 포함하는 디지털 엑스레이 검출장치.The digital X-ray detecting apparatus according to claim 1, further comprising a shielding layer disposed on the thin film transistor. 제7항에 있어서, 상기 차폐층은 제1전극의 하부에 배치된 디지털 엑스레이 검출장치.8. The digital x-ray detector of claim 7, wherein the shield layer is disposed below the first electrode. 제7항에 있어서, 상기 차폐층은 x-ray를 차폐하는 금속으로 구성된 디지털 엑스레이 검출장치.8. The digital x-ray detecting apparatus according to claim 7, wherein the shielding layer is made of a metal shielding the x-ray. 제1항에 있어서, PIN다이오드는 P형 반도체층, 진성반도체층, N형반도체층으로 구성된 디지털 엑스레이 검출장치.The digital X-ray detector according to claim 1, wherein the PIN diode comprises a P-type semiconductor layer, an intrinsic semiconductor layer, and an N-type semiconductor layer. 제10항에 있어서, 상기 PIN다이오드의 반도체층은 비정질실리콘, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge으로 이루어진 일군으로부터 선택된 물질로 구성된 디지털 엑스레이 검출장치.The method of claim 10, wherein the semiconductor layer of the PIN diode is a digital X-ray detector consisting of a material selected from amorphous silicon, HgI 2, CdTe, PbO, PbI 2, BiI 3, GaAs, a group consisting of Ge. 제1항에 있어서, 상기 바이어스라인은 게이트라인 또는 데이터라인과 평행하게 복수개 배치되는 디지털 엑스레이 검출장치.The digital X-ray detecting apparatus according to claim 1, wherein a plurality of the bias lines are arranged in parallel with the gate lines or the data lines. 제1항에 있어서, 상기 포토컨덕터 상부에 배치된 신틸레이터층을 추가로 포함하는 디지털 엑스레이 검출장치.The digital x-ray detector of claim 1, further comprising a scintillator layer disposed over the photoconductor. 게이트라인 및 데이터라인에 의해 정의되는 복수의 광감지화소를 포함하는 기판;
상기 광감지화소 각각에 배치되며, 산화물반도체층을 포함하는 박막트랜지스터;
상기 광감지화소에 배치되어 광을 전기신호로 변환하며, 제1전극 및 제2전극, 상기 제1전극과 제2전극 사이에 배치된 PIN다이오드로 이루어진 포토컨덕터;
상기 광감지화소에 배치되고 접지되어, 포토컨덕터의 제1전극과 제1캐패시터를 형성하는 금속층;
상기 기판에 배치되어 상기 금속층과 제2캐패시터를 형성하는 도전층; 및
상기 포토컨덕터 상부에 배치된 바이어스라인으로 구성된 디지털 엑스레이 검출장치.A substrate comprising a plurality of photo-sensing pixels defined by gate lines and data lines;
A thin film transistor disposed in each of the photo-sensing pixels and including an oxide semiconductor layer;
A photoconductor disposed in the photo-sensing pixel and converting light into an electrical signal, the photo-conductor comprising a first electrode and a second electrode, and a PIN diode disposed between the first electrode and the second electrode;
A metal layer disposed and grounded in the photo-sensing pixel to form a first capacitor and a first capacitor of the photoconductor;
A conductive layer disposed on the substrate and forming the metal layer and the second capacitor; And
And a bias line disposed on the photoconductor. 제14항에 있어서, 상기 도전층은 산화물반도체층으로부터 연장된 도체화된 산화물반도체층인 디지털 엑스레이 검출장치.15. The digital x-ray detector according to claim 14, wherein the conductive layer is a conductive oxide semiconductor layer extending from the oxide semiconductor layer. 복수의 광감지화소를 포함하는 기판 상에 반도체층과 도전층을 동시에 형성하고 상기 반도체층 위에 게이트절연층 및 게이트전극을 형성하는 단계;
상기 기판상에 층간절연층을 형성하는 단계;
상기 층간절연층 상에 금속층을 형성하는 단계;
상기 층간절연층 상에 소스전극 및 드레인전극을 형성하는 단계; 및
박막트랜지스터와 접속되는 광감지화소에 포토컨덕터를 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.Simultaneously forming a semiconductor layer and a conductive layer on a substrate including a plurality of photo-sensing pixels and forming a gate insulating layer and a gate electrode on the semiconductor layer;
Forming an interlayer insulating layer on the substrate;
Forming a metal layer on the interlayer insulating layer;
Forming a source electrode and a drain electrode on the interlayer insulating layer; And
And forming a photoconductor on the photo-sensing pixel connected to the thin-film transistor. 제16항에 있어서, 상기 반도체층, 도전층, 게이트절연층 및 게이트전극을 형성하는 단계는,
기판 상에 산화물반도체, 절연층, 금속층을 연속 적층하는 단계;
상기 절연층과 금속층을 에칭하여 게이트전극과 게이트절연층을 형성하는 단계; 및
상기 게이트전극을 마스크로 상기 산화물반도체를 도핑하고 도핑된 산화물반도체를 에칭하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.17. The method of claim 16, wherein forming the semiconductor layer, the conductive layer, the gate insulating layer,
Continuously stacking an oxide semiconductor, an insulating layer, and a metal layer on a substrate;
Etching the insulating layer and the metal layer to form a gate electrode and a gate insulating layer; And
And etching the doped oxide semiconductor by doping the oxide semiconductor with the gate electrode as a mask. 제16항에 있어서, 상기 게이트전극 및 게이트절연층은 드라이에칭에 의해 에칭되며, 산화물반도체의 도핑은 게이트전극 및 게이트절연층의 도핑시 이루어지는 디지털 엑스레이 검출장치 제조방법.The method of claim 16, wherein the gate electrode and the gate insulating layer are etched by dry etching, and the doping of the oxide semiconductor is performed by doping the gate electrode and the gate insulating layer. 제16항에 있어서, 상기 포토컨덕터 상부에 신틸레이터층을 형성하는 단계를 추가로 포함하는 디지털 엑스레이 검출장치 제조방법.17. The method of claim 16, further comprising forming a scintillator layer on top of the photoconductor. 제16항에 있어서, 상기 포토컨덕터를 형성하는 단계는,
박막트랜지스터와 접속되는 제1전극을 형성하는 단계;
상기 제1전극 위에 PIN 다이오드를 형성하는 단계; 및
상기 PIN 다이오드 위에 제2전극을 형성하는 단계를 포함하는 디지털 엑스레이 검출장치 제조방법.17. The method of claim 16, wherein forming the photoconductor comprises:
Forming a first electrode connected to the thin film transistor;
Forming a PIN diode on the first electrode; And
And forming a second electrode on the PIN diode.
KR1020160138494A 2016-10-24 2016-10-24 Digital x-ray detector for improving read out efficiency and method for fabricationg thereof KR20180044681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160138494A KR20180044681A (en) 2016-10-24 2016-10-24 Digital x-ray detector for improving read out efficiency and method for fabricationg thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160138494A KR20180044681A (en) 2016-10-24 2016-10-24 Digital x-ray detector for improving read out efficiency and method for fabricationg thereof

Publications (1)

Publication Number Publication Date
KR20180044681A true KR20180044681A (en) 2018-05-03

Family

ID=62244837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138494A KR20180044681A (en) 2016-10-24 2016-10-24 Digital x-ray detector for improving read out efficiency and method for fabricationg thereof

Country Status (1)

Country Link
KR (1) KR20180044681A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043793A (en) * 2018-10-18 2020-04-28 엘지디스플레이 주식회사 Thin film transistor array substrate for high resolution digital x-ray detector and the high resolution digital x-ray detector including the same
US20220140171A1 (en) * 2020-11-05 2022-05-05 Innocare Optoelectronics Corporation Photo detector
CN116666405A (en) * 2023-07-31 2023-08-29 山西创芯光电科技有限公司 Device structure for testing surface leakage current, preparation method and testing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043793A (en) * 2018-10-18 2020-04-28 엘지디스플레이 주식회사 Thin film transistor array substrate for high resolution digital x-ray detector and the high resolution digital x-ray detector including the same
CN111081715A (en) * 2018-10-18 2020-04-28 乐金显示有限公司 Thin film transistor array substrate and digital X-ray detector including the same
CN111081715B (en) * 2018-10-18 2024-03-22 乐金显示有限公司 Thin film transistor array substrate and digital X-ray detector including the same
US20220140171A1 (en) * 2020-11-05 2022-05-05 Innocare Optoelectronics Corporation Photo detector
US11600738B2 (en) * 2020-11-05 2023-03-07 Innocare Optoelectronics Corporation Photo detector
CN116666405A (en) * 2023-07-31 2023-08-29 山西创芯光电科技有限公司 Device structure for testing surface leakage current, preparation method and testing method thereof
CN116666405B (en) * 2023-07-31 2023-09-26 山西创芯光电科技有限公司 Device structure for testing surface leakage current, preparation method and testing method thereof

Similar Documents

Publication Publication Date Title
JP5439984B2 (en) Photoelectric conversion device and radiation imaging device
JP5448877B2 (en) Radiation detector
US9357143B2 (en) Image pickup unit and image pickup display system
US8803100B2 (en) Radiation image pickup apparatus and radiation image pickup/display system
CN110010630B (en) Digital X-ray detector panel and X-ray system comprising same
US20120305777A1 (en) Radiation image pickup device and radiation image pickup display system including the same
KR20200043792A (en) Thin film transistor array substrate for high resolution digital x-ray detector and the high resolution digital x-ray detector including the same
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
KR20180044681A (en) Digital x-ray detector for improving read out efficiency and method for fabricationg thereof
KR20190079417A (en) Array substrate for x-ray detector, x-ray detector including the same
US11515354B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
KR20180060769A (en) Digital x-ray detector having light shielding layer and method of fabricating thereof
KR20180044678A (en) Digital x-ray detector
US11269089B2 (en) Digital X-ray detector
JP2014122903A (en) Radiation detector and radiation imaging device
KR102572403B1 (en) Digital x-ray detector and method of fabricating thereof
KR102619971B1 (en) Digital x-ray detector and method of fabricating thereof
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
KR101843284B1 (en) Digital x-ray detector and method of fabricating thereof
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR101858356B1 (en) Digital x-ray detector for blocking hydrogen
KR102631651B1 (en) Digital x-ray detector having improved fill factor
KR102631600B1 (en) Thin film transistor array substrate for digital x-ray detector and digital x-ray detector including the same and the manufacturing method of the same
KR20210080903A (en) Thin film transistor array substrate for digital x-ray detector and the digital x-ray detector including the same
KR20230016880A (en) Digital x-ray detector and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination