KR102665129B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102665129B1
KR102665129B1 KR1020160174426A KR20160174426A KR102665129B1 KR 102665129 B1 KR102665129 B1 KR 102665129B1 KR 1020160174426 A KR1020160174426 A KR 1020160174426A KR 20160174426 A KR20160174426 A KR 20160174426A KR 102665129 B1 KR102665129 B1 KR 102665129B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
bumps
thin film
crystal display
insulating layer
Prior art date
Application number
KR1020160174426A
Other languages
English (en)
Other versions
KR20180071607A (ko
Inventor
서유진
이승철
구선주
김성남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160174426A priority Critical patent/KR102665129B1/ko
Publication of KR20180071607A publication Critical patent/KR20180071607A/ko
Application granted granted Critical
Publication of KR102665129B1 publication Critical patent/KR102665129B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 기판 상의 복수의 박막 트랜지스터들, 절연층, 복수의 화소 전극들, 공통 전극 및 복수의 범프들을 포함한다. 절연층은 복수의 박막 트랜지스터들을 덮으며, 복수의 박막 트랜지스터들 각각의 일 전극에 대응되는 복수의 홀들을 구비한다. 복수의 화소 전극들은 복수의 홀들을 통해 복수의 박막 트랜지스터들의 일 전극에 각각 접촉된다. 공통 전극은 복수의 화소 전극들과 이격된다. 복수의 범프들은 절연층의 상면으로부터 돌출된 상면을 가지고, 복수의 홀들을 충진하며, 각각 복수의 슬릿 패턴들을 갖는다. 본 발명의 일 실시예에 따른 액정 표시 장치는 절연층의 상면으로부터 돌출된 상면을 가지고, 절연층의 홀들을 충진하며, 복수의 슬릿 패턴을 갖는 범프들을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 빛샘 불량이 감소된 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 액정 표시 패널의 하부에 광원을 두고, 액정에 전기장을 인가하여 액정의 배열을 제어함으로써 광원에서 발생된 빛의 투과율을 조절하는 방식으로 화상을 구현하는 표시 장치로서, 스마트폰, 태블릿 PC 등 다양한 전자 장비에 적용된다.
액정 표시 장치에서 액정의 배열은 서로 이격된 화소 전극과 공통 전극 사이에서 발생되는 전기장에 의해 변화되며, 화소 전극과 공통 전극 사이의 전기장은 화소 전극과 연결된 박막 트랜지스터를 사용하여 제어된다. 액정을 투과한 광은 컬러 필터층을 통과하면서 특정 색을 표시하며, 컬러 필터층을 통과한 빛들의 색이 혼합되어 풀 컬러의 화상이 표시된다.
액정 표시 장치는 박막 트랜지스터, 화소 전극 및 공통 전극이 배치되는 제1 기판 및 컬러 필터층이 배치된 제2 기판을 포함한다. 액정은 제1 기판과 제2 기판 사이에 주입되며, 액정이 주입될 수 있는 공간을 마련하기 위해 제1 기판과 제2 기판 사이에 스페이서가 배치된다.
스페이서는 제1 기판 상에 형성될 수도 있으나, 제조에 필요한 공정수가 상대적으로 적은 제2 기판 상에 주로 형성된다. 스페이서는 제2 기판과 제1 기판 사이에서 셀 갭(cell-gap)을 유지한다. 한편, 액정들의 초기 배향을 유지하기 위해 제1 기판 상에 제1 배향막이 배치되고, 제2 기판 아래에 제2 배향막이 배치된다. 이 경우, 제2 기판 아래에 형성된 스페이서는 제1 기판 상의 제1 배향막의 상면과 접할 수 있다. 그러나, 액정 표시 장치에 외력이 인가되는 경우, 제2 기판이 슬립(slip)되면서, 스페이서의 위치도 움직일 수 있다. 이 경우, 스페이서와 제1 배향막의 표면이 서로 마찰될 수 있고, 제1 배향막의 표면이 손상될 수 있다. 제1 배향막의 표면이 손상되면서 제1 배향막의 배향력이 약화될 수 있으며, 제1 배향막의 표면이 손상된 영역에서 액정의 초기 배열이 틀어지면서 미세한 빛샘이 발생될 수 있다.
또한, 박막 트랜지스터와 화소 전극이 접촉되는 연결부에서 제1 배향막의 두께가 균일하게 형성되지 못해 미세한 빛샘이 발생될 수 있다. 구체적으로, 박막 트랜지스터 상에는 박막 트랜지스터를 외부 환경으로부터 보호하고, 절연시키는 절연층이 배치된다. 절연층은 박막 트랜지스터의 일 전극을 노출시키는 홀(hole)을 포함하며, 화소 전극은 절연층의 홀을 통해 박막 트랜지스터의 일 전극과 접촉된다. 제1 배향막은 절연층 상에 폴리이미드(polyimide) 액을 전사함으로써, 형성되는데, 폴리이미드 액이 절연층의 홀의 표면을 따라 흐르는 과정에서 홀 주변부에서 폴리이미드 액의 두께가 불균일해질 수 있다. 이에, 홀 주변부에서 제1 배향막의 두께가 다른 부분의 제1 배향막 두께보다 얇아질 수 있다. 이 경우, 홀 주변부에서 제1 배향막의 배향력이 다른 부분의 배향력 보다 약해질 수 있으며, 이로 인해, 빛샘이 발생될 수 있다.
또한, 액정은 홀 부분을 충진해야 하므로, 액정 주입량이 충분하지 못하는 경우, 액정이 충분히 충진되지 못하는 영역이 발생되고, 액정 주입량이 과도한 경우, 액정이 과 충진되는 영역이 발생될 수 있다. 특히, 홀의 형상은 절연층을 패터닝한 후 경화하는 공정에서 공정 환경이 변함에 따라 변형될 수 있다. 따라서, 액정 표시 장치에서 홀의 체적을 정확하게 예측하는 것은 매우 어렵고, 홀을 충분히 충진하도록 액정 주입량을 제어하는 것은 매우 어려울 수 있다. 액정이 충분히 충진되지 못하거나 액정이 과 충진되는 경우, 액정 표시 장치에 빛샘 또는 얼룩이 발생될 수 있다.
상술한 이유에 의해 발생되는 빛샘 및 얼룩은 블랙 매트릭스를 사용하여 어느 정도 감소될 수 있다. 즉, 스페이서와 제1 배향막의 상면이 접하는 영역과 절연층의 홀이 배치되는 영역을 덮도록 블랙 매트릭스가 제2 기판 상에 배치될 수 있다. 그러나, 블랙 매트릭스는 액정 표시 장치의 개구율을 감소시키므로, 블랙 매트릭스의 영역을 확장하는 것은 한계가 있다. 따라서, 액정 표시 장치의 개구율 감소를 최소화하면서 상술한 빛샘 문제를 해결할 수 있는 기술의 개발이 요구된다.
액정표시장치용 컬러필터 기판의 스페이서 형성과 제조방법(한국 특허출원번호 제10-2002-0088542호)
본 발명은 스페이서에 의해 유발될 수 있는 빛샘이 최소화된 액정 표시 장치를 제공하는 것이다.
본 발명은 절연층의 홀에 의해 유발될 수 있는 빛샘이 최소화된 액정 표시 장치를 제공하는 것이다.
본 발명은 상술한 빛샘을 해결하는 과정에서 발생될 수 있는 액정의 미퍼짐 문제가 최소화된 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치는 기판 상의 복수의 박막 트랜지스터들, 절연층, 복수의 화소 전극들, 공통 전극 및 복수의 범프들을 포함한다. 절연층은 복수의 박막 트랜지스터들을 덮으며, 복수의 박막 트랜지스터들 각각의 일 전극에 대응되는 복수의 홀들을 구비한다. 복수의 화소 전극들은 복수의 홀들을 통해 복수의 박막 트랜지스터들의 일 전극에 각각 접촉된다. 공통 전극은 복수의 화소 전극들과 이격된다. 복수의 범프들은 절연층의 상면으로부터 돌출된 상면을 가지고, 복수의 홀들을 충진하며, 각각 복수의 슬릿 패턴들을 갖는다. 본 발명의 일 실시예에 따른 액정 표시 장치는 절연층의 상면으로부터 돌출된 상면을 가지고, 절연층의 홀들을 충진하며, 복수의 슬릿 패턴을 갖는 범프들을 포함한다. 이에, 범프 상에 위치하는 스페이서의 슬립으로 배향막이 손상되는 문제는 억제될 수 있다. 또한, 절연층의 홀 주변부에서 배향막의 두께가 불균일해지는 문제는 최소화될 수 있다. 또한, 범프들 사이의 간격이 조밀하여 액정들을 주입하는 공정에서 액정들이 기판 상에 퍼지지 않는 문제가 억제될 수 있다. 이에, 배향막의 손상 및 두께 불균일로 인한 빛샘이 최소화될 수 있고, 액정들의 미퍼짐으로 인한 빛샘 또는 얼룩이 최소화될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판, 복수의 박막 트랜지스터들, 복수의 화소 전극들, 공통 전극, 배향막 및 복수의 범프들을 포함한다. 복수의 박막 트랜지스터들은 제1 기판 상에 배치된다. 복수의 화소 전극들은 복수의 박막 트랜지스터들과 각각 연결된다. 공통 전극은 복수의 화소 전극들과 이격된다. 배향막은 복수의 화소 전극들 및 공통 전극 상에 배치된다. 복수의 범프들은 복수의 화소 전극들과 복수의 박막 트랜지스터가 각각 연결된 복수의 연결부를 덮으며, 배향막의 상면보다 돌출된 상면을 가지며, 상면으로부터 오목한 복수의 오목부들을 구비한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 스페이서와 접하고, 돌출된 상면을 갖는 범프를 포함하므로, 스페이서의 슬립으로 인해 배향막의 표면이 손상되는 문제가 최소화될 수 있으며, 이로 인한 빛샘을 억제할 수 있다.
본 발명은 절연층의 홀들을 충진하는 범프를 포함하므로, 절연층의 홀들의 주변부에서 배향막의 두께가 불균일하게 되는 문제가 최소화될 수 있으며, 이로 인한 빛샘을 억제할 수 있다.
본 발명은 복수의 슬릿 패턴을 구비하는 범프를 포함하므로, 액정의 주입 공정에서 범프에 의해 액정의 유동이 방해되는 문제가 최소화될 수 있으며, 액정의 미퍼짐을 억제할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 블록도이다.
도 2는 도 1의 A 영역에 대한 확대 평면도이다.
도 3은 도 2의 III-III'에 대한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치에 포함된 범프 및 스페이서의 개략적인 평면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 액정 표시 장치에서 액정 미퍼짐 문제가 해결되는 과정을 설명하기 위한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 블록도이다. 도 1을 참조하면, 액정 표시 장치(100)는 액정 표시 패널(110), 데이터 구동부(101) 및 게이트 구동부(102)를 포함한다.
액정 표시 패널(110)은 복수의 게이트 라인(GL)들, 복수의 데이터 라인(DL)들 및 이들과 각각 연결된 복수의 서브 화소(SP)들을 포함한다. 게이트 라인(GL)들과 데이터 라인(DL)들은 서로 교차하며, 게이트 라인(GL)들 및 데이터 라인(DL)들이 교차하는 영역에 서브 화소(SP)들이 배치된다. 서브 화소(P)들은 액정 표시 패널(110)의 표시 영역에 매트릭스(matrix) 형태로 배치되며, 서브 화소(SP)들 각각은 박막 트랜지스터 및 화소 전극을 포함한다.
또한, 액정 표시 패널(110)은 표시 영역 전면에 배치되며, 화소 전극과 이격된 공통 전극을 더 포함한다. 이 경우, 공통 전극은 하나의 큰 전극으로 구성되며, 서브 화소(SP)들에 공통적으로 사용된다. 몇몇 실시예에서, 공통 전극은 복수의 공통 전극 블록(block)들로 구성될 수 있다. 이 경우, 공통 전극 블록들은 정전 용량 방식(capacitive type)의 터치 소자의 터치 전극으로 기능할 수 있으며, 액정 표시 장치(100)는 터치 소자가 내장된 표시 장치로 구현될 수 있다.
게이트 구동부(102) 및 데이터 구동부(101)는 액정 표시 패널(110)의 서브 화소(SP)가 동작하도록 게이트 라인(GL) 및 데이터 라인(DL) 상에 각각 게이트 신호 및 데이터 신호를 제공한다. 비록, 도 1에는 액정 표시 패널(110)과 분리된 게이트 구동부(102) 및 데이터 구동부(101)가 도시되어 있으나, 게이트 구동부(102) 및/또는 데이터 구동부(101)는 액정 표시 패널(110) 내에 배치될 수 있다. 예를 들어, 게이트 구동부(102) 및/또는 데이터 구동부(101)는 표시 영역을 둘러싸는 베젤 영역 상에 배치되어, 게이트 라인(GL) 및/또는 데이터 라인(DL)과 직접 연결될 수 있다.
이하에서는 액정 표시 패널(110)의 구성들을 보다 상세히 설명하기 위해 도 2 내지 도 4를 함께 참조한다.
도 2는 도 1의 A 영역에 대한 확대 평면도이다. 도 3은 도 2의 III-III'에 대한 단면도이다. 도 4는 본 발명의 일 실시예에 따른 액정 표시 장치에 포함된 범프 및 스페이서의 개략적인 평면도이다. 도 2 내지 도 4에는 복수의 서브 화소(SP)들 중 일부 서브 화소(SP)들이 도시되어 있다. 앞서 언급한 바와 같이, 액정 표시 장치(100)는 복수의 서브 화소(SP)들을 포함하며, 복수의 서브 화소(SP)들 각각은 이하에서 설명되는 다양한 구성 요소들을 포함한다. 비록, 이하에서 설명되는 구성 요소들은 모두 단수로 설명되지만, 액정 표시 장치(100)는 동일한 구성 요소들을 포함하는 복수의 서브 화소(SP)들을 포함하므로, 이하에서 설명되는 구성 요소들 중 일부는 복수로 구비될 수 있다.
도 2 및 도 3을 참조하면, 제1 기판(111) 상에 데이터 라인(DL) 및 게이트 라인(GL)이 배치되고, 데이터 라인(DL) 및 게이트 라인(GL)이 교차하는 영역에 박막 트랜지스터(120)가 배치된다.
제 1 기판(111)은 액정 표시 장치(100)의 다양한 구성 요소들을 지지하기 위한 기판으로 절연 물질로 형성된다. 예를 들어서, 제1 기판(111)은 글래스(glass) 기판으로 이루지거나, PET(PolyEthylene Terephthalate), PEN(PolyEthylene Naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱 기판으로 이루어질 수 있다.
제1 기판(111) 상에 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 게이트 전극(121), 액티브층(123), 소스 전극(124) 및 드레인 전극(125)을 포함한다. 도 3에는 게이트 전극(121)이 액티브층(123)의 하부에 배치된 역 스태거드(inverted staggered) 구조의 박막 트랜지스터(120)가 도시되어 있으나, 박막 트랜지스터(120)는 게이트 전극(121)이 액티브층(123)의 상부에 배치된 코플래너(coplanar) 구조로 구성될 수 있다.
도 3을 참조하면, 게이트 전극(121)은 제1 기판(111) 상에 배치되며, 제1 기판(111) 상에 수평 방향으로 연장된 게이트 라인(GL)으로부터 분기된 형태로 형성될 수 있다. 게이트 전극(121)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu) 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.
게이트 전극(121) 상에 게이트 전극(121)을 덮도록 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.
게이트 절연층(112) 상에 게이트 전극(121)의 적어도 일부와 중첩하는 액티브층(123)이 배치된다. 액티브층(123)은 비정질 실리콘(Amorphous Silicon), 다결정 실리콘(Poly Crystalline Silicon) 및 금속 산화물(Metal Oxide) 반도체로 이루어질 수 있다. 액티브층(123)이 금속 산화물 반도체로 이루어진 경우, 액티브층(123)은 예를 들어, 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide: IGZO), 아연 주석 산화물(Zinc Tin Oxide: ZTO) 또는 아연 인듐 산화물(Zinc Indium Oxide: ZIO) 중 어느 하나로 이루어질 수 있으나, 이에 한정되지 않는다.
액티브층(123)의 양측 상에 각각 액티브층(123)과 중첩되고 서로 이격되도록 위치하는 소스 전극(124) 및 드레인 전극(125)이 배치된다. 소스 전극(124) 및 드레인 전극(125)은 알루미늄, 몰리브덴, 티타늄, 구리 또는 이들의 합금으로 이루어질 수 있으며, 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다. 그러나, 이에 한정되는 것은 아니다.
소스 전극(124)은 제1 기판(101) 상에서 수직 방향으로 연장된 데이터 라인(DL)으로부터 분기된 형태로 형성된다. 도 3에 도시된 바와 같이, 소스 전극(124)과 게이트 전극(121) 사이에는 게이트 절연층(112)이 배치되므로, 데이터 라인(DL)과 게이트 라인(GL)은 게이트 절연층(112)을 사이에 두고 서로 교차한다.
박막 트랜지스터(120)를 덮도록 제1 기판(111) 상에 제1 패시베이션층(113)이 배치된다. 제1 패시베이션층(113)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 패시베이션층(113) 상에서 박막 트랜지스터(120)를 덮도록 제1 기판(111)의 전면 상에 절연층(114)이 형성된다. 절연층(114)은 박막 트랜지스터(120)의 일 전극에 대응되는 홀(H1)을 포함한다. 이 경우, 제1 패시베이션층(113)은 절연층(114)의 홀(H1)에 대응되는 홀을 포함한다. 절연층(114)의 홀(H1) 및 제1 패시베이션층(113)의 홀을 통해 박막 트랜지스터(120)의 일 전극이 노출될 수 있다. 예를 들어, 절연층(114)의 홀(H1)은 박막 트랜지스터(120)의 드레인 전극(125)의 일부를 노출한다.
절연층(114)은 포토 아크릴(photo-acryl) 또는 벤조사이클로부텐(BCB)과 같은 평탄한 표면을 갖는 유기 절연 물질로 이루어질 수 있으며, 제1 기판(111)의 상부를 평탄화하는 평탄화층(planarization layer)일 수 있다.
절연층(114)은 박막 트랜지스터(120), 게이트 라인(GL) 및 데이터 라인(DL)으로 인해 제1 기판(111) 상부에 형성된 단차를 충분히 덮을 수 있도록 2μm 내지 3μm의 두께로 형성될 수 있다.
도 3에 도시된 바와 같이, 절연층(114) 상에 공통 전극(132)이 형성된다. 공통 전극(132)은 제1 기판(111)의 전면에 대응되도록 ITO와 같은 투명 도전성 물질로 형성될 수 있다. 이 경우, 공통 전극(132)은 액정 표시 장치(100)의 서브 화소(SP)들에 공통으로 사용된다. 공통 전극(132)은 절연층(114)의 홀(H1)에 대응되는 공통 전극 홀을 포함하며, 공통 전극 홀은 절연층(114)의 홀(H1)의 크기보다 큰 크기로 형성될 수 있다. 공통 전극 홀을 통해 박막 트랜지스터(120)의 드레인 전극(125)의 일부가 노출된다.
공통 전극(132)을 덮도록 제1 기판(111)의 전면에 제2 패시베이션층(115)이 배치된다. 제2 패시베이션층(115)은 절연층(114)의 홀(H1)에 대응되는 홀을 포함한다. 이에, 박막 트랜지스터(120)의 드레인 전극(125)은 제1 패시베이션층(113)의 홀, 절연층(114)의 홀(H1), 공통 전극(132)의 공통 전극 홀 및 제2 페시베이션층(115)의 홀을 통해 노출될 수 있다. 제2 패시베이션층(115)은 제1 패시베이션층(113)과 동일한 무기 절연 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 패이베이션층(115) 상에 화소 전극(131)이 형성된다. 화소 전극(131)은 제2 패시베이션층(115)의 홀, 공통 전극(132)의 공통 전극 홀, 절연층(114)의 홀(H1) 및 제1 패시베이션층(113)의 홀을 통해 노출된 드레인 전극(125)과 연결된다. 비록, 도 2 및 도 3에는 박막 트랜지스터(120)의 드레인 전극(125)과 접촉되는 화소 전극(131)이 도시되어 있으나, 몇몇 실시예에서, 화소 전극(131)은 박막 트랜지스터(120)의 소스 전극(124)과 접촉될 수 있다.
도 2에 도시된 바와 같이, 화소 전극(131)은 복수의 핑거부(finger)들을 포함하는 구조로 이루어질 수 있다. 이 경우, 화소 전극(131)은 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.
또한 화소 전극(131)의 핑거부들은 액정 표시 장치(100)의 개구율을 극대화하도록 박막 트랜지스터(120)의 드레인 전극(125)과 중첩되지 않도록 형성될 수 있다. 만약, 핑거부들이 드레인 전극(125)과 중첩되는 경우, 제1 기판(111)의 하부에서 입사되는 백라이트 유닛의 빛은 드레인 전극(125)에 반사될 수 있으며, 드레인 전극(125)에 의해 액정 표시 장치(100)의 개구율이 감소될 수 있다.
화소 전극(131)은 제2 패시베이션층(115)을 사이에 두고 공통 전극(132)과 이격된다. 박막 트랜지스터(120)를 통해 화소 전극(131)에 전압이 인가되는 경우, 서로 이격된 화소 전극(131)과 공통 전극(132) 사이에 프린지 필드(fringe field)가 형성된다. 이 경우, 화소 전극(131)과 공통 전극(132) 상에 위치하는 액정(170)들은 유전율 이방성에 의해 회전하며, 액정(170)들의 회전 정도에 따라 표시 영역을 투과하는 빛의 투과율이 변화된다. 이로써, 서브 화소(SP)의 광량이 제어될 수 있다.
화소 전극(131) 및 공통 전극(132)의 일부를 덮도록 제2 패시베이션층(115) 상에 범프(140)가 배치된다. 범프(140)는 절연층(114)의 홀(H1)을 충진하도록 배치된다. 구체적으로, 범프(140)는 제2 패시베이션층(115)의 홀, 공통 전극(115)의 공통 전극 홀, 절연층(114)의 홀(H1) 및 제1 패시베이션층(113)의 홀을 충진한다. 이에, 화소 전극(131)과 박막 트랜지스터(120)의 드레인 전극(125)이 연결되는 연결부는 범프(140)에 의해 덮인다.
도 2에 도시된 바와 같이, 범프(140)는 인접하는 두개의 서브 화소(SP)의 홀(H1)들을 충진하도록 배치된다. 그러나, 이에 한정되는 것은 아니며, 범프(140)는 하나의 서브 화소(SP)의 홀(H1)을 충진하도록 배치될 수 있다. 이 경우, 각 서브 화소(SP)에는 각각의 홀(H1)을 충진하는 범프(140)가 배치될 수 있다.
도 3에 도시된 바와 같이, 범프(140)는 절연층(114)의 홀(H1)을 충진하며, 절연층(114)의 상면으로부터 돌출된 상면을 갖는다. 즉, 범프(140)는 제2 패시베이션층(115)의 홀, 공통 전극(132)의 공통 전극 홀, 절연층(114)의 홀(H1), 제1 패시베이션층(113)의 홀을 모두 충진하며, 제2 패시베이션층(115)의 상면으로부터 돌출된 상면을 갖는다.
제2 패시베이션층(115)의 상면으로부터 범프(140)의 상면까지의 거리는 범프(140)의 높이(h)로 정의될 수 있다. 이 경우, 범프(140)의 높이(h)는 제1 기판(111)과 제2 기판(160) 사이의 셀 갭(cell gap)에 의해 결정될 수 있다. 여기서, 셀 갭은 제1 기판(111)과 제2 기판(160) 사이의 이격 거리로서, 제2 기판(160)의 제2 배향막(117)의 표면으로부터 제1 기판(111)의 제1 배향막(116)의 표면까지의 거리로 정의될 수 있다. 범프(140)의 높이(h)는 셀 갭의 20% 내지 80%로 형성될 수 있다. 예를 들어, 범프(140)의 높이는 1μm 내지 2μm일 수 있다. 만약, 범프(140)의 높이(h)가 셀 갭의 20% 미만인 경우, 제2 기판(160)의 슬립으로 스페이서(150)와 제1 배향막(116)의 표면이 접촉될 수 있으며, 제1 배향막(116)의 표면이 손상될 수 있다. 또한, 범프(140)의 높이(h)가 셀 갭의 80%를 초과하는 경우, 범프(140)와 제2 배향막(117) 사이의 거리가 너무 가까워 제2 기판(160)의 슬립으로 인해 제2 배향막(117)의 표면이 범프(140)에 의해 손상될 수 있다. 이에 대한 상세한 설명은 후술한다.
범프(140)는 절연층(114)과 동일하게 폴리이미드, 포토아크릴, 벤조사이클로뷰텐 등과 같은 유기 절연 물질로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 범프(140)는 제2 패시베이션층(115)과 동일하게 실리콘 산화물, 실리콘 질화물과 같은 무기 절연 물질로 이루어질 수도 있다.
도 2에 도시된 바와 같이, 범프(140)는 직사각형의 바(bar) 형태로 형성된다. 그러나, 이에 한정되는 것은 아니며, 범프(140)는 사각형을 제외한 다각형, 원형 또는 타원형으로 형성될 수 있다.
범프(140)가 배치된 영역을 제외한 나머지 영역에 제1 배향막(116)이 배치된다. 제1 배향막(116)은 제2 패시베이션층(115) 상에서 공통 전극(132) 및 화소 전극(131)을 덮도록 배치된다. 제1 배향막(116)은 제1 기판(111) 및 제2 기판(160) 사이에 충진되는 액정(170)들의 초기 배향을 유지시키며, 폴리이미드로 이루어질 수 있다.
제1 배향막(116)은 범프(140)의 상면을 덮지 않는다. 앞서 언급한 바와 같이, 범프(140)는 제2 패시베이션층(115)의 상면으로부터 돌출된 상면을 가지므로, 제1 배향막(116)은 범프(140)의 상면 상에는 형성되지 않을 수 있다. 구체적으로, 제1 배향막(116)은 제1 기판(111)의 전면에 폴리이미드 액을 전사함으로써 형성된다. 그러나, 범프(140)의 높이(h)가 샐 갭의 20% 이상인 경우, 폴리이미드 액이 퍼지는 과정에서 폴리이미드 액은 범프(140)의 높이(h)를 넘어서 범프(140)의 상면까지 퍼지지 못하며, 범프(140)가 배치된 영역을 제외한 나머지 영역을 덮도록 도포된다. 이에, 범프(140)의 상면에는 제1 배향막(116)이 형성되지 않는다. 다만, 공정 마진에 의해 범프(140)의 경사면에는 형성될 수 있으므로, 경사면에 형성되는 구성이 배제되지는 않는다.
한편, 제1 기판(111)에 대향하는 제2 기판(160) 아래에 블랙 매트릭스(119), 컬러 필터층(118), 제2 배향막(117) 및 스페이서(150)가 배치된다.
제2 기판(160)은 제1 기판(111) 상에 배치된 박막 트랜지스터(120), 화소 전극(131) 및 공통 전극(132)을 외부 충격 또는 외부 환경으로부터 보호한다. 제2 기판(160)은 광 투과성이 우수한 유리 또는 플라스틱 기판으로 구성될 수 있다.
블랙 매트릭스(119)는 제1 기판(111)의 박막 트랜지스터(120), 게이트 라인(GL) 및 데이터 라인(DL)과 중첩되도록 제2 기판(160) 아래에 배치된다. 블랙 매트릭스(119)는 불투명한 유기 물질로 이루어 질 수 있으며, 예를 들어서 블랙 레진(black resin)을 포함하여 이루어질 수 있다. 그리고, 블랙 매트릭스(122)는 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다. 블랙 매트릭스(119)에 의해 박막 트랜지스터(120), 게이트 라인(GL) 및 데이터 라인(DL)이 가려질 수 있으며, 블랙 매트릭스(119)가 배치되지 않은 영역은 개구 영역으로서, 서브 화소(SP)의 빛이 투과되는 영역에 대응된다.
블랙 매트릭스(119) 아래에 컬러 필터층(118)이 배치된다. 컬러 필터층(118)은 각각 상이한 파장의 빛을 투과시키는 복수의 컬러 필터들을 포함한다. 컬러 필터들은 예를 들어, 적색, 녹색, 및 청색 안료를 포함하는 적색, 녹색 및 청색 컬러 필터들로 구성될 수 있다. 컬러 필터들을 사용하여 특정 파장의 빛을 흡수 또는 투과시킴으로써 적색, 녹색 및 청색을 표현할 수 있다. 컬러 필터들은 각각 직선 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그 형상으로 형성될 수 있다. 몇몇 실시예에서, 블랙 매트릭스(119)와 컬러 필터층(118)의 위치는 서로 바뀔 수 있다.
컬러 필터층(118) 아래에 제2 배향막(117)이 배치된다. 제2 배향막(117)은 제1 배향막(116)과 동일하게 액정(170)의 초기 배향을 일정하게 유지하도록 구성되며, 제1 배향막(116)과 동일하게 폴리이미드로 형성될 수 있다.
스페이서(150)는 제2 배향막(117) 아래에 배치되며, 범프(140)의 상면과 접하도록 형성된다. 제1 기판(111)과 제2 기판(160) 사이의 셀 갭은 스페이서(150)와 범프(140)에 의해 유지될 수 있다. 스페이서(150)는 제2 배향막(117)과 접하는 부분의 폭이 범프(140)의 상면과 접하는 부분의 폭보다 크도록 테이퍼(taper) 형상을 갖는다. 예를 들어, 스페이서(150)와 제2 배향막(117)이 접하는 부분의 스페이서(150) 폭은 16μm일 수 있고, 스페이서(150)와 범프(140)의 상면이 접하는 부분의 스페이서(150) 폭은 12μm일 수 있다.
스페이서(150)의 높이는 제2 배향막(117)의 상면으로부터 범프(140)의 상면과 접하는 스페이서(150)의 상면까지의 거리로 정의된다. 이 경우, 제1 기판(111)과 제2 기판(160) 사이의 셀 갭이 3μm 내지 3.3μm가 되도록 스페이서(150)의 높이가 결정될 수 있다. 예를 들어, 범프(140)의 높이(h)가 1μm인 경우, 스페이서(150)의 높이는 2μm 내지 2.3μm일 수 있다.
도 2에 도시된 바와 같이, 스페이서(150)는 범프(140)의 중앙 부에 대응되는 영역에 배치되며, 수직 방향으로 긴 직사각형의 바(bar) 형태로 형성된다. 그러나, 이에 한정되는 것은 아니며, 스페이서(150)는 사각형을 제외한 다각형, 원형 또는 타원형으로 형성될 수 있다.
인접하는 두개의 서브 화소(SP)의 홀(H1)들을 충진하도록 복수의 범프(140)들이 배치되는 경우, 스페이서(150)는 복수의 범프(140)들 각각의 중앙 부분에 대응되도록 배치될 수 있다. 그러나, 이에 한정되는 것은 아니며, 스페이서(150)는 복수의 범프(140)들 중 일부 범프(140)에 대응되도록 배치될 수 있다. 이 경우, 스페이서(150)의 개수는 셀 갭이 일정하게 유지될 수 있도록 적절하게 선택될 수 있다.
제1 기판(111)과 제2 기판(160) 사이에 액정층이 배치된다. 액정층은 복수의 액정(170)들을 포함한다. 액정(170)들은 음의 유전율 이방성을 갖는 네거티브(negative) 액정들 또는 양의 유전율 이방성을 갖는 포지티브(positive) 액정들로 구성될 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치(100)는 제1 배향막(116)이 범프(140)의 상면에 형성되지 않으므로, 제1 배향막(116)의 손상에 의한 빛샘이 발생되지 않을 수 있다. 구체적으로, 범프(140)가 배치되지 않는 경우, 스페이서(150)는 제1 배향막(116)의 상면에 직접 접할 수 있다. 제2 기판(160)에 외력이 작용함으로써, 제2 기판(160)이 슬립되는 경우, 제2 기판(160)에 형성된 스페이서(150)는 제2 기판(160)과 함께 슬립될 수 있다. 이 경우, 스페이서(150)의 슬립으로 인해, 스페이서(150)와 제1 배향막(116)의 표면이 서로 마찰되면서 제1 배향막(116)의 표면이 손상될 수 있다. 제1 배향막(116)의 표면이 손상된 부분에서 제1 배향막(116)의 배향력은 약해질 수 있으며, 제1 배향막(116)의 표면이 손상된 부분에서 액정(170)들의 초기 배열이 틀어질 수 있다. 이 경우, 액정(170)들의 틀어진 초기 배열 때문에 제1 기판(111)의 하부에서 입사되는 일부 광이 누출되는 빛샘이 발생될 수 있다.
일반적으로, 스페이서(150)가 배치되는 영역은 블랙 매트릭스(119)가 배치되는 영역에 대응되므로, 스페이서(150)에 의해 제1 배향막(116)이 손상되더라도, 빛샘은 블랙 매트릭스(119)에 의해 차단될 수 있다. 그러나, 스페이서(150)의 슬립이 광범위한 영역에서 발생되어 제1 배향막(116)의 표면 손상이 블랙 매트릭스(119)에 의해 차단되지 않는 개구 영역에서 발생되는 경우, 빛샘은 시인될 수 있다. 또한, 액정 표시 장치(100)의 개구율을 향상시키기 위해 블랙 매트릭스(119)의 크기를 감소시키는 경우, 제1 배향막(116)의 손상된 부분에서 틀어진 액정(170)에 의해 발생된 빛샘은 블랙 매트릭스(119)에 의해 차단되지 못할 수 있고, 외부에서 시인될 수 있다. 특히, 제1 배향막(116)이 손상된 부분에서 누출된 빛들이 적색 컬러 필터를 통과하는 경우, 빛샘이 발생된 영역에서 적색이 강조되어 보이는 레드 아이(Red eye) 불량이 발생될 수 있다.
그러나, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 스페이서(150)와 접하는 범프(140)를 포함하며, 제1 배향막(116)은 범프(140)의 상면에는 형성되지 않는다. 즉, 범프(140)의 상면은 제2 패시베이션층(115)의 상면으로부터 돌출되어 있으며, 앞서 언급한 바와 같이, 범프(140)의 높이(h)는 셀 갭의 20% 내지 80%이다. 범프(140)의 높이(h)가 셀 갭의 20% 이상되는 경우, 범프(140)의 높이(h)가 충분히 높으므로, 제1 배향막(116)을 형성하기 위한 폴리이미드 액은 범프(140)의 상면까지 도포되지 않을 수 있다. 제1 배향막(116)이 범프(140)의 상면에는 형성되지 않으므로, 외력에 의해 제2 기판(160)이 슬립되더라도, 스페이서(150)는 제1 배향막(116)의 상면을 손상시키지 않을 수 있다. 또한, 스페이서(150)의 슬립이 광범위하게 발생되어 스페이서(150)의 위치가 범프(140)가 배치된 영역을 벗어나게 되더라도, 스페이서(150)와 제1 배향막(116)은 충분한 거리로 이격되어 있으므로, 스페이서(150)가 제1 배향막(116)의 표면을 손상시키는 문제는 발생되지 않을 수 있다. 이에, 제1 배향막(116)의 배향력은 균일하게 유지될 수 있다.
한편, 범프(140)의 높이(h)가 셀 갭의 80% 이하인 경우, 범프(140)와 제2 배향막(117)은 충분히 이격되어 있으므로, 제2 기판(160)의 슬립으로 범프(140)의 위치가 이동되더라도 범프(140)가 제2 배향막(117)의 표면을 손상시키는 경우는 발생되지 않을 수 있다. 즉, 범프(140)의 높이(h)가 셀 갭의 80%를 초과하는 경우, 범프(140)와 제2 배향막(117)은 충분한 거리로 이격되지 않을 수 있으며, 제2 기판(160)의 슬립으로 인해 범프(140)의 상면이 제2 배향막(117)의 표면과 마찰될 수 있다. 이 경우, 범프(140)는 제2 배향막(117)의 표면을 손상시키고, 제2 배향막(117)의 배향력을 약화시키므로, 상술한 빛샘 문제가 발생될 수 있다. 그러나, 범프(140)의 높이(h)가 셀 갭의 80% 이하인 경우, 범프(140)는 제2 배향막(117)과 충분히 이격되므로, 제2 배향막(117)의 표면 손상은 발생되지 않을 수 있다.
한편, 범프(140)의 상면에는 제1 배향막(116)이 형성되지 않으므로, 범프(140)가 배치되는 영역에서 액정(170)들의 초기 배열은 틀어질 수 있다. 그러나, 범프(140)가 배치되는 영역을 블랙 매트릭스(119)로 덮음으로써, 범프(140)가 배치되는 영역에서의 빛샘은 최소화될 수 있다. 즉, 범프(140)가 배치되지 않는 경우, 스페이서(150)가 슬립됨으로써 발생되는 제1 배향막(116)의 손상 발생 범위는 정확하게 예측하기 어렵고, 광범위하다. 이에, 제1 배향막(116)의 손상으로 인한 빛샘의 범위를 블랙 매트릭스(119)로 정확하게 커버하기는 어렵다. 이에 반해, 범프(140)가 배치된 영역에서 제1 배향막(116)의 부재로 인한 빛샘의 범위는 작으며, 충분히 예측할 수 있다. 이에, 블랙 매트릭스(119)를 사용하여 범프(140)와 그 주변부를 커버함으로써, 빛샘이 시인되지 않도록 할 수 있다. 즉, 범프(140)의 상면에 제1 배향막(116)이 배치되지 않더라도, 빛샘은 문제되지 않을 수 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치(100)에서 개구율을 충분히 유지하면서, 스페이서(150)의 슬립으로 인한 빛샘은 최소화될 수 있다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 절연층(114)의 홀(H1)을 충진하도록 연장된 범프(140)를 포함하므로, 절연층(114)의 홀(H1) 부분에서 발생되는 빛샘을 효과적으로 억제할 수 있다. 구체적으로, 범프(140)가 절연층(114)의 홀(H1)을 충진하지 않는 경우, 제1 배향막(116)은 절연층(114)의 홀(H1)을 덮을 수 있다. 앞서 언급한 바와 같이, 절연층(114)은 2μm 내지 3μm의 두꺼운 두께로 형성되므로, 절연층(114)의 홀(H1)은 2μm 내지 3μm의 깊은 깊이를 가질 수 있다. 이 경우, 제1 배향막(116)을 형성하기 위한 폴리이미드 액이 절연층(114)의 홀(H1)을 따라 도포되는 과정에서 홀(H1)의 주변부에서 불균일한 두께로 도포될 수 있고, 홀(H1)의 주변에서 제1 배향막(116)의 두께는 불균일하게 형성될 수 있다. 이 경우, 홀(H1) 주변에서 제1 배향막(116)의 배향력이 상이해지게 되며, 홀(H1) 주변의 액정(170)들의 초기 배열이 틀어질 수 있다. 이에, 빛샘이 유발되며, 빛샘이 블랙 매트릭스(119)에 의해 커버되지 않는 경우, 빛샘이 외부에서 깨알처럼 시인되는 깨알 불량이 발생될 수 있다. 또한, 폴리이미드 액을 지나치게 많이 도포하는 경우, 폴리이미드 액이 오버 플로우(over flow)되어 베젤 영역에 배치된 다른 소자들에 영향을 미칠 수 있다. 따라서, 상술한 문제들을 해결하기 위해서는 제1 배향막(116)을 형성하기 위한 폴리이미드 액이 절연층(114)의 홀(H1)에서 균일한 두께로 도포되도록 폴리이미드 액의 양이 정밀하게 제어될 필요가 있다.
그러나, 절연층(114)에 홀(H1)을 형성하는 공정에서 공정 환경이 미세하게 변화됨에 따라 홀(H1)의 형태도 변형될 수 있다. 구체적으로, 절연층(114)의 홀(H1)은 절연층(114)을 구성하는 유기 절연 물질을 제1 기판(111) 상에 도포하고, 노광 및 현상 공정을 통해 홀(H1)에 대응되는 유기 절연 물질의 부분을 제거하고, 나머지 유기 절연 물질을 경화함으로써, 형성된다. 그러나, 유기 절연 물질을 경화하는 공정에서 공정 환경이 변화되는 경우, 홀(H1)의 모양, 홀(H1)의 테이퍼 각도 등이 변경될 수 있다. 홀(H1)의 모양 및 테이퍼 각도 등의 변경에도 불구하고, 홀(H1)의 주변부에서 폴리이미드 액이 균일한 두께로 도포되도록 조절하는 것은 매우 어려우며, 홀(H1) 주변에서 제1 배향막(116)의 두께를 균일하게 하는 것은 매우 어려울 수 있다.
또한, 절연층(114)의 홀(H1)에 의해 액정(170)들이 충분히 충진되지 못하거나 과도하게 충진됨으로써, 액정 표시 장치(100)에 빛샘 또는 얼룩이 발생되는 문제가 발생될 수 있다. 구체적으로, 액정층이 전 영역에서 균일한 두께로 형성되기 위해서는 절연층(114)의 홀(H1)들의 체적을 고려하여 주입되는 액정(170)들의 양이 제어되어야 한다. 그러나, 앞서 언급한 바와 같이, 절연층(114)의 홀(H1)들의 모양 및 테이퍼 각도는 절연층(114)의 홀(H1)들을 형성하는 공정의 환경에 따라 변화될 수 있으며, 절연층(114)의 홀(H1)들의 정확한 체적을 예측하는 것은 매우 어려울 수 있다. 이에, 액정(170)들의 양을 정확하게 제어하기 어려우며, 절연층(114)의 홀(H1)들에 의해 일부 영역에 액정(170)들이 미충진되거나 액정(170)들이 과도하게 충진되는 문제가 발생될 수 있다. 액정(170)들이 미충진되는 영역이 발생되거나, 과도하게 충진되는 영역이 발생되는 경우, 해당 영역에서의 투과율이 다른 영역에서의 투과율과 상이하므로, 빛샘이 발생되거나 얼룩이 발생될 수 있다.
그러나, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 절연층(114)의 홀(H1)을 충진하는 범프(140)를 포함하므로, 홀(H1)의 주변부에서 제1 배향막(116)의 두께가 불균일하게되는 문제는 발생되지 않을 수 있다. 즉, 제1 배향막(116)은 범프(140)가 형성되는 영역을 제외한 나머지 영역에 형성되며, 제1 배향막(116)은 절연층(114)의 홀(H1)을 충진하도록 형성되지 않는다. 따라서, 제1 배향막(116)의 두께는 제1 기판(111)의 전 영역에서 균일해질 수 있으며, 제1 배향막(116)의 두께가 불균일함으로써, 발생되는 빛샘은 발생되지 않을 수 있다.
또한, 절연층(114)의 홀(H1)의 변형을 고려하여 액정(170)들의 주입 양을 제어할 필요가 없으므로, 액정(170)들이 미충진되거나 과도하게 충진되는 문제는 발생되지 않을 수 있으며, 액정(170)들이 미충진되는 영역 또는 과도하게 충진되는 영역에서 발생되는 빛샘 또는 얼룩 문제도 발생되지 않을 수 있다.
한편, 범프(140)들은 범프(140)의 상면으로부터 오목한 형상으로 형성된 복수의 슬릿(slit) 패턴(141)들 또는 오목부들을 포함한다. 이하 범프(140)들에 형성된 복수의 슬릿 패턴(141)들 또는 오모부들에 대해 상세하게 설명하기 위해 도 4를 함께 참조한다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치에 포함된 범프 및 스페이서의 개략적인 평면도이다. 도 4에서 슬릿 패턴(141)들의 모습이 용이하게 식별되도록 슬릿 패턴(141)이 형성되는 영역의 해칭은 슬릿 패턴(141)이 형성되지 않는 다른 부분의 해칭과 다르게 표시되었다.
도 4를 참조하면, 복수의 슬릿 패턴(141)들은 스페이서(150)와 범프(140)가 접하는 영역으로부터 이격되어 배치된다. 슬릿 패턴(141)들은 동일한 방향으로 연장되며, 범프(140)의 일측으로부터 일측에 마주하는 타측까지 연장된다.
슬릿 패턴(141)들은 소정의 폭(w)과 깊이(t)를 갖는다. 여기서, 슬릿 패턴(141)들 각각의 폭(w)은 슬릿 패턴(141)들 각각의 일측으로부터 일측에 마주하는 타측까지의 거리를 의미한다. 또한, 슬릿 패턴(141)들 각각의 깊이(t)는 도 3에 도시된 바와 같이, 범프(140)의 상면으로부터 슬릿 패턴(141)들 각각의 바닥면까지의 거리를 의미한다.
한편, 슬릿 패턴(141)들은 서로 소정의 간격(d)으로 이격된다. 여기서, 슬릿 패턴(141)들 사이의 간격(d)은 인접하는 두 슬릿 패턴(141)의 마주보는 외곽선 사이의 거리를 의미한다.
슬릿 패턴(141)는 액정(170)을 주입하는 공정에서 액정(170)의 흐름을 용이하게 하기 위한 통로로서 기능한다. 이에 대한 상세한 설명을 위해 도 5a 및 도 5b를 함께 참조한다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 액정 표시 장치에서 액정 미퍼짐 문제가 해결되는 과정을 설명하기 위한 평면도이다. 구체적으로, 도 5a는 슬릿 패턴(141)들을 구비하지 않는 범프(540)들을 포함하는 액정 표시 장치에서 발생될 수 있는 액정 미퍼짐 문제를 설명하기 위한 개략적인 평면도이며, 도 5b는 슬릿 패턴(141)들을 구비하는 범프(140)들을 포함하는 액정 표시 장치에서 액정 미퍼짐 문제가 해결되는 과정을 설명하기 위한 개략적인 평면도이다. 도 5a 및 도 5b에서 범프(140, 540)들 및 스페이서(150, 550)들을 제외한 액정 표시 장치의 나머지 구성 요소들은 생략되었다.
도 5a를 참조하면, 범프(540)들이 절연층(114)의 홀(H1)들을 충진하도록 형성됨에 따라 범프(540)들 사이의 간격(s)은 매우 좁아질 수 있다. 즉, 절연층(114)의 홀(H1)들을 충진하도록 범프(540)들은 스페이서(550)가 배치되는 영역으로부터 절연층(114)의 홀(H1)들이 배치되는 영역으로 확장될 수 있다. 이 경우, 인접하는 범프(540)들 사이의 간격(s)은 작아진다. 높은 개구율을 갖는 액정 표시 장치(100)의 경우, 조밀하게 배치된 서브 화소(SP)들을 포함하며, 서브 화소(SP)들의 화소 전극(131)과 박막 트랜지스터(120)의 일 전극이 서로 접촉되는 홀(H1)의 간격도 조밀하게 될 수 있다. 이에, 범프(540)들 사이의 간격(s)도 그만큼 조밀해 질 수 있다. 앞서 언급한 바와 같이, 서브 화소(SP)들은 제1 기판(111) 상에 매트릭스 형태로 배열되므로, 절연층(114)의 홀(H1)은 제1 방향(D1)으로 배열될 수 있다. 이 경우, 범프(540)들은 절연층(114)의 홀(H1)들을 충진하도록 도 5a와 같이, 제1 방향(D1)으로 나란하게 배열될 수 있다. 절연층(114)의 홀(H1) 사이의 간격이 조밀해 짐에 따라, 범프(540)들 사이의 간격(s)이 10μm 이하로 감소될 수 있다. 이 경우, 범프(540)들에 의해 액정(170)들의 흐름이 방해되는 문제가 발생될 수 있다. 즉, 액정 표시 장치의 일측에서 액정(170)들이 주입될 수 있고, 액정(170)들은 제2 방향(D2)으로 퍼질 수 있다. 도 5a에는 액정(170)들의 흐름이 화살표로 도시되어 있다. 앞서 언급한 바와 같이, 범프(540)들은 셀 갭의 20% 내지 80%의 높이(h)를 갖도록 형성되므로, 범프(540)들은 액정(170)들의 흐름을 방해하는 장애물로 작용할 수 있다. 이 경우, 범프(540)들 사이에서 액정(170)들이 퍼지지 않아 액정층이 균일한 두께로 형성되지 않는 문제가 발생될 수 있다. 이 경우, 액정층의 두께가 상이한 영역에서 빛의 투과율이 달라지게 되므로, 액정 표시 장치의 색 품질이 저감될 수 있고, 일부 영역에서 얼룩이 시인될 수 있다.
특히, 이러한 액정(170)들의 미퍼짐 문제는 인접하는 범프(540)들 사이의 간격(s)이 10μm이하인 경우 액정(170)들이 흐를 수 있는 공간이 매우 협소해지므로, 더욱 크게 발생될 수 있다. 범프(540)들 사이의 간격(s)을 넓게하여 10μm를 초과하도록 하는 경우, 액정(170)의 미퍼짐 문제는 개선될 수 있으나, 이 경우, 범프(540)는 절연층(114)의 홀(H1)을 충진하지 못할 수 있다. 이 경우, 상술한 바와 같이, 제1 배향막(115)의 두께가 절연층(114)의 홀(H1) 주변부에서 불균일하게 되어 빛샘이 발생될 수 있다. 따라서, 범프(540)들 사이의 간격(s)을 10μm를 초과하도록 넓히는 방법은 바람직하지 못하다.
도 5b를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 복수의 슬릿 패턴(141)들을 구비하는 범프(140)들을 포함하므로, 액정(170)의 미퍼짐 문제가 해결될 수 있다. 구체적으로, 액정(170)이 주입되는 경우, 액정(170)은 범프(140)들의 사이 간격(s)뿐 아니라 슬릿 패턴(141)들을 통해서도 퍼질 수 있다. 앞서 언급한 바와 같이 슬릿 패턴(141)들은 범프(140)들이 배열된 제1 방향(D1)에 수직한 제2 방향(D2)으로 연장되고, 슬릿 패턴(141)들은 범프(140)의 일측으로부터 일측에 마주하는 타측으로 연장된다. 이에, 슬릿 패턴(141)에 의해 범프(140) 상면에는 오목한 통로가 형성될 수 있다. 이 경우, 액정(170)은 슬릿 패턴(141)을 통해 제2 방향(D2)으로 용이하게 퍼질 수 있으며, 액정층의 두께가 불균일하게 되는 문제는 발생되지 않을 수 있다.
액정(170)의 퍼짐을 용이하게 하도록 슬릿 패턴(141)들의 폭(w) 및 깊이(t)가 결정될 수 있다. 구체적으로, 도 3에 도시된 바와 같이, 슬릿 패턴(141)들 각각의 깊이(t)는 범프(140)들 각각의 높이(h)의 60% 내지 100%일 수 있다. 예를 들어, 범프(140)의 높이(h)가 1μm인 경우, 슬릿 패턴(141)의 깊이(t)는 0.6μm 내지 1μm일 수 있다. 특히, 슬릿 패턴(141)의 깊이(t)가 범프(140)의 높이(h)의 100%가 되는 경우, 슬릿 패턴(141)이 배치되는 영역에서 제2 패시베이션층(115)의 상면이 노출될 수 있다. 또한, 슬릿 패턴(141)들 각각의 폭(w)은 1μm 내지 2μm일 수 있다. 슬릿 패턴(141)들 각각의 폭(w) 및 깊이(t)가 상술한 범위 내에 해당되는 경우, 액정(170)의 미퍼짐 문제는 효과적으로 해결될 수 있다.
즉, 슬릿 패턴(141)들 각각의 깊이(t)가 범프(140)의 높이(h)의 60% 미만인 경우, 제2 패시베이션층(115)의 상면으로부터 슬릿 패턴(141)들 각각의 바닥 면까지의 거리는 높아질 수 있으며, 액정(170)은 슬릿 패턴(141)을 따라 충분히 유동되지 못할 수 있다. 이에, 액정(170)의 미퍼짐 문제는 효과적으로 해결되지 못할 수 있다.
또한, 슬릿 패턴(141)들 각각의 폭(w)이 1μm 미만인 경우, 슬릿 패턴(141)의 폭(w)이 지나치게 좁아 액정(170)들이 슬릿 패턴(141)을 충분하게 통과하지 못할 수 있으며, 액정(170)의 미퍼짐 문제는 효과적으로 해결되지 못할 수 있다.
한편, 슬릿 패턴(141)들 각각의 폭(w)이 2μm를 초과하는 경우, 슬릿 패턴(141)들 사이의 간격(d)은 지나치게 작아질 수 있다. 이 경우, 공정 상의 한계로 범프(140)의 형상이 유지되지 못할 수 있다. 구체적으로, 범프(140)는 범프(140)를 형성하기 위한 절연 물질을 제2 패시베이션층(115) 상에 도포하고, 노광 공정 및 현상 공정으로 슬릿 패턴(141)들을 패터닝한 후 절연 물질을 경화함으로써, 형성될 수 있다. 그러나, 슬릿 패턴(141)들 각각의 폭(w)이 2μm를 초과하는 경우, 슬릿 패턴(141)들 사이의 간격(d)은 지나치게 감소되므로, 노광 공정에서 절연 물질의 일부분이 충분히 노광되지 못할 수 있고, 현상 공정에서 범프(140)의 형상이 무너지는 문제가 발생될 수 있다. 범프(140)의 형상이 무너지는 경우, 범프(140)는 절연층(114)의 홀(H1)을 충진하는 구조물로 기능하지 못할 수 있으며, 제1 배향막(116)을 형성하는 과정에서 폴리이미드 액이 무너진 범프(140)을 덮도록 형성될 수 있다. 이 경우, 앞서 언급한 바와 같이, 스페이서(150)의 슬립으로 인한 빛샘 문제가 다시 발생될 수 있다. 따라서, 슬릿 패턴(141)들 각각의 폭(w)은 1μm 내지 2μm인 것이 바람직하다.
또한, 슬릿 패턴(141)들 사이의 간격(d)은 1μm 내지 2μm일 수 있다. 슬릿 패턴(141)들 사이의 간격(d)이 1μm 미만인 경우, 앞서 언급한 바와 같이, 공정 과정에서 범프(140)의 형상이 무너지는 문제가 발생될 수 있으며, 슬릿 패턴(141)들 사이의 간격(d)이 1μm를 초과하는 경우, 앞서 언급한 바와 같이, 슬릿 패턴(141)들 각각의 폭(w)은 상대적으로 감소되므로, 액정(170)의 미퍼짐 문제가 실질적으로 해결되지 못할 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 범프(140)를 포함하므로, 다음과 같은 빛샘 문제 및 액정 미퍼짐 문제들이 해결될 수 있다. 즉, 범프(140)들은 스페이서(150)들이 배치되는 영역에 형성되고, 절연층(114)의 상면으로부터 돌출된 상면을 갖는다. 이에, 제1 배향막(116)은 범프(140)들의 상면을 덮도록 형성되지 않을 수 있으며, 스페이서(150)의 슬립으로 인한 제1 배향막(116)의 표면 손상은 발생되지 않을 수 있다. 따라서 제1 배향막(116)의 표면이 손상됨으로써 발생되는 빛샘 문제는 해결될 수 있다.
또한, 범프(140)들은 화소 전극(131)과 박막 트랜지스터(120)의 일 전극이 접촉되는 절연층(114)의 홀(H1)을 충진한다. 이에, 제1 배향막(116)은 절연층(114)의 홀(H1)을 충진할 필요가 없으며, 절연층(114)의 홀(H1) 주변에서 제1 배향막(116)의 두께가 불균일하게 형성되는 문제가 발생되지 않을 수 있다. 이에, 절연층(114)의 홀(H1) 주변에서 제1 배향막(116)의 두께가 불균일함으로써, 발생되는 빛샘 문제는 발생되지 않을 수 있다.
또한, 범프(140)들이 절연층(114)의 홀(H1)을 충진하므로, 액정(170)들은 절연층(114)의 홀(H1)을 충진하지 않는다. 따라서, 액정(170)들이 미충진되거나, 과도하게 충진되는 영역이 발생되지 않을 수 있으며, 이로 인한 빛샘 또는 얼룩 문제는 해결될 수 있다.
또한, 범프(140)들이 절연층(114)의 홀(H1)을 충진하도록 확장됨에 따라 범프(140)들 사이의 간격(s)이 줄어들 수 있다. 이 경우, 액정(170)을 충진하는 공정에서 액정(170)의 흐름이 범프(140)들에 의해 방해되는 문제가 발생될 수 있다. 그러나, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 복수의 슬릿 패턴(141)들을 구비하는 범프(140)들을 포함하므로, 액정(170)은 슬릿 패턴(141)을 통해 용이하게 유동될 수 있다. 이에, 액정(170)의 주입 공정에서 액정(170)이 균일하게 퍼지지 않는 문제는 억제될 수 있으며, 액정(170)이 용이하게 퍼짐으로써, 균일한 두께를 갖는 액정층이 형성될 수 있다.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치는 기판 상의 복수의 박막 트랜지스터들, 절연층, 복수의 화소 전극들, 공통 전극 및 복수의 범프들을 포함한다. 절연층은 복수의 박막 트랜지스터들을 덮으며, 복수의 박막 트랜지스터들 각각의 일 전극에 대응되는 복수의 홀들을 구비한다. 복수의 화소 전극들은 복수의 홀들을 통해 복수의 박막 트랜지스터들의 일 전극에 각각 접촉된다. 공통 전극은 복수의 화소 전극들과 이격된다. 복수의 범프들은 절연층의 상면으로부터 돌출된 상면을 가지고, 복수의 홀들을 충진하며, 각각 복수의 슬릿 패턴들을 갖는다. 본 발명의 일 실시예에 따른 액정 표시 장치는 절연층의 상면으로부터 돌출된 상면을 가지고, 절연층의 홀들을 충진하며, 복수의 슬릿 패턴을 갖는 범프들을 포함한다. 이에, 범프 상에 위치하는 스페이서의 슬립으로 배향막이 손상되는 문제는 억제될 수 있다. 또한, 절연층의 홀 주변부에서 배향막의 두께가 불균일해지는 문제는 최소화될 수 있다. 또한, 범프들 사이의 간격이 조밀하여 액정들을 주입하는 공정에서 액정들이 기판 상에 퍼지지 않는 문제가 억제될 수 있다. 이에, 배향막의 손상 및 두께 불균일로 인한 빛샘이 최소화될 수 있고, 액정들의 미퍼짐으로 인한 빛샘 또는 얼룩이 최소화될 수 있다.
본 발명의 다른 특징에 따르면, 액정 표시 장치는 복수의 범프들이 배치된 영역을 제외한 영역에서, 화소 전극 및 공통 전극을 덮는 배향막을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 슬릿 패턴들 각각의 깊이는 복수의 범프들의 높이의 60% 내지 100%일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 범프들은 일 방향으로 나란하게 배열되고, 복수의 슬릿 패턴들은 일 방향에 수직한 방향으로 연장될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 범프들 사이의 이격 간격은 10μm 이하일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 슬릿 패턴들 각각의 폭은 1μm 내지 2μm일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 슬릿 패턴들 사이의 간격은 1μm 내지 2μm일 수 있다.
본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 복수의 범프들 중 적어도 일부 범프들의 상면과 접하는 복수의 스페이서들을 더 포함할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판, 복수의 박막 트랜지스터들, 복수의 화소 전극들, 공통 전극, 배향막 및 복수의 범프들을 포함한다. 복수의 박막 트랜지스터들은 제1 기판 상에 배치된다. 복수의 화소 전극들은 복수의 박막 트랜지스터들과 각각 연결된다. 공통 전극은 복수의 화소 전극들과 이격된다. 배향막은 복수의 화소 전극들 및 공통 전극 상에 배치된다. 복수의 범프들은 복수의 화소 전극들과 복수의 박막 트랜지스터가 각각 연결된 복수의 연결부를 덮으며, 배향막의 상면보다 돌출된 상면을 가지며, 상면으로부터 오목한 복수의 오목부들을 구비한다.
본 발명의 다른 특징에 따르면, 액정 표시 장치는 복수의 박막 트랜지스터들을 덮으며, 복수의 연결부들이 배치되는 영역에서 복수의 박막 트랜지스터들 각각의 일 전극을 노출시키는 복수의 홀들을 포함하는 절연층을 더 포함할 수 있다. 복수의 화소 전극들은 절연층의 복수의 홀들을 통해 박막 트랜지스터의 일 전극과 각각 접촉되며, 복수의 범프들은 상기 홀들을 충진할 수 있다.
본 발명의 또 다른 특징에 따르면, 액티브 영역에 배치된 절연층은 뱅크층 상의 스페이서를 더 포함하고, 유기 절연 부재는 제2 유기 절연층 상에 배치되고 스페이서와 동일한 물질로 이루어진 제3 유기 절연층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 제1 기판에 대향하는 제2 기판, 제2 기판 상에 배치되고, 복수의 범프들 중 일부 범프들의 상면에 접하는 복수의 스페이서들을 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 액정 표시 장치 101: 데이터 구동부
102: 게이트 구동부 110: 액정 표시 패널
111: 제1 기판 112: 게이트 절연층
113: 제1 패시베이션층 114: 절연층
115: 제2 패시베이션층 116: 제1 배향막
117: 제2 배향막 118: 컬러 필터층
119: 블랙 매트릭스 120: 박막 트랜지스터
121: 게이트 전극 123: 액티브층
124: 소스 전극 125: 드레인 전극
131: 화소 전극 132: 공통 전극
140, 540: 범프 141: 슬릿 패턴
150, 550: 스페이서 160: 제2 기판
170: 액정 H1: 절연층의 홀
h: 범프의 높이 w: 범프의 폭
d: 슬릿 패턴 사이의 간격 t: 슬릿 패턴의 깊이
SP: 서브 화소 GL: 게이트 라인
DL: 데이터 라인

Claims (11)

  1. 기판 상의 복수의 박막 트랜지스터들;
    상기 복수의 박막 트랜지스터들을 덮으며, 상기 복수의 박막 트랜지스터들 각각의 일 전극에 대응되는 복수의 홀들을 구비하는 절연층;
    상기 복수의 홀들을 통해 상기 복수의 박막 트랜지스터들의 일 전극에 각각 접촉되는 복수의 화소 전극들;
    상기 복수의 화소 전극들과 이격된 공통 전극; 및
    상기 절연층의 상면으로부터 돌출된 상면을 가지고, 상기 복수의 홀들을 충진하는 복수의 범프들을 포함하고,
    상기 복수의 범프들 각각은 상면으로부터 오목한 형상으로 형성된 복수의 슬릿 패턴을 포함하는, 액정 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 범프들이 배치된 영역을 제외한 영역에서, 상기 화소 전극 및 상기 공통 전극을 덮는 배향막을 더 포함하는, 액정 표시 장치.
  3. 제1항에 있어서,
    상기 복수의 슬릿 패턴들 각각의 깊이는 상기 복수의 범프들의 높이의 60% 내지 100%인, 액정 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 범프들은 일 방향으로 나란하게 배열되고,
    상기 복수의 범프들 각각에 배치된 상기 복수의 슬릿 패턴들은 상기 일 방향에 수직한 방향으로 연장된, 액정 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 범프들 사이의 이격 간격은 10μm 이하인, 액정 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 슬릿 패턴들 각각의 폭은 1μm 내지 2μm인, 액정 표시 장치.
  7. 제1항에 있어서,
    상기 복수의 슬릿 패턴들 사이의 간격은 1μm 내지 2μm인, 액정 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 범프들 중 적어도 일부 범프들의 상면과 접하는 복수의 스페이서들을 더 포함하는, 액정 표시 장치.
  9. 제1 기판;
    상기 제1 기판 상에 배치된 복수의 박막 트랜지스터들;
    상기 복수의 박막 트랜지스터들과 각각 연결된 복수의 화소 전극들;
    상기 복수의 화소 전극들과 이격된 공통 전극;
    상기 복수의 화소 전극 및 상기 공통 전극 상의 배향막; 및
    상기 복수의 화소 전극들과 상기 복수의 박막 트랜지스터가 각각 연결된 복수의 연결부를 덮으며, 상기 배향막의 상면보다 돌출된 상면을 갖는 복수의 범프들을 포함하고,
    상기 복수의 범프들 각각은 상면으로부터 오목한 형상으로 형성된 복수의 오목부를 포함하는, 액정 표시 장치.
  10. 제9항에 있어서,
    상기 복수의 박막 트랜지스터들을 덮으며, 상기 복수의 연결부들이 배치되는 영역에서 상기 복수의 박막 트랜지스터들 각각의 일 전극을 노출시키는 복수의 홀들을 포함하는 절연층을 더 포함하고,
    상기 복수의 화소 전극들은 상기 절연층의 상기 복수의 홀들을 통해 상기 박막 트랜지스터의 상기 일 전극과 각각 접촉되며,
    상기 복수의 범프들은 각각 상기 홀들을 충진하는, 액정 표시 장치.
  11. 제9항에 있어서,
    상기 제1 기판에 대향하는 제2 기판;
    상기 제2 기판 상에 배치되고, 상기 복수의 범프들 중 일부 범프들의 상면에 접하는 복수의 스페이서들을 더 포함하는 액정 표시 장치.
KR1020160174426A 2016-12-20 2016-12-20 액정 표시 장치 KR102665129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160174426A KR102665129B1 (ko) 2016-12-20 2016-12-20 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160174426A KR102665129B1 (ko) 2016-12-20 2016-12-20 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20180071607A KR20180071607A (ko) 2018-06-28
KR102665129B1 true KR102665129B1 (ko) 2024-05-09

Family

ID=62780476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160174426A KR102665129B1 (ko) 2016-12-20 2016-12-20 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR102665129B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038125A (ja) * 2012-08-10 2014-02-27 Sharp Corp 液晶表示装置
US20160202570A1 (en) * 2015-01-12 2016-07-14 Innolux Corporation Display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399331B1 (ko) 2001-05-18 2003-09-26 공혜숙 포장팩과 포장시트 제조장치 및 포장시트 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038125A (ja) * 2012-08-10 2014-02-27 Sharp Corp 液晶表示装置
US20160202570A1 (en) * 2015-01-12 2016-07-14 Innolux Corporation Display

Also Published As

Publication number Publication date
KR20180071607A (ko) 2018-06-28

Similar Documents

Publication Publication Date Title
US20240142830A1 (en) Liquid crystal display device
US10534224B2 (en) Display substrate and liquid crystal display device comprising the same
JP6491825B2 (ja) 液晶表示装置
KR101427708B1 (ko) 액정 표시 패널
US9250479B2 (en) Liquid crystal display device
US10254578B2 (en) Liquid crystal display device and method of manufacturing the same
US20170192322A1 (en) Display device and manufacturing method thereof
US20140176893A1 (en) Display device and method of manufacturing the same
US9007550B2 (en) Display device and manufacturing method thereof
KR102231206B1 (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
US9557610B2 (en) Display device
US10126588B2 (en) Liquid crystal display device with protrustions forming a spacer
KR102183991B1 (ko) 액정표시패널 및 이의 제조 방법
US9897858B2 (en) Display apparatus
KR20100066219A (ko) 액정표시장치 및 그 제조방법
KR102103262B1 (ko) 액정표시장치 및 그의 제조방법
US9634041B2 (en) Display apparatus and method of manufacturing the same
KR102665129B1 (ko) 액정 표시 장치
KR20150136339A (ko) 어레이 기판 및 이를 포함하는 액정 표시 장치
US9666151B2 (en) Display device
US9389469B2 (en) Display device
US9638947B2 (en) Display device including a groove patterned loof layer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant