KR102663683B1

KR102663683B1 - sidelink 레이트 매칭 및 자원 매핑을 위한 방법 및 장비

Info

Publication number: KR102663683B1
Application number: KR1020227004048A
Authority: KR
Inventors: 수얀 펭; 화밍 우; 지차오 지
Original assignee: 비보 모바일 커뮤니케이션 컴퍼니 리미티드
Priority date: 2019-07-29
Filing date: 2020-07-20
Publication date: 2024-05-03
Also published as: CA3147853A1; MX2022001269A; BR112022001350A2; AU2020322869A1; EP3989507A1; WO2021017933A1; US20220149987A1; CN111800221B; JP2022542425A; AU2020322869B2; KR20220028123A; CN111800221A; EP3989507A4

Abstract

본 개시의 실시예는 sidelink 통신의 레이트 매칭 및 자원 매핑에 대한 솔루션을 제공하기 위해 sidelink 레이트 매칭 및 자원 매핑을 위한 방법 및 장비를 제공하는 것이다. 단말 장비에 의해 수행되는 상기 방법은, 타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 여기서, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이다.

Description

sidelink 레이트 매칭 및 자원 매핑을 위한 방법 및 장비

관련 출원에 대한 상호 참조

본 출원은 2019년 7월 29일 제출한 출원 명칭이 ‘sidelink 레이트 매칭 및 자원 매핑을 위한 방법 및 장비’이고, 특허출원번호가 201910691374.5인 중국특허출원의 우선권을 주장하는 바, 그 전부의 내용은 인용을 통해 본 출원에 포함되었다.

본 개시의 실시예는 통신 기술 분야에 관한 것으로, 보다 상세하게는 사이드링크(sidelink, 또는 옆 방향 링크라고 함) 레이트 매칭 및 자원 매핑을 위한 방법 및 장비에 관한 것이다.

롱 텀 에볼루션(Long Term Evolution, LTE) sidelink은 브로드캐스트 형태에 기초하여 통신을 수행하고, 차량 사물 통신(vehicle to everything, V2X)과 같은 기본 보안 통신에 사용될 수 있지만, 더 높은 수준의 V2X 서비스에 적용될 수 없다. 엔알(New Radio, NR) 시스템은 유니캐스트, 멀티캐스트 등과 같이 더욱 선진적인 sidelink 전송 설계를 지원함으로써, 보다 전면적인 서비스 유형을 지원할 수 있다.

종래 기술에서, 레이트 매칭 및 자원 매핑을 합리적으로 수행하지 못하면, sidelink 데이터의 복조 성공률이 낮아져 시스템의 통신 효율에 영향을 줄 수 있다. 현재, NR 시스템에서, sidelink 통신을 할 때, 레이트 매칭 및 자원 매핑을 어떻게 수행할 것인가가 종래 기술에서 시급히 해결해야 할 기술적 문제이다.

본 개시의 실시예의 목적은 sidelink 통신의 레이트 매칭 및 자원 매핑에 대한 솔루션을 제공하기 위해 sidelink 레이트 매칭 및 자원 매핑을 위한 방법 및 장비를 제공하는 것이다.

제1 양상에서, 단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법을 제공함에 있어서, 상기 방법은,

타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계;

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트 길이이다.

제2 양상에서, 단말 장비를 제공함에 있어서, 상기 단말 장비는,

타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하도록 구성된 계산 모듈;

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하도록 구성된 자원 매핑 모듈; 을 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이다.

제3 양상에서, 단말 장비를 제공함에 있어서, 상기 단말 장비는 프로세서, 메모리, 및 메모리에 저장되고 상기 프로세서에서 실행될 수 있는 컴퓨터 프로그램을 포함하며, 상기 컴퓨터 프로그램이 프로세서에 의해 실행될 때 제1 양상에 의한 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현한다.

제4 양상에서, 컴퓨터 판독가능 저장 매체를 제공함에 있어서, 상기 컴퓨터 판독가능 저장 매체에는 컴퓨터 프로그램이 저장되고, 상기 컴퓨터 프로그램이 프로세서에 의해 실행될 때 제1 양상에 의한 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현한다.

본 개시의 실시예에서, 단말 장비는 타겟 자원의 자원 크기에 따라, 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산할 수 있고, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행할 수 있으며, 여기서 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이다. 본 개시의 실시예에서, 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 것을 통해, NR sidelink의 레이트 매칭 및 자원 매핑을 위한 솔루션을 제공하고, 또한, 레이트 매칭 및 자원 매핑을 수행할 때 사용 가능한 자원 중의 타겟 자원을 고려하므로 sidelink 데이터의 복조 성공률을 높이고 시스템의 전송 효율을 향상시키는 데 용이하다.

여기에 설명된 도면은 본 개시에 대한 이해를 돕기 위해 사용되고, 본 개시의 일부를 구성하며, 본 개시의 예시적인 실시예 및 그 설명은 본 개시를 해석하기 위함이지 본 개시에 대한 부당한 제한을 구성하지 않는다. 도면에서,
도 1은 본 개시의 일 실시예에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 예시적인 흐름도이다.
도 2는 본 개시의 일 실시예에 따른 타겟 자원의 개략도이다.
도 3은 본 개시의 일 실시예에 따른 단말 장비의 구조 개략도이다.
도 4는 본 개시의 다른 일 실시예에 따른 단말 장비의 구조 개략도이다.

본 개시의 목적, 기술적 수단 및 장점을 더 명확하게 설명하기 위해, 아래는 본 개시의 구체적인 실시예 및 해당 도면을 결부하여 본 개시의 기술적 수단에 대해 명확하고 온전하게 설명하도록 한다. 여기서 설명된 실시예는 본 개시의 모든 실시예가 아니라 단지 일부 실시예에 불과함이 분명하다. 본 개시의 기술 분야의 통상의 지식을 가진 자가 본 개시의 실시예에 기초하여 창의적인 노동을 거치지 않고 얻은 다른 모든 실시예는 모두 본 개시의 보호 범위에 속한다. 본 명세서의 각 실시예 중의 ‘및/또는’은 둘 중 적어도 하나를 나타낸다.

본 개시의 실시예의 기술적 수단은 LTE sidelink 시스템, 또는 NR sidelink 시스템, 또는 후속 진화의 sidelink 통신 시스템과 같은 다양한 통신 시스템에 적용될 수 있음을 이해해야 한다.

본 개시의 실시예에서, 단말 장비는 이동국(Mobile Station, MS), 이동 단말(Mobile Terminal), 이동 전화(Mobile Telephone), 사용자 장비(User Equipment, UE), 송수화기(handset) 및 휴대용 장비(portable equipment), 차량(vehicle) 등을 포함하지만 이에 제한되지 않는다. 상기 단말 장비는 무선 접속망(Radio Access Network, RAN)을 통해 한 개 또는 복수 개 핵심망과 통신할 수 있다. 예를 들어, 단말 장비는 이동 전화(또는 ‘셀룰러’ 전화라고 함), 무선 통신 기능을 갖는 컴퓨터 등 일 수 있고, 단말 장비는 휴대용, 포켓형, 핸드 헬드형, 컴퓨터 내장형 또는 차량 탑재형 이동 장치일 수도 있다.

도 1에 도시된 바와 같이, 본 개시의 실시예는 단말 장비에 의해 수행될 수 있는 sidelink 레이트 매칭 및 자원 매핑을 위한 방법(100)을 제공하고, 다음과 같은 단계를 포함한다.

S102: 타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산한다.

상기 타겟 자원은 사용 가능한 자원 중의 일부분이고, 선택적으로, 타겟 자원은,

1) 자동 이득 제어(Automatic Gain Control, AGC)가 점유하는 자원; 또는,

2) 물리적 사이드링크 공유 채널(Physical Sidelink Share Channel, PSSCH)이 점유하는 자원; 을 포함할 수 있으며, 여기서, 상기 PSSCH가 점유하는 자원은 물리적 사이드링크 제어 채널(Physical Sidelink Control Channel, PSCCH)이 점유하는 자원과 시간 영역에서 겹친다.

sidelink 통신을 할 때, 사용 가능한 자원의 첫 번째 심볼 또는 처음 반 개 심볼은 AGC 조정에 사용될 수 있으므로, AGC가 점유하는 자원은 사용 가능한 자원 중의 첫 번째 심볼 또는 처음 반 개 심볼일 수 있다.

선택적으로, AGC 처리 시간/심볼 길이는 미리 정의/구성된 값이고,

또는, AGC 처리 시간/심볼 길이는 뉴머롤로지(numerology)에 따라 획득되고,

또는, 송신단 단말 장비는 사이드링크 제어 정보(SCI)/사이드링크 무선 자원 제어(SL-RRC)를 통해, 수신단 단말 장비에 AGC의 구성, 예를 들어 AGC의 처리 시간/AGC의 심볼 길이/AGC의 이네이블 여부 등 정보를 지시한다.

또는, 수신단 단말 장비는 AGC의 이네이블 여부, AGC의 처리 시간, AGC의 심볼 수 중 적어도 하나를 지시하는 정보를 송신단 단말 장비에 피드백한다.

타겟 자원이 PSSCH(시간 영역에서 PSCCH와 겹침)인 경우, 자세한 내용은 도 2를 참조할 수 있으며, 도 2에서 PSCCH는 처음 두 개 심볼을 점유하고, 타겟 자원은 도 2 중 A 부분의 PSSCH이고, 보호 구간(Guard Period, GP)은 마지막 심볼을 점유한다.

상기 실시예에서의 사용 가능한 자원인 경우, 구체적으로 도 2에 도시된 바와 같이, 사용 가능한 자원은 A 부분 및 B 부분을 포함하는 PSSCH 자원이다.

상기 단계에서 E를 계산할 때, 도 2에 도시된 바와 같이, 도 2 중의 B 부분의 PSSCH가 나를 수 있는 인코딩 비트 길이 E를 계산할 수 있다. E는 이하 공식으로 계산할 수 있다.

여기서, 는 스케줄링된 자원 중 타겟 자원을 제거한 후 사용 가능한 RE의 수이고, 구체적으로 예를 들면, 는 도 2 중의 B 부분에서 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

선택적으로, 상기 단계는 상기 타겟 자원이 나를 수 있는 인코딩 비트 길이 E’를 계산할 수 있고, E’는 이하 공식으로 계산할 수 있다.

여기서, 는 타겟 자원 중 사용 가능한 RE의 수이고, 구체적으로 예를 들면, 는 도 2에서 A 부분의 PSSCH에서 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

선택적으로, E’를 계산할 때와 E를 계산할 때 동일한 등과 같은 RE 수 이외의 파라미터를 사용하고,

또는, E’는 프로토콜에서 미리 정의되거나 네트워크 장비에 의해 (미리) 구성된 값, 또는, 하향링크 제어 정보(DCI)/사이드링크 제어 정보(SCI)/무선 자원 제어(RRC)에 의해 구성된 값이고,

또는, E’를 계산할 때 사용한 사용 가능한 RE의 수는 복조 기준 신호(Demodulation Reference Signal, DMRS)/채널 상태 정보 기준 신호(Channel State Information-Reference Signal, CSI-RS)/위상 추적 기준 신호(Phase-tracking reference signal, PTRS)의 구성과 관련되고, 예를 들어, DMRS를 구성하지 않는 경우, 각 물리적 자원 블록(PRB)의 사용 가능한 RE의 수는 12이고, DMRS를 구성하는 경우, 각 PRB의 사용 가능한 RE의 수는 한 개 심볼 상 RE의 수에서 DMRS를 뺀 심볼 수이다.

상기 방법(100)은 S104를 더 포함한다. S104: 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하되, 여기서, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 타겟 자원이 나를 수 있는 인코딩 비트 길이이다.

상기 단계를 수행하기 이전에, 레이트 매칭을 수행할 수 있고(구체적인 처리 과정이 후속 실시예에서 상세하게 소개됨), 여기서, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E와 E’의 의미는 단계 S102에 대한 설명을 참조할 수 있다.

물론, 자원 매핑 이전에 인코딩 처리를 수행할 수 있고, polar 인코딩하는 경우, 인코딩 과정은 정보 재사용->순환 잉여 검사(Cyclic Redundancy Check, CRC) 추가->polar 인코딩->레이트 매칭이고, LDPC 인코딩하는 경우, 인코딩 과정은 CRC 추가->LDPC based graph 선택->코드블록 분할 및 코드블록 CRC의 추가->LDPC 인코딩->레이트 매칭->코드블록 캐스케이드이다.

본 개시의 실시예에 따른 sidelink 레이트 매칭 및 자원 매핑의 방법에서, 단말 장비는 타겟 자원의 자원 크기에 따라, 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산할 수 있고, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행할 수 있고, 여기서, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 타겟 자원이 나를 수 있는 인코딩 비트의 길이이다. 본 개시의 실시예에서, 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 것을 통해, NR sidelink의 레이트 매칭 및 자원 매핑을 위한 솔루션을 제공하고, 또한, 레이트 매칭 및 자원 매핑을 수행할 때 사용 가능한 자원 중의 타겟 자원을 고려하므로 sidelink 데이터의 복조 성공률을 높이고 시스템의 전송 효율을 향상시키는 데 용이하다.

상기 실시예의 S104에서 설명된 자원 매핑의 과정은 이하 몇 개 구현 방식을 참조하여 상세하게 설명하도록 한다.

방식 1:

S104는, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여 시퀀스 체증의 순서로 N번째 심볼에 매핑하는 단계를 포함할 수 있다.

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련된다. 구체적으로 예를 들면, 타겟 자원이 AGC 오버헤드인 경우, N=1이다.

선택적으로, 상기 방식 1의 사용 가능한 자원에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N개 심볼의 매핑 정보의 반복이고, 구체적으로 레이트 매칭 과정에서 정보의 반복일 수 있다. 이로써, 타겟 자원이 AGC 오버헤드인 경우, 처음 N개 심볼은 AGC를 조정하는 데 사용될 수 있고, 처음 N개 심볼을 복조할 필요가 없어, 복조 성공률을 높이고 통신 효율을 향상시킬 수 있다.

본 명세서의 각 실시예에서 언급한 복조 성공률 및 통신 효율 향상에 대해, 처음 N개 심볼은 반복 정보이므로 처음 N개 심볼을 복조하지 않더라도, 해당 전송 시간 간격(TTI) 내의 모든 유효 정보는 처음 N개 심볼 이후의 심볼에서 전송되므로 정보의 손실이 없다.

물론, 처음 N개 정보가 AGC를 조정하는 데 사용되지 않으면, 이 부분의 반복 정보가 존재하므로 복조 성공률이 향상될 수 있다.

상기 조작은 모두 수신단 단말 장비에 관한 것이며, 수신단 단말 장비가 처음 N개 심볼을 AGC 조정에 사용할지 여부는 선택적으로 구현될 수 있다.

방식 2:

S104는, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 자원 요소(RE)로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 RE로부터 시작하여 시퀀스 체증의 순서로 M번째 RE에까지 매핑하는 단계를 포함할 수 있다.

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, 상기 타겟 자원은 PSSCH가 점유하는 자원을 포함하고, M은 PSSCH가 점유하는 RE의 수이고, 상기의 PSSCH는 PSCCH와 시간 영역에서 겹치는 부분을 가리킨다. 예를 들어, PSSCH는 도 2 중 A 부분의 PSSCH를 가리킨다.

선택적으로, 상기 방식 2의 사용 가능한 자원에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이고, 구체적으로 레이트 매칭 과정에서 정보의 반복일 수 있다.

상기 방식 2는 M+1번째 RE로부터 자원 매핑이 시작되고, 도 2에 도시된 바와 같이, PSCCH가 두 개 심볼을 점유하고, A 부분 PSSCH가 점유하는 RE의 수가 M이며, 이 경우에 A 부분 PSSCH가 점유하는 RE의 매핑 정보는 B 부분 PSSCH의 처음 M개 RE의 매핑 정보의 반복이다.

실제 적용에서는, B 부분 PSSCH에서 자원 매핑을 수행할 때, B 부분 PSSCH의 첫 번째 심볼로부터 시작하여 주파수 영역 우선의 방식으로 자원 매핑을 수행한다. 따라서, 상기 방식 1에서 N+1번째 심볼로부터 자원 매핑이 시작되는 것과 달리, 상기 방식 2는 M+1번째 RE로부터 자원 매핑이 시작된다.

방식 3:

S104는, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하는 단계를 포함할 수 있으며, 상기 사용 가능한 자원에서 처음 N개 심볼이 매핑하는 복소값 심볼은 (N+1)~2N번째 심볼이 매핑하는 복소값 심볼과 동일하다.

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련된다. 구체적으로 예를 들면, 타겟 자원이 AGC 오버헤드인 경우, N=1이다.

방식 4:

S104는, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 RE로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하는 단계를 포함할 수 있으며, 상기 사용 가능한 자원에서 처음 M개 RE에 매핑되는 복소값 심볼은 (M+1)~2M번째 RE에 매핑되는 복소값 심볼과 동일하다.

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, 상기 타겟 자원은 PSSCH가 점유하는 자원을 포함하고, M은 PSSCH가 점유하는 RE의 수이고, 상기의 PSSCH는 PSCCH와 시간 영역에서 겹치는 부분을 가리킨다. 예를 들어, PSSCH는 도 2 중 A 부분의 PSSCH를 가리킨다.

방식 5:

S104는, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하는 단계를 포함할 수 있다.

선택적으로, 상기 방식 5의 사용 가능한 자원에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N번째 심볼의 매핑 정보의 반복이고, 구체적으로 레이트 매칭 과정에서 정보의 반복일 수 있으며, 구체적인 구현 과정은 아래에서 설명된다.

선택적으로, 상기 방식 5의 사용 가능한 자원에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이고, 구체적으로 레이트 매칭 과정에서 정보의 반복일 수 있으며, 구체적인 구현 과정은 아래에서 설명된다.

방식 6:

여기서, 상기 첫 번째 심볼 상의 사용 가능한 자원 요소(RE)의 수는 상기 첫 번째 심볼 상의 전체 RE 수의 절반이고, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같다.

선택적으로, 첫 번째 심볼에서 홀수번째/짝수번째 RE로부터 시작하여 한 개 RE를 간격으로 사용 가능한 자원일 수 있다. 즉, 첫 번째 심볼에서 주파수 영역은 한 개 RE를 간격으로 자원 매핑을 수행한다.

상기 방식 6에서, 타겟 자원은 AGC 오버헤드일 수 있고, AGC는 사용 가능한 자원의 처음 반 개 심볼을 점유한다.

선택적으로, 상기 방식 1 및 방식 2에서, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, 방식 1에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N번째 심볼의 매핑 정보의 반복이고, 방식 2에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이며, 상기 정보 반복을 구현하기 위해, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 상기 방법은,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스(즉, 전술한 인코딩 비트 시퀀스의 약칭) - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=A-E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함한다.

여기서, A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, k는 인코딩 비트의 시작 출력 위치를 나타낸다.

선택적으로, 상기 방식 1 및 방식 2에서, 상기 정보 반복을 구현하기 위해, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 상기 방법은,

LDPC 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계를 더 포함한다.

선택적으로, 상기 방식 1 및 방식 2에서, 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 상기 방법은,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=A-E 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=E의 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=E mod A 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=(E mod A)+E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함한다.

여기서, A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, k는 인코딩 비트의 시작 출력 위치를 나타내고, mod는 모듈로 연산을 나타낸다.

LDPC 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 리던던시 버전의 m=E의 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는,

LDPC 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 리던던시 버전의 m=E mod A의 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함한다.

여기서, A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, m은 시작 출력 위치를 나타내고, mod는 모듈로 연산을 나타낸다.

선택적으로, 상기 방식 5 중의 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 레이트 매칭 과정에서 정보의 반복을 구현하기 위해, 상기 방법은,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계; 또는,

polar 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 인코딩 비트의 k=A-E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계; 를 더 포함한다.

LDPC 인코딩인 경우, 레이트 매칭을 수행할 때, 순환 버퍼의 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계를 더 포함한다.

상기 방식 1 내지 방식 6에 대해, 선택적으로, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함할 수 있다. 즉, 뉴머롤로지의 구성에 따라, 방식 1 내지 방식 6 중 어느 한 방식을 선택할 수 있다.

구체적으로 예를 들면, numerology SCS=15kHz인 경우, AGC가 사용 가능한 자원의 처음 반 개 심볼을 점유할 수 있는 것을 고려하여, 상기 방식 6을 사용할 수 있고, 그렇지 않으면 즉, SCS가 15kHz와 같지 않은 경우, 방식 1 및 방식 2와 같은 상기 다른 방식을 사용할 수 있다.

상기 방식 1 내지 방식 6에 대해, 선택적으로, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에, 서로 다른 RV값에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함할 수 있다. 즉, 서로 다른 RV값에 따라, 어느 한 방식을 선택할 수 있다.

예를 들어, RV0/RV1에 대해 방식 1 및 방식 2를 사용할 수 있다. 여기서, 매핑 정보는 순환 버퍼 중 RV0/RV1의 시작 위치로부터 순차적으로 획득된다.

예를 들어, RV3/RV2에 대해 방식 5를 사용할 수 있다. 여기서, 매핑 정보는 순환 버퍼 중 RV3/RV2의 시작 위치로부터 시작하여 순차적으로 획득된다.

더 나아가, 제한된 버퍼 레이트 매칭(LBRM)의 이네이블 여부에 따라, 서로 다른 리던던시 버전에 대해 다른 반복의 처리를 할 수 있다. 예를 들어:

LBRM 이네이블인 경우, RV0, RV1, RV2는 두 번째 심볼로부터 마지막 사용 가능한 심볼까지 순차적으로 매핑되고(즉, 방식 1에서 N=1의 상황), RV3은 첫 번째 심볼로부터 매핑이 순차적으로 수행된다(방식 5).

LBRM 디세이블인 경우, RV0, RV1은 첫 번째 심볼로부터 마지막 사용 가능한 심볼까지 순차적으로 매핑되고(즉, 방식 5), RV2, RV3은 두 번째 심볼로부터 매핑이 순차적으로 수행된다(즉, 방식 1 중 N=1의 상황).

본 개시의 상기 실시예에 따른 레이트 매칭 및 자원 매핑을 위한 방법을 상세하게 설명하기 위해, 이하 몇 개 구체적인 실시예를 참조하여 설명하도록 한다.

실시예 1(본 실시예 1은 세 개의 서브 실시예로 나누어 설명함)

제1 서브 실시예: 단말 장비는 하나의 PSCCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

1. (타겟 자원)이 1 심볼 수의 AGC인 경우. 송신단 단말 장비는 이하 공식에 따라, 1 심볼 수의 AGC를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하고,

여기서, 는 스케줄링된 자원에서 1 심볼 수의 AGC를 제거한 후 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

2. 입력된 PSCCH에 대해 CRC 추가, 블록 분할, polar 인코딩을 수행한다. 여기서, polar 인코딩에서 E의 값에 따라 polar 인코더에 의해 출력되는 인코딩 길이 A를 계산한다. 상기의 A는 순환 버퍼의 길이이다.

3. polar 인코딩 후, 서브 블록 인터리빙을 수행하고, 인터리빙 후의 시퀀스 길이는 A이다.

4. 길이가 A인 시퀀스를 순환 버퍼에 입력하고, E를 레이트 매칭 후의 시퀀스 길이로 정의한다.

5. DCI의 레이트 매칭 과정에 따라 SCI에 대해 비트 선택을 수행한다.

6. 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 사용 가능한 자원의 마지막 심볼에까지 매핑하고, 제1 심볼에 매핑된 복소값 심볼과 제2 심볼에 매핑된 복소값 심볼은 동일하다.

상기 실시예는 자원 매핑을 수행할 때 반복 처리를 수행한다. 즉, 제1 심볼에 매핑된 복소값 심볼과 제2 심볼에 매핑된 복소값 심볼은 동일하다. 이로써, 수신단 단말 장비의 첫 번째 심볼은 AGC 조정에 사용될 수 있고, 두 번째 심볼 및 그 뒤의 심볼은 데이터의 복조에 사용될 수 있으므로, 복조 성공률을 높이고 통신 효율을 향상시키는 데 용이하다. 구체적인 구현 원리는 전술한 내용을 참조할 수 있다.

제2 서브 실시예: 단말 장비는 하나의 PSSCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

1. 1 심볼 수의 AGC인 경우. 송신단 단말 장비는 이하 공식에 따라, 1 심볼 수의 AGC를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하고,

2. 입력된 PSSCH에 대해 CRC 추가, 블록 분할, LDPC 인코딩을 수행한다.

3. LDPC 인코딩 후, 길이가 A인 시퀀스를 출력한다. 상기의 A는 순환 버퍼의 길이이다.

5. PUSCH/PDSCH의 레이트 매칭 과정에 따라 레이트 매칭을 수행하고, 길이가 E인 시퀀스를 출력한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 제1 심볼에 매핑된 복소값 심볼과 제2 심볼에 매핑된 복소값 심볼은 동일하다.

상기 실시예는 자원 매핑을 수행할 때 반복 처리를 수행한다. 즉, 제1 심볼에 매핑된 복소값 심볼과 제2 심볼에 매핑된 복소값 심볼은 동일하다. 이로써, 수신단 단말 장비의 첫 번째 심볼은 AGC 조정에 사용될 수 있고, 두 번째 심볼 및 그 뒤의 심볼은 데이터의 복조에 사용될 수 있으므로, 복조 성공률을 높이고 통신 효율을 향상시키는 데 용이하다.

제3 서브 실시예: 단말 장비는 하나의 PSSCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

1. PSCCH의 심볼 수가 2인 경우, 도 2를 참조할 수 있다. PSCCH와 시간 영역에서 겹치는 PSSCH의 RE 수는 M이다. 송신단 단말 장비는 이하 공식에 따라, PSCCH와 시간 영역에서 겹치는 PSSCH의 RE를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E 즉, 도 2에서 B 부분의 RE가 나를 수 있는 인코딩 비트 길이 E를 계산하고,

여기서, 는 스케줄링된 자원에서 PSCCH와 시간 영역에서 겹치는 PSSCH를 제거한 후 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, M+1번째 RE로부터 시작하여, 선 주파수 영역, 후 시간 영역의 순서에 따라 시퀀스 번호 체증의 방식으로 마지막 심볼의 마지막 RE에까지 매핑하고, 처음 M개 RE에 매핑된 복소값 심볼과 (M+1)~2M번째 RE에 매핑된 복소값 심볼은 동일하다.

실시예 2(본 실시예 2는 네 개의 서브 실시예로 나누어 설명함)

1. 1 심볼 수의 AGC인 경우, 송신단 단말 장비는 이하 공식에 따라, 1 심볼 수의 AGC를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하고,

이하 공식에 따라, 1 심볼 수의 AGC가 나를 수 있는 인코딩 비트 길이 E’를 계산하고,

여기서, 는 1 심볼 수의 AGC에서 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

본 실시예에서, 레이트 매칭 후 출력된 시퀀스 길이는 E+E’이다.

2. 입력된 PSCCH에 대해 CRC 추가, 블록 분할, polar 인코딩을 수행한다. polar 인코딩에서 E의 값에 따라 polar 인코더에 의해 출력된 인코딩 길이 A를 계산한다. 상기의 A는 순환 버퍼의 길이이다.

3. polar 인코딩 후, 서브 블록 인터리빙을 수행한다. 인터리빙 후의 시퀀스 길이는 A이다.

4. 길이가 A인 시퀀스를 순환 버퍼에 입력한다. E+E’를 레이트 매칭 후의 시퀀스의 길이로 정의한다.

5. 쇼트닝(shortening)을 사용하여 비트 선택을 수행하는 경우.

이 경우, k=A-E부터 A까지의 시퀀스를 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑하고,

k=A-E로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E’-1까지의 비트 위치에 매핑한다.

레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 정보를 첫 번째 심볼에 매핑한다.

제2 서브 실시예: 단말 장비는 하나의 PSCCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

5. 펑처링(puncturing)을 사용하여 비트 선택을 수행하는 경우. 이 경우,

k=0부터 E-1까지의 시퀀스는 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑되고,

k=0으로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E’-1까지의 비트 위치에 매핑한다.

레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 시퀀스를 첫 번째 심볼에 매핑한다.

5. PUSCH/PDSCH의 레이트 매칭 과정에 따라 레이트 매칭을 수행한다. 현재 전송되는 RV의 시작 위치로부터 시작하여, 길이가 E인 시퀀스를 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑한다. 예를 들어:

a) RV=0인 경우, k=0부터 E-1까지의 시퀀스는 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑된다. k=0으로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

b) RV=1인 경우, k=A/4부터 A/4+E-1까지의 시퀀스는 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑된다. k=A/4로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

c) RV=2인 경우, k=A/2부터 A/2+E-1까지의 시퀀스는 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑된다. k=A/2로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

d) RV=3인 경우, k=3A/4부터 3A/4+E-1까지의 시퀀스는 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑된다. k=3A/4로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

제4 서브 실시예: 단말 장비는 하나의 PSSCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

1. PSCCH의 심볼 수가 2인 경우. PSCCH와 시간 영역에서 겹치는 PSSCH(도 2에서 A 부분의 PSCCH를 참조할 수 있음)의 RE 수는 M이다. 송신단 단말 장비는 이하 공식에 따라, PSCCH와 시간 영역에서 겹치는 PSSCH의 RE를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E 즉, 도 2에서 B 부분의 RE가 나를 수 있는 인코딩 비트 길이 E를 계산하고,

4. 길이가 A인 시퀀스를 순환 버퍼에 입력하고, E+E’를 레이트 매칭 후의 시퀀스 길이로 정의한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, M+1번째 RE로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 RE에 매핑하고, 나머지 정보를 시간 영역 우선/주파수 영역 우선의 원칙에 따라 처음 M개 RE에 매핑하고, 처음 M개 RE에 매핑된 정보와 (M+1)~2M번째 RE에 매핑된 정보는 동일하다.

상기 실시예는 자원 매핑을 수행할 때 반복 처리를 수행한다. 즉, 제1 심볼에 매핑된 정보와 제2 심볼에 매핑된 정보는 동일하다. 이로써, 수신단 단말 장비의 첫 번째 심볼은 AGC 조정에 사용될 수 있고, 두 번째 심볼 및 그 뒤의 심볼은 데이터의 복조에 사용될 수 있으므로, 복조 성공률을 높이고 통신 효율을 향상시키는 데 용이하다.

또는, 실시예는 자원 매핑을 할 때 반복 처리를 수행하고, 처음 M개 RE에 매핑된 정보와 (M+1)~2M번째 RE에 매핑된 정보는 동일하고, 이로써, PSCCH가 전력 부스팅(power boosting)을 수행할 때, PSCCH와 시간 영역에서 겹치는 M개 RE의 PSSCH는 전력 스펙트럼 밀도가 더 작은 반복 정보이고, 처음 M개 RE 뒤의 RE는 데이터의 복조에 사용될 수 있어 복조 성공률을 높이고 통신 효율을 향상시키는 데 용이하다.

실시예 3(본 실시예 3은 네 개의 서브 실시예로 나누어 설명함)

4. 길이가 A인 시퀀스를 순환 버퍼에 입력한다.

5. 쇼트닝(shortening)을 사용하여 비트 선택을 수행하는 경우. 이 경우,

k=A-E부터 A까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑되고,

k=A-E로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다. 레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성하고, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 할당된 마지막 심볼에까지 매핑한다.

5. 펑처링(puncturing)을 사용하여 비트 선택을 수행하는 경우,

k=0부터 E-1까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑되고,

k=0으로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다.

레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 할당된 자원의 첫 번째 심볼로부터 매핑을 시작하고, 시퀀스 번호 체증의 방식으로 할당된 마지막 심볼에까지 매핑한다.

5. PUSCH/PDSCH의 레이트 매칭 과정에 따라 레이트 매칭을 수행한다. 현재 전송된 RV의 시작 위치로부터 시작하여, 길이가 E인 시퀀스를 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑한다. 예를 들어:

a) RV=0인 경우, k=0부터 E-1까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑된다. k=0으로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다.

b) RV=1인 경우, k=A/4부터 A/4+E-1까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑된다. k=A/4로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다.

c) RV=2인 경우, k=A/2부터 A/2+E-1까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑된다. k=A/2로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다.

d) RV=3인 경우, k=3A/4부터 3A/4+E-1까지의 시퀀스는 출력 시퀀스에서 E'부터 E+E'-1까지의 비트 위치에 매핑된다. k=3A/4로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 0부터 E'-1까지의 비트 위치에 매핑한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 첫 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 방식으로 할당된 마지막 심볼에까지 매핑한다.

1. PSCCH의 심볼 수가 2인 경우, PSCCH와 시간 영역에서 겹치는 PSSCH(도 2에서 A 부분의 PSCCH를 참조할 수 있음)의 RE 수는 M이다. 송신단 단말 장비는 이하 공식에 따라, PSCCH와 시간 영역에서 겹치는 PSSCH의 RE를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E 즉, 도 2에서 B 부분의 RE가 나를 수 있는 인코딩 비트 길이 E를 계산하고,

또는, 상기 실시예는 자원 매핑을 수행할 때 반복 처리를 수행하고, 처음 M개 RE에 매핑된 정보와 (M+1)~2M번째 RE에 매핑된 정보는 동일하고, 이로써, PSCCH가 전력 부스팅(power boosting)을 수행할 때, PSCCH와 시간 영역에서 겹치는 M개 RE의 PSSCH는 전력 스펙트럼 밀도가 더 작은 반복 정보이고, 처음 M개 RE 뒤의 RE는 데이터의 복조에 사용될 수 있어 복조 성공률을 높이고 통신 효율을 향상시키는 데 용이하다.

실시예 4

단말 장비는 하나의 PSCCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

1. Numerology와 AGC symbol 간의 관계에 따라, AGC 심볼 수를 결정한다.

구체적으로 예를 들면, 15kHz이면 AGC는 0.5 symbol이고, 그렇지 않으면, AGC는 1 symbol이다. 상기 실시예에서 numerology가 15kHz이라고 가정하면, AGC는 0.5 심볼이다.

2. 송신단 단말 장비는 이하 공식에 따라, 0.5symbol AGC를 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하고,

여기서, 는 스케줄링된 자원에서 0.5 심볼 수의 AGC를 제거한 후 사용 가능한 RE의 수이고, 는 변조 차수이고, 는 계층 수이다.

상기 실시예에서, 레이트 매칭 후 출력된 시퀀스 길이는 E이다.

3. 입력된 PSCCH에 대해 CRC 추가, 블록 분할, polar 인코딩을 수행한다. polar 인코딩에서 E의 값에 따라 polar 인코더에 의해 출력된 인코딩 길이 A를 계산한다. 상기의 A는 순환 버퍼의 길이이다.

4. polar 인코딩 후, 서브 블록 인터리빙을 수행한다. 인터리빙 후의 시퀀스 길이는 A이다.

5. 길이가 A인 시퀀스를 순환 버퍼에 입력한다.

6. DCI의 레이트 매칭 과정에 따라 비트 선택을 수행한다.

7. 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. Numerology가 15kHz인 경우, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 방식으로 할당된 마지막 심볼에까지 매핑한다. 여기서, 첫 번째 심볼은 주파수 영역에서 한 개 RE를 간격으로 사용 가능한 자원이고, AGC는 사용 가능한 자원의 처음 반 개 심볼을 점유한다.

실시예 5

단말 장비는 하나의 PSSCH를 송신해야 하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

5. PUSCH/PDSCH의 레이트 매칭 과정에 따라 레이트 매칭을 수행한다. 현재 전송된 RV의 시작 위치로부터 시작하여, 길이가 E인 시퀀스를 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑하고, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑하여, 길이가 E+E’인 시퀀스를 획득한다. 상기 길이가 E+E’인 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. RV의 버전에 따라 두 번째 심볼 또는 첫 번째 심볼로부터 매핑을 시작한다.

a) RV=0인 경우, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 시퀀스를 첫 번째 심볼에 매핑한다.

b) RV=1인 경우, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 시퀀스를 첫 번째 심볼에 매핑한다.

c) RV=2인 경우, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 첫 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 방식으로 할당된 마지막 심볼에까지 매핑한다.

d) RV=3인 경우, 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 첫 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 방식으로 할당된 마지막 심볼에까지 매핑한다.

실시예 6(본 실시예 6은 네 개의 서브 실시예로 나누어 설명함)

k=A-E부터 A까지의 시퀀스를 출력 시퀀스에서 0부터 E-1까지의 비트 위치에 매핑하고,

k=0으로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 시퀀스를 첫 번째 심볼에 루프 매핑한다.

5. 펑처링(puncturing)을 사용하여 비트 선택을 수행하는 경우,

k=E로부터 시작하여, 길이가 E’인 시퀀스를 출력 시퀀스에서 E부터 E+E'-1까지의 비트 위치에 매핑한다.

레이트 매칭 후, 길이가 E+E’인 시퀀스를 생성한다.

3. LDPC 인코딩 후, 길이가 A인 시퀀스를 출력한다.

5. PUSCH/PDSCH의 레이트 매칭 과정에 따라 레이트 매칭을 수행한다. 현재 전송된 RV의 시작 위치로부터 시작하여, 길이가 E+E’인 시퀀스를 출력 시퀀스에서 0부터 E+E'-1까지의 비트 위치에 매핑한다. 예를 들어:

a) RV=0인 경우, k=0부터 E+E'-1까지의 시퀀스는 출력 시퀀스에서 0부터 E+E'-1까지의 비트 위치에 매핑된다.

b) RV=1인 경우, k=A/4부터 A/4+E+E'-1까지의 시퀀스는 출력 시퀀스에서 0부터 E+E'-1까지의 비트 위치에 매핑된다.

c) RV=2인 경우, k=A/2부터 A/2+E+E'-1까지의 시퀀스는 출력 시퀀스에서 0부터 E+E'-1까지의 비트 위치에 매핑된다.

d) RV=3인 경우, k=3A/4부터 3A/4+E+E'-1까지의 시퀀스는 출력 시퀀스에서 0부터 E+E'-1까지의 비트 위치에 매핑된다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, 두 번째 심볼로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼에까지 매핑하고, 나머지 정보를 첫 번째 심볼에 루프 매핑한다.

6. 상기 시퀀스는 가능한 스크램블링을 거쳐, 변조된 복소값 심볼을 생성한다. 생성된 복소값 심볼을 시간 영역 우선/주파수 영역 우선의 원칙에 따라, M+1번째 RE로부터 시작하여, 시퀀스 번호 체증의 순서로 할당된 마지막 심볼의 마지막 RE에까지 매핑하고, 나머지 정보를 시간 영역 우선/주파수 영역 우선의 원칙으로 처음 M개 RE에 매핑한다.

실시예 7

단말 장비는 하나의 PSSCH를 송신해야 하고, 상기 단말 장비는 하나의 큰 전송 블록을 전송하는 데 사용되는 슬롯 어그리게이션(slot aggregation)을 구성하고, 이하 단계에 따라 레이트 매칭 및 자원 매핑을 수행한다.

여기서, 는 1 심볼 수의 AGC에서 사용 가능한 RE의 수이고, 는 변조 차수이고,는 계층 수이다.

2. 본 실시예의 후속 단계는 실시예 2의 제3 서브 실시예를 참조할 수 있다.

본 실시예에서 slot aggregation이 구성되어 있고, 일반적으로 모든 시간 슬롯의 시작 위치에 AGC 심볼이 존재하고, 전술한 실시예의 처리 방식과 같다.

또는, slot aggregation이 하나의 스케줄링으로 간주되면, slot aggregation의 시작 위치에만 AGC 심볼이 존재한다.

이상 도 1 내지 도 2를 결부하여 본 개시의 실시예에 따른 sidelink 레이트 매칭 및 자원 매핑 방법을 상세하게 설명하였다. 이하, 도 3을 결부하여 본 개시의 실시예에 따른 단말 장비를 상세하게 설명하도록 한다.

도 3은 본 개시의 실시예에 따른 단말 장비의 구조 개략도이다. 도 3에 도시된 바와 같이, 단말 장비(300)는,

타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하도록 구성된 계산 모듈(302);

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하도록 구성된 자원 매핑 모듈(304); 을 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이다.

선택적으로, 일 실시예로서, 상기 타겟 자원은,

AGC가 점유하는 자원; 또는,

PSSCH가 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 PSCCH가 점유하는 자원은 시간 영역에서 겹친다.

선택적으로, 일 실시예로서, 자원 매핑 모듈(304)은 구체적으로,

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼 에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 N번째 심볼에까지 매핑하도록 구성될 수 있고,

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련된다.

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 자원 요소(RE)로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 RE로부터 시작하여, 시퀀스 체증의 순서로 M번째 RE에까지 매핑하도록 구성될 수 있고,

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, 상기 타겟 자원은 상기 PSSCH가 점유하는 자원을 포함하고, M은 상기 PSSCH가 점유하는 RE의 수이다.

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하도록 구성될 수 있으며, 상기 사용 가능한 자원에서, 처음 N개 심볼이 매핑하는 복소값 심볼은 (N+1)~2N번째 심볼이 매핑하는 복소값 심볼과 동일하며,

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련된다.

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 RE로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하도록 구성되며, 상기 사용 가능한 자원에서, 처음 M개 RE에 매핑된 복소값 심볼은 (M+1)~2M번째 RE에 매핑된 복소값 심볼과 동일하며,

여기서, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, 상기 타겟 자원은 상기 PSSCH가 점유하는 자원을 포함하고, M은 상기 PSSCH가 점유하는 RE의 수이다.

레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하도록 구성될 수 있고,

선택적으로, 일 실시예로서,

상기 사용 가능한 자원에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N번째 심볼의 매핑 정보의 반복이고, 또는,

상기 사용 가능한 자원에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이다.

선택적으로, 일 실시예로서, 단말 장비(300)는 레이트 매칭 모듈을 더 포함하고,

polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성되거나,

polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성될 수 있으며,

LDPC 인코딩인 경우, 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성될 수 있다.

polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성되거나,

polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성되거나,

polar 인코딩인 경우, 인코딩 비트의 k=E mod A 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=(E mod A)+E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성될 수 있으며,

LDPC 인코딩인 경우, 리던던시 버전의 m= E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성되거나,

LDPC 인코딩인 경우, 리던던시 버전의 m= E mod A 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하도록 구성되며,

polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하도록 구성되거나,

polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하도록 구성되며,

LDPC 인코딩인 경우, 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하도록 구성된다.

선택적으로, 일 실시예로서, 단말 장비(300)는 선택 모듈을 더 포함하고,

뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하도록 구성된다.

리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하도록 구성된다.

선택적으로, 일 실시예로서, 상기 선택 모듈은 구체적으로,

LBRM의 이네이블 여부 및 리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하도록 구성될 수 있다.

본 개시의 실시예의 단말 장비(300)는 본 개시의 실시예의 방법(100)에 대응되는 단계를 참조할 수 있고, 상기 단말 장비(300)의 각 유닛/모듈과 상기 기타 조작 및/또는 기능은 방법(100)의 단계를 각각 구현하고, 동일하거나 동등한 기술적 효과를 달성할 수 있으므로 반복을 피하기 위해 여기서 추가 설명을 생략한다.

도 4는 본 개시의 다른 실시예에 따른 단말 장비의 블록도이다. 도 4에 도시된 단말 장비(400)는 적어도 하나의 프로세서(401), 메모리(402), 적어도 하나의 네트워크 인터페이스(404) 및 사용자 인터페이스(403)를 포함한다. 단말 장비(400) 중의 여러 구성 요소는 버스 시스템(405)을 통해 하나로 결합되어 있다. 버스 시스템(405)은 이들 구성 요소들 간의 연결 및 통신을 구현하기 위해 사용된다. 버스 시스템(405)에는 데이터 버스 외에 전력 버스, 제어 버스 및 상태 신호 버스가 포함된다. 다만, 명확한 설명을 위해, 도 4에서는 각 버스를 버스 시스템(405)으로 통합하여 표시한다.

여기서, 사용자 인터페이스(403)는 모니터, 키보드, 클릭 장비(예를 들어 마우스, 트랙볼(trackball)), 터치 패드, 터치 스크린 등으로 구성될 수 있다.

본 개시의 실시예에서 메모리(402)는 휘발성 메모리 또는 비휘발성 메모리일 수 있으며, 또는 휘발성 및 비휘발성 메모리를 모두 포함할 수 있음을 이해해야 한다. 여기서, 비휘발성 메모리는 읽기 전용 메모리(Read-Only Memory, ROM), 프로그램머블 읽기 전용 메모리(Programmable ROM, PROM), 소거 가능 프로그램머블 읽기 전용 메모리(Erasable PROM, EPROM), 전기적 소거 가능 프로그램머블 읽기 전용 메모리(Electrically EPROM, EEPROM)또는 플래시 메모리일 수 있다. 휘발성 메모리는 외부 고속 캐시로 사용되는 랜덤 액세스 메모리(Random Access Memory, RAM) 일 수 있다. 제한적 설명이 아닌 예시적인 설명을 통해, 많은 형식의 RAM을 사용 가능하고, 예를 들어, 정적 랜덤 액세스 메모리(Static RAM, SRAM), 동적 랜덤 액세스 메모리(Dynamic RAM, DRAM), 동기 동적 랜덤 액세스 메모리(Synchronous DRAM, SDRAM), 2배속 동기 동적 랜덤 액세스 메모리(Double Data Rate SDRAM, DDRSDRAM), 강화된 동기 동적 랜덤 액세스 메모리(Enhanced SDRAM, ESDRAM), 싱크링크 동적 랜덤 액세스 메모리(Synchlink DRAM, SLDRAM), 직접 램버스 랜덤 액세스 메모리(Direct Rambus RAM, DRRAM)가 있다. 본 명세서에 설명된 시스템 및 방법의 메모리(402)는 이들 및 임의의 다른 적합한 유형의 메모리를 포함하지만, 이에 한정되지 않는다.

일부 실시예에서, 메모리(402)에는 실행 가능한 모듈이나 데이터 구조, 또는 그들의 부분 집합, 또는 그들의 확장 집합인 운영체제(4021)와 애플리케이션 프로그램(4022)이 저장되었다.

상기 운영체제(4021)는 다양한 기본 서비스를 구현하고 하드웨어 기반 작업을 처리하기 위한 프레임 워크 계층, 코어 라이브러리 계층, 드라이버 계층 등과 같은 다양한 시스템 프로그램을 포함한다. 애플리케이션 프로그램(4022)에는 다양한 응용 서비스를 구현하기 위한 미디어 플레이어(Media Player), 브라우저(Browser) 등과 같은 다양한 애플리케이션 프로그램이 포함된다. 본 개시의 실시예의 방법을 구현하기 위한 프로그램은 애플리케이션 프로그램(4022)에 포함될 수 있다.

본 개시의 실시예에서, 단말 장비(400)에는 메모리(402)에 저장되고, 프로세서(401)에서 실행될 수 있는 컴퓨터 프로그램을 포함하며, 컴퓨터 프로그램이 프로세서(401)에 의해 실행될 때 이하 방법(100)의 단계를 구현한다.

상기 본 개시의 실시예에서 제기한 방법은 프로세서(401)에 적용되거나 프로세서(401)에 의해 구현될 수 있다. 프로세서(401)는 신호 처리 능력을 갖는 집적 회로 칩일 수 있다. 구현 과정에서, 상기 방법 실시예의 각 단계는 프로세서(401)의 하드웨어의 집적 로직 회로 또는 소프트웨어 형태의 명령에 의해 실행될 수 있다. 상기 프로세서(401)는 범용 프로세서, 디지털 신호 프로세서(Digital Signal Processor, DSP), 전용 집적 회로(Application Specific Integrated Circuit, ASIC), 필드 프로그램 게이트 어레이(Field Programmable Gate Array, FPGA) 또는 다른 프로그램머블 논리 부품, 이산 게이트, 트랜지스터 논리 부품, 이산 하드웨어 부품일 수 있다. 본 개시의 실시예에 개시된 각 방법, 단계 및 논리 개략도를 구현하거나 실행할 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있고, 또는 프로세서도 임의의 일반 프로세서 등 일 수 있다. 본 개시의 실시예에 개시된 방법의 단계는 하드웨어 디코딩 프로세서에 의해 실행 및 완료되는 것으로 직접 구현되거나, 디코딩 프로세서에서 하드웨어 및 소프트웨어 모듈의 조합에 의해 실행 및 완료되는 것으로 구현될 수 있다. 소프트웨어 모듈은 당업계에서 신뢰성이 있는 컴퓨터 판독 가능한 저장매체, 예를 들어 랜덤 액세스 메모리, 플래시 메모리, 읽기 전용 메모리, 프로그램머블 읽기 전용 메모리, 또는, 전기적 소거 가능 프로그래머블 메모리 및 레지스터에 저장될 수 있다. 컴퓨터 판독가능 저장 매체는 메모리(402)에 위치하며, 프로세서(401)는 메모리(402) 중의 정보를 판독하여 하드웨어를 통해 상기 방법의 단계를 완성한다. 구체적으로, 상기 컴퓨터 판독가능 저장 매체에는 컴퓨터 프로그램이 저장되어 있고, 컴퓨터 프로그램이 프로세서(401)에 의해 실행될 때 상기 방법(100) 실시예의 각 단계를 구현한다.

본 개시에 설명된 실시예들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로 코드 또는 이들의 조합으로 구현될 수 있다. 하드웨어의 구현의 경우, 처리 유닛은 하나 이상의 전용 집적 회로(Application Specific Integrated Circuits, ASIC), 디지털 신호 프로세서(Digital Signal Processor, DSP), 디지털 신호 처리 장비(DSP Device, DSPD), 프로그램머블 논리 장비(Programmable Logic Device, PLD), 필드 프로그램 게이트 어레이(Field-Programmable Gate Array, FPGA), 범용 프로세서, 제어기, 마이크로 제어기, 마이크로 프로세서, 본 개시 내용에 대한 기능을 실행하는 다른 전자 유닛, 또는 이들의 조합에 의해 구현될 수 있다.

소프트웨어의 구현의 경우, 본 개시의 실시예에 의한 기능의 모듈을 실행하는 것을 통해 본 개시의 실시예에 의한 기술을 구현할 수 있다. 소프트웨어 코드는 메모리에 저장되고 프로세서에 의해 실행될 수 있다. 메모리는 프로세서에서 구현되거나 프로세서 외부에서 구현될 수 있다.

단말 장비(400)는 상기 방법 실시예 중 단말 장비가 구현하는 각 단계를 구현할 수 있으며, 반복을 피하기 위하여, 여기서는 추가 설명을 생략한다.

본 개시의 실시예는 컴퓨터 판독가능 저장 매체를 더 제공함에 있어서, 컴퓨터 판독가능 저장 매체에는 컴퓨터 프로그램이 저장되어 있고, 해당 컴퓨터 프로그램이 프로세서에 의해 실행될 때 상기 방법 실시예(100)의 각 단계를 구현하고, 동일한 기술적 효과를 달성할 수 있으므로 반복을 피하기 위해 여기서는 추가 설명을 생략한다. 여기서, 상기 컴퓨터 판독가능 저장 매체는 읽기 전용 메모리(Read-Only Memory, ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 자기 디스크 또는 광 디스크 등과 같은 비-과도상태 컴퓨터 판독가능 저장 매체를 포함한다.

본 명세서에서, 용어 ‘포함한다’, ‘갖는다’ 또는 다른 변형은 비배타적 포함을 가리키며, 일련의 요소를 포함하는 프로세스, 방법, 물품 또는 장치가 그 요소 뿐만 아니라 명확하게 나열되지 않은 다른 요소도 포함하며, 또는 이러한 프로세스, 방법, 물품 또는 장치의 고유한 요소도 포함한다는 점에 유의해야 한다. 별도로 제한이 없는 한, ‘~하나를 포함한다’로 정의된 요소는 해당 요소를 포함하는 프로세스, 방법, 물품 또는 장치에서 다른 동일한 요소의 존재를 배제하지 않는다.

상기 실시예의 설명을 통해, 당업자라면 상기 실시예의 방법이 소프트웨어와 필요한 일반 하드웨어 플랫폼을 결부하는 방식에 의해 구현될 수 있으며, 또 하드웨어에 또는 소프트웨어에 의해 구현될 수도 있지만, 많은 경우에 소프트웨어와 필요한 일반 하드웨어 플랫폼을 결부하는 방식이 더 바람직하다는 것을 명백하게 이해할 수 있을 것이다. 이러한 이해에 기초하면, 본 개시의 기술 방안의 본질적 부분 또는 기존 기술에 기여한 부분 또는 해당 기술 방안의 전부 또는 일부분을 소프트웨어 제품의 형태로 구현할 수 있고, 단말(휴대폰, 컴퓨터, 서버, 에어컨 또는 네트워크 장비 등)에 의해 본 개시의 각 실시예에 따른 방법을 수행할 수 있는 복수의 명령을 포함시켜 해당 컴퓨터 소프트웨어 제품을 저장 매체(예를 들어, ROM/RAM, 자기 디스크, 광 디스크)에 저장할 수 있다.

전술한 내용은 본 개시의 실시예를 첨부된 도면을 참조하여 설명하였지만 본 개시는 상기 특정 구현 방식에 국한되지 않는다. 상기 특정 구현 방식은 제한적이 아니라 예시적에 불과하며, 본 분야의 통상의 지식을 갖춘 자는 본 개시의 계시에 기반하여 본 개시의 주지와 청구항의 보호범위를 벗어나지 않는 전제하에서 다양한 양태를 도출할 수 있으며, 이는 모두 본 개시의 보호범위에 포함된다.

Claims

단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법에 있어서,
타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 및
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이며,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하는 단계를 포함하되, 상기 사용 가능한 자원에서, 처음 N개 심볼이 매핑하는 복소값 심볼은 (N+1)~2N번째 심볼이 매핑하는 복소값 심볼과 동일하며,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련되는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제1항에 있어서,
상기 타겟 자원은,
자동 이득 제어(AGC)가 점유하는 자원; 또는,
물리적 사이드링크 공유 채널(PSSCH)이 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 물리적 사이드링크 제어 채널(PSCCH)이 점유하는 자원은 시간 영역에서 겹치는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제1항에 있어서,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법에 있어서,
타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 및
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E'와 같고, E'는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이며,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 N번째 심볼에까지 매핑하는 단계를 포함하되,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련되거나,
또는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 자원 요소(RE)로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 RE로부터 시작하여, 시퀀스 체증의 순서로 M번째 RE에까지 매핑하는 단계를 포함하되,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, 상기 타겟 자원은 PSSCH가 점유하는 자원을 포함하고, M은 상기 PSSCH가 점유하는 RE의 수이며,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는,
polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함하되,
A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, k는 인코딩 비트의 시작 출력 위치를 나타내거나; 또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
LDPC 인코딩인 경우, 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제4항에 있어서,
상기 타겟 자원은,
자동 이득 제어(AGC)가 점유하는 자원; 또는,
물리적 사이드링크 공유 채널(PSSCH)이 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 물리적 사이드링크 제어 채널(PSCCH)이 점유하는 자원은 시간 영역에서 겹치는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제4항에 있어서,
상기 사용 가능한 자원에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N번째 심볼의 매핑 정보의 반복이고, 또는,
상기 사용 가능한 자원에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이며, M은 PSSCH가 점유하는 RE의 수인 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제4항에 있어서,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법에 있어서,
타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 및
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E'와 같고, E'는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이며,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 N+1번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 N번째 심볼에까지 매핑하는 단계를 포함하되,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련되거나,
또는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 자원 요소(RE)로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하고, 나머지 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 RE로부터 시작하여, 시퀀스 체증의 순서로 M번째 RE에까지 매핑하는 단계를 포함하되,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, 상기 타겟 자원은 PSSCH가 점유하는 자원을 포함하고, M은 상기 PSSCH가 점유하는 RE의 수이며,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는
polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는
polar 인코딩인 경우, 인코딩 비트의 k=E mod A 위치로부터 시작하여 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 출력하고, 인코딩 비트의 k=(E mod A)+E 위치로부터 시작하여 길이가 제2 시퀀스 길이 E’인 서브 시퀀스를 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함하되,
A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, k는 인코딩 비트의 시작 출력 위치를 나타내고, mod는 모듈로 연산을 나타내거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
LDPC 인코딩인 경우, 리던던시 버전의 m= E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 또는
LDPC 인코딩인 경우, 리던던시 버전의 m= E mod A 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 뒤에 있음 - 를 생성하는 단계; 를 더 포함하되,
A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, m은 시작 출력 위치를 나타내고, mod는 모듈로 연산을 나타내는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제8항에 있어서,
상기 타겟 자원은,
자동 이득 제어(AGC)가 점유하는 자원; 또는,
물리적 사이드링크 공유 채널(PSSCH)이 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 물리적 사이드링크 제어 채널(PSCCH)이 점유하는 자원은 시간 영역에서 겹치는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제8항에 있어서,
상기 사용 가능한 자원에서, 처음 N개 심볼의 매핑 정보는 (N+1)~2N번째 심볼의 매핑 정보의 반복이고, 또는,
상기 사용 가능한 자원에서, 처음 M개 RE의 매핑 정보는 (M+1)~2M개 RE의 매핑 정보의 반복이며, M은 PSSCH가 점유하는 RE의 수인 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법에 있어서,
타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 및
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이며,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 M+1번째 RE로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 RE에까지 매핑하는 단계를 포함하되, 상기 사용 가능한 자원에서, 처음 M개 RE에 매핑된 복소값 심볼은 (M+1)~2M번째 RE에 매핑된 복소값 심볼과 동일하며,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같고, 상기 타겟 자원은 PSSCH가 점유하는 자원을 포함하고, M은 상기 PSSCH가 점유하는 RE의 수인 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제11항에 있어서,
상기 타겟 자원은,
자동 이득 제어(AGC)가 점유하는 자원; 또는,
물리적 사이드링크 공유 채널(PSSCH)이 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 물리적 사이드링크 제어 채널(PSCCH)이 점유하는 자원은 시간 영역에서 겹치는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제11항에 있어서,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
단말 장비에 의해 수행되는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법에 있어서,
타겟 자원의 자원 크기에 따라, 상기 타겟 자원을 포함하지 않는 사용 가능한 자원이 나를 수 있는 인코딩 비트 길이 E를 계산하는 단계; 및
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계; 를 포함하되, 상기 인코딩 비트 시퀀스의 길이는 E 또는 E+E’와 같고, E’는 상기 타겟 자원이 나를 수 있는 인코딩 비트의 길이이며,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하는 단계를 포함하되,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E+E’와 같고, N은 전송 블록 크기와 관련되고, 상기 전송 블록 크기는 상기 사용 가능한 자원과 관련되거나;
또는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계는,
레이트 매칭에 의해 출력된 인코딩 비트 시퀀스를 상기 사용 가능한 자원의 첫 번째 심볼로부터 시작하여, 시퀀스 체증의 순서로 상기 사용 가능한 자원의 마지막 심볼에까지 매핑하는 단계를 포함하되,
상기 첫 번째 심볼 상의 사용 가능한 자원 요소(RE)의 수는 상기 첫 번째 심볼 상의 전체 RE 수의 절반이고, 상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스의 길이는 E와 같은 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제14항에 있어서,
상기 타겟 자원은,
자동 이득 제어(AGC)가 점유하는 자원; 또는,
물리적 사이드링크 공유 채널(PSSCH)이 점유하는 자원; 을 포함하되, 상기 PSSCH가 점유하는 자원과 물리적 사이드링크 제어 채널(PSCCH)이 점유하는 자원은 시간 영역에서 겹치는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제14항에 있어서,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
뉴머롤로지의 구성에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
리던던시 버전에 따라, 상기 자원 매핑의 시작 심볼 위치 또는 시작 RE 위치를 결정하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
제14항에 있어서,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
polar 인코딩인 경우, 인코딩 비트의 k=0 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계; 또는
polar 인코딩인 경우, 인코딩 비트의 k=A-E 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계; 를 더 포함하되,
A는 순환 버퍼의 길이이고, A는 E에 의해 계산되고, k는 인코딩 비트의 시작 출력 위치를 나타내거나;
또는,
상기 레이트 매칭에 의해 출력된 인코딩 비트 시퀀스에 따라 자원 매핑을 수행하는 단계 이전에,
LDPC 인코딩인 경우, 리던던시 버전의 시작 정보 위치로부터 시작하여, 길이가 제2 시퀀스 길이 E’인 서브 시퀀스와 길이가 제1 시퀀스 길이 E인 서브 시퀀스를 각각 출력하여, 길이가 E’+E인 시퀀스 - 상기 길이가 E’인 서브 시퀀스는 상기 길이가 E인 서브 시퀀스의 앞에 있음 - 를 생성하는 단계를 더 포함하는 것을 특징으로 하는 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법.
단말 장비에 있어서,
메모리, 프로세서, 및 상기 메모리에 저장되고 상기 프로세서에서 실행될 수 있는 컴퓨터 프로그램을 포함하며, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 때 제1항 내지 제3항 중 어느 한 항에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현하거나, 또는, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 때 제4항 내지 제7항 중 어느 한 항에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현하거나, 또는, 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 때 제8항 내지 제10항 중 어느 한 항에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현하거나, 또는 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 때 제11항 내지 제13항 중 어느 한 항에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현하거나, 또는 상기 컴퓨터 프로그램이 상기 프로세서에 의해 실행될 때 제14항 내지 제17항 중 어느 한 항에 따른 사이드링크 레이트 매칭 및 자원 매핑을 위한 방법의 단계를 구현하는 것을 특징으로 하는 단말 장비.
삭제
삭제
삭제