KR102663316B1 - upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device - Google Patents

upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device Download PDF

Info

Publication number
KR102663316B1
KR102663316B1 KR1020230092977A KR20230092977A KR102663316B1 KR 102663316 B1 KR102663316 B1 KR 102663316B1 KR 1020230092977 A KR1020230092977 A KR 1020230092977A KR 20230092977 A KR20230092977 A KR 20230092977A KR 102663316 B1 KR102663316 B1 KR 102663316B1
Authority
KR
South Korea
Prior art keywords
upper electrode
profile
measured
radius
plasma
Prior art date
Application number
KR1020230092977A
Other languages
Korean (ko)
Inventor
용일구
Original Assignee
솔믹스 주식회사
Filing date
Publication date
Application filed by 솔믹스 주식회사 filed Critical 솔믹스 주식회사
Application granted granted Critical
Publication of KR102663316B1 publication Critical patent/KR102663316B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32541Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder

Abstract

실시예는 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하는 상부 전극을 제공하고, 상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고, 상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3이다.Examples include a flat top surface; and providing an upper electrode that faces the upper surface and includes a lower surface including a curved surface, wherein the lower surface includes a first Rz and a second Rz, wherein the first Rz is measured in a radial direction from the center of the lower surface. , the second Rz is measured in a circumferential direction perpendicular to the radial direction, and the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.

Description

상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법{upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device}Upper electrode, semiconductor device manufacturing apparatus including same and manufacturing method for semiconductor device {upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device}

실시예는 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법에 관한 것이다.Embodiments relate to an upper electrode, a semiconductor device manufacturing apparatus including the same, and a semiconductor device manufacturing method.

일반적으로 반도체 에칭용 샤워헤드는 반도체 제조 챔버에서 실리콘웨이퍼로 플라즈마 상태의 가스를 분사하여 웨이퍼를 식각하는데 사용되는 장비이다.In general, a showerhead for semiconductor etching is equipment used to etch wafers by spraying gas in a plasma state from a semiconductor manufacturing chamber to a silicon wafer.

상기 샤워헤드는 다수의 가스분사용 홀을 구비하며, 가스분사용 홀을 통해 플라즈마 상태의 가스를 통과시킨다.The showerhead has a plurality of gas injection holes and passes gas in a plasma state through the gas injection holes.

웨이퍼를 정밀하게 식각하기 위해, 샤워헤드의 홀은 정밀하게 생성되어야 한다. In order to precisely etch the wafer, the holes in the showerhead must be created precisely.

이를 위해, 선행문헌 1(대한민국 등록특허 제10-0299975호) 및 선행문헌 2(대한민국 등록특허 10-0935418호)과 같이 복수 개의 팁들이 돌출 형성된 드릴링 플레이트에 연마제와 실리콘 재질의 원판을 대향시키고, 드릴링 플레이트 및 원판에 연마제를 공급하는 동시에 드링링 플레이트에 초음파를 인가하여 원판을 천공하였다.For this purpose, as in Prior Document 1 (Korean Patent No. 10-0299975) and Prior Document 2 (Korean Patent No. 10-0935418), a disk made of abrasive and silicon is opposed to a drilling plate on which a plurality of tips are protruding, Abrasives were supplied to the drilling plate and disk, and ultrasonic waves were applied to the drilling plate to drill the disk.

선행문헌 1 및 선행문헌 2는 두꺼운 샤워헤드 가공 시 드릴링 플레이트에 삽입된 핀의 길이가 길어지게 된다. 이는 초음파 생성 시 핀이 진동하게 되어 샤워헤드의 홀이 균일하게 형성되지 않는 문제점을 유발한다.In Prior Literature 1 and Prior Literature 2, when processing a thick shower head, the length of the pin inserted into the drilling plate becomes longer. This causes the pin to vibrate when ultrasonic waves are generated, causing a problem in which the holes in the showerhead are not formed uniformly.

특히, 규소(Si)와 탄소(C)가 1:1로 결합되어 있는 탄화규소(Silicon Carbide: Sic))의 경우 강한 공유결합 물질로 다른 세라믹 재료에 비하여 열전도율이 높고, 내마모성, 고온강도 및 내화학성이 우수하기 때문에 기계적 물성 면에서 취약하거나 필수적인 분야에서 이를 보강, 보완 또는 대체할 수 있도록 폭넓게 응용되고 있으며, 특히 모스 경도가 9.2로 다이아몬드 다음으로 높아 내구성이 뛰어나 반도체 부품 분야에서도 널리 사용되고 있다.In particular, silicon carbide (Sic), which is a 1:1 combination of silicon (Si) and carbon (C), is a strong covalent material and has higher thermal conductivity than other ceramic materials, as well as wear resistance, high temperature strength, and durability. Because it has excellent chemical properties, it is widely used to reinforce, supplement, or replace mechanical properties in areas where mechanical properties are weak or essential. In particular, its Mohs hardness is 9.2, the second highest after diamond, so it is widely used in the field of semiconductor components due to its excellent durability.

실시예는 균일한 플라즈마가 전체적으로 균일하게 형성되고, 잔유 부산물을 억제하고, 디펙의 발생을 방지할 수 있는 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법을 제공하고자 한다.The embodiment is intended to provide an upper electrode capable of forming uniform plasma uniformly throughout, suppressing residual oil by-products, and preventing the generation of defects, a semiconductor device manufacturing apparatus including the same, and a method of manufacturing a semiconductor device.

실시예에 따른 상부 전극은 실시예에 따른 상부 전극은 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고, 상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고, 상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3이다.The upper electrode according to the embodiment has a flat upper surface; and a lower surface facing the upper surface and including a curved surface, wherein the lower surface includes a first Rz and a second Rz, wherein the first Rz is measured in a radial direction from the center of the lower surface, and the second Rz is measured in the circumferential direction perpendicular to the radial direction, and the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.

일 실시예에 따른 상부 전극에 있어서, 상기 제 1 Rz는 2㎛ 내지 8㎛이고, 상기 제 2 Rz는 2㎛ 내지 8㎛일 수 있다.In the upper electrode according to one embodiment, the first Rz may be 2㎛ to 8㎛, and the second Rz may be 2㎛ to 8㎛.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rp 및 제 2 Rp를 포함하고, 상기 제 1 Rp는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rp는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rp 및 상기 제 2 Rp의 비율이 1:0.7 내지 1:1.3일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rp and a second Rp, the first Rp is measured in a radial direction from the center of the lower surface, and the second Rp is measured with respect to the radial direction. Measured in a perpendicular circumferential direction, the ratio of the first Rp and the second Rp may be 1:0.7 to 1:1.3.

일 실시예에 따른 상부 전극에 있어서, 상기 제 1 Rp는 1㎛ 내지 4㎛이고, 상기 제 2 Rp는 1㎛ 내지 4㎛일 수 있다.In the upper electrode according to one embodiment, the first Rp may be 1㎛ to 4㎛, and the second Rp may be 1㎛ to 4㎛.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rv 및 제 2 Rv를 포함하고, 상기 제 1 Rv는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rv는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rv 및 상기 제 2 Rv의 비율이 1:0.7 내지 1:1.3일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rv and a second Rv, the first Rv is measured in a radial direction from the center of the lower surface, and the second Rv is measured with respect to the radial direction. Measured in a perpendicular circumferential direction, the ratio of the first Rv and the second Rv may be 1:0.7 to 1:1.3.

일 실시예에 따른 상부 전극에 있어서, 상기 제 1 Rv는 1㎛ 내지 4㎛이고, 상기 제 2 Rv는 1㎛ 내지 4㎛일 수 있다.In the upper electrode according to one embodiment, the first Rv may be 1㎛ to 4㎛, and the second Rv may be 1㎛ to 4㎛.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rq 및 제 2 Rq를 포함하고, 상기 제 1 Rq는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rq는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rq 및 상기 제 2 Rq의 비율이 1:0.7 내지 1:1.3일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rq and a second Rq, the first Rq is measured in a radial direction from the center of the lower surface, and the second Rq is measured with respect to the radial direction. Measured in a perpendicular circumferential direction, the ratio of the first Rq and the second Rq may be 1:0.7 to 1:1.3.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rsk 및 제 2 Rsk를 포함하고, 상기 제 1 Rsk는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rsk는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rsk 및 상기 제 2 Rsk의 비율이 1:0.9 내지 1:4일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rsk and a second Rsk, the first Rsk is measured in a radial direction from the center of the lower surface, and the second Rsk is measured with respect to the radial direction. Measured in a perpendicular circumferential direction, the ratio of the first Rsk and the second Rsk may be 1:0.9 to 1:4.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rku 및 제 2 Rku를 포함하고, 상기 제 1 Rku는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rku는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rku 및 상기 제 2 Rku의 비율이 1:0.9 내지 1:1.5일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rku and a second Rku, the first Rku is measured in a radial direction from the center of the lower surface, and the second Rku is measured with respect to the radial direction. Measured in a perpendicular circumferential direction, the ratio of the first Rku and the second Rku may be 1:0.9 to 1:1.5.

일 실시예에 따른 상부 전극에 있어서, 상기 하면은 제 1 Rsm 및 제 2 Rsm를 포함하고, 상기 제 1 Rsm는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rsm는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rsm 및 상기 제 2 Rsm의 비율이 1:0.7 내지 1:1.3일 수 있다.In the upper electrode according to one embodiment, the lower surface includes a first Rsm and a second Rsm, the first Rsm is measured in a radial direction from the center of the lower surface, and the second Rsm is measured with respect to the radial direction. Measured in a vertical circumferential direction, the ratio of the first Rsm and the second Rsm may be 1:0.7 to 1:1.3.

실시예에 따른 반도체 소자 제조 장치는 반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극; 상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 지지부; 및 상기 반도체 기판의 주위를 둘러싸고, 상기 지지부에 구비되는 포커스 링을 포함하고, 상기 상부 전극은 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고, 상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고, 상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3이다.A semiconductor device manufacturing apparatus according to an embodiment includes an upper electrode facing a semiconductor substrate and spraying a process gas; a support portion supporting the semiconductor substrate and disposed below the semiconductor substrate; and a focus ring surrounding the semiconductor substrate and provided on the support portion, wherein the upper electrode has a flat upper surface; and a lower surface facing the upper surface and including a curved surface, wherein the lower surface includes a first Rz and a second Rz, wherein the first Rz is measured in a radial direction from the center of the lower surface, and the second Rz is measured in the circumferential direction perpendicular to the radial direction, and the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.

실시예에 따른 반도체 소자의 제조 방법은 반도체 소자 제조 장치에 반도체 기판을 배치하는 단계; 및 상기 반도체 기판을 처리하는 단계;를 포함하고, 상기 반도체 소자 제조 장치는 상기 반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극; 상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 지지부; 및 상기 반도체 기판의 주위를 둘러싸고, 상기 지지부에 구비되는 포커스 링을 포함하고, 상기 상부 전극은 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고, 상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고, 상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고, 상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3이다.A method of manufacturing a semiconductor device according to an embodiment includes placing a semiconductor substrate in a semiconductor device manufacturing apparatus; and processing the semiconductor substrate, wherein the semiconductor device manufacturing apparatus includes an upper electrode facing the semiconductor substrate and spraying a process gas; a support portion supporting the semiconductor substrate and disposed below the semiconductor substrate; and a focus ring surrounding the semiconductor substrate and provided on the support portion, wherein the upper electrode has a flat upper surface; and a lower surface facing the upper surface and including a curved surface, wherein the lower surface includes a first Rz and a second Rz, wherein the first Rz is measured in a radial direction from the center of the lower surface, and the second Rz is measured in the circumferential direction perpendicular to the radial direction, and the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.

실시예에 따른 상부 전극의 하면은 곡면을 포함한다. 이에 따라서, 실시예에 따른 상부 전극은 반경에 따라서 변하는 두께를 가질 수 있다. 실시예에 따른 상부 전극의 하면은 직경 방향에 따라서 점차적으로 변하는 두께 변화율을 가지는 프로파일을 포함할 수 있다.The lower surface of the upper electrode according to the embodiment includes a curved surface. Accordingly, the upper electrode according to the embodiment may have a thickness that varies depending on the radius. The lower surface of the upper electrode according to the embodiment may include a profile having a thickness change rate that gradually changes along the radial direction.

또한, 실시예에 따른 상부 전극은 중심 부분으로부터 외곽으로 갈 수록 적절하게 두께가 얇아지는 특징을 가질 수 있다. 즉, 실시예에 따른 상부 전극의 하면은 중심 부분에서, 아래로 볼록한 형상을 가지면서, 적절하게 얇아지는 프로파일을 가질 수 있다.Additionally, the upper electrode according to the embodiment may have a characteristic that the thickness becomes appropriately thinner as it goes from the center to the outside. That is, the lower surface of the upper electrode according to the embodiment may have a downwardly convex shape at the center portion and may have a profile that is appropriately thin.

이에 따라서, 실시예에 따른 상부 전극은 중앙 부분으로 플라즈마를 보강하여, 플라즈마의 직진성을 향상시킬 수 있다.Accordingly, the upper electrode according to the embodiment can reinforce the plasma in the central portion, thereby improving the straightness of the plasma.

이에 따라서, 실시예에 따른 상부 전극은 전체적으로 균일한 플라즈마를 생성할 수 있다.Accordingly, the upper electrode according to the embodiment can generate an overall uniform plasma.

특히, 상기 상부 전극의 직경이 커질수록, 상기 상부 전극의 중앙 부분으로 갈수록 플라즈마 밀도가 감소될 수 있다. 이때, 상기 상부 전극은 상기와 같은 두께 변화율을 가지는 프로파일들을 포함하기 때문에, 전체적으로 균일한 플라즈마를 구현할 수 있다.In particular, as the diameter of the upper electrode increases, plasma density may decrease toward the central portion of the upper electrode. At this time, because the upper electrode includes profiles having the above thickness change rate, an overall uniform plasma can be realized.

또한, 상기 하면은 상기와 같은 범위로 제 1 Rz 및 제 2 Rz를 가질 수 있다. 또한, 상기 하면은 상기와 같은 범위로 제 1 Rp, 제 1 Rv, 제 1 Rq, 제 1 Rsk, 제 1 Rku, 제 1 Rsm, 제 2 Rp, 제 2 Rv, 제 2 Rq, 제 2 Rsk, 제 2 Rku 또는/및 제 1 Rsm를 가질 수 있다.Additionally, the lower surface may have a first Rz and a second Rz in the same range as above. In addition, the lower surface has 1st Rp, 1st Rv, 1st Rq, 1st Rsk, 1st Rku, 1st Rsm, 2nd Rp, 2nd Rv, 2nd Rq, 2nd Rsk, It may have a second Rku or/and a first Rsm.

특히, 상기 하면은 상기와 같이, 방향에 따라서 편차가 적은 표면 특성을 가질 수 있다. 즉, 상기 하면은 전체적으로 등방성에 가까운 표면 특성을 가질 수 있다.In particular, the lower surface may have surface characteristics with little variation depending on the direction, as described above. That is, the lower surface may have surface characteristics close to isotropic as a whole.

상기 하면은 곡면을 가지면서, 상기와 같은 표면 특성을 가지기 때문에, 실시예에 따른 상부 전극은 잔유 공정 부산물의 발생을 억제할 수 있다. 또한, 실시예에 따른 상부 전극은 상기 잔유 공정 부산물의 흡착을 방지할 수 있다.Since the lower surface has a curved surface and the above surface characteristics, the upper electrode according to the embodiment can suppress the generation of residual oil process by-products. Additionally, the upper electrode according to the embodiment can prevent adsorption of the residual oil process by-products.

이에 따라서, 실시예에 따른 상부 전극은 반도체 소자를 제조하기 위한 공정에서, 스크래치 또는 채터마크 등과 같은 디펙을 방지할 수 있다.Accordingly, the upper electrode according to the embodiment can prevent defects such as scratches or chatter marks during a process for manufacturing a semiconductor device.

또한, 실시예에 따른 상부 전극은 상기 반도체 소자를 제조하기 위한 공정에서, 특정 부분으로 플라즈마가 집중되는 현상을 억제하므로, 특정 부위가 식각되는 현상을 방지할 수 있다.In addition, the upper electrode according to the embodiment suppresses the concentration of plasma in a specific part during the process for manufacturing the semiconductor device, thereby preventing the specific part from being etched.

이에 따라서, 실시예에 따른 상부 전극은 플라즈마 생성 영역에서의 플라즈마에 의한 과도한 마모를 억제할 수 있다. 이에 따라서, 실시예에 따른 상부 전극을 포함하는 반도체 소자 제조 장치는 향상된 내구성을 가질 수 있다.Accordingly, the upper electrode according to the embodiment can suppress excessive wear caused by plasma in the plasma generation area. Accordingly, the semiconductor device manufacturing apparatus including the upper electrode according to the embodiment may have improved durability.

도 1은 일 실시예에 따른 상부 전극을 도시한 시시도이다.
도 2는 일 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다.
도 3은 일 실시예에 따른 상부 전극의 하면을 도시한 평면도이다.
도 4는 일 실시예에 따른 포커스링을 도시한 사시도이다.
도 5는 일 실시예에 따른 포커스링의 일 단면을 도시한 단면도이다.
도 6은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다.
도 7은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다.
1 is a perspective view showing an upper electrode according to one embodiment.
Figure 2 is a cross-sectional view showing a cross-section of an upper electrode according to an embodiment.
Figure 3 is a plan view showing the lower surface of the upper electrode according to one embodiment.
Figure 4 is a perspective view showing a focus ring according to an embodiment.
Figure 5 is a cross-sectional view showing a cross-section of a focus ring according to an embodiment.
FIG. 6 is a diagram illustrating a semiconductor device manufacturing apparatus according to an embodiment.
Figure 7 is a cross-sectional view showing a plasma region confinement assembly according to one embodiment.

실시 예의 설명에 있어서, 각 부, 면, 층 또는 기판 등이 각 부, 면, 층 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiment, when each part, surface, layer, or substrate is described as being formed “on” or “under” each part, surface, layer, or substrate, “On” and “under” include those formed “directly” or “indirectly” through other components. In addition, the standards for the top or bottom of each component are explained based on the drawings. The size of each component in the drawings may be exaggerated for explanation and does not indicate the actual size.

실시예에 따른 상부 전극은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 상부 전극은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The upper electrode according to the embodiment may be a component used in a manufacturing device for manufacturing a semiconductor device. That is, the upper electrode may be a component that forms part of the semiconductor device manufacturing apparatus.

상기 상부 전극은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 상부 전극은 반도체 기판을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다.The upper electrode may be a component used in a plasma processing device for manufacturing semiconductor devices. The upper electrode may be a component used in a plasma etching device for selectively etching a semiconductor substrate.

상기 상부 전극은 플라즈마를 분사하기 위한 상부 전극 어셈블리의 일부를 구성하는 부품일 수 있다.The upper electrode may be a component that forms part of an upper electrode assembly for spraying plasma.

또한, 상기 상부 전극은 웨이퍼를 수용하고, 플라즈마 영역을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.Additionally, the upper electrode may be a component that forms part of an assembly that accommodates the wafer and defines the plasma region.

도 1은 일 실시예에 따른 상부 전극을 도시한 시시도이다. 도 2는 일 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다. 도 3은 일 실시예에 따른 상부 전극의 하면을 도시한 평면도이다. 도 4는 일 실시예에 따른 포커스링을 도시한 사시도이다. 도 5는 일 실시예에 따른 포커스링의 일 단면을 도시한 단면도이다. 도 6은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 7은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다.1 is a perspective view showing an upper electrode according to one embodiment. Figure 2 is a cross-sectional view showing a cross-section of an upper electrode according to an embodiment. Figure 3 is a plan view showing the lower surface of the upper electrode according to one embodiment. Figure 4 is a perspective view showing a focus ring according to an embodiment. Figure 5 is a cross-sectional view showing a cross-section of a focus ring according to an embodiment. FIG. 6 is a diagram illustrating a semiconductor device manufacturing apparatus according to an embodiment. Figure 7 is a cross-sectional view showing a plasma region confinement assembly according to one embodiment.

도 1 및 도 2를 참조하면, 실시예에 따른 상부 전극(220)은 원형 플레이트 형상을 가질 수 있다. 실시예에 따른 상부 전극(220)은 반경 방향으로 점차적으로 두께가 변하는 형상을 가질 수 있다.Referring to FIGS. 1 and 2 , the upper electrode 220 according to the embodiment may have a circular plate shape. The upper electrode 220 according to an embodiment may have a shape whose thickness gradually changes in the radial direction.

상기 상부 전극(220)은 제 1 상면(221), 제 1 하면(222) 및 제 1 측면(223)을 포함한다.The upper electrode 220 includes a first upper surface 221, a first lower surface 222, and a first side surface 223.

상기 제 1 상면(221) 및 상기 제 1 하면(222)은 서로 대향된다.The first upper surface 221 and the first lower surface 222 face each other.

상기 제 1 상면(221)은 플라즈마를 형성하기 위한 기체가 유입되는 영역에 위치될 수 있다. 상기 제 1 상면(221)은 전체적으로 평평할 수 있다. 상기 제 1 상면(221)은 단차 또는 굴곡을 실질적으로 포함하지 않을 수 있다.The first upper surface 221 may be located in an area where gas for forming plasma flows. The first upper surface 221 may be entirely flat. The first upper surface 221 may not substantially include steps or curves.

상기 제 1 하면(222)은 상기 플라즈마 영역(114)에 위치될 수 있다. 상기 제 1 하면(222)은 굴곡을 포함할 수 있다. 상기 제 1 하면(222)은 반경 방향으로 굴곡을 가질 수 있다. 상기 제 1 하면(222)의 일부는 굴곡지고, 일부는 평평할 수 있다.The first lower surface 222 may be located in the plasma area 114. The first lower surface 222 may include a curve. The first lower surface 222 may be curved in the radial direction. A portion of the first lower surface 222 may be curved and a portion may be flat.

상기 제 1 측면(223)은 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)으로 연장된다. 상기 제 1 측면(223)은 상기 상부 전극(220)의 외주면일 수 있다.The first side 223 extends from the first upper surface 221 to the first lower surface 222. The first side 223 may be the outer peripheral surface of the upper electrode 220.

상기 상부 전극(220)은 다수 개의 관통홀들(226)을 포함한다. 상기 관통홀(226)은 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)으로 연장된다. 상기 관통홀(226)을 통하여, 상기 제 1 상면(221)으로부터 상기 상부 전극(220)의 아래로 플라즈마가 분사될 수 있다.The upper electrode 220 includes a plurality of through holes 226. The through hole 226 extends from the first upper surface 221 to the first lower surface 222. Plasma may be sprayed from the first upper surface 221 down to the upper electrode 220 through the through hole 226.

상기 관통홀(226)의 직경은 약 0.3㎜ 내지 약 1㎜일 수 있다.The diameter of the through hole 226 may be about 0.3 mm to about 1 mm.

상기 관통홀들(226) 사이의 간격은 약 1㎝ 내지 약 10㎝일 수 있다. 상기 관통홀(226) 사이의 간격은 약 3㎝ 내지 약 8㎝일 수 있다. The spacing between the through holes 226 may be about 1 cm to about 10 cm. The spacing between the through holes 226 may be about 3 cm to about 8 cm.

상기 제 1 측면(223)에 단차가 형성될 수 있다. 즉, 상기 제 1 측면(223)의 일부 및 상기 제 1 측면(223)의 다른 일부가 서로 다른 평면에 배치될 수 있다. 이에 따라서, 상기 상부 전극(220)은 상기 제 1 측면(223)에 단차부(225)를 포함할 수 있다.A step may be formed on the first side 223. That is, a part of the first side 223 and another part of the first side 223 may be disposed on different planes. Accordingly, the upper electrode 220 may include a step portion 225 on the first side 223.

상기 단차부(225)는 상기 반도체 소자의 제조 장치에 사용되는 다른 부품에 걸리거나, 결합될 수 있다.The step portion 225 may be caught or coupled to other components used in the semiconductor device manufacturing apparatus.

상기 제 1 측면(223)에는 단차가 형성되지 않고, 전체적으로 평평할 수 있다. 즉, 상기 제 1 측면(223)에서, 상기 단차부가 생략될 수 있다.No steps are formed on the first side 223 and the first side 223 may be flat overall. That is, on the first side 223, the step portion may be omitted.

상기 상부 전극(220)은 중심으로부터 특정 반경에서 두께를 가질 수 있다. 즉, 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께는 상기 중심으로부터 상기 제 1 상면(221)과 평평한 수평 방향으로, 반경에 따라서 결정될 수 있다.The upper electrode 220 may have a thickness at a specific radius from the center. That is, the thickness from the first upper surface 221 to the first lower surface 222 may be determined according to the radius in a horizontal direction from the center that is flat with the first upper surface 221.

상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께 방향은 상기 제 1 상면(221)에 대하여 수직일 수 있다. 상기 상부 전극(220)은 선 대칭 구조를 가질 수 있다. 즉, 상기 상부 전극(220)은 상기 제 1 상면(221)의 중심을 수직으로 통과하는 중심 선(C)을 기준으로 선 대칭 구조를 가질 수 있다. 이때, 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께(T)는 상기 반경(R)의 함수(T(R))일 수 있다. 즉, 상기 상부 전극(220)은 동일한 반경에서, 실질적으로 동일한 두께를 가질 수 있다.The thickness direction from the first upper surface 221 to the first lower surface 222 may be perpendicular to the first upper surface 221. The upper electrode 220 may have a linearly symmetric structure. That is, the upper electrode 220 may have a line-symmetric structure with respect to the center line C that passes vertically through the center of the first upper surface 221. At this time, the thickness (T) from the first upper surface 221 to the first lower surface 222 may be a function (T(R)) of the radius (R). That is, the upper electrode 220 may have the same radius and substantially the same thickness.

또한, 상기 반경(R)은 상기 제 1 하면(222)의 중심으로부터 수평 방향 및 반경 방향으로 거리이다. 상기 수평 방향은 상기 제 1 상면(221)과 실질적으로 평행할 수 있다. 또한, 상기 수평 방향은 상기 두께 방향과 실질적으로 수직할 수 있다.Additionally, the radius R is the distance from the center of the first lower surface 222 in the horizontal and radial directions. The horizontal direction may be substantially parallel to the first upper surface 221. Additionally, the horizontal direction may be substantially perpendicular to the thickness direction.

또한, 두께 변화율은 반경 변화에 따른 두께 변화일 수 있다. 상기 두께 변화율은 상기 두께 변화를 상기 반경 변화로 나눈 값일 수 있다. 즉, 상기 두께 변화율은 상기 두께를 상기 반경으로 미분한 값일 수 있다.Additionally, the thickness change rate may be a thickness change according to a change in radius. The thickness change rate may be a value obtained by dividing the thickness change by the radius change. That is, the thickness change rate may be a value obtained by differentiating the thickness by the radius.

상기 두께 변화율은 하기의 수식 1에 의해서 도출될 수 있다.The thickness change rate can be derived by Equation 1 below.

[수식 1][Formula 1]

dTR = ( T11 - T12 ) / (R11 - R12)dTR = ( T11 - T12 ) / (R11 - R12)

여기서, 상기 dTR은 두께 변화율이고, 상기 T1은 상기 반경 MR1에서의 두께이고, 상기 T2는 상기 반경 MR2에서의 두께이다.Here, dTR is the thickness change rate, T1 is the thickness at the radius MR1, and T2 is the thickness at the radius MR2.

상기 상부 전극(220)의 두께는 두께 측정기에 의해서 측정될 수 있다. 또한, 상기 상부 전극(220)의 두께는 상기 제 1 상면(221)을 기준으로 상기 제 1 하면(222)까지 상기 수평 방향에 대하여 수직 방향으로 측정될 수 있다. 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께는 다수 개의 측정 지점들에서 각각 측정될 수 있다. 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께는 약 0.2㎜ 내지 약 0.4㎜ 중 하나의 측정 간격으로 측정될 수 있다. 상기 측정 지점들 사이의 간격은 약 0.2㎜ 내지 약 0.4㎜ 중 하나 선택될 수 있다. 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)까지의 두께는 상기 측정 간격마다 측정될 수 있다. 상기 측정 간격은 서로 인접하는 측정 지점 사이의 반경 차이일 수 있다.The thickness of the upper electrode 220 can be measured using a thickness gauge. Additionally, the thickness of the upper electrode 220 may be measured in a direction perpendicular to the horizontal direction from the first upper surface 221 to the first lower surface 222. The thickness from the first upper surface 221 to the first lower surface 222 may be measured at a plurality of measurement points. The thickness from the first upper surface 221 to the first lower surface 222 may be measured at a measurement interval of about 0.2 mm to about 0.4 mm. The spacing between the measurement points may be selected from about 0.2 mm to about 0.4 mm. The thickness from the first upper surface 221 to the first lower surface 222 may be measured at each measurement interval. The measurement interval may be a difference in radii between adjacent measurement points.

또한, 상기 두께 변화율은 상기 측정 간격 별로 도출될 수 있다. 즉, 상기 두께 변화율은 서로 인접하는 측정 지점들 사이에서 계산될 수 있다. 즉, 상기 수식 1에서, 상기 MR1 - MR2는 상기 측정 간격일 수 있다. 상기 MR1 - MR2는 0.2㎜ 내지 약 0.4㎜일 수 있다. 상기 측정 간격은 약 0.2㎜, 0.25㎜, 0.3㎜, 0.35㎜ 또는 0.4㎜ 중 하나 선택될 수 있다.Additionally, the thickness change rate can be derived for each measurement interval. That is, the thickness change rate can be calculated between adjacent measurement points. That is, in Equation 1, MR1 - MR2 may be the measurement interval. The MR1 - MR2 may be 0.2 mm to about 0.4 mm. The measurement interval may be selected from approximately 0.2 mm, 0.25 mm, 0.3 mm, 0.35 mm, or 0.4 mm.

상기 제 1 하면(222)은 곡면을 포함할 수 있다. 이에 따라서, 실시예에 따른 상부 전극(220)은 점차적으로 변하는 두께 변화율을 가지는 프로파일들을 가질 수 있다.The first lower surface 222 may include a curved surface. Accordingly, the upper electrode 220 according to the embodiment may have profiles having a gradually changing thickness change rate.

예를 들어, 도 2에 도시된 바와 같이, 상기 제 1 하면(222)은 제 1 프로파일(P1), 제 2 프로파일(P2), 제 3 프로파일(P3), 제 4 프로파일(P4) 및 제 5 프로파일(P5)을 포함할 수 있다.For example, as shown in FIG. 2, the first lower surface 222 has a first profile (P1), a second profile (P2), a third profile (P3), a fourth profile (P4), and a fifth profile. May include profile (P5).

상기 제 1 프로파일(P1)은 상기 제 1 하면(222)의 중심 영역에 배치될 수 있다. 상기 제 1 프로파일(P1)은 상기 제 1 하면(222)의 중심으로부터 제 1 반경(R1)까지일 수 있다. 상기 제 1 프로파일(P1)은 상부에서 보았을 때, 원 형상을 가질 수 있다. 상기 제 1 프로파일(P1)은 상기 제 1 하면(222)의 중심 영역에 대응될 수 있다.The first profile P1 may be disposed in the center area of the first lower surface 222. The first profile P1 may extend from the center of the first lower surface 222 to the first radius R1. The first profile P1 may have a circular shape when viewed from the top. The first profile P1 may correspond to the center area of the first lower surface 222.

상기 제 1 반경(R1)은 약 7.5㎜ 내지 약 9.5㎜ 중 하나일 수 있다. 상기 제 1 반경(R1)은 약 8㎜ 내지 9㎜ 중 하나일 수 있다.The first radius R1 may be one of about 7.5 mm to about 9.5 mm. The first radius R1 may be one of about 8 mm to 9 mm.

상기 제 1 프로파일(P1)은 제 1 두께 변화율을 가질 수 있다. 이때, 상기 제 1 두께 변화율은 상기 제 1 프로파일(P1)에서 측정된 두께 변화율들의 평균 값일 수 있다.The first profile P1 may have a first thickness change rate. At this time, the first thickness change rate may be an average value of thickness change rates measured in the first profile P1.

상기 제 1 두께 변화율은 약 -0.1 내지 약 0일 수 있다. 상기 제 1 두께 변화율은 약 -0.09 내지 약 0일 수 있다.The first thickness change rate may be about -0.1 to about 0. The first thickness change rate may be about -0.09 to about 0.

상기 제 1 두께 변화율은 상기 제 1 하면(222)의 중심(C)으로부터 외곽으로 갈수록 점점 더 작아질 수 있다. 상기 제 1 두께 변화율은 상기 제 1 하면(222)의 중심(C)에서 0에 근접하고, 외곽으로 갈수록 점점 더 작아질 수 있다.The first thickness change rate may gradually become smaller as it moves from the center C of the first lower surface 222 to the outer edge. The first thickness change rate may approach 0 at the center C of the first lower surface 222 and may gradually become smaller toward the outside.

또한, 상기 제 1 프로파일(P1)에서, 상기 제 1 하면(222)의 중심(C)에서, 상기 제 1 두께 변화율은 약 -0.01 내지 약 0.01 중 하나이고, 상기 제 1 반경(R1)에서, 상기 제 1 두께 변화율은 약 -0.09 내지 약 -0.07 중 하나일 수 있다.Additionally, in the first profile P1, at the center C of the first lower surface 222, the first thickness change rate is one of about -0.01 to about 0.01, and at the first radius R1, The first thickness change rate may be one of about -0.09 to about -0.07.

상기 제 1 두께 변화율은 상기 중심(C)에서, 상기 제 1 반경(R1)으로 갈수록, 약 -0.01 내지 약 0.01 중 하나로부터 약 -0.09 내지 약 -0.07 중 하나까지 점점 작아질 수 있다.The first thickness change rate may gradually decrease from the center C to the first radius R1 from about -0.01 to about 0.01 to about -0.09 to about -0.07.

상기 제 2 프로파일(P2)은 상기 제 1 프로파일(P1)보다 더 외측에 배치된다. 상기 제 2 프로파일(P2)은 상기 제 1 프로파일(P1)의 주위를 둘러쌀 수 있다. 상기 제 2 프로파일(P2)은 상기 제 1 프로파일(P1)의 주위를 따라서 연장될 수 있다. 상기 제 2 프로파일(P2)은 상기 제 1 프로파일(P1)의 외곽과 직접 접할 수 있다. 즉, 상기 제 2 프로파일(P2)은 상기 제 1 프로파일(P1)은 서로 직접 연결될 수 있다.The second profile (P2) is disposed further outside than the first profile (P1). The second profile (P2) may surround the first profile (P1). The second profile (P2) may extend along the periphery of the first profile (P1). The second profile (P2) may directly contact the outside of the first profile (P1). That is, the second profile (P2) and the first profile (P1) may be directly connected to each other.

상기 제 2 프로파일(P2)은 상부에서 보았을 때, 고리 형상을 가질 수 있다. 상기 제 2 프로파일(P2)은 상부에서 보았을 때, 도넛 형상을 가질 수 있다.The second profile P2 may have a ring shape when viewed from the top. The second profile P2 may have a donut shape when viewed from the top.

상기 제 2 프로파일(P2)은 상기 제 1 반경(R1)부터 제 2 반경(R2)까지일 수 있다. 상기 제 2 프로파일(P2)은 상기 제 1 반경(R1)부터 상기 제 2 반경(R2)까지의 영역일 수 있다. 상기 제 2 반경(R2)은 상기 제 1 반경(R1)보다 더 클 수 있다.The second profile P2 may be from the first radius R1 to the second radius R2. The second profile P2 may be an area from the first radius R1 to the second radius R2. The second radius R2 may be larger than the first radius R1.

상기 제 2 반경(R2)은 약 11㎜ 내지 약 14㎜ 중 하나일 수 있다. 상기 제 2 반경(R2)은 약 12㎜ 내지 약 13㎜ 중 하나일 수 있다. 상기 제 2 반경(R2)은 12㎜ 내지 약 12.6㎜ 중 하나일 수 있다.The second radius R2 may be one of about 11 mm to about 14 mm. The second radius R2 may be one of about 12 mm to about 13 mm. The second radius R2 may be one of 12 mm to about 12.6 mm.

상기 제 2 프로파일(P2)은 제 2 두께 변화율을 가질 수 있다. 상기 제 2 두께 변화율은 상기 제 2 프로파일(P2)에서 두께 변화율의 평균값일 수 있다.The second profile P2 may have a second thickness change rate. The second thickness change rate may be an average value of the thickness change rate in the second profile P2.

상기 제 2 두께 변화율은 약 -0.12 내지 약 -0.08일 수 있다. 상기 제 2 두께 변화율은 약 -0.119 내지 약 -0.083일 수 있다. 상기 제 2 두께 변화율은 약 -0.10 내지 약 -0.09일 수 있다.The second thickness change rate may be about -0.12 to about -0.08. The second thickness change rate may be about -0.119 to about -0.083. The second thickness change rate may be about -0.10 to about -0.09.

상기 제 2 프로파일(P2)에서, 상기 제 2 두께 변화율은 외곽으로 갈수록 점점 더 작아질 수 있다. 즉, 상기 제 2 프로파일(P2)에서, 상기 제 2 두께 변화율은 가장 내측에서 가장 큰 값을 가지고, 가장 외측에서 가장 작은 값을 가질 수 있다.In the second profile P2, the second thickness change rate may gradually become smaller toward the outer edge. That is, in the second profile P2, the second thickness change rate may have the largest value at the innermost side and the smallest value at the outermost side.

상기 제 1 반경(R1)에서, 상기 제 2 두께 변화율은 약 -0.07 내지 -0.09 중 하나일 수 있다. 상기 제 2 반경(R2)에서, 상기 제 2 두께 변화율은 약 -0.115 내지 약 -0.122 중 하나일 수 있다.At the first radius R1, the second thickness change rate may be one of about -0.07 to -0.09. At the second radius R2, the second thickness change rate may be one of about -0.115 to about -0.122.

상기 제 2 두께 변화율은 상기 제 1 반경(R1)으로부터 상기 제 2 반경(R2)로 갈수록, 약 -0.07 내지 -0.09 중 하나로부터 약 -0.115 내지 약 -0.122 중 하나까지 점점 감소될 수 있다.The second thickness change rate may gradually decrease from about -0.07 to -0.09 to about -0.115 to about -0.122 as it goes from the first radius (R1) to the second radius (R2).

상기 제 3 프로파일(P3)은 상기 제 2 프로파일(P2) 외측에 배치된다. 상기 제 3 프로파일(P3)은 상기 제 1 프로파일(P1) 및 상기 제 2 프로파일(P2)을 둘러쌀 수 있다. 즉, 상기 제 3 프로파일(P3)은 상기 상기 제 1 프로파일(P1)의 주위를 따라서 연장될 수 있다. 상기 제 3 프로파일(P3)은 상기 제 2 프로파일(P2)의 주위를 따라서 연장될 수 있다. 상기 제 3 프로파일(P3)은 상기 제 2 프로파일(P2)의 외곽과 직접 접할 수 있다. 즉, 상기 제 3 프로파일(P3)은 상기 제 2 프로파일(P2)은 서로 직접 연결될 수 있다. The third profile (P3) is disposed outside the second profile (P2). The third profile (P3) may surround the first profile (P1) and the second profile (P2). That is, the third profile (P3) may extend along the periphery of the first profile (P1). The third profile (P3) may extend along the periphery of the second profile (P2). The third profile (P3) may directly contact the outer edge of the second profile (P2). That is, the third profile (P3) and the second profile (P2) may be directly connected to each other.

상기 제 3 프로파일(P3)은 상기 제 2 반경(R2)부터 제 3 반경(R3)까지일 수 있다. 즉, 상기 제 3 프로파일(P3)은 상기 제 2 반경(R2)부터 상기 제 3 반경(R3)까지의 영역일 수 있다. 상기 제 3 반경(R3)은 상기 제 2 반경(R2)보다 더 클 수 있다.The third profile P3 may be from the second radius R2 to the third radius R3. That is, the third profile P3 may be an area from the second radius R2 to the third radius R3. The third radius R3 may be larger than the second radius R2.

상기 제 3 반경(R3)은 약 54㎜ 내지 약 60㎜ 중 하나일 수 있다. 상기 제 3 반경(R3)은 약 55㎜ 내지 약 59㎜ 중 하나일 수 있다. 상기 제 3 반경(R3)은 56.5㎜ 내지 약 58.5㎜ 중 하나일 수 있다.The third radius R3 may be one of about 54 mm to about 60 mm. The third radius R3 may be one of about 55 mm to about 59 mm. The third radius R3 may be one of 56.5 mm to about 58.5 mm.

상기 제 3 프로파일(P3)은 제 3 두께 변화율을 가질 수 있다. 상기 제 3 두께 변화율은 상기 제 3 프로파일(P3)에서 두께 변화율의 평균 값일 수 있다.The third profile P3 may have a third thickness change rate. The third thickness change rate may be an average value of the thickness change rate in the third profile P3.

상기 제 3 두께 변화율은 약 -0.115 내지 약 -0.122일 수 있다. 상기 제 3 두께 변화율은 약 -0.116 내지 약 -0.121일 수 있다. 상기 제 3 두께 변화율은 약 -0.117 내지 약 -0.120일 수 있다.The third thickness change rate may be about -0.115 to about -0.122. The third thickness change rate may be about -0.116 to about -0.121. The third thickness change rate may be about -0.117 to about -0.120.

상기 제 3 프로파일(P3)에서, 상기 제 3 두께 변화율은 전체적으로 일정할 수 있다. 즉, 상기 제 3 프로파일(P3)에서, 상기 제 3 두께 변화율은 편차가 작을 수 있다. 상기 제 3 두께 변화율의 편차는 0.006 미만일 수 있다. 상기 제 3 두께 변화율의 편차는 0.005 미만일 수 있다. 상기 제 3 두께 변화율의 편차는 0.004 미만일 수 있다.In the third profile P3, the third thickness change rate may be constant overall. That is, in the third profile P3, the third thickness change rate may have a small deviation. The deviation of the third thickness change rate may be less than 0.006. The deviation of the third thickness change rate may be less than 0.005. The deviation of the third thickness change rate may be less than 0.004.

상기 제 2 반경(R2)에서, 상기 제 3 두께 변화율은 약 -0.115 내지 -0.122 중 하나일 수 있다. 상기 제 3 반경(R3)에서, 상기 제 3 두께 변화율은 약 -0.115 내지 약 -0.122 중 하나일 수 있다.At the second radius R2, the third thickness change rate may be one of about -0.115 to -0.122. At the third radius R3, the third thickness change rate may be one of about -0.115 to about -0.122.

상기 제 4 프로파일(P4)은 상기 제 3 프로파일(P3) 외측에 배치된다. 상기 제 4 프로파일(P4)은 상기 제 1 프로파일(P1), 상기 제 2 프로파일(P2) 및 상기 제 3 프로파일(P3)을 둘러쌀 수 있다. 즉, 상기 제 4 프로파일(P4)은 상기 상기 제 1 프로파일(P1)의 주위를 따라서 연장될 수 있다. 상기 제 4 프로파일(P4)은 상기 제 2 프로파일(P2)의 주위를 따라서 연장될 수 있다. 상기 제 4 프로파일(P4)은 상기 상기 제 3 프로파일(P3)의 주위를 따라서 연장될 수 있다. 상기 제 4 프로파일(P4)은 상기 제 3 프로파일(P3)의 외곽과 직접 접할 수 있다. 즉, 상기 제 4 프로파일(P4)은 상기 제 3 프로파일(P3)은 서로 직접 연결될 수 있다. The fourth profile (P4) is disposed outside the third profile (P3). The fourth profile (P4) may surround the first profile (P1), the second profile (P2), and the third profile (P3). That is, the fourth profile (P4) may extend along the periphery of the first profile (P1). The fourth profile (P4) may extend along the periphery of the second profile (P2). The fourth profile (P4) may extend along the periphery of the third profile (P3). The fourth profile (P4) may directly contact the outer edge of the third profile (P3). That is, the fourth profile (P4) and the third profile (P3) may be directly connected to each other.

상기 제 4 프로파일(P4)은 상기 제 3 반경(R3)부터 제 4 반경(R4)까지일 수 있다. 즉, 상기 제 4 프로파일(P4)은 상기 제 3 반경(R3)부터 상기 제 4 반경(R4)까지의 영역일 수 있다. 상기 제 4 반경(R4)은 상기 제 3 반경(R3)보다 더 클 수 있다.The fourth profile P4 may be from the third radius R3 to the fourth radius R4. That is, the fourth profile P4 may be an area from the third radius R3 to the fourth radius R4. The fourth radius R4 may be larger than the third radius R3.

상기 제 4 반경(R4)은 약 86㎜ 내지 약 92㎜ 중 하나일 수 있다. 상기 제 4 반경(R4)은 약 87㎜ 내지 약 91㎜ 중 하나일 수 있다. 상기 제 4 반경(R4)은 87㎜ 내지 약 90㎜ 중 하나일 수 있다.The fourth radius R4 may be one of about 86 mm to about 92 mm. The fourth radius R4 may be one of about 87 mm to about 91 mm. The fourth radius R4 may be one of 87 mm to about 90 mm.

상기 제 4 프로파일(P4)은 제 4 두께 변화율을 가질 수 있다. 상기 제 4 두께 변화율은 상기 제 4 프로파일(P4)에서 두께 변화율의 평균 값일 수 있다.The fourth profile P4 may have a fourth thickness change rate. The fourth thickness change rate may be an average value of the thickness change rate in the fourth profile P4.

상기 제 4 두께 변화율은 약 -0.121 내지 약 0일 수 있다. 상기 제 3 두께 변화율은 약 -0.120 내지 약 0일 수 있다. 상기 제 3 두께 변화율은 약 -0.120 내지 약 0.003일 수 있다. 상기 제 3 두께 변화율은 약 -0.08 내지 약 -0.03일 수 있다.The fourth thickness change rate may be about -0.121 to about 0. The third thickness change rate may be about -0.120 to about 0. The third thickness change rate may be about -0.120 to about 0.003. The third thickness change rate may be about -0.08 to about -0.03.

상기 제 4 프로파일(P4)에서, 상기 제 4 두께 변화율은 외곽으로 갈수록 점점 커질 수 있다.In the fourth profile P4, the fourth thickness change rate may gradually increase toward the outer edge.

상기 제 3 반경(R3)에서, 상기 제 4 두께 변화율은 약 -0.115 내지 -0.122 중 하나일 수 있다. 상기 제 4 반경(R4)에서, 상기 제 4 두께 변화율은 약 -0.01 내지 약 0.01 중 하나일 수 있다.At the third radius R3, the fourth thickness change rate may be one of about -0.115 to -0.122. At the fourth radius R4, the fourth thickness change rate may be one of about -0.01 to about 0.01.

상기 제 4 두께 변화율은 상기 제 3 반경(R3)에서, 상기 제 4 반경(R4)로 갈수록, 약 -0.115 내지 -0.122 중 하나로부터 -0.01 내지 약 0.01 중 하나까지 점점 더 커질 수 있다.The fourth thickness change rate may gradually increase from about -0.115 to -0.122 to -0.01 to about 0.01 as it goes from the third radius (R3) to the fourth radius (R4).

상기 제 5 프로파일(P5)은 상기 제 4 프로파일(P4) 외측에 배치된다. 상기 제 5 프로파일(P5)은 상기 제 1 프로파일(P1), 상기 제 2 프로파일(P2), 상기 제 3 프로파일(P3) 및 상기 제 4 프로파일(P4)을 둘러쌀 수 있다. 즉, 상기 제 5 프로파일(P5)은 상기 상기 제 1 프로파일(P1)의 주위를 따라서 연장될 수 있다. 상기 제 5 프로파일(P5)은 상기 제 2 프로파일(P2)의 주위를 따라서 연장될 수 있다. 상기 제 5 프로파일(P5)은 상기 제 3 프로파일(P3)의 주위를 따라서 연장될 수 있다. 상기 제 5 프로파일(P5)은 상기 제 4 프로파일(P4)의 주위를 따라서 연장될 수 있다. 상기 제 5 프로파일(P5)은 상기 제 4 프로파일(P4)의 외곽과 직접 접할 수 있다. 즉, 상기 제 5 프로파일(P5)은 상기 제 4 프로파일(P4)은 서로 직접 연결될 수 있다. The fifth profile (P5) is disposed outside the fourth profile (P4). The fifth profile (P5) may surround the first profile (P1), the second profile (P2), the third profile (P3), and the fourth profile (P4). That is, the fifth profile (P5) may extend along the periphery of the first profile (P1). The fifth profile (P5) may extend along the periphery of the second profile (P2). The fifth profile (P5) may extend along the periphery of the third profile (P3). The fifth profile (P5) may extend along the periphery of the fourth profile (P4). The fifth profile (P5) may directly contact the outer edge of the fourth profile (P4). That is, the fifth profile (P5) and the fourth profile (P4) may be directly connected to each other.

상기 제 5 프로파일(P5)은 상기 제 4 반경(R4)부터 제 5 반경(R5)까지일 수 있다. 즉, 상기 제 5 프로파일(P5)은 상기 제 4 반경(R4)부터 상기 제 5 반경(R5)까지의 영역일 수 있다. 상기 제 5 반경(R5)은 상기 제 4 반경(R4)보다 더 클 수 있다. 또한, 상기 제 5 반경(R5)은 상기 상부 전극(220)의 외곽일 수 있다.The fifth profile P5 may be from the fourth radius R4 to the fifth radius R5. That is, the fifth profile P5 may be an area from the fourth radius R4 to the fifth radius R5. The fifth radius R5 may be larger than the fourth radius R4. Additionally, the fifth radius R5 may be the outer edge of the upper electrode 220.

상기 제 5 반경(R5)은 약 98㎜ 내지 약 105㎜ 중 하나일 수 있다. 상기 제 5 반경(R5)은 약 98㎜ 내지 약 102㎜ 중 하나일 수 있다. 상기 제 5 반경(R5)은 98㎜ 내지 약 100㎜ 중 하나일 수 있다.The fifth radius R5 may be one of about 98 mm to about 105 mm. The fifth radius R5 may be one of about 98 mm to about 102 mm. The fifth radius R5 may be one of 98 mm to about 100 mm.

상기 제 5 프로파일(P5)은 제 5 두께 변화율을 가질 수 있다.The fifth profile P5 may have a fifth thickness change rate.

상기 제 5 두께 변화율은 약 -0.005 내지 약 0.005일 수 있다. 상기 제 5 두께 변화율은 약 -0.003 내지 약 0.003일 수 있다. 상기 제 5 두께 변화율은 약 -0.002 내지 약 0.002일 수 있다.The fifth thickness change rate may be about -0.005 to about 0.005. The fifth thickness change rate may be about -0.003 to about 0.003. The fifth thickness change rate may be about -0.002 to about 0.002.

상기 제 5 프로파일(P5)에서, 상기 제 5 두께 변화율은 전체적으로 일정할 수 있다. 즉, 상기 제 5 프로파일(P5)에서, 상기 제 5 두께 변화율은 편차가 작을 수 있다. 상기 제 5 두께 변화율의 편차는 0.006 미만일 수 있다. 상기 제 5 두께 변화율의 편차는 0.005 미만일 수 있다. 상기 제 5 두께 변화율의 편차는 0.003 미만일 수 있다. In the fifth profile P5, the fifth thickness change rate may be constant overall. That is, in the fifth profile P5, the fifth thickness change rate may have a small deviation. The deviation of the fifth thickness change rate may be less than 0.006. The deviation of the fifth thickness change rate may be less than 0.005. The deviation of the fifth thickness change rate may be less than 0.003.

상기 제 1 하면(222)의 중심에서, 상기 두께는 약 14㎜ 내지 약 20㎜일 수 있다. 상기 제 1 하면(222)의 중심에서, 상기 두께는 약 15㎜ 내지 약 17㎜일 수 있다.At the center of the first lower surface 222, the thickness may be about 14 mm to about 20 mm. At the center of the first lower surface 222, the thickness may be about 15 mm to about 17 mm.

상기 제 5 프로파일(P5)에서, 상기 두께는 약 6㎜ 내지 약 10㎜일 수 있다. 상기 제 5 프로파일(P5)에서, 상기 두께는 약 7㎜ 내지 약 9㎜일 수 있다.In the fifth profile P5, the thickness may be about 6 mm to about 10 mm. In the fifth profile P5, the thickness may be about 7 mm to about 9 mm.

또한, 상기 상부 전극(220)의 전체 반경은 상기 제 5 반경(R5)와 실질적으로 동일할 수 있다. 상기 상부 전극(220)의 전체 반경은 약 98㎜ 내지 약 106㎜일 수 있다.Additionally, the overall radius of the upper electrode 220 may be substantially equal to the fifth radius R5. The overall radius of the upper electrode 220 may be about 98 mm to about 106 mm.

또한, 상기 제 1 반경(R1)을 상기 상부 전극(220)의 전체 반경으로 나눈 값은 0.075 내지 0.095일 수 있다. 상기 제 2 반경(R1)을 상기 상부 전극(220)의 전체 반경으로 나눈 값은 0.11 내지 0.14일 수 있다. 상기 제 3 반경(R3)을 상기 상부 전극(220)의 전체 반경으로 나눈 값은 0.48 내지 0.54일 수 있다. 상기 제 4 반경(R4)을 상기 상부 전극(220)의 전체 반경으로 나눈 값은 0.88 내지 0.92일 수 있다. 상기 제 5 반경(R5)을 상기 상부 전극(220)의 전체 반경으로 나눈 값은 0.97 내지 1일 수 있다.Additionally, a value obtained by dividing the first radius R1 by the total radius of the upper electrode 220 may be 0.075 to 0.095. A value obtained by dividing the second radius R1 by the total radius of the upper electrode 220 may be 0.11 to 0.14. A value obtained by dividing the third radius R3 by the total radius of the upper electrode 220 may be 0.48 to 0.54. A value obtained by dividing the fourth radius R4 by the total radius of the upper electrode 220 may be 0.88 to 0.92. A value obtained by dividing the fifth radius R5 by the total radius of the upper electrode 220 may be 0.97 to 1.

상기 편차는 각 위치별 두께 변화율 및 평균 값의 차이의 절대 값일 수 있다.The deviation may be an absolute value of the difference between the thickness change rate and average value at each location.

또한, 상기 상부 전극(220)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다. 이때, 상기 상부 전극(220)의 두께는 상기 체결 홈이 무시된 상태에서, 상기 두께가 측정될 수 있다. 즉, 상기 상부 전극(220)의 두께는 상기 체결 홈이 채워진 것으로 가정되고, 측정될 수 있다.Additionally, the upper electrode 220 may further include a fastening groove (not shown) for fastening with other components. At this time, the thickness of the upper electrode 220 can be measured while ignoring the fastening groove. That is, the thickness of the upper electrode 220 can be measured assuming that the fastening groove is filled.

앞서 설명한 바와 같이, 실시예에 따른 상부 전극(220)은 상기 반경에 따라서 변하는 두께를 가질 수 있다. 이에 따라서, 상기 제 1 프로파일(P1), 상기 제 2 프로파일(P2), 상기 제 3 프로파일(P3), 상기 제 4 프로파일(P4) 및 상기 제 5 프로파일(P5)은 상기와 같은 범위로 두께 변화율을 가질 수 있다.As previously described, the upper electrode 220 according to the embodiment may have a thickness that varies depending on the radius. Accordingly, the first profile (P1), the second profile (P2), the third profile (P3), the fourth profile (P4), and the fifth profile (P5) have a thickness change rate in the same range as above. You can have

이에 따라서, 실시예에 따른 상부 전극(220)은 중심 부분으로부터 외곽으로 갈 수록 적절하게 두께가 얇아지는 특징을 가질 수 있다. 즉, 실시예에 따른 상부 전극(220)의 하면은 중심 부분에서, 아래로 볼록한 형상을 가지면서, 적절하게 얇아지는 프로파일을 가질 수 있다. 또한, 상기 제 5 프로파일(P5)은 적절한 폭을 가지면서, 전체적으로 평평한 형상을 가질 수 있다.Accordingly, the upper electrode 220 according to the embodiment may have a characteristic that the thickness becomes appropriately thinner from the center to the outside. That is, the lower surface of the upper electrode 220 according to the embodiment may have a downwardly convex shape at the center portion and may have a profile that is appropriately thin. Additionally, the fifth profile P5 may have an appropriate width and an overall flat shape.

이에 따라서, 실시예에 따른 상부 전극(220)은 중앙 부분으로 플라즈마가 모이는 것을 억제하고, 외곽으로 적절하게 플라즈마를 가이드할 수 있다.Accordingly, the upper electrode 220 according to the embodiment can suppress plasma from gathering in the central portion and appropriately guide plasma to the outside.

이에 따라서, 실시예에 따른 상부 전극(220)은 전체적으로 균일한 플라즈마를 생성할 수 있다.Accordingly, the upper electrode 220 according to the embodiment can generate an overall uniform plasma.

실시예에 따른 상부 전극(220)은 중심으로부터 외곽으로 플라즈마를 적절하게 가이드할 수 있다. 즉, 실시예에 따른 상부 전극(220)은 전체적으로 균일하게 플라즈마를 형성하면서, 상기 플라즈마에 높은 직진성을 부여할 수 있다.The upper electrode 220 according to the embodiment can appropriately guide plasma from the center to the outside. That is, the upper electrode 220 according to the embodiment can form plasma uniformly overall and provide high straightness to the plasma.

이에 따라서, 상기 상부 전극(220)은 균일한 두께로 식각 공정을 진행할 수 있다. 즉, 상기 상부 전극(220)이 구비된 반도체 소자 제조 장치는 반도체 기판의 식각 두께를 균일하게 조절할 수 있다.Accordingly, the upper electrode 220 can undergo an etching process with a uniform thickness. That is, the semiconductor device manufacturing apparatus equipped with the upper electrode 220 can uniformly control the etching thickness of the semiconductor substrate.

또한, 상기 제 1 하면(222)은 Rz, Rp, Rv, Rc, Rt, Rq, Rsk, Rku 및 RSm을 가질 수 있다. 상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 상기 표면의 거칠기를 표현하는 파라미터일 수 있다. 상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt 및 상기 Rq는 각각 Rz 조도, Rp 조도, Rv 조도, Rc 조도, Rt 조도 및 Rq 조도일 수 있다.Additionally, the first lower surface 222 may have Rz, Rp, Rv, Rc, Rt, Rq, Rsk, Rku, and RSm. The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm may be parameters expressing the roughness of the surface. The Rz, the Rp, the Rv, the Rc, the Rt, and the Rq may be Rz illuminance, Rp illuminance, Rv illuminance, Rc illuminance, Rt illuminance, and Rq illuminance, respectively.

상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 ISO 4287-1997 또는 ISO 4287-1996에 의해서 규정될 수 있다.The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm may be defined by ISO 4287-1997 or ISO 4287-1996.

상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 표면조도측정기(RT10 TNS-Surftester)에 의해서 측정될 수 있다. 상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 디지털 광학 현미경(Keyence사의 VHX-7000)에 의해서 측정될 수 있다.The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm can be measured by a surface roughness meter (RT10 TNS-Surftester). The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku and the RSm can be measured by a digital optical microscope (VHX-7000 from Keyence).

상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 약 400㎛ 내지 약 1000㎛의 길이에서 측정될 수 있다. 상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 약 400㎛ 내지 약 1000㎛ 중 하나의 길이를 가지는 직선을 따라서 측정될 수 있다.The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm may be measured in a length of about 400 μm to about 1000 μm. The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm may be measured along a straight line having a length of one of about 400 μm to about 1000 μm.

상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 약 10㎛ 내지 약 100㎛의 높이에서 측정될 수 있다.The Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm may be measured at a height of about 10 μm to about 100 μm.

또한, 상기 Rz, 상기 Rp, 상기 Rv, 상기 Rc, 상기 Rt, 상기 Rq, 상기 Rsk, 상기 Rku 및 상기 RSm은 상기 표면의 랜덤한 위치에서, 10회 이상 측정되고, 평균 값으로 얻어질 수 있다.In addition, the Rz, the Rp, the Rv, the Rc, the Rt, the Rq, the Rsk, the Rku, and the RSm can be measured more than 10 times at random positions on the surface and obtained as average values. .

상기 제 1 하면(222)은 제 1 Rz, 제 1 Rp, 제 1 Rv, 제 1 Rc, 제 1 Rt, 제 1 Rq, 제 1 Rsk, 제 1 Rku 및 제 1 RSm을 포함할 수 있다.The first lower surface 222 may include a first Rz, a first Rp, a first Rv, a first Rc, a first Rt, a first Rq, a first Rsk, a first Rku, and a first RSm.

상기 제 1 Rz, 상기 제 1 Rp, 상기 제 1 Rv, 상기 제 1 Rc, 상기 제 1 Rt, 상기 제 1 Rq, 상기 제 1 Rsk, 상기 제 1 Rku 및 상기 제 1 RSm은 상기 제 1 하면(222)의 중심(C)으로부터 반경 방향(RD)으로 측정된 값들이다.The first Rz, the first Rp, the first Rv, the first Rc, the first Rt, the first Rq, the first Rsk, the first Rku and the first RSm are the first lower surface ( These are the values measured in the radial direction (RD) from the center (C) of 222).

즉, 상기 제 1 Rz, 상기 제 1 Rp, 상기 제 1 Rv, 상기 제 1 Rc, 상기 제 1 Rt, 상기 제 1 Rq, 상기 제 1 Rsk, 상기 제 1 Rku 및 상기 제 1 RSm은 상기 제 1 하면(222)의 중심(C)으로부터 외곽을 향하여 상기 반경 방향(RD)을 따라서, 상기 길이 만큼 측정될 수 있다.That is, the first Rz, the first Rp, the first Rv, the first Rc, the first Rt, the first Rq, the first Rsk, the first Rku and the first RSm are the first The length may be measured along the radial direction RD from the center C of the lower surface 222 toward the outside.

상기 제 1 하면(222)은 제 2 Rz, 제 2 Rp, 제 2 Rv, 제 2 Rc, 제 2 Rt, 제 2 Rq, 제 2 Rsk, 제 2 Rku 및 제 2 RSm을 포함할 수 있다.The first lower surface 222 may include a second Rz, a second Rp, a second Rv, a second Rc, a second Rt, a second Rq, a second Rsk, a second Rku, and a second RSm.

상기 제 2 Rz, 상기 제 2 Rp, 상기 제 2 Rv, 상기 제 2 Rc, 상기 제 2 Rt, 상기 제 2 Rq, 상기 제 2 Rsk, 상기 제 2 Rku 및 상기 제 2 RSm은 상기 반경 방향(RD)에 대하여 수직한 원주 방향(CD)으로 측정된 값들이다.The 2nd Rz, the 2nd Rp, the 2nd Rv, the 2nd Rc, the 2nd Rt, the 2nd Rq, the 2nd Rsk, the 2nd Rku and the 2nd RSm are oriented in the radial direction (RD These are values measured in the circumferential direction (CD) perpendicular to ).

즉, 상기 제 2 Rz, 상기 제 2 Rp, 상기 제 2 Rv, 상기 제 2 Rc, 상기 제 2 Rt, 상기 제 2 Rq, 상기 제 2 Rsk, 상기 제 2 Rku 및 상기 제 2 RSm은 상기 원주 방향(CD)으로, 상기 길이 만큼 측정될 수 있다.That is, the 2nd Rz, the 2nd Rp, the 2nd Rv, the 2nd Rc, the 2nd Rt, the 2nd Rq, the 2nd Rsk, the 2nd Rku and the 2nd RSm are in the circumferential direction. (CD), which can be measured by the above length.

상기 제 1 하면(222)에서, 상기 제 1 Rz는 약 1㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rz는 약 2㎛ 내지 약 8㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rz는 약 3㎛ 내지 약 7㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rz는 약 1㎛ 내지 약 33㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rz는 약 1㎛ 내지 약 8㎛일 수 있다.In the first lower surface 222, the first Rz may be about 1 μm to about 10 μm. In the first lower surface 222, the first Rz may be about 2 μm to about 8 μm. In the first lower surface 222, the first Rz may be about 3 μm to about 7 μm. In the first lower surface 222, the first Rz may be about 1㎛ to about 33㎛. In the first lower surface 222, the first Rz may be about 1 μm to about 8 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rz를 가지기 때문에, 피크에서 밸리까지의 높이차가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rz를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the first Rz in the same range as above, the first lower surface 222 may have a convex-convex shape with an appropriate height difference from the peak to the valley. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the first Rz in the same range as above, the adhesion of process by-products can be suppressed.

상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 0.3㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 1㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 1㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 1.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 2㎛ 내지 약 3.5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rp는 약 0.3㎛ 내지 약 1.5㎛일 수 있다.In the first lower surface 222, the first Rp may be about 0.3 μm to about 5 μm. In the first lower surface 222, the first Rp may be about 1 μm to about 4 μm. In the first lower surface 222, the first Rp may be about 1 μm to about 5 μm. In the first lower surface 222, the first Rp may be about 1.5 μm to about 4 μm. In the first lower surface 222, the first Rp may be about 2㎛ to about 3.5㎛. In the first lower surface 222, the first Rp may be about 0.3 μm to about 1.5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rp를 가지기 때문에, 피크의 높이가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rp를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the first Rp in the same range as above, the first lower surface 222 can have a convex-convex shape with an appropriate peak height. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the first Rp in the same range as above, the adhesion of process by-products can be suppressed.

상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 0.3㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 1㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 1㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 1.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 2㎛ 내지 약 3.5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rv는 약 0.3㎛ 내지 약 1.5㎛일 수 있다.In the first lower surface 222, the first Rv may be about 0.3 μm to about 5 μm. In the first lower surface 222, the first Rv may be about 1 μm to about 4 μm. In the first lower surface 222, the first Rv may be about 1 μm to about 5 μm. In the first lower surface 222, the first Rv may be about 1.5 μm to about 4 μm. In the first lower surface 222, the first Rv may be about 2㎛ to about 3.5㎛. In the first lower surface 222, the first Rv may be about 0.3 μm to about 1.5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rv를 가지기 때문에, 밸리의 깊이가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rv를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the first Rv in the same range as above, it can have a concave-convex shape with an appropriate valley depth. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the first Rv in the same range as above, the adhesion of process by-products can be suppressed.

상기 제 1 하면(222)에서, 상기 제 1 Rv는 상기 제 1 Rp보다 더 클 수 있다. 상기 제 1 하면(222)에서, 제 1 밸리 비율이 약 0.55 내지 약 0.8일 수 있다. 상기 제 1 하면(222)에서, 제 1 밸리 비율이 약 0.55 내지 약 0.7일 수 있다. 상기 제 1 하면(222)에서, 제 1 밸리 비율이 약 0.55 내지 약 0.65일 수 있다. 상기 제 1 밸리 비율은 상기 제 1 Rv를 상기 제 1 Rp 및 상기 제 1 Rv의 합으로 나눈 값이다. 상기 제 1 밸리 비율은 하기의 수식 2로 표시될 수 있다.In the first lower surface 222, the first Rv may be larger than the first Rp. In the first lower surface 222, the first valley ratio may be about 0.55 to about 0.8. In the first lower surface 222, the first valley ratio may be about 0.55 to about 0.7. In the first lower surface 222, the first valley ratio may be about 0.55 to about 0.65. The first valley ratio is a value obtained by dividing the first Rv by the sum of the first Rp and the first Rv. The first valley ratio can be expressed by Equation 2 below.

[수식 2][Formula 2]

제 1 밸리 비율 = 제 1 Rv / (제 1 Rp + 제 1 Rv)1st valley ratio = 1st Rv / (1st Rp + 1st Rv)

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 밸리 비율을 가지기 때문에, 밸리가 더 깊은 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first valley ratio in the same range as above, the valley may have a deeper uneven shape. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 Rc는 약 0.5㎛ 내지 약 7㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rc는 약 1㎛ 내지 약 6㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rc는 약 1.5㎛ 내지 약 5㎛일 수 있다.In the first lower surface 222, the first Rc may be about 0.5 μm to about 7 μm. In the first lower surface 222, the first Rc may be about 1 μm to about 6 μm. In the first lower surface 222, the first Rc may be about 1.5 μm to about 5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rc를 가지기 때문에, 적절한 불규칙성을 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first Rc in the same range as above, it can have a concavo-convex shape with appropriate irregularity. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 Rt는 약 1㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rt는 약 1.5㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rt는 약 2㎛ 내지 약 8㎛일 수 있다. In the first lower surface 222, the first Rt may be about 1 μm to about 10 μm. In the first lower surface 222, the first Rt may be about 1.5 μm to about 10 μm. In the first lower surface 222, the first Rt may be about 2㎛ to about 8㎛.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rt를 가지기 때문에, 적절한 최대 높이를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first Rt in the same range as above, it can have a concave-convex shape with an appropriate maximum height. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 Rq는 0.2㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rq는 0.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rq는 0.7㎛ 내지 약 3㎛일 수 있다. In the first lower surface 222, the first Rq may be 0.2 μm to about 5 μm. In the first lower surface 222, the first Rq may be 0.5 μm to about 4 μm. In the first lower surface 222, the first Rq may be 0.7 μm to about 3 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rq를 가지기 때문에, 적절한 평균 높이를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first Rq in the same range as above, it can have a concave-convex shape with an appropriate average height. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 Rsk는 약 -0.2 내지 약 0.7일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rsk는 약 -0.3 내지 약 0.6일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rsk는 약 -0.2 내지 약 0.5일 수 있다.In the first lower surface 222, the first Rsk may be about -0.2 to about 0.7. In the first lower surface 222, the first Rsk may be about -0.3 to about 0.6. In the first lower surface 222, the first Rsk may be about -0.2 to about 0.5.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rsk를 가지기 때문에, 적절한 비대칭도를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first Rsk in the same range as above, it can have a concave-convex shape with appropriate asymmetry. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 Rku는 약 1 내지 약 8일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rku는 약 1 내지 약 6일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rku는 약 1.5 내지 약 5일 수 있다.In the first lower surface 222, the first Rku may be about 1 to about 8. In the first lower surface 222, the first Rku may be about 1 to about 6. In the first lower surface 222, the first Rku may be about 1.5 to about 5.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 Rku를 가지기 때문에, 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first Rku in the same range as above, it can have an appropriate concave-convex shape. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 1 RSm은 약 30㎛ 내지 약 200㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 RSm은 약 40㎛ 내지 약 200㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 RSm은 약 45㎛ 내지 약 170㎛일 수 있다. In the first lower surface 222, the first RSm may be about 30 μm to about 200 μm. In the first lower surface 222, the first RSm may be about 40 μm to about 200 μm. In the first lower surface 222, the first RSm may be about 45 μm to about 170 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 1 RSm을 가지기 때문에, 적절한 간격의 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the first RSm in the same range as above, it can have a concavo-convex shape with appropriate spacing. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rz는 약 1㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rz는 약 2㎛ 내지 약 8㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rz는 약 3㎛ 내지 약 7㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rz는 약 1㎛ 내지 약 33㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rz는 약 1㎛ 내지 약 8㎛일 수 있다.In the first lower surface 222, the second Rz may be about 1 μm to about 10 μm. In the first lower surface 222, the second Rz may be about 2㎛ to about 8㎛. In the first lower surface 222, the second Rz may be about 3 μm to about 7 μm. In the first lower surface 222, the second Rz may be about 1 μm to about 33 μm. In the first lower surface 222, the second Rz may be about 1 μm to about 8 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rz를 가지기 때문에, 피크에서 밸리까지의 높이차가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rz를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the second Rz in the same range as above, the first lower surface 222 can have a convex-convex shape with an appropriate height difference from the peak to the valley. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the second Rz in the same range as above, the adhesion of process by-products can be suppressed.

상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 0.3㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 1㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 1㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 1.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 2㎛ 내지 약 3.5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rp는 약 0.3㎛ 내지 약 1.5㎛일 수 있다.In the first lower surface 222, the second Rp may be about 0.3 μm to about 5 μm. In the first lower surface 222, the second Rp may be about 1㎛ to about 4㎛. In the first lower surface 222, the second Rp may be about 1 μm to about 5 μm. In the first lower surface 222, the second Rp may be about 1.5 μm to about 4 μm. In the first lower surface 222, the second Rp may be about 2㎛ to about 3.5㎛. In the first lower surface 222, the second Rp may be about 0.3 μm to about 1.5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rp를 가지기 때문에, 피크의 높이가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rp를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the second Rp in the same range as above, it can have a concave-convex shape with an appropriate peak height. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the second Rp in the same range as above, it is possible to suppress the adhesion of process by-products.

상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 0.3㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 1㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 1㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 1.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 2㎛ 내지 약 3.5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rv는 약 0.3㎛ 내지 약 1.5㎛일 수 있다.In the first lower surface 222, the second Rv may be about 0.3 μm to about 5 μm. In the first lower surface 222, the second Rv may be about 1 μm to about 4 μm. In the first lower surface 222, the second Rv may be about 1 μm to about 5 μm. In the first lower surface 222, the second Rv may be about 1.5 μm to about 4 μm. In the first lower surface 222, the second Rv may be about 2㎛ to about 3.5㎛. In the first lower surface 222, the second Rv may be about 0.3 μm to about 1.5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rv를 가지기 때문에, 밸리의 깊이가 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 적절하기 유도할 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rv를 가지기 때문에, 공정 부산물의 부착을 억제할 수 있다.Since the first lower surface 222 has the second Rv in the same range as above, the valley depth may have an appropriate uneven shape. Accordingly, the upper electrode 220 can appropriately induce the flow of plasma process gas. Additionally, since the first lower surface 222 has the second Rv in the same range as above, the adhesion of process by-products can be suppressed.

상기 제 1 하면(222)에서, 상기 제 2 Rv는 상기 제 2 Rp보다 더 클 수 있다. 상기 제 1 하면(222)에서, 제 2 밸리 비율이 약 0.55 내지 약 0.8일 수 있다. 상기 제 1 하면(222)에서, 제 2 밸리 비율이 약 0.55 내지 약 0.7일 수 있다. 상기 제 1 하면(222)에서, 제 2 밸리 비율이 약 0.55 내지 약 0.65일 수 있다. 상기 제 2 밸리 비율은 상기 제 2 Rv를 상기 제 2 Rp 및 상기 제 2 Rv의 합으로 나눈 값이다. 상기 제 2 밸리 비율은 하기의 수식 3으로 표시될 수 있다.In the first lower surface 222, the second Rv may be larger than the second Rp. In the first lower surface 222, the second valley ratio may be about 0.55 to about 0.8. In the first lower surface 222, the second valley ratio may be about 0.55 to about 0.7. In the first lower surface 222, the second valley ratio may be about 0.55 to about 0.65. The second valley ratio is the second Rv divided by the sum of the second Rp and the second Rv. The second valley ratio can be expressed by Equation 3 below.

[수식 3][Formula 3]

제 2 밸리 비율 = 제 2 Rv / (제 2 Rp + 제 2 Rv)2nd valley ratio = 2nd Rv / (2nd Rp + 2nd Rv)

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 밸리 비율을 가지기 때문에, 밸리가 더 깊은 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second valley ratio in the same range as above, the valley may have a deeper uneven shape. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rc는 약 0.5㎛ 내지 약 7㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rc는 약 1㎛ 내지 약 6㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rc는 약 1.5㎛ 내지 약 5㎛일 수 있다.In the first lower surface 222, the second Rc may be about 0.5 μm to about 7 μm. On the first lower surface 222, the second Rc may be about 1㎛ to about 6㎛. In the first lower surface 222, the second Rc may be about 1.5 μm to about 5 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rc를 가지기 때문에, 적절한 불규칙성을 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second Rc in the same range as above, it can have a concavo-convex shape with appropriate irregularity. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rt는 약 1㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rt는 약 1.5㎛ 내지 약 10㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rt는 약 2㎛ 내지 약 8㎛일 수 있다. In the first lower surface 222, the second Rt may be about 1 μm to about 10 μm. In the first lower surface 222, the second Rt may be about 1.5 μm to about 10 μm. On the first lower surface 222, the second Rt may be about 2㎛ to about 8㎛.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rt를 가지기 때문에, 적절한 최대 높이를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second Rt in the same range as above, it can have a concave-convex shape with an appropriate maximum height. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rq는 0.2㎛ 내지 약 5㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rq는 0.5㎛ 내지 약 4㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rq는 0.7㎛ 내지 약 3㎛일 수 있다. In the first lower surface 222, the second Rq may be 0.2 μm to about 5 μm. In the first lower surface 222, the second Rq may be 0.5 μm to about 4 μm. In the first lower surface 222, the second Rq may be 0.7 μm to about 3 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rq를 가지기 때문에, 적절한 평균 높이를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second Rq in the same range as above, it can have a concave-convex shape with an appropriate average height. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rsk는 약 -0.2 내지 약 0.8일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rsk는 약 -0.3 내지 약 0.7일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rsk는 약 -0.2 내지 약 0.6일 수 있다.In the first lower surface 222, the second Rsk may be about -0.2 to about 0.8. In the first lower surface 222, the second Rsk may be about -0.3 to about 0.7. In the first lower surface 222, the second Rsk may be about -0.2 to about 0.6.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rsk를 가지기 때문에, 적절한 비대칭도를 가지는 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second Rsk in the same range as above, it can have a concave-convex shape with appropriate asymmetry. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 Rku는 약 1 내지 약 8일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rku는 약 1 내지 약 6일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 Rku는 약 1.5 내지 약 5일 수 있다.In the first lower surface 222, the second Rku may be about 1 to about 8. In the first lower surface 222, the second Rku may be about 1 to about 6. At the first lower surface 222, the second Rku may be about 1.5 to about 5.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 Rku를 가지기 때문에, 적절한 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second Rku in the same range as above, it can have an appropriate concave-convex shape. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

상기 제 1 하면(222)에서, 상기 제 2 RSm은 약 30㎛ 내지 약 200㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 RSm은 약 40㎛ 내지 약 200㎛일 수 있다. 상기 제 1 하면(222)에서, 상기 제 2 RSm은 약 45㎛ 내지 약 170㎛일 수 있다. On the first lower surface 222, the second RSm may be about 30 μm to about 200 μm. On the first lower surface 222, the second RSm may be about 40 μm to about 200 μm. On the first lower surface 222, the second RSm may be about 45 μm to about 170 μm.

상기 제 1 하면(222)은 상기와 같은 범위로, 상기 제 2 RSm을 가지기 때문에, 적절한 간격의 요철 형상을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 플라즈마 공정 기체의 흐름을 원활하게 하면서, 상기 공정 부산물의 부착을 방지할 수 있다.Since the first lower surface 222 has the second RSm in the same range as above, it can have a concavo-convex shape with appropriate spacing. Accordingly, the upper electrode 220 can prevent the adhesion of the process by-products while smoothing the flow of the plasma process gas.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 상기 제 1 하면(222)에서, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rz 및 상기 제 2 Rz의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rz and the second Rz may be about 1:0.7 to about 1:1.3. On the first lower surface 222, the ratio of the first Rz and the second Rz may be about 1:0.8 to about 1:1.2. Additionally, on the first lower surface 222, the ratio of the first Rz and the second Rz may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rz and the second Rz may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rp 및 상기 제 2 Rp의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rp 및 상기 제 2 Rp의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rp 및 상기 제 2 Rp의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rp 및 상기 제 2 Rp의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rp and the second Rp may be about 1:0.7 to about 1:1.3. Additionally, on the first lower surface 222, the ratio of the first Rp and the second Rp may be about 1:0.8 to about 1:1.2. Additionally, in the first lower surface 222, the ratio of the first Rp and the second Rp may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rp and the second Rp may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rv 및 상기 제 2 Rv의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rv 및 상기 제 2 Rv의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rv 및 상기 제 2 Rv의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rv 및 상기 제 2 Rv의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rv and the second Rv may be about 1:0.7 to about 1:1.3. Additionally, on the first lower surface 222, the ratio of the first Rv and the second Rv may be about 1:0.8 to about 1:1.2. Additionally, on the first lower surface 222, the ratio of the first Rv and the second Rv may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rv and the second Rv may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rc 및 상기 제 2 Rc의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rc 및 상기 제 2 Rc의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rc 및 상기 제 2 Rc의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rc 및 상기 제 2 Rc의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rc and the second Rc may be about 1:0.7 to about 1:1.3. Additionally, on the first lower surface 222, the ratio of the first Rc and the second Rc may be about 1:0.8 to about 1:1.2. Additionally, on the first lower surface 222, the ratio of the first Rc and the second Rc may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rc and the second Rc may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rt 및 상기 제 2 Rt의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rt 및 상기 제 2 Rt의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rt 및 상기 제 2 Rt의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rt 및 상기 제 2 Rt의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rt and the second Rt may be about 1:0.7 to about 1:1.3. Additionally, on the first lower surface 222, the ratio of the first Rt and the second Rt may be about 1:0.8 to about 1:1.2. Additionally, on the first lower surface 222, the ratio of the first Rt and the second Rt may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rt and the second Rt may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rq 및 상기 제 2 Rq의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rq 및 상기 제 2 Rq의 비율이 약 1:0.8 내지 약 1:1.2일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rq 및 상기 제 2 Rq의 비율이 약 1:0.75 내지 약 1:1.15일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rq 및 상기 제 2 Rq의 비율이 약 1:0.9 내지 약 1:1.1일 수 있다.Additionally, on the first lower surface 222, the ratio of the first Rq and the second Rq may be about 1:0.7 to about 1:1.3. Additionally, on the first lower surface 222, the ratio of the first Rq and the second Rq may be about 1:0.8 to about 1:1.2. Additionally, on the first lower surface 222, the ratio of the first Rq and the second Rq may be about 1:0.75 to about 1:1.15. Additionally, on the first lower surface 222, the ratio of the first Rq and the second Rq may be about 1:0.9 to about 1:1.1.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rsk 및 상기 제 2 Rsk의 비율이 약 1:0.9 내지 약 1:4일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rsk 및 상기 제 2 Rsk의 비율이 약 1:1 내지 약 1:3.5일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rsk 및 상기 제 2 Rsk의 비율이 약 1:2 내지 약 1:3일 수 있다.Additionally, in the first lower surface 222, the ratio of the first Rsk and the second Rsk may be about 1:0.9 to about 1:4. Additionally, in the first lower surface 222, the ratio of the first Rsk and the second Rsk may be about 1:1 to about 1:3.5. Additionally, on the first lower surface 222, the ratio of the first Rsk and the second Rsk may be about 1:2 to about 1:3.

또한, 상기 제 1 하면(222)에서, 상기 제 1 Rku 및 상기 제 2 Rku의 비율이 약 1:0.7 내지 약 1:1.3일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rku 및 상기 제 2 Rku의 비율이 약 1:0.9 내지 약 1:1.5일 수 있다. 또한, 상기 제 1 하면(222)에서, 상기 제 1 Rku 및 상기 제 2 Rku의 비율이 약 1:0.9 내지 약 1:1.3일 수 있다.Additionally, in the first lower surface 222, the ratio of the first Rku and the second Rku may be about 1:0.7 to about 1:1.3. Additionally, in the first lower surface 222, the ratio of the first Rku and the second Rku may be about 1:0.9 to about 1:1.5. Additionally, in the first lower surface 222, the ratio of the first Rku and the second Rku may be about 1:0.9 to about 1:1.3.

상기 제 1 하면(222)은 상기와 같이 조도를 가질 수 있다. 또한, 상기 제 1 하면(222)은 상기와 같이, 방향에 따라서 편차가 적은 표면 특성을 가질 수 있다. 즉, 상기 제 1 하면(222)은 전체적으로 등방성에 가까운 표면 특성을 가질 수 있다.The first lower surface 222 may have an illumination intensity as described above. Additionally, the first lower surface 222 may have surface characteristics with little variation depending on the direction, as described above. That is, the first lower surface 222 may have surface characteristics close to isotropic as a whole.

이에 따라서, 실시예에 따른 상부 전극(220)은 잔유 공정 부산물의 발생을 억제할 수 있다. 즉, 실시예에 따른 상부 전극(220)은 상기 잔유 공정 부산물의 흡착을 방지할 수 있다.Accordingly, the upper electrode 220 according to the embodiment can suppress the generation of residual oil process by-products. That is, the upper electrode 220 according to the embodiment can prevent adsorption of the residual oil process by-products.

이에 따라서, 실시예에 따른 상부 전극(220)은 반도체 소자를 제조하기 위한 공정에서, 스크래치 또는 채터마크 등과 같은 디펙을 방지할 수 있다.Accordingly, the upper electrode 220 according to the embodiment can prevent defects such as scratches or chatter marks during a process for manufacturing a semiconductor device.

실시예에 따른 포커스 링(230)은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 포커스 링(230)은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The focus ring 230 according to the embodiment may be a component used in a manufacturing device for manufacturing a semiconductor device. That is, the focus ring 230 may be a component that forms part of the semiconductor device manufacturing apparatus.

상기 포커스 링(230)은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 포커스 링(230)은 반도체 기판(30)을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다. 상기 반도체 기판(30)은 플라즈마 처리되어, 반도체 소자를 제조하기 위한 반도체 웨이퍼를 포함할 수 있다.The focus ring 230 may be a component used in a plasma processing device for manufacturing semiconductor devices. The focus ring 230 may be a component used in a plasma etching device for selectively etching the semiconductor substrate 30. The semiconductor substrate 30 may be plasma treated to include a semiconductor wafer for manufacturing semiconductor devices.

상기 포커스 링(230)은 플라즈마를 가이드하고, 상기 반도체 기판(30)을 지지하기 위한 하부 전극 어셈블리의 일부를 구성하는 부품일 수 있다. 상기 포커스 링(230)은 상기 하부 전극 어셈블리의 에지에 배치되는 에지 링일 수 있다.The focus ring 230 guides plasma and may be a part of a lower electrode assembly for supporting the semiconductor substrate 30. The focus ring 230 may be an edge ring disposed at the edge of the lower electrode assembly.

또한, 상기 포커스 링(230)은 상기 반도체 기판(30)을 수용하고, 플라즈마 영역(114)을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.Additionally, the focus ring 230 may be a component that forms part of an assembly that accommodates the semiconductor substrate 30 and defines the plasma region 114.

도 4는 포커스 링(230)을 도시한 시시도이다. 도 5는 포커스 링(230)의 일 단면을 도시한 단면도이다.Figure 4 is a perspective view showing the focus ring 230. FIG. 5 is a cross-sectional view showing a cross section of the focus ring 230.

도 4 및 도 5를 참조하면, 실시예에 따른 포커스 링(230)은 전체적으로 링 형상을 가질 수 있다.Referring to FIGS. 4 and 5 , the focus ring 230 according to the embodiment may have an overall ring shape.

상기 포커스 링(230)은 몸체부(237), 경사부(238) 및 가이드부(239)를 포함한다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 배치될 수 있다. 상기 몸체부(237)는 링 형상을 가질 수 있다.The focus ring 230 includes a body portion 237, an inclined portion 238, and a guide portion 239. The body portion 237 may extend along the periphery of the semiconductor substrate 30 . The body portion 237 may be disposed along the periphery of the semiconductor substrate 30 . The body portion 237 may have a ring shape.

상기 경사부(238)는 상기 몸체부(237)로부터 연장된다. 상기 경사부(238)는 상기 몸체부(237)로부터 내측으로 연장될 수 있다. 상기 경사부(238)는 상기 몸체부(237)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 경사부(238)는 링 형상을 가질 수 있다. 즉, 상기 경사부(238)는 상기 몸체부(237)의 내주면에 배치될 수 있다.The inclined portion 238 extends from the body portion 237. The inclined portion 238 may extend inward from the body portion 237. The inclined portion 238 may extend from the body portion 237 toward the center of the semiconductor substrate 30 . The inclined portion 238 may have a ring shape. That is, the inclined portion 238 may be disposed on the inner peripheral surface of the body portion 237.

상기 가이드부(239)는 상기 경사부(238)로부터 연장된다. 상기 가이드부(239)는 상기 경사부(238)로부터 내측으로 연장될 수 있다. 상기 가이드부(239)는 상기 경사부(238)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 가이드부(239)는 링 형상을 가질 수 있다. 상기 가이드부(239)의 적어도 일부는 상기 반도체 기판(30)의 아래에 배치될 수 있다.The guide portion 239 extends from the inclined portion 238. The guide portion 239 may extend inward from the inclined portion 238. The guide portion 239 may extend from the inclined portion 238 toward the center of the semiconductor substrate 30 . The guide portion 239 may have a ring shape. At least a portion of the guide portion 239 may be disposed below the semiconductor substrate 30 .

상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로 형성될 수 있다. 즉, 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 결합된 구조가 아니고, 일체화된 구조를 가질 수 있다. 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로, 실리콘 단결정으로, 형성될 수 있다. The body portion 237, the inclined portion 238, and the guide portion 239 may be formed as one body. That is, the body portion 237, the inclined portion 238, and the guide portion 239 may not have a combined structure but may have an integrated structure. The body portion 237, the inclined portion 238, and the guide portion 239 may be formed integrally with a silicon single crystal.

상기 포커스 링(230)은 제 2 상면(231), 제 2 하면(232) 및 제 2 측면(233)을 포함한다.The focus ring 230 includes a second upper surface 231, a second lower surface 232, and a second side surface 233.

상기 제 2 상면(231) 및 상기 제 2 하면(232)은 서로 대향된다.The second upper surface 231 and the second lower surface 232 face each other.

상기 제 2 상면(231)은 상기 몸체부(237)에 포함될 수 있다.The second upper surface 231 may be included in the body portion 237.

상기 제 2 하면(232)은 상기 제 2 하면(232)은 전체적으로 평평할 수 있다.The second lower surface 232 may be entirely flat.

상기 제 2 측면(233)은 상기 제 2 상면(231)으로부터 상기 제 2 하면(232)으로 연장된다. 상기 제 2 측면(233)은 상기 포커스 링(230)의 외주면일 수 있다.The second side surface 233 extends from the second upper surface 231 to the second lower surface 232. The second side 233 may be an outer peripheral surface of the focus ring 230.

또한, 상기 포커스 링(230)은 제 2 경사면(234)을 포함한다. 상기 제 2 경사면(234)은 상기 제 2 상면(231)으로부터 측 하방으로 연장될 수 있다. 상기 제 2 경사면(234)은 상기 반도체 기판(30)으로부터 발생되는 플라즈마 공정 후, 생성물을 측방으로 가이드할 수 있다. 즉, 상기 제 2 경사면(234)은 상기 반도체 기판(30)에 분사되는 플라즈마에 의해서 발생되는 공정 부산물을 외부로 가이드하여, 반도체 소자의 제조 공정의 효율을 향상시킬 수 있다. 또한, 상기 제 2 경사면(234)은 부산물을 적절하게 가이드하여, 상기 포커스 링(230)은 상기 플라즈마에 의해서 다른 부품이 오염되는 것을 방지할 수 있다.Additionally, the focus ring 230 includes a second inclined surface 234. The second inclined surface 234 may extend downward from the second upper surface 231. The second inclined surface 234 may laterally guide the product after the plasma process generated from the semiconductor substrate 30. That is, the second inclined surface 234 guides process by-products generated by the plasma injected into the semiconductor substrate 30 to the outside, thereby improving the efficiency of the semiconductor device manufacturing process. Additionally, the second inclined surface 234 appropriately guides by-products, so that the focus ring 230 can prevent other components from being contaminated by the plasma.

또한, 상기 포커스 링(230)은 가이드면(235)을 더 포함할 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 연장된다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 내측으로 연장될 수 있다. 상기 가이드면(235)은 상기 반도체 기판(30) 아래로 연장될 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 상기 반도체 기판(30)의 중심으로 연장될 수 있다. 상기 가이드면(235)의 적어도 일부는 상기 반도체 기판(30) 아래에 배치될 수 있다.Additionally, the focus ring 230 may further include a guide surface 235. The guide surface 235 extends from the second inclined surface 234. The guide surface 235 may extend inward from the second inclined surface 234. The guide surface 235 may extend below the semiconductor substrate 30 . The guide surface 235 may extend from the second inclined surface 234 to the center of the semiconductor substrate 30 . At least a portion of the guide surface 235 may be disposed below the semiconductor substrate 30 .

또한, 상기 포커스 링(230)은 제 3 측면(241)을 더 포함할 수 있다. 상기 제 3 측면(241)은 상기 가이드면(235)으로부터 상기 제 2 하면(232)으로 연장될 수 있다. 상기 제 3 측면(241)은 상기 포커스 링(230)의 내주면일 수 있다.Additionally, the focus ring 230 may further include a third side 241. The third side 241 may extend from the guide surface 235 to the second lower surface 232. The third side 241 may be an inner peripheral surface of the focus ring 230.

또한, 상기 포커스 링(230)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다.Additionally, the focus ring 230 may further include a fastening groove (not shown) for fastening with other components.

상기 포커스 링(230)은 실리콘 단결정을 포함한다. 상기 포커스 링(230)은 상기 실리콘 단결정을 주성분으로 포함할 수 있다. 상기 포커스 링(230)은 약 90wt% 이상의 함량으로 상기 실리콘 단결정을 포함할 수 있다. 상기 포커스 링(230)은 약 95wt% 이상의 함량으로 상기 실리콘 단결정을 포함할 수 있다. 상기 포커스 링(230)은 약 99wt% 이상의 함량으로 상기 실리콘 단결정을 포함할 수 있다. 상기 포커스 링(230)은 실질적으로 상기 실리콘 단결정으로 이루어질 수 있다.The focus ring 230 includes a silicon single crystal. The focus ring 230 may include the silicon single crystal as its main component. The focus ring 230 may include the silicon single crystal in an amount of about 90 wt% or more. The focus ring 230 may include the silicon single crystal in an amount of about 95 wt% or more. The focus ring 230 may include the silicon single crystal in an amount of about 99 wt% or more. The focus ring 230 may be substantially made of the silicon single crystal.

실시예에 따른 상부 전극(220) 및 포커스 링(230)은 하기의 과정에 의해서 제조될 수 있다.The upper electrode 220 and the focus ring 230 according to the embodiment can be manufactured by the following process.

먼저, 상기 상부 전극(220) 및 포커스 링(230)이 제조되기 위한 원료가 준비된다.First, raw materials for manufacturing the upper electrode 220 and the focus ring 230 are prepared.

상기 원료는 실리콘일 수 있다. 상기 실리콘은 높은 순도를 가질 수 있다. 상기 실리콘은 약 99.999999% 초과의 순도를 가질 수 있다.The raw material may be silicon. The silicon may have high purity. The silicon may have a purity greater than about 99.999999%.

상기 원료는 도펀트를 포함할 수 있다. 상기 도펀트는 질소 또는 인 등과 같은 n형 도펀트 또는 붕소 또는 알루미늄 등과 같은 p형 도펀트를 포함할 수 있다.The raw material may include a dopant. The dopant may include an n-type dopant such as nitrogen or phosphorus, or a p-type dopant such as boron or aluminum.

상기 실리콘 단결정 잉곳은 쵸크랄스키(Czochralsk:CZ)법에 의해서 형성될 수 있다. 상기 쵸크랄스키(Czochralsk:CZ)법은 단결정인 종자결정(seed crystal)을 실리콘 융액에 담근 후 천천히 끌어올리면서 결정을 성장시키는 방법이다.The silicon single crystal ingot may be formed by the Czochralsk (CZ) method. The Czochralsk (CZ) method is a method of growing a crystal by immersing a single crystal, a seed crystal, in a silicon melt and then slowly pulling it up.

상기 실리콘 단결정 잉곳은 약 3mm 내지 약 25mm 두께로 슬라이싱될 수 있다. 상기 슬라이싱 공정은 와이어 소에 의해서 진행될 수 있다. 상기 와이어 소는 와이어 및 상기 와이어 주변에 접합된 다이아몬드 입자를 포함할 수 있다.The silicon single crystal ingot may be sliced to a thickness of about 3 mm to about 25 mm. The slicing process may be performed using a wire saw. The wire saw may include a wire and diamond particles bonded around the wire.

이에 따라서, 상기 슬라이싱 공정에 의해서, 실리콘 단결정 플레이트가 제조된다.Accordingly, a silicon single crystal plate is manufactured through the slicing process.

이후, 상기 실리콘 단결정 플레이트는 모따기 공정을 거친다. 즉, 상기 실리콘 단결정 플레이트의 모서리가 연삭된다. 이에 따라서, 상기 단결정 플레이트의 상면으로부터 연장되고, 상기 제 1 상면(221)에 대하여 경사지는 제 1 모따기면 및 상기 단결정 플레이트의 하면으로부터 연장되고, 상기 제 1 하면(222)에 대하여 경사지는 제 2 모따기 면이 형성될 수 있다. Afterwards, the silicon single crystal plate undergoes a chamfering process. That is, the edges of the silicon single crystal plate are ground. Accordingly, a first chamfered surface extending from the upper surface of the single crystal plate and inclined with respect to the first upper surface 221 and a second chamfered surface extending from the lower surface of the single crystal plate and inclined with respect to the first lower surface 222 A chamfered surface may be formed.

상기 모따기 공정은 핸드 그라인더로 진행될 수 있다.The chamfering process may be performed using a hand grinder.

상기 실리콘 단결정 플레이트는 연삭 공정을 거칠 수 있다.The silicon single crystal plate may undergo a grinding process.

상기 실리콘 단결정 플레이트는 상정반 및 하정반 사이에 배치되고, 상기 실리콘 단결정 플레이트가 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 실리콘 단결정 플레이트는 연삭 될 수 있다.The silicon single crystal plate is disposed between an upper surface and a lower surface, and the silicon single crystal plate moves relative to the upper and lower surfaces, so that the silicon single crystal plate can be ground.

상기 실리콘 단결정 플레이트의 외주면이 가공될 수 있다. 상기 외주면 가공은 제 2 그라인더에 의해서 진행될 수 있다.The outer peripheral surface of the silicon single crystal plate may be processed. The outer peripheral surface processing may be performed using a second grinder.

상기 외주면 가공 공정을 거친 실리콘 단결정 플레이트는 형상 가공될 수 있다. 상기 실리콘 단결정 플레이트는 제 3 그라인더에 의해서, 형상 가공될 수 있다. The silicon single crystal plate that has undergone the outer peripheral surface processing process can be processed into a shape. The silicon single crystal plate may be processed into shape by a third grinder.

상기 제 3 그라인더에 의해서, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 대략적인 외형이 형성될 수 있다. 상기 제 3 그라인더에 의해서, 절삭되어, 중앙 부분에 오픈 영역이 형성될 수 있다. 또한, 상기 제 3 그라인더에 의해서, 상기 제 1 프로파일(P1), 상기 제 2 프로파일(P2), 상기 제 3 프로파일(P3), 상기 제 4 프로파일(P4) 및 상기 제 5 프로파일(P5)의 대략적인 외형이 형성될 수 있다.The approximate outline of the focus ring 230 and/or the upper electrode 220 may be formed by the third grinder. It may be cut by the third grinder to form an open area in the central portion. In addition, by the third grinder, approximately the first profile (P1), the second profile (P2), the third profile (P3), the fourth profile (P4), and the fifth profile (P5) A hostile appearance may be formed.

상기 제 3 그라인더 헤드의 회전 수는 약 1500 rpm 내지 약 8000 rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1700 rpm 내지 약 7500rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1000 rpm 내지 약 6500rpm일 수 있다. The rotation speed of the third grinder head may be about 1500 rpm to about 8000 rpm. The rotation speed of the third grinder head may be about 1700 rpm to about 7500 rpm. The rotation speed of the third grinder head may be about 1000 rpm to about 6500 rpm.

상기 제 3 그라인더 헤드는 약 100 메쉬 내지 약 2000 메쉬를 가질 수 있다. 상기 제 3 그라인더 헤드는 약 500 메쉬 내지 약 2000 메쉬를 가질 수 일 수 있다. 상기 제 3 그라인더 헤드는 약 1000 메쉬 내지 약 2000 메쉬를 가질 수 있다.The third grinder head may have about 100 mesh to about 2000 mesh. The third grinder head may have about 500 mesh to about 2000 mesh. The third grinder head may have about 1000 mesh to about 2000 mesh.

상기 형상 가공 공정에서, 피드는 약 1㎜/분 내지 약 15㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 2㎜/분 내지 약 10㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 3㎜/분 내지 약 8㎜/분일 수 있다.In the shape processing process, the feed may be about 1 mm/min to about 15 mm/min. In the shape processing process, the feed may be about 2 mm/min to about 10 mm/min. In the shape processing process, the feed may be about 3 mm/min to about 8 mm/min.

또한, 상기 형상 가공은 원주 방향을 따라서 진행될 수 있다. 즉, 상기 제 3 그라인더 헤드는 상기 실리콘 단결정 플레이트의 하면의 중심을 기준으로 원주 방향으로 회전하면서, 진행될 수 있다. 즉, 상기 형상 가공은 상기 실리콘 단결정 플레이트의 하면을 중심을 기준으로 나선형으로 회전하면서 진행될 수 있다.Additionally, the shape processing may proceed along the circumferential direction. That is, the third grinder head may advance while rotating in the circumferential direction based on the center of the lower surface of the silicon single crystal plate. That is, the shape processing may be carried out while rotating the lower surface of the silicon single crystal plate in a spiral shape with respect to the center.

상기 형상 가공에 의해서, 상기 제 1 하면(222)이 형성될 수 있다. 또한, 상기 형상 가공에 의해서, 다른 부품과 체결되기 위한 체결 홈이 형성될 수 있다. 특히, 상기 형상 가공에 의해서, 상기 제 1 하면(222)에서, 상기 제 1 프로파일(P1), 상기 제 2 프로파일(P2), 상기 제 3 프로파일(P3), 상기 제 4 프로파일(P4)의 개략적인 외형이 형성될 수 있다.Through the shape processing, the first lower surface 222 may be formed. Additionally, through the shape processing, a fastening groove for fastening with other parts can be formed. In particular, by the shape processing, the first profile (P1), the second profile (P2), the third profile (P3), and the fourth profile (P4) are schematically formed on the first lower surface 222. An external appearance can be formed.

상기 실리콘 단결정 플레이트에 관통홀(226)이 형성될 수 있다.A through hole 226 may be formed in the silicon single crystal plate.

상기 관통홀(226)은 드릴에 의해서 형성될 수 있다.The through hole 226 may be formed by drilling.

상기 관통홀(226)은 방전 가공에 의해서 형성될 수 있다.The through hole 226 may be formed by electrical discharge machining.

상기 형상 가공 공정 및/또는 상기 관통홀(226) 형성 공정에 의해서, 미가공 포커스 링 및/또는 미가공 상부 전극(220)이 형성될 수 있다.Through the shape processing process and/or the through hole 226 forming process, a raw focus ring and/or a raw upper electrode 220 may be formed.

상기 미가공 상부 전극(220)은 상기와 형상 가공 공정에 의해서 제조되므로, 상기 반경 방향 및 상기 원주 방향에 따른 표면 특성에 대한 이방성을 가질 수 있다. 이후, 상기 미가공 상부 전극(220)의 이방성의 표면 특성은 후술되는 후처리 공정에 의해서 적절하게 조절될 수 있다.Since the raw upper electrode 220 is manufactured through the shape processing process described above, it may have anisotropy in surface characteristics along the radial direction and the circumferential direction. Thereafter, the anisotropic surface properties of the raw upper electrode 220 can be appropriately adjusted by a post-treatment process to be described later.

상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)은 랩핑 공정을 거칠 수 있다. The raw focus ring and/or the raw upper electrode 220 may undergo a wrapping process.

상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)은 상정반 및 하정반 사이에 배치되고, 상기 상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)가 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)은 랩핑 될 수 있다.The raw focus ring and/or the raw upper electrode 220 are disposed between an upper surface and a lower surface, and the raw focus ring and/or the raw upper electrode 220 move relative to the upper and lower surfaces. By doing so, the raw focus ring and/or the raw upper electrode 220 may be wrapped.

상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)은 상기 상정반 및/또는 상기 하정반에 대하여, 약 5rpm 내지 약 25rpm의 속도로 상대 회전할 수 있다.The raw focus ring and/or the raw upper electrode 220 may rotate relative to the upper plate and/or the lower plate at a speed of about 5 rpm to about 25 rpm.

상기 랩핑 공정에서, 상기 상정반 및 상기 하정반은 약 800 메쉬 내지 약 1800 메쉬를 가질 수 있다.In the wrapping process, the upper and lower plates may have a mesh size of about 800 mesh to about 1,800 mesh.

상기 랩핑 공정에서, 상기 상정반 및 상기 하정반의 압력은 약 60 psi 내지 약 200 psi 일 수 있다.In the wrapping process, the pressure of the upper and lower plates may be about 60 psi to about 200 psi.

상기 미가공 포커스 링은 및 상기 미가공 상부 전극(220)은 습식 에칭 공정에 의해서 표면 가공될 수 있다.The raw focus ring and the raw upper electrode 220 may be surface processed by a wet etching process.

상기 습식 에칭 공정을 위한 에칭액은 상기 미가공 포커스 링 및 상기 미가공 상부 전극(220)의 표면을 에칭할 수 있다.The etchant for the wet etching process may etch the surfaces of the unprocessed focus ring and the unprocessed upper electrode 220.

상기 에칭액은 탈 이온수 및 염기를 포함할 수 있다. 상기 에칭액은 염기성 에칭액일 수 있다.The etching solution may include deionized water and a base. The etching solution may be a basic etching solution.

상기 염기성 에칭액은 수산화 나트륨 또는 수산화 칼륨 등과 같은 강염기를 포함할 수 있다. The basic etching solution may contain a strong base such as sodium hydroxide or potassium hydroxide.

상기 염기성 에칭액은 전체 중량을 기준으로, 약 50wt% 내지 약 95wt%의 함량으로, 탈 이온수를 포함할 수 있다.The basic etching solution may include deionized water in an amount of about 50 wt% to about 95 wt% based on the total weight.

상기 염기성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 100 중량부의 함량으로 상기 염기를 포함할 수 있다. 상기 염기성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 상기 염기를 약 10 중량부 내지 약 90 중량부의 함량으로 포함할 수 있다.The basic etching solution may include the base in an amount of about 5 parts by weight to about 100 parts by weight based on 100 parts by weight of the deionized water. The basic etching solution may include the base in an amount of about 10 parts by weight to about 90 parts by weight, based on 100 parts by weight of the deionized water.

또한, 상기 염기성 에칭액은 알콜을 더 포함할 수 있다. 상기 알콜은 에탄올, 메탄올, 이소프로필알콜 또는 부탄올로 구성되는 그룹으로부터 적어도 하나 이상 선택될 수 있다.Additionally, the basic etching solution may further contain alcohol. The alcohol may be at least one selected from the group consisting of ethanol, methanol, isopropyl alcohol, or butanol.

상기 염기성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 30 중량부의 함량으로 상기 알콜을 포함할 수 있다. 상기 염기성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 2 중량부 내지 약 20 중량부의 함량으로 상기 알콜을 포함할 수 있다.The basic etching solution may include the alcohol in an amount of about 1 part by weight to about 30 parts by weight based on 100 parts by weight of the deionized water. The basic etching solution may include the alcohol in an amount of about 2 parts by weight to about 20 parts by weight based on 100 parts by weight of the deionized water.

상기 염기성 에칭액은 브롬산염 또는 질산염을 더 포함할 수 있다. 상기 염기성 에칭액은 상기 탈 이온수 100 중량부를 기준으로 약 0.1 중량부 내지 약 10 중량부의 함량으로 상기 브롬산염 또는 상기 질산염을 포함할 수 있다.The basic etching solution may further include bromate or nitrate. The basic etching solution may include the bromate or nitrate in an amount of about 0.1 parts by weight to about 10 parts by weight based on 100 parts by weight of the deionized water.

상기 에칭액은 탈 이온수 및 산을 포함할 수 있다. 상기 에칭액은 산성 에칭액일 수 있다.The etching solution may include deionized water and acid. The etching solution may be an acidic etching solution.

상기 산성 에칭액은 황산 또는 불산 등과 같은 산을 포함할 수 있다. 상기 산성 에칭액은 불화수소 암모늄, 황산 암모늄 및 설파믹산 암모늄으로 구성되는 염들 중 적어도 하나 이상을 포함할 수 있다.The acidic etching solution may contain an acid such as sulfuric acid or hydrofluoric acid. The acidic etching solution may contain at least one of salts consisting of ammonium hydrogen fluoride, ammonium sulfate, and ammonium sulfamic acid.

상기 산성 에칭액은 전체 중량을 기준으로, 약 20wt% 내지 약 50wt%의 함량으로 탈 이온수를 포함할 수 있다.The acidic etching solution may include deionized water in an amount of about 20 wt% to about 50 wt% based on the total weight.

상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 70 중량부 내지 약 200 중량부의 함량으로 상기 산을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 상기 산을 약 90 중량부 내지 약 150 중량부의 함량으로 포함할 수 있다.The acidic etching solution may include the acid in an amount of about 70 parts by weight to about 200 parts by weight based on 100 parts by weight of the deionized water. The etching solution may include the acid in an amount of about 90 parts by weight to about 150 parts by weight, based on 100 parts by weight of the deionized water.

상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 15 중량부 내지 약 45 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다. 상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 17 중량부 내지 약 30 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다.The acidic etching solution may include the ammonium hydrogen fluoride in an amount of about 15 parts by weight to about 45 parts by weight based on 100 parts by weight of the deionized water. The acidic etching solution may include ammonium hydrogen fluoride in an amount of about 17 parts by weight to about 30 parts by weight based on 100 parts by weight of deionized water.

상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 15 중량부 내지 약 45 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다. 상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 17 중량부 내지 약 30 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다.The acidic etching solution may include ammonium sulfate in an amount of about 15 parts by weight to about 45 parts by weight based on 100 parts by weight of deionized water. The acidic etching solution may include ammonium sulfate in an amount of about 17 parts by weight to about 30 parts by weight based on 100 parts by weight of deionized water.

상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 20 중량부의 함량으로 상기 설파닉산 암모늄을 포함할 수 있다. 상기 산성 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 15 중량부의 함량으로, 상기 설파닉산 암모늄을 포함할 수 있다.The acidic etching solution may include the ammonium sulfanate in an amount of about 5 parts by weight to about 20 parts by weight based on 100 parts by weight of the deionized water. The acidic etching solution may include the ammonium sulfanate in an amount of about 5 parts by weight to about 15 parts by weight based on 100 parts by weight of the deionized water.

상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)이 상기 에칭액에 침지되어, 상기 에칭 공정이 진행될 수 있다. 상기 침지 시간은 약 10 분 내지 약 100분 일 수 있다. 상기 침지 시간은 약 5분 내지 약 20분 일 수 있다. 상기 침지 시간은 약 10 분 내지 약 50분 일 수 있다.The unprocessed focus ring and/or the unprocessed upper electrode 220 may be immersed in the etching solution to proceed with the etching process. The immersion time may be about 10 minutes to about 100 minutes. The immersion time may be about 5 minutes to about 20 minutes. The immersion time may be about 10 minutes to about 50 minutes.

또한, 상기 에칭 공정에서의 온도는 약 40℃ 내지 약 95℃일 수 있다. 상기 에칭 공정에서의 온도는 약 50℃ 내지 약 95℃일 수 있다.Additionally, the temperature in the etching process may be about 40°C to about 95°C. The temperature in the etching process may be about 50°C to about 95°C.

상기 에칭 공정은 상기 조성의 에칭액 및 상기 범위의 침지 시간을 가지기 때문에, 상기 미가공 포커스 링 및 상기 미가공 상부 전극(220)의 표면은 적절하게 에칭될 수 있다. 이에 따라서, 실시예에 따른 포커스 링(230) 및 실시예에 따른 상부 전극(220)은 적절한 표면 특성을 가질 수 있다.Since the etching process uses the etchant of the above composition and the immersion time within the above range, the surfaces of the raw focus ring and the raw upper electrode 220 can be appropriately etched. Accordingly, the focus ring 230 according to the embodiment and the upper electrode 220 according to the embodiment may have appropriate surface characteristics.

상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극(220)은 연마 공정에 의해서 표면처리될 수 있다.The raw focus ring and/or the raw upper electrode 220 may be surface treated by a polishing process.

상기 연마 공정에 연마 패드가 사용될 수 있다. 상기 연마 패드의 쇼어 C 경도는 약 50 내지 약 90일 수 있다. 상기 연마 패드는 스웨이드 타입 또는 부직포 타입의 패드일 수 있다.A polishing pad may be used in the polishing process. The Shore C hardness of the polishing pad may be about 50 to about 90. The polishing pad may be a suede type or non-woven type pad.

상기 연마 공정에서, 연마 슬러리가 사용될 수 있다. 상기 연마 슬러리는 탈 이온수 및 콜로이달 실리카를 포함할 수 있다.In the polishing process, a polishing slurry can be used. The polishing slurry may include deionized water and colloidal silica.

상기 연마 슬러리는 전체 중량을 기준으로, 약 20 wt% 내지 약 50wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다. 상기 연마 슬러리는 전체 중량을 기준으로, 약 30 wt% 내지 약 45wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다.The polishing slurry may include the colloidal silica in an amount of about 20 wt% to about 50 wt% based on the total weight. The polishing slurry may include the colloidal silica in an amount of about 30 wt% to about 45 wt% based on the total weight.

상기 콜로이달 실리카의 평균 입경은 약 20㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 50㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 60㎚ 내지 약 85㎚일 수 있다.The average particle diameter of the colloidal silica may be about 20 nm to about 100 nm. The average particle diameter of the colloidal silica may be about 50 nm to about 100 nm. The average particle diameter of the colloidal silica may be about 60 nm to about 85 nm.

상기 연마 슬러리의 pH는 약 8.5 내지 약 11일 수 있다. 상기 연마 슬러리의 pH는 약 9.0 내지 약 10.5일 수 있다.The pH of the polishing slurry may be about 8.5 to about 11. The pH of the polishing slurry may be about 9.0 to about 10.5.

상기 연마 공정에서, 연마 압력은 약 200psi 내지 약 350psi일 수 있다.In the polishing process, the polishing pressure may be about 200 psi to about 350 psi.

또한, 상기 연마 공정에서, 정반 회전 수는 약 6rpm 내지 약 15rpm일 수 있다.Additionally, in the polishing process, the rotation speed of the surface plate may be about 6 rpm to about 15 rpm.

또한, 상기 연마 공정 시간은 약 60 분 내지 약 75분일 수 있다.Additionally, the polishing process time may be about 60 minutes to about 75 minutes.

상기 연마 공정을 거친 포커스 링 및 상부 전극(220)은 세정액에 의해서 세정된다.The focus ring and upper electrode 220 that have gone through the polishing process are cleaned with a cleaning liquid.

상기 세정액은 탈 이온수, 과산화 수소 및 암모니아를 포함할 수 있다.The cleaning solution may include deionized water, hydrogen peroxide, and ammonia.

상기 세정액은 전체 중량을 기준으로, 약 90wt% 내지 약 97wt%의 함량으로, 상기 탈 이온수를 포함할 수 있다.The cleaning liquid may include deionized water in an amount of about 90 wt% to about 97 wt% based on the total weight.

상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 7 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다.The cleaning liquid may include hydrogen peroxide in an amount of about 1 part by weight to about 10 parts by weight based on 100 parts by weight of deionized water. The cleaning liquid may include hydrogen peroxide in an amount of about 1 part by weight to about 7 parts by weight based on 100 parts by weight of deionized water.

상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 8 중량부의 함량으로 암모니아를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 5 중량부의 함량으로 암모니아를 포함할 수 있다. The cleaning liquid may include ammonia in an amount of about 1 part by weight to about 8 parts by weight based on 100 parts by weight of the deionized water. The cleaning liquid may contain ammonia in an amount of about 1 part by weight to about 5 parts by weight based on 100 parts by weight of the deionized water.

상기 포커스 링(230) 및 상기 상부 전극(220)은 상기 세정액에 약 20분 내지 약 30분 동안 침지된다.The focus ring 230 and the upper electrode 220 are immersed in the cleaning solution for about 20 to about 30 minutes.

또한, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)에 상기 세정액이 분사되어 세정 공정이 진행될 수 있다.Additionally, the cleaning process may be performed by spraying the cleaning liquid onto the focus ring 230 and/or the upper electrode 220.

또한, 상기 세정액은 상기 관통홀(226) 내부에 분사되고, 상기 관통홀(226)의 내부가 세정될 수 있다.Additionally, the cleaning liquid may be sprayed inside the through hole 226, and the inside of the through hole 226 may be cleaned.

이후, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)은 탈 이온수에 의해서, 마무리 세정될 수 있다.Thereafter, the focus ring 230 and/or the upper electrode 220 may be final cleaned with deionized water.

상기와 같이, 적절한 형상 가공 공정, 적절한 에칭 공정, 적절한 연마 공정 및 적절한 랩핑 공정에 의해서, 상기 상부 전극(220)이 제조될 수 있다. 이에 따라서, 상기 상부 전극(220)은 원하는 제 1 내지 제 5 프로파일(P1, P2, P3, P4, P5)을 가지는 하면을 포함할 수 있다.As described above, the upper electrode 220 can be manufactured through an appropriate shape processing process, an appropriate etching process, an appropriate polishing process, and an appropriate wrapping process. Accordingly, the upper electrode 220 may include a lower surface having desired first to fifth profiles (P1, P2, P3, P4, and P5).

특히, 상기와 같은 적절한 제조 공정에 의해서, 상기 제 3 두께 변화율의 편차 및 상기 제 5 두께 변화율의 편차가 감소될 수 있다.In particular, by the appropriate manufacturing process as described above, the deviation of the third thickness change rate and the deviation of the fifth thickness change rate can be reduced.

이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 플라즈마 균일도를 향상시킬 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판(30)의 제조 공정에 발생되는 디펙을 최소화할 수 있다.Accordingly, the component for the semiconductor device manufacturing device according to the embodiment can improve plasma uniformity. Accordingly, the components for the semiconductor device manufacturing device according to the embodiment can minimize defects generated during the manufacturing process of the semiconductor substrate 30.

도 6은 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 7은 플라즈마 영역(114) 한정 조립체(20)를 도시한 단면도이다.FIG. 6 is a diagram illustrating a semiconductor device manufacturing apparatus according to an embodiment. Figure 7 is a cross-sectional view showing the plasma region 114 confinement assembly 20.

도 6 및 도 7을 참조하면, 실시예에 따른 반도체 소자 제조 장치는 내부에 플라즈마 프로세싱 챔버(104) 를 가진 플라즈마 반응기(102)를 포함한다. 또한, 실시예에 따른 반도체 소자 제조 장치는 상기 플라즈마 프로세싱 챔버(104) 내에 배치되는 플라즈마 영역(114) 한정 조립체(20)를 더 포함할 수 있다. 상기 플라즈마 프로세싱 챔버(104)는 상기 플라즈마 영역(114) 한정 조립체(20)와 실질적으로 동일할 수 있다.Referring to FIGS. 6 and 7 , the semiconductor device manufacturing apparatus according to the embodiment includes a plasma reactor 102 having a plasma processing chamber 104 therein. Additionally, the semiconductor device manufacturing apparatus according to the embodiment may further include an assembly 20 defining the plasma region 114 disposed within the plasma processing chamber 104. The plasma processing chamber 104 may be substantially identical to the plasma region 114 confinement assembly 20 .

또한, 실시예에 따른 반도체 소자 제조 장치는 매칭 네트워크(108)를 포함한다. 실시예에 따른 반도체 소자 제조 장치는 상기 매칭 네트워크(108)에 의해 튜닝된 플라즈마 전력 공급부(106)를 포함한다. 상기 플라즈마 전력 공급부(106)는 상기 플라즈마 반응기(102)에 유도 결합된 전력을 제공한다. 이에 따라서, 상기 플라즈마 영역(114) 한정 조립체(20) 내에 플라즈마가 생성될 수 있다. 더 자세하게, 상기 플라즈마 전력 공급부(106)는 상기 플라즈마가 생성되도록, 전력 윈도우 (112) 근방에 위치된 TCP 코일(110)에 전력을 공급한다. 상기 TCP 코일(110)은 플라즈마 영역(114) 한정 조립체(20) 내에 상기 플라즈마가 균일한 확산 프로파일로 생성될 수 있도록 구성될 수도 있다. 예를 들어, 상기 TCP 코일(110)은 상기 플라즈마 한정 조립체 내에 토로이달 (toroidal) 전력 분포가 생성되도록 구성될 수 있다.Additionally, the semiconductor device manufacturing apparatus according to the embodiment includes a matching network 108. The semiconductor device manufacturing apparatus according to the embodiment includes a plasma power supply unit 106 tuned by the matching network 108. The plasma power supply unit 106 provides inductively coupled power to the plasma reactor 102. Accordingly, plasma may be generated within the assembly 20 defined in the plasma region 114. In more detail, the plasma power supply unit 106 supplies power to the TCP coil 110 located near the power window 112 so that the plasma is generated. The TCP coil 110 may be configured to generate the plasma with a uniform diffusion profile within the plasma region 114 confined assembly 20 . For example, the TCP coil 110 can be configured to create a toroidal power distribution within the plasma confinement assembly.

상기 전력 윈도우(112)는 상기 TCP 코일을 상기 플라즈마 프로세싱 챔버(104)와 일정 간격으로 이격시킬 수 있다. 또한, 상기 TCP 코일(110)은 상기 플라즈마 프로세싱 챔버(104)와 이격된 상태에서, 상기 에너지를 상기 플라즈마 프로세싱 챔버(104)에 공급할 수 있다.The power window 112 may space the TCP coil from the plasma processing chamber 104 at a certain interval. Additionally, the TCP coil 110 may supply the energy to the plasma processing chamber 104 while being spaced apart from the plasma processing chamber 104 .

실시예에 따른 반도체 소자 제조장치는 상기 매칭 네트워크(118)에 의해 튜닝된 바이어스 전압 전력 공급부(116)를 더 포함할 수 있다.The semiconductor device manufacturing apparatus according to the embodiment may further include a bias voltage power supply unit 116 tuned by the matching network 118.

상기 바이어스 전압 전력 공급부(116)는 정전 척(270)을 통하여, 상기 반도체 기판(30)에 바이어스 전압을 설정할 수 있다. 즉, 상기 바이어스 전압 전력 공급부(116)는 상기 반도체 기판(30)에 바이어스 전압을 설정하기 위한 전력을 공급할 수 있다.The bias voltage power supply unit 116 may set a bias voltage to the semiconductor substrate 30 through the electrostatic chuck 270. That is, the bias voltage power supply unit 116 may supply power to set a bias voltage to the semiconductor substrate 30 .

실시예에 따른 반도체 소자 제조장치는 제어부(124)를 더 포함할 수 있다. 상기 제어부(124)는 상기 플라즈마 전력 공급부(106), 가스 소스 공급부(130) 및 상기 바이어스 전압 전력 공급부(116)를 구동 제어할 수 있다.The semiconductor device manufacturing apparatus according to the embodiment may further include a control unit 124. The control unit 124 may control the operation of the plasma power supply unit 106, the gas source supply unit 130, and the bias voltage power supply unit 116.

상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 예를 들어, 약 13.56 ㎒, 27 ㎒, 2㎒, 60 ㎒, 400 ㎑, 2.54 ㎓, 또는 이들의 조합들과 같은 특정한 무선 주파수들로 동작하도록 구성될 수도 있다.The plasma power supply 106 and the bias voltage power supply 116 may be configured to operate at a specific radio frequency, for example, about 13.56 MHz, 27 MHz, 2 MHz, 60 MHz, 400 kHz, 2.54 GHz, or combinations thereof. It can also be configured to operate with .

상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 목표된 프로세스 성능을 달성하도록, 공급되는 전력의 세기를 조절할 수 있다. 예를 들어, 상기 플라즈마 전력 공급부(106)는 약 50W 내지 약 5000 W 범위 내의 전력을 공급할 수도 있다. 상기 바이어스 전압 전력 공급부(116)는 약 20V 내지 약 2000V 범위 내의 바이어스 전압을 공급할 수도 있다.The plasma power supply unit 106 and the bias voltage power supply unit 116 may adjust the intensity of supplied power to achieve target process performance. For example, the plasma power supply unit 106 may supply power in the range of about 50 W to about 5000 W. The bias voltage power supply unit 116 may supply a bias voltage within the range of about 20V to about 2000V.

또한, 실시예에 따른 반도체 소자 제조 장치는 상기 가스 소스 공급부(130)를 더 포함할 수 있다. 상기 가스 소스 공급부(130)는 가스 주입기 (140)와 같은 가스 유입부를 통하여, 상기 플라즈마 영역(114) 한정 조립체(20)와 유체로 연결될 수 있다.Additionally, the semiconductor device manufacturing apparatus according to the embodiment may further include the gas source supply unit 130. The gas source supply unit 130 may be fluidly connected to the plasma region 114 defining assembly 20 through a gas inlet such as a gas injector 140.

또한, 실시예에 따른 반도체 소자 제조장치는 상기 플라즈마 프로세싱 챔버 (104)내의 특정한 압력을 유지하는 역할을 하는, 압력 제어 밸브(142) 및 펌프(144)를 포함할 수 있다. 상기 압력 제어 밸브(142) 및 상기 펌프에 의해서, 상기 플라즈마 프로세스 한정 챔버(104)로부터 부산물 등이 제거된다. 상기 압력 제어 밸브(142)는 프로세싱 동안 1 Torr 미만의 공정 압력을 유지시킬 수 있다. Additionally, the semiconductor device manufacturing apparatus according to the embodiment may include a pressure control valve 142 and a pump 144 that serve to maintain a specific pressure within the plasma processing chamber 104. By-products, etc. are removed from the plasma process confinement chamber 104 by the pressure control valve 142 and the pump. The pressure control valve 142 can maintain the process pressure below 1 Torr during processing.

도 6에 도시된 바와 같이, 상기 플라즈마 영역(114) 한정 조립체(20)는 커버부(210), 상기 상부 전극(220), 상기 포커스 링(230), 제 1 절연 링(250), 제 2 절연 링(240), 제 3 절연 링(260) 및 상기 정전 척(270)을 포함한다.As shown in FIG. 6, the plasma region 114 limiting assembly 20 includes a cover portion 210, the upper electrode 220, the focus ring 230, a first insulating ring 250, and a second insulating ring 250. It includes an insulating ring 240, a third insulating ring 260, and the electrostatic chuck 270.

상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부에 배치된다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부를 따라서 연장될 수 있다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 주위를 따라서 배치될 수 있다.The cover part 210 is disposed outside the plasma area 114. The cover portion 210 may extend along the outer portion of the plasma region 114. The cover part 210 may be arranged along the periphery of the plasma area 114.

상기 커버부(210)는 상기 상부 전극(220)을 지지할 수 있다. 상기 커버부(210)는 상기 상부 전극(220)과 체결될 수 있다. 또한, 상기 커버부(210)는 상기 제 2 절연 링(240)에 체결될 수 있다. 또한, 상기 커버부(210)는 상기 제 3 절연 링(260)에 체결될 수 있다. 상기 커버부(210)는 상기 제 3 절연 링(260)을 지지할 수 있다.The cover part 210 may support the upper electrode 220. The cover part 210 may be fastened to the upper electrode 220. Additionally, the cover part 210 may be fastened to the second insulating ring 240. Additionally, the cover part 210 may be fastened to the third insulating ring 260. The cover part 210 may support the third insulating ring 260.

상기 커버부(210)는 실리콘을 포함할 수 있다. 상기 커버부(210)는 실리콘으로 이루어질 수 있다. 상기 커버부(210)는 폴리실리콘 또는 실리콘 단결정을 포함할 수 있다. 상기 커버부(210)는 상기 폴리실리콘으로 이루어질 수 있다.The cover portion 210 may include silicon. The cover part 210 may be made of silicon. The cover portion 210 may include polysilicon or silicon single crystal. The cover part 210 may be made of polysilicon.

상기 커버부(210)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물이 배출되기 위한 배출부(280)를 포함할 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에 연결될 수 있다.The cover part 210 may include a discharge part 280 through which process by-products generated in the plasma region 114 are discharged. The discharge unit 280 may be connected to the plasma region 114.

상기 상부 전극(220) 및 상기 포커스 링(230)은 앞서 설명한 바와 같은 특징을 가질 수 있다.The upper electrode 220 and the focus ring 230 may have the characteristics described above.

상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 체결될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 결합될 수 있다.The upper electrode 220 may be seated on the cover portion 210. The upper electrode 220 may be seated on the cover portion 210. The upper electrode 220 may be fastened to the cover portion 210. The upper electrode 220 may be coupled to the cover portion 210.

상기 상부 전극(220)은 상기 플라즈마 영역(114) 상에 배치된다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)의 상부를 전체적으로 덮을 수 있다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)을 사이에 두고, 상기 반도체 기판(30)과 서로 마주볼 수 있다.The upper electrode 220 is disposed on the plasma region 114. The upper electrode 220 may entirely cover the upper portion of the plasma region 114 . The upper electrode 220 may face the semiconductor substrate 30 with the plasma region 114 interposed therebetween.

상기 포커스 링(230)은 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 정전 척(270) 상에 배치될 수 있다. 상기 포커스 링(230)은 상기 플라즈마 영역(114)의 외곽을 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 제 1 절연 링(250) 내측에 배치될 수 있다.The focus ring 230 may extend along the periphery of the semiconductor substrate 30 . The focus ring 230 may be disposed on the electrostatic chuck 270. The focus ring 230 may extend along the outer edge of the plasma region 114. The focus ring 230 may be disposed inside the first insulating ring 250 .

상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 부분을 둘러쌀 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 공간(236)을 형성할 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)의 에지 부분에 배치될 수 있다.The focus ring 230 may surround a portion where the semiconductor substrate 30 is disposed. The focus ring 230 may form a space 236 in which the semiconductor substrate 30 is placed. The focus ring 230 may be placed at an edge portion of the semiconductor substrate 30 .

상기 제 1 절연 링(250)은 상기 포커스 링(230)의 주위를 둘러싼다. 상기 제 1 절연 링(250)은 상기 정전 척(270)의 주위를 둘러쌀 수 있다. 상기 제 1 절연 링(250)은 상기 정전 척(270)의 외주면을 따라서 연장될 수 있다. 상기 제 1 절연 링(250)은 상기 포커스 링(230)의 외주면을 따라서 연장될 수 있다. 상기 제 1 절연 링(250)은 상기 포커스 링(230)의 외주면 및 상기 정전 척(270)의 외주면을 덮을 수 있다.The first insulating ring 250 surrounds the focus ring 230. The first insulating ring 250 may surround the electrostatic chuck 270 . The first insulating ring 250 may extend along the outer peripheral surface of the electrostatic chuck 270. The first insulating ring 250 may extend along the outer peripheral surface of the focus ring 230. The first insulating ring 250 may cover the outer peripheral surface of the focus ring 230 and the electrostatic chuck 270.

상기 제 1 절연 링(250)은 상기 커버부(210) 및 상기 포커스 링(230) 사이에 배치된다. 또한, 상기 제 1 절연 링(250)은 상기 커버부(210) 및 상기 정전 척(270) 사이에 배치될 수 있다.The first insulating ring 250 is disposed between the cover part 210 and the focus ring 230. Additionally, the first insulating ring 250 may be disposed between the cover part 210 and the electrostatic chuck 270.

또한, 상기 제 1 절연 링(250)은 높은 전기 저항을 가질 수 있다. 즉, 상기 제 1 절연 링(250)은 높은 절연성을 가질 수 있다. 이에 따라서, 상기 제 1 절연 링(250)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 1 절연 링(250)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.Additionally, the first insulating ring 250 may have high electrical resistance. That is, the first insulating ring 250 may have high insulating properties. Accordingly, the first insulating ring 250 can insulate between the focus ring 230 and the cover part 210. Additionally, the first insulating ring 250 may insulate between the electrostatic chuck 270 and the cover part 210.

상기 제 1 절연 링(250)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 1 절연 링(250)은 쿼츠를 포함할 수 있다. 상기 제 1 절연 링(250)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.The first insulating ring 250 may include a material that has high electrical resistance and high etch resistance. The first insulating ring 250 may include quartz. The first insulating ring 250 may include fused quartz and/or synthetic quartz.

상기 제 1 절연 링(250)은 쿼츠로 이루어질 수 있다. 상기 제 1 절연 링(250)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.The first insulating ring 250 may be made of quartz. The first insulating ring 250 may be made of quartz with a purity of about 99.99% or more.

상기 제 2 절연 링(240)은 상기 제 1 절연 링(250) 외측에 배치된다. 상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 외주면을 둘러쌀 수 있다. 상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 주위를 따라서 연장될 수 있다.The second insulating ring 240 is disposed outside the first insulating ring 250. The second insulating ring 240 may surround the outer peripheral surface of the first insulating ring 250. The second insulating ring 240 may extend along the periphery of the first insulating ring 250 .

상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 절연 특성을 보강할 수 있다. 상기 제 2 절연 링(240)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 2 절연 링(240)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.The second insulating ring 240 may reinforce the insulating properties of the first insulating ring 250. The second insulating ring 240 may insulate between the focus ring 230 and the cover part 210. Additionally, the second insulating ring 240 may insulate between the electrostatic chuck 270 and the cover part 210.

상기 제 2 절연 링(240)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 2 절연 링(240)은 쿼츠를 포함할 수 있다. 상기 제 2 절연 링(240)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.The second insulating ring 240 may include a material that has high electrical resistance and high etch resistance. The second insulating ring 240 may include quartz. The second insulating ring 240 may include fused quartz and/or synthetic quartz.

상기 제 2 절연 링(240)은 쿼츠로 이루어질 수 있다. 상기 제 2 절연 링(240)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.The second insulating ring 240 may be made of quartz. The second insulating ring 240 may be made of quartz with a purity of about 99.99% or more.

상기 제 3 절연 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 제 1 절연 링(250)의 외측에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 제 1 절연 링(250)의 외주면을 따라서 연장될 수 있다. 상기 제 3 절연 링(260)은 상기 정전 척(270) 외측에 배치될 수 있다. The third insulating ring 260 may be disposed below the cover part 210. The third insulating ring 260 may be disposed below the cover part 210. The third insulating ring 260 may be disposed outside the first insulating ring 250. The third insulating ring 260 may extend along the outer peripheral surface of the first insulating ring 250. The third insulating ring 260 may be disposed outside the electrostatic chuck 270.

상기 제 3 절연 링(260)은 상기 배출부(280)의 주위에 배치될 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물을 배출하기 위한 배기구일 수 있다.The third insulating ring 260 may be disposed around the discharge portion 280. The discharge unit 280 may be an exhaust port for discharging process by-products generated in the plasma region 114.

상기 제 3 절연 링(260)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 3 절연 링(260)은 쿼츠를 포함할 수 있다. 상기 제 3 절연 링(260)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.The third insulating ring 260 may include a material that has high electrical resistance and high etch resistance. The third insulating ring 260 may include quartz. The third insulating ring 260 may include fused quartz and/or synthetic quartz.

상기 제 3 절연 링(260)은 쿼츠로 이루어질 수 있다. 상기 제 3 절연 링(260)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.The third insulating ring 260 may be made of quartz. The third insulating ring 260 may be made of quartz with a purity of about 99.99% or more.

실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리할 수 있다. 실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리하여, 반도체 소자를 제조할 수 있다.The semiconductor device manufacturing apparatus according to the embodiment can plasma process the semiconductor substrate 30. The semiconductor device manufacturing apparatus according to the embodiment can manufacture a semiconductor device by plasma processing the semiconductor substrate 30.

상기 반도체 기판(30)은 웨이퍼, 상기 웨이퍼 상에 배치되는 식각 대상층 및 상기 식각 대상층 상에 배치되는 마스크 패턴을 포함할 수 있다.The semiconductor substrate 30 may include a wafer, an etch target layer disposed on the wafer, and a mask pattern disposed on the etch target layer.

상기 식각 대상층은 금속층을 포함하는 도전층일 수 있다. 상기 식각 대상층은 산화막을 포함하는 유전체층일 수 있다.The etching target layer may be a conductive layer including a metal layer. The etching target layer may be a dielectric layer including an oxide film.

상기 마스크 패턴은 상기 식각 대상층을 선택적으로 노출시킬 수 있다. 상기 마스크 패턴은 포토레지스트층을 포함할 수 있다. 상기 포토레지스트층은 광에 의해서 패터닝될 수 있다.The mask pattern may selectively expose the etch target layer. The mask pattern may include a photoresist layer. The photoresist layer may be patterned by light.

상기 반도체 기판(30)이 플라즈마 처리되기 위해서, 상기 반도체 기판(30)은 상기 정전 척(270) 상에 배치된다. 또한, 상기 반도체 기판(30)은 상기 포커스 링(230) 내에 배치될 수 있다. 상기 반도체 기판(30)은 상기 가이드부(239) 상에 배치될 수 있다.In order for the semiconductor substrate 30 to be plasma processed, the semiconductor substrate 30 is placed on the electrostatic chuck 270 . Additionally, the semiconductor substrate 30 may be placed within the focus ring 230 . The semiconductor substrate 30 may be placed on the guide portion 239.

이후, 상기 반도체 기판(30)에 플라즈마가 분사된다. 상기 플라자마는 상기 상부 전극(220)을 통하여, 상기 반도체 기판(30)에 분사된다. 상기 플라즈마는 가스 소스에 의해서 형성될 수 있다.Afterwards, plasma is sprayed onto the semiconductor substrate 30. The plasma is sprayed onto the semiconductor substrate 30 through the upper electrode 220. The plasma may be formed by a gas source.

상기 가스 소스는 수소 기체(H2), 질소 기체(N2) 및 불소계 기체를 포함할 수 있다. 상기 불소계 기체는 불화수소 또는 플루오르화 카본(CHxF4-x, x는 1 내지 3의 정수)을 포함할 수 있다.The gas source may include hydrogen gas (H 2 ), nitrogen gas (N 2 ), and fluorine-based gas. The fluorine-based gas may include hydrogen fluoride or fluorinated carbon (CH x F 4-x , x is an integer of 1 to 3).

상기 수소 기체 및 상기 질소 기체의 플로우 비는 약 3:1 내지 약 7:1일 수 있다. 또한, 상기 수소 및 상기 불소계 기체의 플로우 비는 약 10:1 내지 약 100:1일 수 있다.The flow ratio of the hydrogen gas and the nitrogen gas may be about 3:1 to about 7:1. Additionally, the flow ratio of the hydrogen and the fluorine-based gas may be about 10:1 to about 100:1.

상기 플라즈마에 의해서, 상기 식각 대상층은 선택적으로 식각될 수 있다. 이에 따라서, 상기 웨이퍼 상에 도전 패턴 또는 절연 패턴이 형성될 수 있다.The etch target layer may be selectively etched by the plasma. Accordingly, a conductive pattern or an insulating pattern may be formed on the wafer.

상기 포커스 링(230) 및 상기 상부 전극(220)은 상기와 같은 특징을 가지기 때문에, 실시예에 따른 반도체 소자의 제조 장치는 반도체 기판(30)의 제조 과정에서 발생되는 디펙을 방지할 수 있다.Since the focus ring 230 and the upper electrode 220 have the above-mentioned characteristics, the semiconductor device manufacturing apparatus according to the embodiment can prevent defects generated during the manufacturing process of the semiconductor substrate 30.

특히, 상기 상부 전극(220)은 상기와 같은 특징을 가지기 때문에, 플라즈마의 직진성을 향상시킬 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치는 식각 균일도를 향상시킬 수 있다.In particular, because the upper electrode 220 has the above-mentioned characteristics, the straight-line propagation of plasma can be improved. Accordingly, the semiconductor device manufacturing apparatus according to the embodiment can improve etch uniformity.

이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 외부 및 내부의 오염을 방지하고, 반도체 소자 제조 장치의 챔버 내부로 상기 오염 물질이 전이되는 것을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판 제조 공정에 발생되는 디펙을 최소화할 수 있다.Accordingly, the components for the semiconductor device manufacturing device according to the embodiment can prevent external and internal contamination and prevent the contaminants from transferring into the chamber of the semiconductor device manufacturing device. Accordingly, the components for the semiconductor device manufacturing device according to the embodiment can minimize defects generated in the semiconductor substrate manufacturing process.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 적절한 도펀트 피크를 포함한다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 전기적 물성을 가지고, 상기 도펀트에 의해서 발생되는 디펙을 최소화할 수 있다.Additionally, the surface of the component for the semiconductor device manufacturing device according to the embodiment includes appropriate dopant peaks. Accordingly, the component for the semiconductor device manufacturing device according to the embodiment has appropriate electrical properties and can minimize defects caused by the dopant.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 낮은 체심입방 비율 및 낮은 능면 비율을 가지는 표면을 가진다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면에서 결정 결함의 빈도가 낮을 수 있다.Additionally, the component for the semiconductor device manufacturing device according to the embodiment has a surface having a low body-centered-cubic ratio and a low rhizome ratio. Accordingly, the frequency of crystal defects on the surface of the component for the semiconductor device manufacturing device according to the embodiment may be low.

따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판을 제조하기 위한 공정에서, 상기 결정 결함에서 발생되는 과도한 마모가 방지될 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기 과도한 마모에 따른 공정 챔버 내의 파티클 발생을 억제할 수 있다. 이에 따라서, 실시예에 따른 반도세 소자 제조 장치용 부품은 반도체 기판의 제조 과정에서 발생되는 디펙을 방지할 수 있다. 또한, 상기 과도한 마모가 억제되기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품은 향상된 내구성을 가질 수 있다.Accordingly, in the component for the semiconductor device manufacturing device according to the embodiment, excessive wear caused by the crystal defect can be prevented during a process for manufacturing a semiconductor substrate. Accordingly, the components for the semiconductor device manufacturing device according to the embodiment can suppress the generation of particles in the process chamber due to excessive wear. Accordingly, the components for the semiconductor device manufacturing device according to the embodiment can prevent defects generated during the manufacturing process of the semiconductor substrate. Additionally, because the excessive wear is suppressed, the components for the semiconductor device manufacturing device according to the embodiment can have improved durability.

또한, 실시예에 따른 반도체 소자 제조 장치는 상기 상부 전극(220)이 생략될 수 있다. 즉, 상기 포커스 링(230)이 생략된 반도체 소자 제조 장치는 추후에, 상기 상부 전극(220)를 따로 장착할 수 있다. 실시예에 따른 반도체 소자 제조 장치는 상기 상부 전극(220)을 생략하고, 추후에 장착될 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치는 상기 상부 전극(220)이 장착될 수 있도록 최적화되어 구성될 수 있다.Additionally, the upper electrode 220 may be omitted in the semiconductor device manufacturing apparatus according to the embodiment. That is, the semiconductor device manufacturing apparatus in which the focus ring 230 is omitted can later be equipped with the upper electrode 220 separately. The semiconductor device manufacturing apparatus according to the embodiment may omit the upper electrode 220 and install it later. That is, the semiconductor device manufacturing apparatus according to the embodiment may be optimized and configured so that the upper electrode 220 can be mounted.

또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Additionally, the features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified and implemented in other embodiments by a person with ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

제조예 1Manufacturing Example 1

쵸크랄스키법에 의해서, 약 330㎜의 직경을 가지는 실리콘 잉곳이 제조되었다. 상기 실리콘 잉곳은 다이아몬드 와이어 소에 의해서 절단되어, 약 20㎜의 두께를 가지는 실리콘 단결정 플레이트가 제조되었다. 이후, 상기 실리콘 단결정 플레이트의 모서리 부분이 절삭되어, 모따기 면이 형성되었다.By the Czochralski method, a silicon ingot with a diameter of approximately 330 mm was produced. The silicon ingot was cut with a diamond wire saw to produce a silicon single crystal plate with a thickness of approximately 20 mm. Afterwards, the edges of the silicon single crystal plate were cut to form a chamfered surface.

이후, 상기 모따기 공정이 진행된 실리콘 단결정 플레이트는 상정반 및 하정반 사이에 배치되고, 상기 상정반 및 상기 하정반에 의해서 랩핑된다. 이후, 상기 랩핑된 실리콘 단결정 플레이트는 그라인더에 의해서 형상 가공된다. 이에 따라서, 미가공 상부 전극이 형성된다.Thereafter, the silicon single crystal plate on which the chamfering process has been performed is placed between the upper and lower plates, and is wrapped by the upper and lower plates. Thereafter, the wrapped silicon single crystal plate is processed into shape by a grinder. Accordingly, a raw upper electrode is formed.

상기 형상 가공 공정은 다음과 같은 조건으로 진행되었다.The shape processing process was carried out under the following conditions.

1) 그라인더 헤드 : 800 메쉬1) Grinder head: 800 mesh

2) 그라인더 회전수: 6000 rpm2) Grinder rotation speed: 6000 rpm

3) 피드 : 0.7 ㎜/분3) Feed: 0.7 mm/min

특히, 상기 형상 가공 공정은 상기 실리콘 단결정 플레이트의 중심으로부터 나선형으로 점차적으로 외곽으로 진행되었다.In particular, the shape processing process gradually progressed spirally outward from the center of the silicon single crystal plate.

이후, 약 0.5㎜의 직경을 가지는 드릴이 사용되어, 약 5㎝의 간격으로 상기 실리콘 단결정 플레이트의 수직 방향으로 다수 개의 관통홀들이 형성되었다.Afterwards, a drill with a diameter of approximately 0.5 mm was used to form a plurality of through holes in the vertical direction of the silicon single crystal plate at intervals of approximately 5 cm.

이후, 상기 미가공 상부 전극은 약 80℃의 온도에서 에칭액에 약 20분 동안 침지되어, 상기 미가공 상부 전극의 외부 표면이 처리되어, 상부 전극이 제조되었다.Thereafter, the raw upper electrode was immersed in an etchant at a temperature of about 80° C. for about 20 minutes, so that the outer surface of the raw upper electrode was treated, and the upper electrode was manufactured.

상기 에칭액의 성분은 다음과 같다.The components of the etching solution are as follows.

1) 탈이온수 : 77 중량부1) Deionized water: 77 parts by weight

2) 수산화 칼륨 : 20 중량부2) Potassium hydroxide: 20 parts by weight

3) 이소프로필 알콜 : 3 중량부3) Isopropyl alcohol: 3 parts by weight

상기 상부 전극의 하면은 제 1 프로파일(반경 0에서 8.5㎜까지), 제 2 프로파일(반경 8.5㎜에서 12.3㎜까지), 제 3 프로파일(반경 12.3㎜에서 57.4㎜까지), 제 4 프로파일(반경 57.4㎜에서 88.4㎜까지) 및 제 5 프로파일(반경 88.4㎜에서 100㎜까지)을 포함한다. 또한, 상기 상부 전극의 중심에서의 두께는 약 17.1㎜이고, 상기 상부 전극의 최 외곽에서의 두께는 약 9.3㎜이었다.The lower surface of the upper electrode has a first profile (radius from 0 to 8.5 mm), a second profile (radius from 8.5 mm to 12.3 mm), a third profile (radius from 12.3 mm to 57.4 mm), and a fourth profile (radius from 57.4 mm). mm to 88.4 mm) and a fifth profile (radius from 88.4 mm to 100 mm). Additionally, the thickness at the center of the upper electrode was approximately 17.1 mm, and the thickness at the outermost edge of the upper electrode was approximately 9.3 mm.

상기 제 1 프로파일의 중심에서 두께 변화율은 0이고, 반경 8㎜에서 두께 변화율은 -0.081이었다. 또한, 상기 제 1 프로파일의 중심에서 반경 8㎜까지 두께 변화율은 지속적으로 감소되었다.The thickness change rate at the center of the first profile was 0, and the thickness change rate at a radius of 8 mm was -0.081. Additionally, the thickness change rate continued to decrease from the center of the first profile to a radius of 8 mm.

또한, 반경 12.5㎜에서 두께 변화율은 약 -0.113이었다. 상기 제 2 프로파일에서, 두께 변화율은 지속적으로 감소되었다.Additionally, the thickness change rate at a radius of 12.5 mm was approximately -0.113. In the second profile, the rate of thickness change continued to decrease.

또한, 반경 58㎜에서 두께 변화율은 약 -0.113이었다. 상기 제 3 프로파일에서, 두께 변화율은 일정하였다. 상기 제 3 프로파일에서, 두께 변화율 편차는 0.003 미만이었다.Additionally, the thickness change rate at a radius of 58 mm was approximately -0.113. In the third profile, the rate of change in thickness was constant. In the third profile, the thickness change rate deviation was less than 0.003.

또한, 반경 88㎜에서의 두께 변화율은 약 0이었다. 상기 제 4 프로파일에서, 두께 변화율은 지속적으로 증가하였다.Additionally, the thickness change rate at a radius of 88 mm was approximately 0. In the fourth profile, the thickness change rate continued to increase.

또한, 반경 100㎜에서 두께 변화율은 약 0이었다. 상기 제 5 프로파일에서, 두께 변화율은 일정하였다. 상기 제 5 프로파일에서, 두께 변화율 편차는 0.003 미만이었다.Additionally, the thickness change rate at a radius of 100 mm was approximately 0. In the fifth profile, the rate of change in thickness was constant. In the fifth profile, the thickness change rate deviation was less than 0.003.

제조예 2 내지 5Preparation Examples 2 to 5

하기의 표 1에서와 같이, 가공 조건 및 에칭 시간이 조절되었다. 나머지 공정은 변경된 부분을 제외하고 제조예 1이 참조되었다.As shown in Table 1 below, processing conditions and etching times were adjusted. For the remaining process, Preparation Example 1 was referred to except for the changed parts.

구분division 그라인더 헤드
(메쉬)
grinder head
(mesh)
그라인더 회전수
(rpm)
Grinder rotation speed
(rpm)
피드
(㎜/분)
feed
(mm/min)
에칭 시간
(분)
etching time
(minute)
제조예 1Manufacturing Example 1 800800 60006000 0.70.7 2020 제조예 2Production example 2 800800 55005500 0.6180.618 1818 제조예 3Production example 3 800800 60006000 0.60.6 1515 제조예 4Production example 4 800800 55005500 0.70.7 2020 제조예 5Production example 5 800800 65006500 0.50.5 2525

실시예 1 내지 5Examples 1 to 5

하기의 표 2에서와 같이, 웨이퍼 에칭 장치에 상부 전극이 장착되고, 실리콘 웨이퍼가 상기 에칭 장치에 안착된다. 이후, 수소 기체, 질소 기체 및 CH3F가 약 5:1:0.5의 플로우 비로 상부 전극에 분사되고, 플라즈마화 되어, 약 10분 동안 상기 실리콘 웨이퍼에 분사되어, 에칭 공정이 진행되었다.As shown in Table 2 below, an upper electrode is mounted on a wafer etching device, and a silicon wafer is placed on the etching device. Afterwards, hydrogen gas, nitrogen gas, and CH 3 F were sprayed onto the upper electrode at a flow ratio of about 5:1:0.5, turned into plasma, and sprayed on the silicon wafer for about 10 minutes to proceed with the etching process.

구분division 상부전극upper electrode 실시예 1Example 1 제조예 1Manufacturing Example 1 실시예 2Example 2 제조예 2Production example 2 실시예 3Example 3 제조예 3Production example 3 실시예 4Example 4 제조예 4Production example 4 실시예 5Example 5 제조예 5Production example 5

평가예Evaluation example

1. 두께 변화율1. Thickness change rate

접촉식 3차원 측정기(제조사 : MITUTOYO, 제품명 : CRYSTA-APEC C9166)에 의해서, 상부 전극의 두께가 반경 0.3㎜의 측졍 간격으로 반경 방향으로 측정되었다.The thickness of the upper electrode was measured in the radial direction with a measurement interval of 0.3 mm radius using a contact 3D measuring device (manufacturer: MITUTOYO, product name: CRYSTA-APEC C9166).

2. 표면 조도2. Surface roughness

디지털 광학 현미경(Keyence사의 VHX-7000)에 의해서, 약 5개의 랜덤한 위치에서, 약 500배로 촬영되고, 표면 조도가 측정되었다. 반경 방향으로 약 200㎛의 직선을 따라서 제 1 표면 조도가 측정되었다. 또한, 원주 방향으로 약 200㎛의 직선을 따라서 제 2 표면 조도가 측정되었다. 이와 같이 측정된 표면 조도들의 평균 값이 도출되었다.Using a digital optical microscope (Keyence's VHX-7000), images were taken at about 500 times at about five random positions, and the surface roughness was measured. The first surface roughness was measured along a straight line of approximately 200 μm in the radial direction. Additionally, the second surface roughness was measured along a straight line of approximately 200 μm in the circumferential direction. The average value of the surface roughnesses measured in this way was derived.

3. 식각 편차3. Etching deviation

상기 에칭된 실리콘 웨이퍼에서, 중심에서 식각된 제 1 식각 두께 및 외곽에서 제 식각된 제 2 식각 두께가 측정되었다. 상기 제 1 식각 두께 및 상기 제 2 식각 두께의 편차가 판단되었다. 상기 제 1 식각 두께 및 상기 제 2 식각 두께의 편차는 상기 제 1 식각 두께 및 상기 제 2 식각 두께의 차이를 상기 제 1 식각 두께로 나눈 값이다.In the etched silicon wafer, the first etch thickness etched from the center and the second etch thickness etched from the outside were measured. The deviation between the first etch thickness and the second etch thickness was determined. The difference between the first etch thickness and the second etch thickness is a value obtained by dividing the difference between the first etch thickness and the second etch thickness by the first etch thickness.

상기 제 1 식각 두께 및 상기 제 2 식각 두께의 편차 0.1 미만 : 양호Deviation between the first etch thickness and the second etch thickness is less than 0.1: good

상기 제 1 식각 두께 및 상기 제 2 식각 두께의 편차 0.1 이상 : 불량Deviation of 0.1 or more between the first etch thickness and the second etch thickness: defective

4. 결함 평가4. Defect evaluation

웨이퍼 표면 분석기(WM-3000, 제우스사) 장비에 의해서, 상기 에칭된 실리콘 웨이퍼의 결함 개수가 측정되었다.The number of defects in the etched silicon wafer was measured using a wafer surface analyzer (WM-3000, Zeus).

결함 개수 10 개 이하 : 양호, ONumber of defects 10 or less: Good, O

결함 개수 11 개 이상 : 불량, XNumber of defects 11 or more: defective,

하기의 표 3과 같이, 상기 상부 전극의 하면의 제 1 표면 조도가 측정되었다.As shown in Table 3 below, the first surface roughness of the lower surface of the upper electrode was measured.

구분division Rz
(㎛)
Rz
(㎛)
Rp
(㎛)
Rp
(㎛)
Rv
(㎛)
RV
(㎛)
Rc
(㎛)
Rc
(㎛)
Rt
(㎛)
RT
(㎛)
Rq
(㎛)
Rq
(㎛)
RskRsk RkuRku RSm
(㎛)
RSm
(㎛)
실시예 1Example 1 4.884.88 2.422.42 2.452.45 3.173.17 4.874.87 1.131.13 0.150.15 2.582.58 63.163.1 실시예 2Example 2 4.654.65 2.342.34 2.372.37 3.063.06 4.654.65 1.351.35 0.190.19 2.362.36 64.564.5 실시예 3Example 3 4.394.39 2.562.56 2.522.52 3.203.20 4.594.59 1.311.31 0.170.17 2.472.47 66.766.7 실시예 4Example 4 4.514.51 2.162.16 2.362.36 3.163.16 4.754.75 1.241.24 0.170.17 2.582.58 65.965.9 실시예 5Example 5 4.904.90 2.382.38 2.372.37 3.093.09 4.694.69 1.111.11 0.160.16 2.372.37 62.162.1

하기의 표 4와 같이, 상기 상부 전극의 하면의 제 2 표면 조도가 측정되었다.As shown in Table 4 below, the second surface roughness of the lower surface of the upper electrode was measured.

구분division Rz
(㎛)
Rz
(㎛)
Rp
(㎛)
Rp
(㎛)
Rv
(㎛)
RV
(㎛)
Rc
(㎛)
Rc
(㎛)
Rt
(㎛)
RT
(㎛)
Rq
(㎛)
Rq
(㎛)
RskRsk RkuRku RSm
(㎛)
RSm
(㎛)
실시예 1Example 1 4.934.93 2.622.62 2.302.30 3.043.04 4.934.93 1.141.14 0.480.48 2.762.76 62.862.8 실시예 2Example 2 4.954.95 2.592.59 2.372.37 3.013.01 4.874.87 1.121.12 0.450.45 2.752.75 63.563.5 실시예 3Example 3 4.854.85 2.782.78 2.412.41 2.952.95 4.964.96 1.051.05 0.420.42 2.732.73 65.165.1 실시예 4Example 4 4.894.89 2.392.39 2.232.23 3.143.14 4.834.83 1.231.23 0.480.48 2.372.37 67.567.5 실시예 5Example 5 4.784.78 2.462.46 2.282.28 3.163.16 4.824.82 1.241.24 0.470.47 2.652.65 61.361.3

하기의 표 5과 같이, 실시예 1 내지 5는 결함의 개수 및 잔류물 함량이 낮았다As shown in Table 5 below, Examples 1 to 5 had a low number of defects and low residue content.

구분division 결함flaw 식각 편차etch deviation 실시예 1Example 1 OO OO 실시예 2Example 2 OO OO 실시예 3Example 3 OO OO 실시예 4Example 4 OO OO 실시예 5Example 5 OO OO

상기 표 6에서와 같이, 실시예에 따른 반도체 소자의 제조방법은 낮은 결함 및 식각 편차를 가진다.As shown in Table 6, the semiconductor device manufacturing method according to the embodiment has low defects and etch deviation.

커버부(210)
상부 전극(220)
포커스 링(230)
제 1 절연 링(250)
제 2 절연 링(240)
제 3 절연 링(260)
정전 척(270)
Cover part (210)
Upper electrode (220)
Focus Ring(230)
First insulating ring (250)
Second insulating ring (240)
Third insulating ring (260)
Electrostatic Chuck(270)

Claims (12)

평평한 상면; 및
상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고,
상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고,
상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3인 상부 전극.
Flat top surface; and
Opposite the upper surface and comprising a lower surface including a curved surface,
The lower surface includes a first Rz and a second Rz,
The first Rz is measured in the radial direction from the center of the lower surface,
The second Rz is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.
제 1 항에 있어서,
상기 제 1 Rz는 2㎛ 내지 8㎛이고, 상기 제 2 Rz는 2㎛ 내지 8㎛인 상부 전극.
According to claim 1,
The first Rz is 2㎛ to 8㎛, and the second Rz is 2㎛ to 8㎛.
제 1 항에 있어서,
상기 하면은 제 1 Rp 및 제 2 Rp를 포함하고,
상기 제 1 Rp는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rp는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rp 및 상기 제 2 Rp의 비율이 1:0.7 내지 1:1.3인 상부 전극.
According to claim 1,
The lower surface includes a first Rp and a second Rp,
The first Rp is measured in the radial direction from the center of the lower surface,
The second Rp is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rp and the second Rp is 1:0.7 to 1:1.3.
제 3 항에 있어서, 상기 제 1 Rp는 1㎛ 내지 4㎛이고, 상기 제 2 Rp는 1㎛ 내지 4㎛인 상부 전극.The upper electrode of claim 3, wherein the first Rp is 1㎛ to 4㎛, and the second Rp is 1㎛ to 4㎛. 제 1 항에 있어서,
상기 하면은 제 1 Rv 및 제 2 Rv를 포함하고,
상기 제 1 Rv는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rv는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rv 및 상기 제 2 Rv의 비율이 1:0.7 내지 1:1.3인 상부 전극.
According to claim 1,
The lower surface includes a first Rv and a second Rv,
The first Rv is measured in a radial direction from the center of the lower surface,
The second Rv is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rv and the second Rv is 1:0.7 to 1:1.3.
제 5 항에 있어서, 상기 제 1 Rv는 1㎛ 내지 4㎛이고, 상기 제 2 Rv는 1㎛ 내지 4㎛인 상부 전극.The upper electrode of claim 5, wherein the first Rv is 1㎛ to 4㎛, and the second Rv is 1㎛ to 4㎛. 제 1 항에 있어서,
상기 하면은 제 1 Rq 및 제 2 Rq를 포함하고,
상기 제 1 Rq는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rq는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rq 및 상기 제 2 Rq의 비율이 1:0.7 내지 1:1.3인 상부 전극.
According to claim 1,
The lower surface includes a first Rq and a second Rq,
The first Rq is measured in the radial direction from the center of the lower surface,
The second Rq is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rq and the second Rq is 1:0.7 to 1:1.3.
제 1 항에 있어서,
상기 하면은 제 1 Rsk 및 제 2 Rsk를 포함하고,
상기 제 1 Rsk는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rsk는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rsk 및 상기 제 2 Rsk의 비율이 1:0.9 내지 1:4인 상부 전극.
According to claim 1,
The lower surface includes a first Rsk and a second Rsk,
The first Rsk is measured in the radial direction from the center of the lower surface,
The second Rsk is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rsk and the second Rsk is 1:0.9 to 1:4.
제 1 항에 있어서,
상기 하면은 제 1 Rku 및 제 2 Rku를 포함하고,
상기 제 1 Rku는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rku는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rku 및 상기 제 2 Rku의 비율이 1:0.9 내지 1:1.5인 상부 전극.
According to claim 1,
The lower surface includes a first Rku and a second Rku,
The first Rku is measured radially from the center of the lower surface,
The second Rku is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rku and the second Rku is 1:0.9 to 1:1.5.
제 1 항에 있어서,
상기 하면은 제 1 Rsm 및 제 2 Rsm를 포함하고,
상기 제 1 Rsm는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rsm는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rsm 및 상기 제 2 Rsm의 비율이 1:0.7 내지 1:1.3인 상부 전극.
According to claim 1,
The lower surface includes a first Rsm and a second Rsm,
The first Rsm is measured radially from the center of the lower surface,
The second Rsm is measured in a circumferential direction perpendicular to the radial direction,
An upper electrode wherein the ratio of the first Rsm and the second Rsm is 1:0.7 to 1:1.3.
반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극;
상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 지지부; 및
상기 반도체 기판의 주위를 둘러싸고, 상기 지지부에 구비되는 포커스 링을 포함하고,
상기 상부 전극은 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고,
상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고,
상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3인 반도체 소자 제조 장치.
an upper electrode facing the semiconductor substrate and spraying a process gas;
a support portion supporting the semiconductor substrate and disposed below the semiconductor substrate; and
Surrounding the semiconductor substrate and including a focus ring provided on the support portion,
The upper electrode has a flat upper surface; And a lower surface facing the upper surface and including a curved surface,
The lower surface includes a first Rz and a second Rz,
The first Rz is measured in the radial direction from the center of the lower surface,
The second Rz is measured in a circumferential direction perpendicular to the radial direction,
A semiconductor device manufacturing apparatus wherein the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.
반도체 소자 제조 장치에 반도체 기판을 배치하는 단계; 및
상기 반도체 기판을 처리하는 단계;를 포함하고,
상기 반도체 소자 제조 장치는
상기 반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극;
상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 지지부; 및
상기 반도체 기판의 주위를 둘러싸고, 상기 지지부에 구비되는 포커스 링을 포함하고,
상기 상부 전극은 평평한 상면; 및 상기 상면에 대향하고, 곡면을 포함하는 하면을 포함하고,
상기 하면은 제 1 Rz 및 제 2 Rz를 포함하고,
상기 제 1 Rz는 상기 하면의 중심으로부터 반경 방향으로 측정되고,
상기 제 2 Rz는 상기 반경 방향에 대하여 수직하는 원주 방향으로 측정되고,
상기 제 1 Rz 및 상기 제 2 Rz의 비율이 1:0.7 내지 1:1.3인 반도체 소자의 제조방법.
Placing a semiconductor substrate in a semiconductor device manufacturing apparatus; and
Processing the semiconductor substrate; including,
The semiconductor device manufacturing device is
an upper electrode facing the semiconductor substrate and spraying a process gas;
a support portion supporting the semiconductor substrate and disposed below the semiconductor substrate; and
Surrounding the semiconductor substrate and including a focus ring provided on the support portion,
The upper electrode has a flat upper surface; And a lower surface facing the upper surface and including a curved surface,
The lower surface includes a first Rz and a second Rz,
The first Rz is measured in the radial direction from the center of the lower surface,
The second Rz is measured in a circumferential direction perpendicular to the radial direction,
A method of manufacturing a semiconductor device wherein the ratio of the first Rz and the second Rz is 1:0.7 to 1:1.3.
KR1020230092977A 2023-07-18 upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device KR102663316B1 (en)

Publications (1)

Publication Number Publication Date
KR102663316B1 true KR102663316B1 (en) 2024-05-03

Family

ID=

Similar Documents

Publication Publication Date Title
US7672110B2 (en) Electrostatic chuck having textured contact surface
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
KR100858441B1 (en) Method for manufacturing silicon ring
KR101432863B1 (en) Method for producing a polished semiconductor wafer
KR20010021223A (en) Epitaxially coated semiconductor wafer and process for producing it
KR101994782B1 (en) Production method for mirror polished wafers
KR20060017676A (en) Production method for silicon wafer and silicon wafer and soi wafer
KR19990087978A (en) Ultraflat silicon semiconductor wafer and process for the production of semiconductor wafers
KR102663316B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR100951005B1 (en) Quartz Glass Tool For Heat Treatment Of Silicon Wafer And Process For Producing The Same
KR102611375B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR102615787B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR102615786B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
JP7460858B1 (en) Upper electrode, semiconductor device manufacturing apparatus including the same, and semiconductor device manufacturing method
KR101485830B1 (en) Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof
KR102577497B1 (en) Part for semiconductor device manufacturing apparatus, semiconductor device manufacturing apparatus including same, and manufacturing method for semiconductor device
KR102567529B1 (en) focus ring, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device
JP2005311290A (en) Susceptor
KR102566972B1 (en) Part for semiconductor device manufacturing apparatus, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device
JP7202032B2 (en) Wafer cleaning method and wafer with reduced impurities
KR100922620B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
JP2004022677A (en) Semiconductor wafer
KR100779728B1 (en) Method for manufacturing silicon matter for plasma processing apparatus
KR100918076B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
KR102567556B1 (en) Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein