KR100779728B1 - Method for manufacturing silicon matter for plasma processing apparatus - Google Patents
Method for manufacturing silicon matter for plasma processing apparatus Download PDFInfo
- Publication number
- KR100779728B1 KR100779728B1 KR1020070017985A KR20070017985A KR100779728B1 KR 100779728 B1 KR100779728 B1 KR 100779728B1 KR 1020070017985 A KR1020070017985 A KR 1020070017985A KR 20070017985 A KR20070017985 A KR 20070017985A KR 100779728 B1 KR100779728 B1 KR 100779728B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- cylinder
- ingot
- electrode plate
- manufacturing
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도. 1 is a flow chart illustrating a method of manufacturing a silicon material according to an embodiment of the present invention.
도 2 내지 도 9는 일 실시예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 도면. 2 to 9 are views for explaining a method of manufacturing a silicon material according to an embodiment.
도 10 및 도 11은 일 실시예의 변형예에 따른 실리콘 전극의 제조 방법을 설명하기 위한 도면. 10 and 11 are views for explaining a method of manufacturing a silicon electrode according to a modification of one embodiment.
도 12는 상술한 본 실시예의 제작 방법에 따라 제조된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도. 12 is a cross-sectional conceptual view of a plasma etching apparatus having a silicon material manufactured according to the fabrication method of the present embodiment described above.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 잉곳 120 : 실리콘 원통110: ingot 120: silicon cylinder
130 : 실리콘 판 140 : 실리콘 전극판130: silicon plate 140: silicon electrode plate
141 : 관통홀 150 : 실리콘 링 부재141: through hole 150: silicon ring member
200 : 챔버 201 : 웨이퍼200: chamber 201: wafer
210 : 하부 전극 220 : 실리콘 링210: lower electrode 220: silicon ring
230 : 실리콘 상부 전극 240, 250 : 전원 공급부230: silicon
본 발명은 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것으로, 플라즈마 처리 장치에 사용되는 실리콘 링과 실리콘 전극판을 단일의 단결정 실리콘 잉곳으로 제작하여 실리콘 링과 실리콘 전극판의 제작 단가를 절감할 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a silicon material for a plasma processing apparatus, and the manufacturing cost of the silicon ring and the silicon electrode plate can be reduced by manufacturing the silicon ring and the silicon electrode plate used in the plasma processing device as a single single crystal silicon ingot. The present invention relates to a method for producing a silicon material for a plasma processing device.
일반적으로 반도체 소자는 반도체 기판(즉, 실리콘 웨이퍼)상에 반도체성 박막, 도전성 박막 또는 절연성의 박막을 형성하고, 이들의 일부를 식각하여 제작한다. 최근들어, 박막의 형성 공정과 식각 공정시 플라즈마 기술을 이용하여 공정 효율을 증대시키고 있다. 식각 공정을 예를 들면, 플라즈마 식각 챔버에 반응 가스를 공급하고, 챔버에 고주파 전원을 인가하여 반응 가스를 여기된 플라즈마 상태가 되도록 한다. 이와 같이 반응 가스를 플라즈마화시켜 웨이퍼 상의 박막들과의 반응성을 높일 뿐만 아니라, 플라즈마화된 반응 가스의 물리적인 충돌에 의해 박막이 제거됨으로 인해 박막의 제거 성능을 향상시킬 수 있다. In general, a semiconductor device forms a semiconducting thin film, a conductive thin film, or an insulating thin film on a semiconductor substrate (that is, a silicon wafer), and is manufactured by etching a part of them. Recently, plasma efficiency has been increased in the process of forming and etching the thin film. In the etching process, for example, a reaction gas is supplied to a plasma etching chamber, and a high frequency power is applied to the chamber to bring the reaction gas into an excited plasma state. As described above, the reaction gas may be plasma-formed to increase reactivity with the thin films on the wafer, and the thin film may be removed by physical collision of the plasma-formed reaction gas, thereby improving the removal performance of the thin film.
플라즈마 처리 장치는 웨이퍼가 안치되는 하부 전극과, 웨이퍼의 에지 영역에 마련된 에지링과, 상기 하부 전극 상측에 마련되어 샤워헤드 기능을 갖는 상부 전극을 구비한다. 여기서, 에지링과 상부 전극은 실리콘을 이용하여 제작한다. The plasma processing apparatus includes a lower electrode on which a wafer is placed, an edge ring provided on an edge region of the wafer, and an upper electrode provided on the lower electrode and having a showerhead function. Here, the edge ring and the upper electrode are manufactured using silicon.
실리콘 잉곳을 절단하여 원형의 실리콘판을 제작한다. 이후, 원형의 실리콘 판의 중심에 중심홀을 형성하고, 로터리 연삭기 등을 이용하여 실리콘 판의 표면을 그라인딩하고, 매엽식 단면 폴리싱을 통해 폴리싱하여 실리콘 에지링을 제작한다. 이때, 중심홀 형성을 위해 잘려진 실리콘 판의 일부는 버려진다. 그리고, 원형의 실리콘 판 상에 복수의 관통홀을 균일하게 형성하고, 연삭기등으로 실리콘 판을 그라인딩하고, 단면 폴리싱을 통해 폴리싱 하여 실리콘 전극을 제작한다. The silicon ingot is cut to form a circular silicon plate. Subsequently, a center hole is formed in the center of the circular silicon plate, the surface of the silicon plate is ground using a rotary grinding machine or the like, and polished through sheet-type cross-section polishing to produce a silicon edge ring. At this time, a part of the silicon plate cut to form the center hole is discarded. Then, a plurality of through holes are uniformly formed on the circular silicon plate, the silicon plate is ground with a grinding machine or the like, and polished through cross-sectional polishing to produce a silicon electrode.
이와 같이 플라즈마 처리 장치에 사용되는 종래의 실리콘 에지링과, 실리콘 전극판의 제작시 버려지는 단결정 실리콘 량이 많아 이들의 제작 원가가 상승하는 문제가 있다. 또한, 왁스 공정을 사용하는 매엽식 단면 폴리싱으로 그 표면을 폴리싱하는 경우 공정 증가로 인해 생산성이 저하됨은, 물론 실리콘 소재 표면의 평탄도가 나빠져, 플라즈마 처리 공정시 파티클 소스로 작용하는 문제가 발생한다. 즉, 실리콘 소재들의 경우 커프 로스(Kerf Loss)가 1mm 이상으로 많아 생산 원가가 높은 단점이 있다. As described above, the conventional silicon edge ring used in the plasma processing apparatus and the amount of single crystal silicon discarded during the production of the silicon electrode plate have a problem of increasing their manufacturing cost. In addition, when polishing the surface by single-phase polishing using a wax process, productivity decreases due to an increase in the process, and, as a result, the flatness of the surface of the silicon material is deteriorated, which causes a problem of acting as a particle source during the plasma treatment process. . In other words, silicon materials have a disadvantage in that the cost of production is high because there is more than 1 mm of kerf loss.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 단결정 실리콘 잉곳을 코어링 하여 실리콘 링 제작을 위한 실리콘 원통을 제작하고, 코어링을 통해 잘려진 잉곳의 중심 영역 즉, 실리콘 중심 원통을 실리콘 전극 제작을 위해 사용하여 생산 원가를 절감시킬 수 있으며, 상기 실리콘 링 및 실리콘 전극 표면이 웨이퍼와 유사한 경면을 갖도록 하여 파티클 발생원을 감소시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공하는 것을 그 목적으로 한다. Therefore, in order to solve the above problems, the present invention manufactures a silicon cylinder for fabricating a silicon ring by coring a single crystal silicon ingot, and a center region of the ingot cut through the coring, that is, a silicon center cylinder for fabricating a silicon electrode. It is an object of the present invention to provide a method for manufacturing a silicon material for a plasma processing apparatus which can reduce production costs and reduce particle generation sources by allowing the surface of the silicon ring and silicon electrode to have a mirror surface similar to that of a wafer.
본 발명에 따른 실리콘 잉곳을 마련하는 단계와, 상기 실리콘 잉곳을 코어링하여 중심부가 비어 있는 실리콘 원통과, 실리콘 잉곳의 직경보다 작은 직경을 갖는 실리콘 중심 원통을 형성하는 단계와, 상기 실리콘 원통을 절단하여 내부가 비어 있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계 및 상기 실리콘 판을 가공하여 실리콘 링을 형성하고, 상기 실리콘 전극판을 가공하여 실리콘 전극을 형성하는 단계를 포함하는 실리콘 소재의 제조 방법을 제공한다.Providing a silicon ingot according to the present invention, coring the silicon ingot to form a silicon cylinder having an empty center and a silicon central cylinder having a diameter smaller than the diameter of the silicon ingot; and cutting the silicon cylinder. Forming an empty silicon plate, cutting the silicon central cylinder to form a silicon electrode plate, and processing the silicon plate to form a silicon ring, and processing the silicon electrode plate to form a silicon electrode. It provides a method of manufacturing a silicon material comprising the step.
상기 실리콘 잉곳을 마련하는 단계 이후, 크로핑 공정을 통해 상기 실리콘 잉곳의 양 끝단의 일부를 제거하는 단계를 더 포함하는 것이 바람직하다. After preparing the silicon ingot, it is preferable to further include removing a part of both ends of the silicon ingot through a cropping process.
상기 실리콘 잉곳을 마련하는 단계 이후, 로드 그라인딩 공정을 통해 상기 실리콘 잉곳의 외경을 가공하는 단계를 포함하는 것이 바람직하다. After preparing the silicon ingot, it is preferable to include the step of processing the outer diameter of the silicon ingot through a rod grinding process.
상기 코어링은 상기 실리콘 잉곳의 상부면 또는 하부면에 카본 지그를 본딩하고, 상기 카본 지그가 본딩된 상기 실리콘 잉곳의 중심부의 일부를 제거하는 것이 바람직하다. The coring bonds a carbon jig to an upper surface or a lower surface of the silicon ingot, and removes a portion of a central portion of the silicon ingot to which the carbon jig is bonded.
상기 실리콘 잉곳의 코어링 전에 상기 실리콘 잉곳을 다수의 블록으로 절단하는 단계를 더 포함하는 것이 바람직하다.Preferably, the method further includes cutting the silicon ingot into a plurality of blocks before coring the silicon ingot.
상기 실리콘 원통과 상기 실리콘 중심 원통의 절단은 와이어를 이용한 소잉 공정을 이용하는 것이 바람직하다.It is preferable to cut the silicon cylinder and the silicon center cylinder using a sawing process using a wire.
상기 실리콘 전극을 형성하는 단계는, 상기 실리콘 전극판을 가공하여 복수의 관통홀을 형성하는 단계 및 상기 복수의 관통홀을 갖는 상기 실리콘 전극판의 표면을 폴리싱하는 단계를 포함하는 것이 바람직하다.The forming of the silicon electrode may include processing the silicon electrode plate to form a plurality of through holes and polishing a surface of the silicon electrode plate having the plurality of through holes.
상기 관통홀은 드릴 또는 초음파를 이용한 천공을 통해 형성되는 것이 바람직하다. 상기 천공은 상기 실리콘 전극판을 복수의 영역으로 분리하여, 각 영역별로 수행하는 것이 효과적이다.The through hole is preferably formed through a drill or drilling using ultrasonic waves. The perforation is effective to separate the silicon electrode plate into a plurality of regions and to perform each region.
상기 복수의 관통홀을 형성하는 단계 전 또는 후에, 상기 실리콘 전극판의 외측면을 가공하여 사이즈를 조절하는 단계를 더 포함하는 것이 바람직하다.Before or after the forming of the plurality of through holes, it is preferable to further include the step of adjusting the size by processing the outer surface of the silicon electrode plate.
상기 복수의 관통홀을 형성하는 단계 전에, 상기 실리콘 전극판의 일부를 제거하여 실리콘 전극용 몸체를 제작하는 단계를 더 포함하는 것이 바람직하다.Before forming the plurality of through holes, it is preferable to further include a step of manufacturing a body for the silicon electrode by removing a portion of the silicon electrode plate.
복수의 상기 실리콘 전극용 몸체를 결합하여 실리콘 전극을 제작하는 단계를 더 포함하는 것이 바람직하다.It is preferable to further include a step of manufacturing a silicon electrode by combining a plurality of the body for the silicon electrode.
열처리 공정을 통해 상기 실리콘 전극판의 저항을 조절하는 단계를 더 포함하는 것이 바람직하다.It is preferable to further include adjusting the resistance of the silicon electrode plate through a heat treatment process.
상기 복수의 관통홀을 형성하는 단계 이후에, 더블 사이드 그라인더를 이용하여 상기 실리콘 전극판의 상부 및 하부면을 그라인딩하는 단계를 더 포함하는 것이 바람직하다.After forming the plurality of through holes, the method may further include grinding the upper and lower surfaces of the silicon electrode plate using a double side grinder.
상기 폴리싱은 상기 실리콘 전극판의 상부면과 하부면을 동시에 폴리싱하는 더블 사이드 폴리싱 공정을 이용하는 것이 바람직하다.Preferably, the polishing uses a double side polishing process of simultaneously polishing an upper surface and a lower surface of the silicon electrode plate.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.
도 1은 본 발명의 일 실시예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도이다. 도 2 내지 도 9는 일 실시예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 도면이다. 도 10 및 도 11은 일 실시예의 변형예에 따른 실리콘 전극의 제조 방법을 설명하기 위한 도면이다. 1 is a flowchart illustrating a method of manufacturing a silicon material according to an embodiment of the present invention. 2 to 9 are views for explaining a method of manufacturing a silicon material according to an embodiment. 10 and 11 are views for explaining a method of manufacturing a silicon electrode according to a modification of the embodiment.
하기에서는 도 1의 흐름도를 기준으로 도 2 내지 도 9의 도면을 참조하여 설명한다.Hereinafter, a description will be given with reference to the drawings of FIGS. 2 to 9 based on the flowchart of FIG. 1.
먼저, 도 2에 도시된 바와 같이 대구경(8인치 이상)의 잉곳(110)을 제작한다(S110). 잉곳(110)은 쵸크랄스키(Czochralski; CZ)법을 이용하여 성장되는 것이 바람직하다. 물론, 이에 한정되지 않고 용융 대역(Float Zone; FZ)법 등의 다양한 제작 방법을 통해 대구경의 잉곳(Ingot)을 성장시킬 수 있다. First, as shown in Figure 2 to produce a large diameter (8 inches or more) ingot 110 (S110). Ingot 110 is preferably grown using the Czochralski (CZ) method. Of course, the present invention is not limited thereto, and a large diameter ingot may be grown through various manufacturing methods such as a melt zone (FZ) method.
잉곳(110)의 제작은 먼저, 석영 도가니 내에 다결정 실리콘(Poly Silicon)을 포함한 원부자재를 넣고, 가열한다. 약 1412도 이상이 온도로 가열하여 다결정 실 리콘을 용융시킨다. 바람직하게는 1400 내지 1500도의 온도에서 가열을 수행하는 것이 효과적이다. 이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 가진 단결정 씨드(Seed)를 용융액 표면 중심부에 접촉시킨다. 이후, 씨드를 천천히 들어 올려 실리콘 단결정 잉곳(110)을 성장시킨다. 이때, 씨드와 석영 도가니를 반대 방향으로 회전시킨다. 씨드가 단결정 용융액 상측으로 인상되는 경우 씨드와 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘 막들이 씨드 표면으로 지속적으로 달라 붙게 되고, 동시에 냉각된다. 씨드 표면에서 냉각되는 동안 용융액 속의 실리콘 원자들은 씨드와 동일 방향의 결정 방향성을 갖게 된다. In the fabrication of the
여기서, 용융액의 흐름을 원활하고 안정되게 하기 위해 자기장을 인가할 수도 있다. 물론 통상의 자기장을 사용하는 것이 가능하다. 본 실시예에서는 대면적의 잉곳을 성장시키기 위해 수평 자장을 인가하여 결정성을 수행하는 것이 바람직하다. 이때, 수평 자장으로 1000가우스 이상을 인가한다. 수평 자장은 잉곳의 성장 방향과 수직한 방향으로 인가된 자장을 지칭한다. Here, a magnetic field may be applied to smoothly and stably flow the melt. Of course, it is possible to use ordinary magnetic fields. In this embodiment, it is preferable to perform crystallinity by applying a horizontal magnetic field to grow a large ingot. At this time, 1000 Gauss or more is applied as the horizontal magnetic field. The horizontal magnetic field refers to the magnetic field applied in the direction perpendicular to the growth direction of the ingot.
도 3에 도시된 바와 같이 크로핑(Cropping)을 통해 단결정 잉곳 상하부의 불필요한 부분을 절단하여 잉곳(110)이 원 통 형상이 되도록 한다.(S120) 즉, 도 2에 도시된 바와 같이 초크랄스키법을 통해 성장된 단결정 잉곳(110)은 상하부에 뾰족하게 돌출된 통 형상으로 제작된다. 이에 크로핑 공정을 실시하여 잉곳(110)의 상하부의 돌출부를 절단하여 원형 단결정 실리콘 원통(120a)을 제작한다. 이를 통해 후속 가공이 용이하도록 할 수 있다. As shown in FIG. 3, an unnecessary portion of the upper and lower portions of the single crystal ingot is cut through the cropping so that the
물론 이때, 단결정 잉곳을 복수의 블럭 단위로 절단할 수도 있다. 그리고, 크로핑 공정은 필요에 따라 생략될 수 있다. At this time, of course, the single crystal ingot may be cut into a plurality of block units. And, the cropping process can be omitted if necessary.
이어서, 로드 그라인딩 공정을 통해 잉곳(110)의 외측면을 가공하여 잉곳(110)의 외경을 조절한다. 이때, 잉곳(110)의 외경은 제작하고자 하는 실리콘 에지 링의 외경에 맞게 조절하는 것이 바람직하다. 본 실시예에서는 후속 폴리싱 공정과 그라인딩 공정에 의해 제거될 두께를 고려하여 목표로 하는 실리콘 에지링의 외경보다 크게 제작한다. 예를 들어 실리콘 에지링의 최대 외경 길이를 1이라고 할 경우 원통 형상의 잉곳(110)(즉, 단결정 실리콘 원통(120a))의 외경은 1.01 내지 1.10인 것이 바람직하다. 이때, 상기 범위를 벗어나는 경우 그라인딩 및 폴리싱 공정의 공정 조건 조절이 어려운 문제가 발생한다. 로드 그라인딩 공정은 필요에 따라 생략 가능하고, 로드 그라인딩 공정을 생략하는 경우, 후속 공정인 CNC(Computer Numerical Control) 설비를 이용하여 외경 가공을 수행할 수 있다. Subsequently, an outer surface of the
로드 그라인딩 공정 후, 단결정 실리콘 원통(120a)의 품질을 검사한다. 이러한 품질 검사로 단결정 실리콘 원통(120a)의 외경 평가 및 에지칩 평가 등을 수행할 수 있다. After the rod grinding process, the quality of the single
도 4 및 도 5에 도시된 바와 같이 코어링 공정을 통해 중심부가 비어 있는 실리콘 원통(120b)을 제작하고, 실리콘 중심 원통(120c)을 제작한다(S130). As shown in FIGS. 4 and 5, a
도 4는 코어링 공정을 설명하기 위한 단면도이고, 도 5의 (a)는 코어링 공정 후의 중심이 비어 있는 실리콘 원통의 사시도이고, (b)는 코어링 공정 후의 실리콘 중심 원통의 사시도이다. 본 실시예에서는 단일의 잉곳을 코어링 하여 실리콘 에지링 제작을 위한 중심부가 비어 있는 실리콘 원통(120b)과, 실리콘 전극 제작을 위 한 실리콘 중심 원통(120c)을 동시에 제작한다. FIG. 4 is a cross-sectional view for explaining a coring process, and FIG. 5A is a perspective view of a silicon cylinder whose center is empty after the coring process, and (b) is a perspective view of a silicon center cylinder after the coring process. In this embodiment, a single ingot is corrugated to simultaneously manufacture a
코어링 공정을 통해 제작되는 실리콘 중심 원통(120c)의 지름과, 관통홀의 지름은 제작하고자 하는 실리콘 에지링의 내경에 맞게 조절되는 것이 바람직하다. 실리콘 에지링의 가장 작은 지름의 내경을 고려하여 제작되는 것이 바람직하다. 실리콘 에지링의 최소 외경 길이를 1이라고 할 경우 실리콘 원통(120b)의 관통홀(121)의 지름은 0.90 내지 0.99인 것이 바람직하다. 이는 후속 그라인딩 공정 및 내경 폴리싱 공정이 수행될 경우 내경의 일부가 증가할 수 있기 때문이다. 그리고, 상기 범위를 벗어나는 경우 그라인딩 공정 및 폴리싱 공정의 공정 조건 조절이 어려울 수 있다. 관통홀(121)은 잉곳의 성장 방향으로 형성된다. 즉 실리콘 원통(120a)의 길이 방향과 평행한 방향으로 마련된다. 그리고, 실리콘 중심 원통(120c)의 지름은 관통홀(121)의 지름 보다 약 0.1 내지 10% 정도 더 작은 것이 바람직하다. 이를 코어링에 의해 제거되는 영역이 존재하기 때문이다. The diameter of the
하기에서는 코어링 공정에 관해 도 4를 참조하여 좀더 상세 설명하면 다음과 같다. Hereinafter, the coring process will be described in more detail with reference to FIG. 4.
크로핑 공정과 검사가 끝난 실리콘 원통(120a)의 하측면 및/또는 상측면에 카본 지그(30)를 본딩한다. 도 4에서는 실리콘 원통(120a)의 하측면에 카본 지그(30)를 부착하였다. 대략 사각 판 형태의 카본 지그(30)를 코어링 공정을 수행하기 위한 장비의 스테이지(10) 상에 고정 부재(20)를 이용하여 고정시킨다. 이를 통해 코어링 공정시 실리콘 원통(120a)의 이동을 자유롭게 수행할 수 있고, 실리콘 원통(120a)을 코어링 장치에 고정시킬 수 있어 코어링 공정의 수행 능력을 향상시 킬 수 있다. The
코어링을 실시하여 카본 본딩된 실리콘 원통(120a) 내측 중심의 일부를 제거한다. 도 4에 도시된 바와 같이 그 끝단에 원형 띠 형상의 절단부재(예를 들어, 다이아몬드)를 구비하는 코어링 휠(40)을 회전시키면서 실리콘 원통(120a) 방향으로 하강시키면, 코어링 휠(40)에 의해 실리콘 원통(120a)의 내측 중심의 단결정 실리콘의 일부가 제거되면서, 그 중심이 비어 있는 실리콘 원통(120b)과, 잉곳보다 직경이 작은 중심 원통(120c)이 제작된다. Coring is performed to remove a portion of the inner center of the carbon bonded
도 4의 도면상에서의 코어링 휠(40)의 길이는 실리콘 원통(120a)에 따라 다양하게 변화될 수 있다. 그리고, 코어링 휠(40)(절단 부재)의 두께(또는 폭)는 0.1mm 내지 5mm 인 것이 바람직하다. 이는 코어링 휠(40)의 절단 부재의 두께가 두껍게 되는 경우 실리콘 원통(120a)이 제거되는 양이 많아지게 되고, 코어링을 통해 제작된 중심 원통(120b)의 직경이 작아지게 되는 경향이 있기 때문이다. 또한, 절단 부재 두께가 얇은 경우 강도가 감소 되어 핸들링이 어려울 수 있다. The length of the
상기 코어링시 실리콘 원통(120a) 하측에 마련된 카본 지그(30)의 일부도 함께 제거되는 것이 바람직하다. Part of the
이때, 코어링 전에 로드 그라인딩 공정을 통해 실리콘 원통(120a)을 복수의 블록으로 절단한 다음 각 실리콘 블록별로 코어링을 수행할 수도 있다. 그리고, 코어링은 실리콘 원통(120a)의 상면에서 하면까지 한번에 코어링을 수행할 수 있다. 물론 이에 한정되지 않고, 실리콘 원통(120a)의 상면에서 하면 방향으로 1차 코어링을 수행한 다음 실리콘 원통(120a)을 뒤집어 하면에서 상면 방향으로 2차 코 어링을 수행할 수도 있다. 이는 실리콘 원통(120a)(또는 실리콘 블록)의 길이와 코어링 휠(40)의 길이에 따라 다양하게 변경될 수 있다. At this time, the
코어링을 통해 그 중심이 비어 있는 실리콘 원통(120b)과, 실리콘 중심 원통(120c)을 형성한 다음 카본 제거 공정을 수행하여 실리콘 원통(120b)과 실리콘 중심 원통(120c)에 본딩된 카본 지그(30)를 제거한다. 그리고, 세정 공정을 통해 코어링 공정시 발생한 파티클 및 이물질을 제거한다. 이때, 카본 제거 공정과 세정 공정이 단일 공정으로 수행될 수도 있다. The carbon jig bonded to the
이와 같이 본 실시예에서는 슬라이싱(slicing) 되기 전의 잉곳 상태(실리콘 원통(120b) 상태)에서 그 중앙에 링 제작을 위한 내부 관통홀(121)을 형성하여, 원가를 절감시키는 효과가 있다. 그리고, 코어링 공정을 통해 남게 되는 잉곳 중앙 영역의 중심 원통을 재활용할 수 있어 실리콘 소재의 생산 원가를 더욱 절감시킬 수 있다. 즉, 종래에는 잉곳이 슬라이싱된 복수의 원판을 각기 코어링하여 중앙의 관통홀을 형성하였다. 따라서, 예를 들어 단일의 잉곳(즉, 실리콘 통)에서 100개의 실리콘 원판이 제작되는 경우, 종래에는 100개의 실리콘 원판 각각에 코어링을 실시하였다. 즉, 100번의 코어링 공정을 수행하였다. 하지만, 본 실시예에서는 슬라이싱 되기 전의 실리콘 원통(120)을 코어링 하기 때문에 한번의 코어링 공정만으로 100개에 해당하는 원판 코어링 공정을 대신할 수 있게 된다. 따라서, 종래에 비하여 코어링 공정 수를 절감할 수 있다. As described above, in the present embodiment, an inner through
또한, 종래에는 얇은 원판을 사용하기 때문에 코어링 공정 후 잘려진 원판 중심부(즉, 중심 원통)는 버려지게 되었다. 하지만, 본 실시예의 경우 실리콘 원 통(120)의 코어링을 통해 잘려진 중심부가 직경이 작은 실리콘 중심 원통이 되고, 이를 다른 용도로 재사용할 수 있게 된다. 예를 들어 실리콘 웨이퍼, 실리콘 전극 또는 작은 사이즈의 실리콘 에지링으로 사용될 수 있다. 본 실시예에서는 이러한 실리콘 중심 원통을 이용하여 실리콘 전극을 제작한다. In addition, conventionally, since a thin disc is used, a disc center (ie, a central cylinder) cut after the coring process is discarded. However, in the present embodiment, the core cut through the core of the silicon cylinder 120 becomes a silicon center cylinder having a small diameter, and can be reused for other purposes. For example, it can be used as a silicon wafer, a silicon electrode or a small size silicon edge ring. In this embodiment, a silicon electrode is fabricated using the silicon center cylinder.
도 6에 도시된 바와 같이 코어링되어 중심이 비어 있는 실리콘 원통(120b)(중심에 원형의 관통홀(121)이 마련됨)을 절단(slicing)하여 중심이 비어 있는 실리콘 판(130)을 제작하고, 실리콘 중심 원통(120c)을 절단하여 실리콘 전극 판을 제작한다(S141, S151). As shown in FIG. 6, a
실리콘 판(130)과, 실리콘 전극판(140)은 와이어를 이용한 소잉 공정을 통해 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 얇은 두께의 판 형상으로 절단하여 제작된다. 물론 이에 한정되지 않고, 다이아몬드를 이용한 절단 방법을 사용할 수도 있다. 본 실시예에서는 상기 절단 공정시 제작되는 실리콘 판(130)과 실리콘 전극판(140)의 두께를 다양하게 조절할 수 있어 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있다. 즉, 종래에는 복수의 원판이 동일 두께를 갖게 되어 다양한 제품에 대응되기 어려운 문제가 있었다. 하지만, 본 실시예에서는 실리콘 원통(120b)과 실리콘 중심 원통(120c)의 절단시 두께 조절이 가능하기 때문에 다양한 두께의 실리콘 판(130)과 실리콘 전극판을 제작할 수 있고, 이를 통해 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있게 된다. The
즉, 단일의 실리콘 원통(120b) 및 실리콘 중심 원통(120c)에서 동일 두께의 실리콘 판과 실리콘 전극판이 제작될 뿐만 아니라, 다양한 두께의 실리콘 판(130) 과 실리콘 전극판(140)이 제작될 수 있다. 그리고, 실리콘 판(130) 제작을 위한 절단 공정은 앞선 코어링 공정과 같이 실리콘 통의 외주면에 카본 지그를 본딩하여 절단 공정을 수행하는 것이 바람직하다. That is, not only the silicon plate and the silicon electrode plate having the same thickness may be manufactured in the
도 7에 도시된 바와 같이 각기 평탄화 공정을 수행하여 실리콘 판(130)의 표면을 평탄화하고, 실리콘 전극판(140)의 표면을 평탄화한다(S142, S152).As shown in FIG. 7, the planarization process is performed to planarize the surface of the
상술한 평탄화 공정은 그라인더를 이용한 그라인딩 공정을 수행한다. 이로인해 와이어를 통해 절단된 실리콘 판(130)과 실리콘 전극판(140)의 상부면과 하부면을 그라인딩 하여 표면을 평탄화시킨다. 즉, 그라인딩 공정을 통해 와이어 소잉에 의한 소 마크를 제거하고, 표면 평탄도를 향상시킬 수 있다. 그라인딩 공정은 거친(rough) 그라인딩 휠과, 고운(fine) 그라인딩 휠을 장착할 수 있는 2축 그라인더를 이용하여 수행하는 것이 바람직하다. The planarization process described above performs a grinding process using a grinder. As a result, the upper and lower surfaces of the
거친 그라인딩 휠의 경우 200 내지 400 메쉬를 갖고, 고운 그라인딩 휠의 경우 1000 내지 3000메쉬를 갖는 것이 바람직하다. 여기서, 실리콘 판(130)의 경우 그 내측면과 외측면도 함께 그라인딩되는 것이 바람직하다.It is preferred to have 200 to 400 mesh for coarse grinding wheels and 1000 to 3000 mesh for fine grinding wheels. Here, in the case of the
이때, 거친 그라인딩 휠에 의한 그라인딩은 와이어 소 마크 및 평탄도 향상 효과가 있고, 고운 그라인딩 휠에 의한 그라인딩은 표면 거칠기를 줄여 후속 공정을 용이하게 수행할 수 있다. 물론 이에 한정되지 않고, 그라인딩 공정을 위해 웨이퍼 가공시 사용되는 다양한 그라인더가 사용될 수 있다. 그라인딩 공정 후, 그라인딩 공정시 발생한 파티클 및 슬러지를 제거하기 위한 불순물 제거 세정 공정을 더 수행할 수 있다. 이때, 불순물 제거 세정공정은 더블 스크러버 공정을 이용하는 것이 바람직하다. 즉, 상하부 영역에 브러시가 마련된 더블 스크러버 장비를 이용하여 웨이퍼 상하면의 불순을 동시에 제거할 수 있다. At this time, the grinding by the rough grinding wheel has an effect of improving the small marks and flatness, and the grinding by the fine grinding wheel can easily perform the subsequent process by reducing the surface roughness. Of course, the present invention is not limited thereto, and various grinders used in wafer processing for a grinding process may be used. After the grinding process, an impurity removal cleaning process for removing particles and sludge generated during the grinding process may be further performed. At this time, it is preferable that the impurity removal washing process uses a double scrubber process. That is, by using a double scrubber equipment provided with a brush in the upper and lower regions, it is possible to remove impurities on the upper and lower surfaces of the wafer at the same time.
그라인딩 공정 후에 그라인딩 데미지를 제거하기 위한 에칭 공정을 실시한다. 에칭 공정으로는 습식 에칭을 수행하고, 이때 사용되는 케미컬로는 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬을 사용하는 것이 바람직하다. 물론 HNO3와 같은 산성 케미컬을 사용할 수도 있다.After the grinding step, an etching step for removing grinding damage is performed. It is preferable to perform wet etching as an etching process, and to use the chemical type which contains KOH and / or NaOH as a chemical used at this time. Of course, acidic chemicals such as HNO 3 can also be used.
하기에서는 절단된 단일의 실리콘 판(130)과 실리콘 전극 판(140)을 기준으로 실리콘 에지링과 실리콘 전극의 제작에 관해 설명한다. 먼저 하기에서 그 중심부가 비어 있는 실리콘 판(130)을 이용하여 실리콘 에지링의 제작 방법을 설명한다. Hereinafter, the fabrication of the silicon edge ring and the silicon electrode based on the cut
도 8에 도시된 바와 같이 실리콘 판(130)의 내측벽면 및/또는 외측벽면을 가공하여 실리콘 링 부재(150)를 제작한다(S143).As shown in FIG. 8, an inner wall surface and / or an outer wall surface of the
실리콘 에지링이 사용되는 용도에 따라 다양한 형태의 가공 공정이 가해질 수 있다. 본 실시예에서는 실리콘 판(130)의 내측벽면의 일부를 제거하여 계단형의 단차(도 8의 A 영역 참조)를 갖는 실리콘 링 부재(150)를 제작하였다. 즉, 본 실시예에 따른 실리콘 링 부재(150)는 그 내측 중앙에 제 1 지름을 갖는 관통홀과, 관통홀 상측에 제 1 지름보다 큰 제 2 지름을 갖는 홈을 포함한다. 물론 이에 한정되지 않고, 가공 공정에 의해 실리콘 링 부재(150)는 필요에 따라 연장 돌기, 오목홈을 포함하는 다양한 패턴을 포함할 수도 있다.Various types of machining processes can be applied, depending on the application in which the silicon edge ring is used. In this embodiment, a part of the inner wall surface of the
중심이 비어 있는 실리콘 판(130)의 내외측면의 가공은 그라인딩 공정을 통해 수행되는 것이 바람직하다. 이때, 실리콘 판(130)의 가공은 CNC 장비 또는 MCT(Machining Center Tool) 장비를 이용하는 것이 바람직하다. Processing of the inner and outer surfaces of the
그리고, 가공 공정 후에 가공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 가공 공정 후에 제작된 실리콘 링 부재(140)의 불량 검사를 수행할 수도 있다. In addition, a cleaning process for removing particles and sludge generated during the processing process may be performed after the processing process. In addition, a defect inspection of the
상기 가공 공정 후에 가공 공정의 데미지를 제거하기 위한 에칭 공정을 실시한다. 에칭 공정은 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬 또는 HNO3와 같은 산성 케미컬을 사용한다. 에칭 공정 후에는 DI 또는 SC1(NH4O+H2O2+H2O)을 이용한 세정 공정을 수행하여 실리콘 링 부재(150)의 표면에 흡착되었던 불순물과 케미컬을 제거하는 것이 바람직하다. 가공 공정 후에 수행되는 에칭 공정과 세정 공정은 미세 먼지가 발생되지 않는 크린 룸 내에서 수행되는 것이 바람직하다. 이는 후속되는 공정이 크린룸 내에서 수행되기 때문이다. 물론 상기 에칭과 세정 공정이 일반 룸에서 수행될 수도 있다. After the processing step, an etching step for removing damage from the processing step is performed. The etching process uses acidic chemicals such as HNO 3 or alkali based chemicals including KOH and / or NaOH. After the etching process, it is preferable to remove impurities and chemicals adsorbed on the surface of the
이어서, 도너 킬링 공정을 수행하여 실리콘 링 부재(150) 내의 저항을 안정화시킨다(S144).Subsequently, a donor killing process is performed to stabilize the resistance in the silicon ring member 150 (S144).
즉, 도너 킬링 공정은 실리콘 링 부재(150)의 열처리를 통해 실리콘 링 부재(150) 내의 도펀트를 제거한다. 열처리시에는 퍼니스 타입 또는 오븐 타입 및 벨트 타입을 포함하는 열처리 기구가 사용될 수 있다. 그리고, 열처리는 400도 이상 의 온도에서 수행한다. 400 내지 1000도의 온도에서 열처리하는 것이 바람직하다. 이때, 열처리시 실리콘 링 부재(150)가 오염되는 것을 방지하는 것이 효과적이다. That is, the donor killing process removes the dopant in the
상기 도너 킬링 공정에 의해 실리콘 링 부재(150)의 저항을 안정화시킨 다음 실리콘 링 부재(150)의 저항을 측정하고, 실리콘 링의 이력 관리를 위해 레이저 마킹을 실시한다. The donor killing process stabilizes the resistance of the
이어서, 폴리싱 공정을 통해 실리콘 링 부재(150)의 외부 표면을 평탄화시키고 표면 거칠기를 줄여 실리콘 에지링을 제작한다(S145).Subsequently, the outer surface of the
폴리싱 공정은 먼저, 단차 폴리싱 공정을 통해 실리콘 링 부재(150)의 단차 영역의 폴리싱을 실시하여 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å이하로 유지할 수 있다. 즉, 실리콘 링 부재(150)의 내측면 및 단차 표면(관통홀과 홈 영역)을 폴리싱한다. 이후, 세정 공정을 수행한다. The polishing process may first improve the flatness by polishing the stepped region of the
세정 공정 후에 더블 사이드 폴리싱 공정을 통해 실리콘 링 부재(150)의 상측면(표면)과 하측면(이면)을 동시에 폴리싱한다.After the cleaning process, the upper side (surface) and the lower side (back side) of the
더블 사이드 폴리싱을 수행하는 장비는 하부 폴리싱 패드부와 상부 패드부 그리고, 이들 사이에 소정의 관통홀을 갖고 관통홀 내측에 실리콘 링 부재(150)를 위치시켜 이의 이탈을 방지하는 복수의 캐리어를 구비한다. 이때, 하부 폴리싱 패드와 상부 패드가 각기 다른 방향으로 회전하면서 실리콘 링 부재(150)의 상하면을 동시에 폴리싱한다. 그리고, 복수의 캐리어도 회전하는 것이 바람직하다.The equipment for performing double side polishing has a lower polishing pad portion and an upper pad portion, and a plurality of carriers having a predetermined through hole therebetween and placing the
그리고, 더블 사이드 폴리싱 공정용 장비는 실리콘 링 부재(150)의 사이즈 및 두께에 관계없이 캐리어만을 변경하여 폴리싱을 수행할 수 있기 때문에 폴리싱 공정이 용이할 수 있다. 그리고, 폴리싱 공정시 주입되는 슬러리 및 계면 활성제를 조절하여 실리콘 링 부재(150)의 상측면 및 하측면의 표면 거칠기를 제어할 수 있다. 즉, 일반적인 폴리싱은 단면 폴리싱으로 실리콘 판의 한면에 왁스를 코팅하고 폴리싱 헤드에 접착하여 사용하였다. 이로인해 왁스 코팅의 균일도에 따라 평탄도가 달라질 수 있었다. 하지만, 더블 사이드 폴리싱의 경우 왁스 코팅 공정을 수행하지 않는다. 이는 가공하고자 하는 실리콘 링 부재(150)의 두께에 맞는 캐리어를 제작하고 실리콘 링 제품의 사이즈에 맞게 캐리어 홀을 만들어 공정을 진행하기 때문이다.In addition, since the double side polishing process equipment may perform polishing by changing only the carrier regardless of the size and thickness of the
이와 같은 더블 사이드 폴리싱 공정을 통해 실리콘 링 부재(150)의 상측면과 하측면의 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å이하로 유지할 수 있다. 표면 거칠기를 1 내지 5Å으로 유지하여 실리콘 웨이퍼의 표면 거칠기인 2Å과 유사하게 유지할 수 있다. 이와 같이 실리콘 링의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 웨이퍼 상측의 플라즈마 균일도를 높여 플라즈마 처리 효율을 향상시킬 수 있다. Through the double side polishing process, the flatness of the upper and lower surfaces of the
더블 사이드 폴리싱 공정 후 세정 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 에지링을 제작한다. After the double side polishing process, a cleaning process is performed to remove the slurry and particles. This manufactures a silicon edge ring according to the present embodiment.
이어서, 제작 완료된 실리콘 에지링의 규격을 측정하고, 파이널 세정을 수행한다. 실리콘 에지링의 규격 측정을 위하여 3D 인스펙션을 실시하는 것이 바람직하다. 그리고, 파이널 세정 후에 육안 검사를 실시한다. 육안 검사로는 표면 검사 및 에지 칩핑 검사를 수행하고, 이를 통해 파티클 및 딥 스크레치를 검사할 수 있다. Subsequently, the size of the finished silicon edge ring is measured, and final cleaning is performed. It is desirable to perform 3D inspection to measure the size of the silicon edge ring. Then, visual inspection is performed after final cleaning. Visual inspection can perform surface inspection and edge chipping inspection, which allows inspection of particles and deep scratches.
이어서, 실리콘 전극판을 이용하여 실리콘 전극의 제작 방법을 설명한다. 이때, 실리콘 전극의 제작 방법 중 상기 실리콘 에지링의 제작 방법과 유사한 설명은 생략한다. Next, the manufacturing method of a silicon electrode is demonstrated using a silicon electrode plate. In this case, description similar to the manufacturing method of the silicon edge ring among the manufacturing method of the silicon electrode is omitted.
도 9에 도시된 바와 같이 홀 천공을 통해 실리콘 전극판(140)에 복수의 관통홀(141)을 제작한다(S153). As shown in FIG. 9, a plurality of through
상기 홀 천공 전에 실리콘 전극판(140)의 외경을 규격에 맞게 재 그라인딩을 실시하는 것이 바람직하다. 이는 앞선 코어링에 의해 제작된 실리콘 중심 원통(120c)의 외경은 실리콘 에지링에 의해 제한되기 때문에 원하는 외경 즉, 규격에 맞도록 실리콘 전극판의 외경을 다시 가공하는 것이 바람직하다. 물론 실리콘 전극판(140) 외경의 그라인딩은 코어링 공정후 실리콘 중심 원통(120c)레벨에서 수행될 수도 있다. 이때, 실리콘 전극판(140)의 외경의 가공은 CNC 장비를 사용하는 것이 바람직하다. 그리고, 외경의 가공 후에 실리콘 전극판(140)을 세정하고, 검사를 수행할 수 있다. It is preferable to regrind the outer diameter of the
실리콘 전극판(140)의 외경 가공 후, 실리콘 전극판(140)을 천공 장비의 기판 상에 본딩시킨다. 즉, 홀 천공을 위한 유리 기판 상에 실리콘 전극판(140)을 본딩한다. 그리고, 드릴 또는 초음파를 이용한 천공 공정을 통해 복수의 관통홀(141)을 형성한다. 여기서, 초음파를 이용한 천공 공정은 수백개 이상의 홀을 동시에 천공할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고, 천공 공정을 통해 상기 실리콘 전극판(140) 전체에 홀을 형성할 수 있다. 물론 실리콘 전극판(140)의 직경이 클경우에는 실리콘 전극판(140)을 복수의 영역으로 분할한 다음 각 영역 별로 천공 공정을 수행할 수 있다. After the outer diameter of the
이어서, 천공 공정 후에 실리콘 전극판(140)에 본딩된 기판을 제거한 다음 실리콘 전극판(140)을 세정한다. 관통홀(141)의 진원도 및 동심도를 육안 또는 마스크로 스코프 및 비젼(vision) 등의 기구로 검사한다. 더블 사이드 슬라이딩을 실시하여 실리콘 전극판(140)의 표면 및 이면에 발생하는 홀의 칩핑을 제거한다. 이때, 더블 사이드 슬라이딩은 더블 사이드 그라인더를 사용하여 실시한다(S154). 이때, 더블 사이드 그라인더는 2축 이상의 축을 갖고 있으며, 적어도 일축은 거친(rough) 그라인딩을 실시하고, 타축은 고운(fine) 그라인딩을 실시한다. 이를 통해 실리콘 전극판(140)의 표면 및 이면의 거칠기를 향상시킬 수 있다. 여기서, 거친 그라인딩은 200 내지 1000 메쉬를 지칭하고, 고운 그라인딩은 1000 내지 3000메쉬를 지칭한다. 바람직하게는 거친 그라인딩은 250 내지 400 메쉬를 지칭하고, 고운 그라인딩은 1500 내지 2500메쉬를 지칭한다.Subsequently, the substrate bonded to the
더블 사이드 슬라이딩 공정 후에 세정 공정을 수행한다. 이때, 더블 스크러버를 이용할 경우 파티클 및 슬러지 제거 효과를 향상시킬 수 있다. The cleaning process is performed after the double side sliding process. In this case, when the double scrubber is used, particle and sludge removal effects may be improved.
상술한 천공 공정과 실리콘 전극판(140)의 외경 및 표면 가공시 발생한 데미지를 제거하기 위해 에칭 공정을 실시한다. 에칭 후에는 DI 또는 SC1을 이용한 세정 공정을 수행한다. An etching process is performed to remove damage generated during the above-described drilling process and the outer diameter and surface processing of the
이어서, 도너 킬링 공정을 수행하여 실리콘 전극판(140) 내의 저항을 안정화시킨다(S155). 그리고, 폴리싱 공정을 통해 실리콘 전극판(140)의 외부 표면을 평탄화시키고 표면 거칠기를 줄여 실리콘 전극을 제작한다(S156).Subsequently, a donor killing process is performed to stabilize the resistance in the silicon electrode plate 140 (S155). Then, the outer surface of the
폴리싱 공정으로 더블 사이드 폴리싱 공정을 수행한다. 더블 사이드 폴리싱 공정을 통해 실리콘 전극판(140)의 상측면(표면)과 하측면(이면)을 동시에 폴리싱한다. 더블 사이드 폴리싱 공정을 통해 실리콘 전극판(140)의 상측면과 하측면의 평탄도를 향상시킬 수 있다. The double side polishing process is performed as a polishing process. Through the double side polishing process, the upper side (surface) and the lower side (back side) of the
더블 사이드 폴리싱 공정 후 세정 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 전극을 제작한다. After the double side polishing process, a cleaning process is performed to remove the slurry and particles. This manufactures a silicon electrode according to the present embodiment.
이어서, 제작 완료된 실리콘 전극의 규격을 측정하고, 파이널 세정을 수행한다. 실리콘 전극의 규격을 측정한다. 그리고, 파이널 세정 후에 다크룸에서 실리콘 전극에 대한 육안 검사를 한다. Subsequently, the size of the fabricated silicon electrode is measured, and final cleaning is performed. Measure the size of the silicon electrode. After the final cleaning, a visual inspection of the silicon electrode is performed in the dark room.
물론 본 실시예에 따른 실리콘 전극은 이에 한정되지 않고, 실리콘 전극의 전체 직경이 상기 실리콘 중심 원통의 직경보다 클 경우에는 복수의 몸체를 이용하여 실리콘 전극을 제작할 수 있다. 예를 들어 실리콘 전극을 4조각의 몸체를 결합시켜 제작하는 경우, 상술한 실리콘 전극판을 이용하여 실리콘 전극용 몸체를 제작할 수 있다. 즉, 도 10 및 도 11에 도시된 바와 같이, 실리콘 전극판(140)을 실리콘 전극용 몸체(140b) 형상으로 가공한다. 그리고, 천공 공정을 통해 실리콘 전극용 몸체(140b)에 복수의 관통홀(141)을 형성한다. 이후, 도시되지 않았지만, 제작된 복수의 실리콘 전극용 몸체(140b)를 결합하여 원하는 크기의 실리콘 전극을 제작한다. Of course, the silicon electrode according to the present embodiment is not limited thereto, and when the total diameter of the silicon electrode is larger than the diameter of the silicon central cylinder, the silicon electrode may be manufactured using a plurality of bodies. For example, when fabricating a silicon electrode by combining four pieces of bodies, the body for a silicon electrode may be manufactured using the above-described silicon electrode plate. That is, as shown in FIGS. 10 and 11, the
상술한 실리콘 에지링과 실리콘 전극의 경우 커프로스를 1mm 이하로 가공할 수 있어 원가를 절감시킬 수 있다. 본 실시예에서는 200㎛이하로 가공하는 것이 효 과적이다. 커프로스를 10 내지 200㎛로 가공하는 것이 바람직하다. In the case of the silicon edge ring and the silicon electrode described above, the cuff can be processed to 1 mm or less, thereby reducing the cost. In this embodiment, it is effective to process at 200 mu m or less. It is preferable to process a cuff to 10-200 micrometers.
도 12는 상술한 본 실시예의 제작 방법에 따라 제조된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도이다. 12 is a cross-sectional conceptual view of a plasma etching apparatus including a silicon material manufactured according to the fabrication method of the present embodiment described above.
플라즈마 식각 장치는 실리콘 소재로 앞서 설명한 제작 방법으로 제작된 실리콘 에지링(220)과 실리콘 상부 전극(230)을 구비한다. The plasma etching apparatus includes a
도 12에 도시된 바와 같이 플라즈마 식각 장치는 챔버(200)와, 웨이퍼(201)가 안치되는 하부 전극(210)과, 하부 전극(210) 상에 안치된 웨이퍼(201)의 가장자리 영역에 마련된 실리콘 에지링(220)과, 하부 전극(210)에 상측에 마련되고 샤워헤드 일체형의 실리콘 상부 전극(230)과, 하부 전극(210)과 실리콘 상부 전극(230)에 전원을 공급하는 제 1 및 제 2 전원 공급부(240, 250)를 구비한다. As shown in FIG. 12, the plasma etching apparatus includes silicon provided in a
본 실시예에서는 상기 실리콘 링(220)과 실리콘 상부 전극(230)의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 플라즈마의 균일도를 더욱 증대시킬 뿐만 아니라 파티클의 발생을 최소화할 수 있다. In this embodiment, the surface roughness of the
본 실시예의 제작 방법에 따라 제조된 실리콘 링(220) 및 실리콘 상부 전극(230)은 그 사용처가 상술한 식각 장치에 한정되지 않고, 다양한 플라즈마 처리 장치에 적용될 수 있다.The
상술한 바와 같이 본 발명은 슬라이싱 전의 잉곳 상태의 실리콘 원통을 코어링 하여 중심이 비어 있는 실리콘 원통과, 실리콘 중심 원통을 제작하고, 이들을 이용하여 실리콘 에지링 및 실리콘 전극과 같은 실리콘 소재를 제작하여 실리콘 소재의 제작 원가를 절감시킬 수 있다. As described above, according to the present invention, the silicon cylinder in the ingot state before slicing is manufactured to produce a silicon cylinder with an empty center and a silicon central cylinder, and the silicon materials such as a silicon edge ring and a silicon electrode are fabricated using the silicon. The manufacturing cost of the material can be reduced.
또한, 본 발명은 실리콘 에지링과 실리콘 전극의 표면 특성을 웨이퍼와 유사한 특성을 갖도록 하여 웨이퍼 상측 영역의 플라즈마 균일도를 향상시킬 수 있다. In addition, the present invention may improve the plasma uniformity of the upper region of the wafer by making the surface characteristics of the silicon edge ring and the silicon electrode similar to those of the wafer.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms. That is, the above embodiments are provided to make the disclosure of the present invention complete and to fully inform those skilled in the art of the scope of the present invention, and the scope of the present invention should be understood by the claims of the present application. .
Claims (15)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070017985A KR100779728B1 (en) | 2007-02-22 | 2007-02-22 | Method for manufacturing silicon matter for plasma processing apparatus |
JP2009550785A JP2010519763A (en) | 2007-02-22 | 2007-08-02 | Method for manufacturing silicon material for plasma processing apparatus |
EP07807944A EP2112967A4 (en) | 2007-02-22 | 2007-08-02 | Method for manufacturing silicon matter for plasma processing apparatus |
PCT/KR2007/003735 WO2008102938A1 (en) | 2007-02-22 | 2007-08-02 | Method for manufacturing silicon matter for plasma processing apparatus |
US12/525,819 US20100006081A1 (en) | 2007-02-22 | 2007-08-02 | Method for manufacturing silicon matter for plasma processing apparatus |
TW097105547A TW200844274A (en) | 2007-02-22 | 2008-02-18 | Method for manufacturing silicon matter for plasma processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070017985A KR100779728B1 (en) | 2007-02-22 | 2007-02-22 | Method for manufacturing silicon matter for plasma processing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100779728B1 true KR100779728B1 (en) | 2007-11-28 |
Family
ID=39080929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070017985A KR100779728B1 (en) | 2007-02-22 | 2007-02-22 | Method for manufacturing silicon matter for plasma processing apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100779728B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100875445B1 (en) | 2007-08-31 | 2008-12-23 | 하나실리콘(주) | Coring wheel and apparatus for coring ingot using thereof |
KR102132252B1 (en) * | 2019-03-07 | 2020-07-09 | 비씨엔씨 주식회사 | Quartz reforming method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129605A (en) * | 1995-10-31 | 1997-05-16 | Mitsubishi Materials Corp | Plasma etching single crystal silicon electrode plate |
JPH10275802A (en) | 1997-03-31 | 1998-10-13 | Hitachi Chem Co Ltd | Manufacture of plasma-etching electrode |
JP2001135619A (en) | 1999-11-09 | 2001-05-18 | Shin Etsu Chem Co Ltd | Silicon focus ring and its manufacturing method |
KR100602824B1 (en) | 1998-11-04 | 2006-07-19 | 미쓰비시 마테리알 가부시키가이샤 | Electrode plate for plasma etching equipment for forming uniformly-etched surface |
-
2007
- 2007-02-22 KR KR1020070017985A patent/KR100779728B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129605A (en) * | 1995-10-31 | 1997-05-16 | Mitsubishi Materials Corp | Plasma etching single crystal silicon electrode plate |
JPH10275802A (en) | 1997-03-31 | 1998-10-13 | Hitachi Chem Co Ltd | Manufacture of plasma-etching electrode |
KR100602824B1 (en) | 1998-11-04 | 2006-07-19 | 미쓰비시 마테리알 가부시키가이샤 | Electrode plate for plasma etching equipment for forming uniformly-etched surface |
JP2001135619A (en) | 1999-11-09 | 2001-05-18 | Shin Etsu Chem Co Ltd | Silicon focus ring and its manufacturing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100875445B1 (en) | 2007-08-31 | 2008-12-23 | 하나실리콘(주) | Coring wheel and apparatus for coring ingot using thereof |
KR102132252B1 (en) * | 2019-03-07 | 2020-07-09 | 비씨엔씨 주식회사 | Quartz reforming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100858441B1 (en) | Method for manufacturing silicon ring | |
US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
KR101605384B1 (en) | Double-head grinding apparatus and wafer manufacturing method | |
JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
KR100779728B1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
KR101485830B1 (en) | Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof | |
CN110140195B (en) | Method for polishing silicon wafer, method for manufacturing silicon wafer, and silicon wafer | |
JP4248804B2 (en) | Semiconductor wafer and method for manufacturing semiconductor wafer | |
KR100922620B1 (en) | Method of manufacturing a silicon matter for plasma processing apparatus | |
KR100918076B1 (en) | Method of manufacturing a silicon matter for plasma processing apparatus | |
KR100867389B1 (en) | Method of manufacturing a silicon matter for plasma processing apparatus | |
JP2004063883A (en) | Method for manufacturing semiconductor wafer | |
KR101086966B1 (en) | Grinding Process of Semiconductor Wafer | |
JPH11348031A (en) | Manufacture of semiconductor substrate, external surface processing device, and single crystal ingot | |
KR100922621B1 (en) | Method of manufacturing a silicon matter for plasma processing apparatus | |
JP7172878B2 (en) | Method for measuring resistivity of single crystal silicon | |
KR101515373B1 (en) | Preparation Method of Single Crystal Silicon Componet with Improved Durability for Plasma Appratus | |
JP2011124578A (en) | Method of producing semiconductor wafer | |
TWI857908B (en) | Upper electrode, semiconductor device fabrication apparatus including the same, and method of fabricating semiconductor device including the same | |
KR20030053085A (en) | Method for fabricating silicon wafer | |
KR20070094407A (en) | Method of manufacturing wafer | |
CN110653718A (en) | Method for manufacturing wafer | |
JP2003179019A (en) | Method of manufacturing silicon semiconductor wafer | |
KR20020034475A (en) | Production method of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141110 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191120 Year of fee payment: 13 |