KR100918076B1 - Method of manufacturing a silicon matter for plasma processing apparatus - Google Patents

Method of manufacturing a silicon matter for plasma processing apparatus Download PDF

Info

Publication number
KR100918076B1
KR100918076B1 KR1020070085543A KR20070085543A KR100918076B1 KR 100918076 B1 KR100918076 B1 KR 100918076B1 KR 1020070085543 A KR1020070085543 A KR 1020070085543A KR 20070085543 A KR20070085543 A KR 20070085543A KR 100918076 B1 KR100918076 B1 KR 100918076B1
Authority
KR
South Korea
Prior art keywords
silicon
grinding
plate
electrode plate
etching
Prior art date
Application number
KR1020070085543A
Other languages
Korean (ko)
Other versions
KR20090020906A (en
Inventor
최창호
Original Assignee
하나실리콘(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나실리콘(주) filed Critical 하나실리콘(주)
Priority to KR1020070085543A priority Critical patent/KR100918076B1/en
Publication of KR20090020906A publication Critical patent/KR20090020906A/en
Application granted granted Critical
Publication of KR100918076B1 publication Critical patent/KR100918076B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Abstract

본 발명은 실리콘 소재의 제조 방법에 관한 것으로, 실리콘 판을 마련하는 단계와, 적어도 2회의 그라인딩 공정을 실시하여 실리콘 판을 평탄화하는 단계와, 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계를 포함한다. 또한, 그라인딩 공정 후 에칭 및 클리닝 공정을 실시하는 단계를 더 포함한다.The present invention relates to a method for manufacturing a silicon material, comprising the steps of preparing a silicon plate, performing at least two grinding processes to planarize the silicon plate, and processing the silicon plate to form a silicon ring or silicon electrode plate. Steps. The method may further include performing an etching and cleaning process after the grinding process.

본 발명에 의하면, 적어도 2회의 그라인딩 공정에 의해 실리콘 판 및 실리콘 전극판의 표면에 발생되는 그라인딩 휠 마크를 감소시켜 평탄도를 향상시킬 수 있고, 내부의 데미지를 감소시킬 수 있다. 또한, 에칭 및 클리닝 공정을 실시함으로써 표면 평탄도를 더욱 향상시킬 수 있고, 내부의 데미지를 제거할 수 있다.According to the present invention, the flatness can be improved by reducing grinding wheel marks generated on the surfaces of the silicon plate and the silicon electrode plate by at least two grinding processes, and the internal damage can be reduced. In addition, by performing the etching and cleaning process, the surface flatness can be further improved, and the internal damage can be removed.

실리콘 에지링, 실리콘 전극, 코어링, 그라인딩, 에칭, 클리닝, 표면 평탄도 Silicon Edge Rings, Silicon Electrodes, Coring, Grinding, Etching, Cleaning, Surface Flatness

Description

플라즈마 처리 장치용 실리콘 소재의 제조 방법{Method of manufacturing a silicon matter for plasma processing apparatus}Method of manufacturing a silicon material for a plasma processing apparatus {Method of manufacturing a silicon matter for plasma processing apparatus}

본 발명은 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것으로, 특히 플라즈마 처리 장치에 사용되는 실리콘 링 또는 실리콘 전극판을 제작하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a silicon material for a plasma processing device, and more particularly to a method for producing a silicon material for a plasma processing device for producing a silicon ring or a silicon electrode plate used in a plasma processing device.

일반적으로 반도체 소자는 반도체 기판 상부에 반도체막, 도전막 또는 절연막을 형성하고, 이들을 필요에 따라 식각하여 제조된다. 최근들어 반도체 소자의 제조 공정에서 박막의 형성 공정과 식각 공정에 플라즈마 기술을 이용하여 공정 효율을 증대시키고 있다. 플라즈마 기술을 이용한 식각 공정을 예로들어 설명하면, 소정의 박막이 증착된 반도체 기판을 플라즈마 식각 챔버내에 로딩한 후 식각 챔버에 반응 가스를 공급하고, 식각 챔버에 고주파 전원을 인가하여 반응 가스를 플라즈마 상태가 되도록 한다. 플라즈마 상태의 반응 가스에 의해 반도체 기판 상부의 박막이 식각된다. 이와 같이 반응 가스를 플라즈마화켜 반도체 기판 상부의 박막들 과의 반응성을 높일 뿐만 아니라 플라즈마화된 반응 가스의 물리적인 충돌에 의해 박막이 제거됨으로써 박막의 제거 성능을 향상시킬 수 있다.Generally, a semiconductor device is manufactured by forming a semiconductor film, a conductive film or an insulating film on a semiconductor substrate, and etching them as necessary. Recently, plasma technology is used to form and etch thin films in the manufacturing process of semiconductor devices to increase process efficiency. For example, an etching process using plasma technology may be described. A semiconductor substrate on which a predetermined thin film is deposited is loaded into a plasma etching chamber, and then a reaction gas is supplied to the etching chamber, and a high frequency power is applied to the etching chamber. To be The thin film on the semiconductor substrate is etched by the reaction gas in the plasma state. As described above, the reaction gas may be plasma-formed to increase reactivity with the thin films on the semiconductor substrate, and the thin film may be removed by physical collision of the plasma-formed reaction gas, thereby improving the removal performance of the thin film.

플라즈마 처리 장치는 웨이퍼가 안치되는 하부 전극과, 웨이퍼의 에지 영역에 마련된 에지링과, 하부 전극 상측에 마련되어 샤워헤드 기능을 갖는 상부 전극을 구비한다. 여기서, 에지링과 상부 전극은 실리콘을 이용하여 제작한다.The plasma processing apparatus includes a lower electrode on which the wafer is placed, an edge ring provided on an edge region of the wafer, and an upper electrode provided on the lower electrode and having a showerhead function. Here, the edge ring and the upper electrode are manufactured using silicon.

에지링을 제작하기 위해서는 실리콘 잉곳을 절단하여 원형의 실리콘 판을 제작한 후 원형의 실리콘 판의 중심에 중심홀을 형성하여 실리콘 링을 형성하고, 로터리 연삭기 등을 이용하여 실리콘 링의 표면을 그라인딩한 후 실리콘 링의 일면을 매엽식 단면 폴리싱을 통해 폴리싱한다. 그리고, 상부 전극을 제작하기 위해서는 원형의 실리콘 판에 복수의 관통홀을 균일하게 형성하고, 연삭기 등으로 실리콘 판을 그라인딩한 후 단면 폴리싱을 통해 플라즈마 처리 장치에 설치될 때 노출되는 일면을 폴리싱하여 실리콘 전극을 제작한다.In order to manufacture the edge ring, the silicon ingot is cut to form a circular silicon plate, and then a center hole is formed in the center of the circular silicon plate to form a silicon ring, and the surface of the silicon ring is ground using a rotary grinding machine. One side of the silicon ring is then polished through single-sided polishing. In order to fabricate the upper electrode, a plurality of through holes are uniformly formed in a circular silicon plate, and the silicon plate is ground with a grinding machine or the like, and then polished on one surface exposed when installed in the plasma processing apparatus through cross-sectional polishing. Prepare the electrode.

그런데, 실리콘 판의 그라인딩 공정에서 그라인딩 휠 마크(grinding wheel mark)가 실리콘 판의 표면에 깊고 넓게 형성되어 실리콘 판의 평탄도를 저하시킬 뿐만 아니라 실리콘 판 내에 데미지를 발생시키게 된다. 이러한 실리콘 판을 에지링 또는 상부 전극으로 이용하면 플라즈마 처리 공정에서 파티클 소오스로 작용하게 된다. 따라서, 플라즈마 처리 공정에 의해 증착되는 막에 불순물이 첨가되거나, 식각되는 막이 원하는 패턴으로 식각되지 않게 되어 결과적으로 반도체 소자의 신뢰성을 저하시키게 된다.However, in the grinding process of the silicon plate, a grinding wheel mark is formed deep and wide on the surface of the silicon plate to reduce the flatness of the silicon plate and to cause damage in the silicon plate. Using such a silicon plate as an edge ring or an upper electrode serves as a particle source in the plasma treatment process. Therefore, impurities are added to the film deposited by the plasma treatment process, or the film to be etched is not etched in a desired pattern, resulting in lowering the reliability of the semiconductor device.

본 발명은 실리콘 판을 적어도 2회 그라인딩함으로써 표면 평탄도를 향상시키고, 내부에 데미지가 발생되지 않도록 하여 파티클 발생 소오스를 감소시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.The present invention provides a method for producing a silicon material for a plasma processing apparatus that can improve surface flatness by grinding a silicon plate at least twice, and prevent particle generation therein, thereby reducing particle generation sources.

본 발명은 그라인딩 후 에칭 및 클리닝 공정을 실시함으로써 표면 평탄도를 더욱 향상시키는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.The present invention provides a method for producing a silicon material for a plasma processing apparatus that further improves surface flatness by performing an etching and cleaning process after grinding.

본 발명의 일 양태에 따른 실리콘 소재의 제조 방법은 실리콘 판을 마련하는 단계; 적어도 2회의 그라인딩 공정을 실시하여 상기 실리콘 판을 평탄화하는 단계; 및 상기 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계를 포함한다.Method for producing a silicon material according to an aspect of the present invention comprises the steps of preparing a silicon plate; Planarizing the silicon plate by performing at least two grinding processes; And processing the silicon plate to form a silicon ring or a silicon electrode plate.

상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳을 절단하여 실리콘 원판을 제작하는 단계; 및 상기 실리콘 원판의 중심에 선택적으로 중심홀을 형성하는 단계를 포함한다.The preparing the silicon plate may include: cutting a silicon ingot to manufacture a silicon disc; And selectively forming a center hole in the center of the silicon disc.

상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳의 중심부를 코어링하여 실리콘 원통과 실리콘 중심 원통을 제작하는 단계; 및 상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계를 포함한다.The preparing of the silicon plate may include: manufacturing a silicon cylinder and a silicon center cylinder by coring a central portion of the silicon ingot; And cutting the silicon cylinder to form a silicon plate having an empty inside, and cutting the silicon central cylinder to form a silicon electrode plate.

상기 그라인딩 공정은 제 1 거칠기로 1차 그라인딩한 후 상기 제 1 거칠기보다 낮은 제 2 거칠기로 2차 그라인딩한다.In the grinding process, the first grinding is performed with the first roughness, and the second grinding is performed with the second roughness lower than the first roughness.

상기 1차 그라인딩 공정은 상기 2차 그라인딩 공정보다 낮은 회전 속도 및 높은 압력에서 실시하고, 상기 실리콘 판을 더 두껍게 제거한다.The primary grinding process is performed at a lower rotational speed and higher pressure than the secondary grinding process, and removes the silicon plate thicker.

상기 1차 및 2차 그라인딩 공정은 상기 실리콘 판을 회전하면서 실시하고, 상기 실리콘 판의 회전 속도는 상기 1차 그라인딩 공정에서 상기 2차 그라인딩 공정보다 빠르다.The primary and secondary grinding processes are performed while rotating the silicon plate, and the rotation speed of the silicon plate is faster than the secondary grinding process in the primary grinding process.

상기 1차 그라인딩 공정은 제 1 압력으로 그라인딩한 후 상기 제 1 압력보다 낮은 제 2 압력으로 그라인딩한다.The primary grinding process grinds to a first pressure and then to a second pressure lower than the first pressure.

상기 2차 그라인딩 공정은 제 1 압력으로 그라인딩하고 제 1 압력보다 낮은 제 2 압력으로 그라인딩한 후 압력을 가하지 않고 그라인딩한다.The secondary grinding process grinds to a first pressure, grinds to a second pressure lower than the first pressure, and then grinds without applying pressure.

상기 그라인딩 공정 후 에칭 및 클리닝 공정을 실시하는 단계를 더 포함한다.And performing an etching and cleaning process after the grinding process.

상기 에칭 공정은 KOH, NaOH, HNO3중 어느 하나를 이용하여 실시한다.The etching step is carried out using any one of KOH, NaOH, HNO 3 .

상기 클리닝 공정은 SC1(NH4O+H2O2+H2O)을 이용하여 실시한다.The cleaning process is carried out using SC1 (NH 4 O + H 2 O 2 + H 2 O).

에칭 공정은 서로 다른 에칭 용액을 이용하여 적어도 2회 실시한다.The etching process is performed at least twice using different etching solutions.

상기 에칭 공정은 KOH, H2O2 및 초순수가 혼합된 혼합 용액을 이용하여 1차 에칭 공정을 실시한 후 45%의 KOH 용액을 이용하여 2차 에칭 공정을 실시한다.The etching process is performed by the primary etching process using a mixed solution of KOH, H 2 O 2 and ultrapure water and then the secondary etching process using a 45% KOH solution.

상기 클리닝 공정을 실시한 후 초순수를 이용하여 리프팅 공정을 실시하고, 에어 드라이 공정을 수행하는 단계를 더 포함한다.After performing the cleaning process, performing a lifting process using ultrapure water, and further comprising the step of performing an air dry process.

본 발명에 의하면, 실리콘 판을 서로 다른 거칠기로 적어도 2회의 그라인딩 공정을 실시함으로써 실리콘 판의 표면에 발생되는 그라인딩 휠 마크를 감소시켜 평탄도를 향상시킬 수 있고, 내부의 데미지를 감소시킬 수 있다.According to the present invention, the grinding wheel mark generated on the surface of the silicon plate can be reduced by performing the grinding process at least twice with different roughnesses of the silicon plate, thereby improving flatness and reducing internal damage.

그리고, 그라인딩 공정 후 에칭 및 클리닝 공정을 실시함으로써 표면 평탄도를 더욱 향상시킬 수 있고, 내부의 데미지를 제거할 수 있다.Then, by performing the etching and cleaning process after the grinding process, the surface flatness can be further improved, and the internal damage can be removed.

따라서, 이러한 공정에 의해 제작된 실리콘 판을 플라즈마 처리 장치의 실리콘 에지링 및 상부 전극을 이용함으로써 플라즈마 처리시 파티클 발생을 방지할 수 있고, 이에 따라 반도체 소자의 신뢰성을 향상시킬 수 있다.Therefore, by using the silicon edge ring and the upper electrode of the silicon plate produced by such a process, it is possible to prevent the generation of particles during plasma processing, thereby improving the reliability of the semiconductor device.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. Like numbers refer to like elements in the figures.

도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 15는 본 발명의 일 실시 예에 따른 실리콘 소 재의 제조 방법을 설명하기 위한 참고 도면이다. 하기에서는 도 1의 흐름도를 기준으로 도 2 내지 도 15의 도면을 참조하여 설명한다. 본 발명에 따른 실리콘 소재의 제조 방법은 일 예로서 실리콘 잉곳을 코어링하여 속이 빈 실리콘 원통 및 실리콘 중심 원통을 제작한 후 절단하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있고, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판을 이용하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있는데, 이하에서는 전자의 방법을 예로 설명하기로 한다.1 is a flowchart illustrating a method of manufacturing a silicon material according to an embodiment of the present invention, Figures 2 to 15 is a reference diagram for explaining a method of manufacturing a silicon material according to an embodiment of the present invention. . Hereinafter, a description will be given with reference to the drawings of FIGS. 2 to 15 based on the flowchart of FIG. 1. The method for manufacturing a silicon material according to the present invention may, for example, form a hollow silicon cylinder and a silicon center cylinder by coring a silicon ingot and then cutting it to form a silicon edge ring or a silicon electrode plate. After cutting the ingot to form a silicon plate, a silicon edge ring or a silicon electrode plate may be formed using the silicon plate. Hereinafter, the former method will be described as an example.

S110 : 도 2에 도시된 바와 같이 대구경(8인치 이상)의 잉곳(110)을 제작한다. 잉곳(110)은 용융 대역(Float Zone; FZ)법, 쵸크랄스키(Czochralski; CZ)법 등의 다양한 제작 방법을 이용하여 성장시킬 수 있는데, 초크랄스키법을 이용하여 성장시키는 것이 바람직하다.S110: as shown in Figure 2 to produce a large diameter (8 inches or more) ingot 110. The ingot 110 may be grown using various manufacturing methods such as a melt zone (FZ) method, a Czochralski (CZ) method, and the like, and is preferably grown using the Czochralski method.

잉곳(110) 제작 방법의 일 예를 설명하면 다음과 같다. 석영 도가니 내에 다결정 실리콘(Polysilicon)을 포함한 원부자재를 넣고 가열한다. 1400∼1500℃의 온도에서 가열하여 다결정 실리콘을 용융시킨다. 이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 가진 단결정 시드(seed)를 용융액 표면 중심부에 접촉시킨다. 이어서, 시드를 천천히 들어올려 실리콘 단결정 잉곳(110)을 성장시킨다. 이때, 시드와 석영 도가니를 반대 방향으로 회전시킨다. 시드가 단결정 용융액 상측으로 인상되는 경우 시드와 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘막들이 시드 표면으로 지속적으로 달라붙게 되고, 동시에 냉각된다. 시드 표면에서 냉각되는 동안 용융액 속의 실리콘 원자들은 시드와 동일 방향의 결정 방향성을 갖 게 된다. 여기서, 용융액의 흐름을 원활하고 안정되게 하기 위해 자기장을 인가할 수도 있다. 일 예로서, 대면적의 잉곳을 성장시키기 위해 수평 자장을 인가한다. 이때, 수평 자장으로 1000가우스 이상을 인가한다. 수평 자장은 잉곳의 성장 방향과 수직한 방향으로 인가된 자장을 지칭한다.An example of the production method of the ingot 110 is as follows. A raw subsidiary material including polycrystalline silicon (Polysilicon) is placed in a quartz crucible and heated. The polycrystalline silicon is melted by heating at a temperature of 1400-1500 ° C. Subsequently, a single crystal seed having the same crystal direction as the target crystal direction is brought into contact with the melt surface center portion. The seed is then slowly lifted up to grow the silicon single crystal ingot 110. At this time, the seed and the quartz crucible are rotated in opposite directions. When the seed is pulled up the single crystal melt, surface tension is generated between the seed and the melt surface so that the thin silicon films are constantly stuck to the seed surface and simultaneously cooled. While cooling at the seed surface, the silicon atoms in the melt have crystal orientation in the same direction as the seed. Here, a magnetic field may be applied to smoothly and stably flow the melt. As an example, a horizontal magnetic field is applied to grow a large ingot. At this time, 1000 Gauss or more is applied as the horizontal magnetic field. The horizontal magnetic field refers to the magnetic field applied in the direction perpendicular to the growth direction of the ingot.

S120 : 크로핑(Cropping)을 통해 단결정 잉곳 상하부의 불필요한 부분을 절단하여 도 3에 도시된 바와 같이 잉곳(110)이 원통 형상이 되도록 한다.S120: Cropping cuts unnecessary portions of the upper and lower portions of the single crystal ingot so that the ingot 110 has a cylindrical shape as shown in FIG. 3.

초크랄스키법을 통해 성장된 단결정 잉곳(110)은 도 2에 도시된 바와 같이 상하부가 뾰족하게 돌출된 통 형상으로 제작된다. 따라서, 크로핑 공정을 실시하여 잉곳(110)의 상하부의 돌출부를 절단하여 원형 단결정 실리콘 원통(120a)을 제작한다. 이를 통해 후속 가공이 용이하도록 할 수 있다. 이때, 단결정 잉곳을 복수의 블럭 단위로 절단할 수도 있다. 크로핑 공정을 실시한 후 단결정 실리콘 원통(120a)의 품질을 검사한다. 이러한 품질 검사로 단결정 실리콘 원통(120a)의 외경 평가 및 에지칩 평가 등을 수행할 수 있다.The single crystal ingot 110 grown through the Czochralski method is manufactured in a cylindrical shape in which the upper and lower parts are sharply protruded as shown in FIG. 2. Therefore, the cropping process is performed to cut the protrusions of the upper and lower portions of the ingot 110 to produce a circular single crystal silicon cylinder 120a. This can facilitate subsequent processing. At this time, the single crystal ingot may be cut into a plurality of block units. After performing the cropping process, the quality of the single crystal silicon cylinder 120a is inspected. By such a quality test, the outer diameter evaluation and edge chip evaluation of the single crystal silicon cylinder 120a may be performed.

S130 : 코어링 공정을 실시하여 도 4(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 원통(120b)을 제작하고, 도 4(b)에 도시된 바와 같이 실리콘 중심 원통(120c)을 제작한다.S130: By performing a coring process to produce a hollow silicon cylinder 120b as shown in Figure 4 (a), and to produce a silicon center cylinder 120c as shown in Figure 4 (b). .

본 실시 예에서는 단일의 잉곳을 코어링하여 실리콘 에지링을 제작하기 위한 중심부가 비어 있는 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 동시에 제작한 다. 실리콘 중심 원통(120c)은 실리콘 전극용으로 사용될 수 있으며, 실리콘 중심 원통(120c)을 다시 코어링하여 실리콘 에지링 제작을 위한 중심부가 비어 있는 실리콘 원통과 실리콘 중심 원통을 제작할 수 있다. 즉, 실리콘 중심 원통을 반복적으로 코어링함으로써 사이즈가 작은 실리콘 원통과 실리콘 중심 원통을 반복 제작할 수 있다.In this embodiment, the silicon cylinder 120b and the silicon center cylinder 120c, which are hollow at the center for manufacturing the silicon edge ring, are manufactured at the same time by coring a single ingot. The silicon center cylinder 120c may be used for a silicon electrode, and the silicon center cylinder 120c may be corrugated again to produce a silicon cylinder and a silicon center cylinder having an empty center for manufacturing a silicon edge ring. That is, by repeatedly coring a silicon center cylinder, a small silicon cylinder and a silicon center cylinder can be repeatedly produced.

코어링 공정을 통해 제작되는 실리콘 중심 원통(120c)의 지름과 관통홀(121)의 지름은 제작하고자 하는 실리콘 에지링의 내경에 맞게 조절되는 것이 바람직하다. 예를들어 실리콘 에지링의 최소 내경이 1이라고 할 경우 실리콘 원통(120b)의 관통홀(121)의 지름은 0.90∼0.99인 것이 바람직하다. 이는 후속 그라인딩 공정 및 내경 폴리싱 공정이 수행될 경우 내경이 증가할 수 있기 때문이다. 상기 범위를 벗어나는 경우 그라인딩 공정 및 폴리싱 공정의 공정 조건 조절이 어려울 수 있다. 관통홀(121)은 잉곳의 성장 방향으로 형성된다. 즉, 실리콘 원통(120a)의 길이 방향과 평행한 방향으로 마련된다. 그리고, 실리콘 중심 원통(120c)의 지름은 관통홀(121)의 지름 보다 약 0.1∼10% 정도 더 작게 된다. 이는 코어링에 의해 제거되는 영역이 존재하기 때문이다.It is preferable that the diameter of the silicon center cylinder 120c and the through hole 121 manufactured through the coring process are adjusted to the inner diameter of the silicon edge ring to be manufactured. For example, when the minimum inner diameter of the silicon edge ring is 1, the diameter of the through hole 121 of the silicon cylinder 120b is preferably 0.90 to 0.99. This is because the inner diameter may increase if a subsequent grinding process and an inner diameter polishing process are performed. If it is out of the range it may be difficult to control the process conditions of the grinding process and polishing process. The through hole 121 is formed in the growth direction of the ingot. That is, it is provided in the direction parallel to the longitudinal direction of the silicon cylinder 120a. The diameter of the silicon central cylinder 120c is about 0.1 to 10% smaller than the diameter of the through hole 121. This is because there is an area to be removed by coring.

한편, 코어링 전에 실리콘 원통(120a)을 복수의 블록으로 절단한 다음 각 실리콘 블록별로 코어링을 수행할 수도 있다. 그리고, 코어링은 실리콘 원통(120a)의 상면에서 하면까지 한번에 수행할 수 있다. 물론, 실리콘 원통(120a)의 상면에서 하면 방향으로 1차 코어링을 수행한 다음 실리콘 원통(120a)을 뒤집어 하면에서 상면 방향으로 2차 코어링을 수행할 수도 있다. Meanwhile, before the coring, the silicon cylinder 120a may be cut into a plurality of blocks, and then coring may be performed for each silicon block. Coring may be performed at once from the upper surface of the silicon cylinder 120a to the lower surface. Of course, the first surface of the silicon cylinder 120a may be subjected to primary coring in the lower surface direction, and then the second surface of the silicon cylinder 120a may be inverted to perform the secondary coring in the upper surface direction.

그리고, 클리닝 공정을 실시하여 코어링 공정시 발생한 파티클 및 이물질을 제거한다.In addition, the cleaning process is performed to remove particles and foreign substances generated during the coring process.

S141 및 S142 : 코어링되어 중심에 원형의 관통홀(121)이 마련되어 있는 실리콘 원통(120b)을 절단(slicing)하여 도 5(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 판(130)을 제작하고, 실리콘 중심 원통(120c)을 슬라이싱하여 도 5(b)에 도시된 바와 같이 실리콘 전극판(140)을 제작한다.S141 and S142: by cutting the silicon cylinder (120b) that is corrugated and is provided with a circular through-hole 121 in the center, as shown in Figure 5 (a) the hollow silicon plate 130, Then, the silicon center cylinder 120c is sliced to produce the silicon electrode plate 140 as shown in FIG. 5 (b).

실리콘 판(130)과 실리콘 전극판(140)은 와이어를 이용한 소잉 공정 또는 다이아몬드를 이용한 절단 공정으로 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 얇은 두께로 절단하여 제작된다. 절단 공정시 제작되는 실리콘 판(130)과 실리콘 전극판(140)의 두께를 다양하게 조절할 수 있어 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있다. 즉, 단일의 실리콘 원통(120b) 및 실리콘 중심 원통(120c)에서 동일 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 뿐만 아니라, 다양한 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 수 있다.The silicon plate 130 and the silicon electrode plate 140 are manufactured by cutting the silicon cylinder 120b and the silicon central cylinder 120c to a thin thickness by a sawing process using a wire or a cutting process using a diamond. Since the thickness of the silicon plate 130 and the silicon electrode plate 140 manufactured during the cutting process can be variously adjusted, the silicon edge ring and the silicon electrode of various products can be manufactured. That is, not only the silicon plate 130 and the silicon electrode plate 140 having the same thickness are manufactured in the single silicon cylinder 120b and the silicon center cylinder 120c, but also the silicon plate 130 and the silicon electrode plate having various thicknesses. 140 can be fabricated.

S151 및 S152 : 적어도 2회의 그라인딩 공정을 실시하여 도 6에 도시된 바와 같이 실리콘 판(130) 및 실리콘 전극판(140)의 표면을 평탄화한다.S151 and S152: The surface of the silicon plate 130 and the silicon electrode plate 140 is planarized by performing at least two grinding processes.

평탄화 공정은 도 7에 도시된 바와 같은 그라인딩 장비를 이용하여 실시한다. 도 7에 도시된 본 발명의 일 실시 예에 따른 적어도 2회의 그라인딩 공정을 실시하는 그라인딩 장비는 회전 가능한 테이블(70)과, 테이블(70)상에 마련되며 실리 콘 판(130) 또는 실리콘 전극판(140)을 고정하며 회전 가능한 적어도 세개의 스테이지(71, 72 및 73)와, 적어도 두개의 스테이지(72 및 73)상에 고정된 실리콘 판(130) 또는 실리콘 전극판(140)을 서로 다른 거칠기로 그라인딩하는 적어도 두개의 그라인딩 휠(74 및 75)를 포함한다.The planarization process is carried out using grinding equipment as shown in FIG. Grinding equipment for performing at least two grinding processes according to an embodiment of the present invention shown in Figure 7 is provided on a rotatable table 70, the table 70, the silicon plate 130 or silicon electrode plate The roughness of the at least three stages 71, 72 and 73 which are rotatable and which is fixed to the 140, and the silicon plate 130 or the silicon electrode plate 140 fixed on the at least two stages 72 and 73 are different from each other. At least two grinding wheels 74 and 75 for grinding.

테이블(70)은 예를들어 시계 방향으로 회전 가능하며, 바람직하게는 원형 형상으로 제작된다.The table 70 is rotatable clockwise, for example, and is preferably manufactured in a circular shape.

복수의 스테이지(71, 72 및 73)는 서로 등간격으로 이격되어 테이블(70) 상에 마련되며, 예를들어 시계 방향으로 회전된다. 복수의 스테이지(71, 72 및 73)는 테이블(70)상에 원형으로 오목부가 형성되어 마련될 수 있고, 원형으로 돌출부가 형성되어 마련될 수 있다. 복수의 스테이지(71, 72 및 73)는 그라인딩 공정을 실시하기 위한 실리콘 판(130) 또는 실리콘 전극판(140)이 로딩된 후 시계 방향으로 회전하면서 그라인딩 휠(74 및 75)을 이용하여 상대적으로 거친 제 1 그라인딩 공정과 상대적으로 고운 제 2 그라인딩 공정을 실시하고, 그라인딩 공정이 완료된 실리콘 판(130) 또는 실리콘 전극판(140)을 언로딩하게 된다. 또한, 복수의 스테이지(71, 72 및 73)내에는 도 8에 도시된 바와 같이 복수의 진공홀(76)이 각각 형성될 수 있다. 또한, 포러스 척을 사용할 수 있다. 진공홀(76)이 형성됨으로써 스테이지(71, 72 및 73)상에 실리콘 판(130) 또는 실리콘 전극판(140)이 로딩되어 안착된 후 진공 펌프(미도시)에 의해 실리콘 판(130) 또는 실리콘 전극판(140)과 스테이지(71, 72 및 73) 사이의 공기가 복수의 진공홀(76)을 통해 배기되어 실리콘 판(130) 또는 실리콘 전극판(140)이 스테이지(71, 72 및 73) 상에 진공 고정된다. 이때, 실리콘 판(130)의 경우에는 진공홀(76)이 실리콘 판(130)에 대응하는 부분에만 형성되는 것이 더욱 바람직하다. 이렇게 진공홀(76)을 이용하면 다양한 사이즈의 실리콘 판(130) 또는 실리콘 전극판(140)을 진공 고정할 수 있다. 한편, 실리콘 판(130) 또는 실리콘 전극판(140)은 진공 고정 뿐만 아니라 기계적인 방법 등 다양한 방법으로 고정될 수 있다.The plurality of stages 71, 72, and 73 are spaced apart from each other at equal intervals and provided on the table 70, for example, rotated clockwise. The stages 71, 72, and 73 may be provided with a recess formed in a circular shape on the table 70, and may be provided with a protrusion formed in a circular shape. The plurality of stages 71, 72, and 73 are relatively rotated using the grinding wheels 74 and 75 while rotating in a clockwise direction after the silicon plate 130 or the silicon electrode plate 140 is loaded to perform the grinding process. The rough first grinding process and the relatively fine second grinding process are performed, and the silicon plate 130 or the silicon electrode plate 140 on which the grinding process is completed is unloaded. In addition, a plurality of vacuum holes 76 may be formed in the plurality of stages 71, 72, and 73, respectively, as shown in FIG. 8. Also, a porous chuck can be used. As the vacuum hole 76 is formed, the silicon plate 130 or the silicon electrode plate 140 is loaded and seated on the stages 71, 72 and 73, and then the silicon plate 130 or the vacuum plate (not shown). Air between the silicon electrode plate 140 and the stages 71, 72, and 73 is exhausted through the plurality of vacuum holes 76, so that the silicon plate 130 or the silicon electrode plate 140 has the stages 71, 72, and 73. Is fixed on the vacuum. At this time, in the case of the silicon plate 130, the vacuum hole 76 is more preferably formed only in the portion corresponding to the silicon plate 130. By using the vacuum hole 76 as described above, the silicon plate 130 or the silicon electrode plate 140 having various sizes may be vacuum fixed. Meanwhile, the silicon plate 130 or the silicon electrode plate 140 may be fixed by various methods such as mechanical fixing as well as vacuum fixing.

그라인딩 휠(74 및 75) 각각은 스테이지(72 및 73)와 일부만 접촉되고 약간의 기울기를 갖도록 설치된다. 예를들어 그라인딩 휠(74 및 75)은 스테이지(72 및 73)의 중앙부를 중심으로 반만 접촉되고, 스테이지(72 및 73)와 접촉되는 부분쪽으로 기울어지도록 설치된다. 그리고, 그라인딩 휠(74 및 75)은 스테이지(71, 72 및 73)의 직경보다 작은 직경으로 마련되며, 예를들어 시계 방향으로 회전한다. 또한, 그라인딩 휠(74 및 75) 각각의 하면에는 서로 다른 사이즈의 그라인딩 부재, 예를들어 다이아몬드 입자가 부착된 세그먼트가 설치된다. 그라인딩 휠(74)의 하면에는 200∼400 메쉬(mesh)를 갖는 거친(rough) 다이아몬드 입자가 부착된 세그먼트가 설치되고, 그라인딩 휠(75)의 하면에는 1000∼3000메쉬를 갖는 고운(fine) 다이아몬드 입자가 부착된 세그먼트가 설치된다. 따라서, 그라인딩 휠(74)에 의해 거친 그라인딩 공정이 실시되고, 그라인딩 휠(75)에 의해 고운 그라인딩 공정이 실시된다. 여기서, 거친 다이아몬드 세그먼트는 325 메쉬를 갖고, 고운 다이아몬드 세그먼트는 2000 메쉬를 갖는 것이 바람직하다. 이에 따라 하나의 장비내에서 두개의 그라인딩 휠(74 및 75)에 의해 거친 그라인딩과 고운 그라인딩이 가능하게 된다. 또한, 그라인딩 휠(74 및 75) 각각은 회전 속도, 제거량 및 압력 등이 상이한데, 각각의 그라인딩 조건을 설명하면 다음과 같다. 먼저, 그라인딩 휠(74)은 2300∼2700rpm의 속도로 회전하고, 그라인딩 대상물, 즉 실리콘 판(130) 또는 실리콘 전극판(140)이 50∼70㎛의 두께로 제거되도록 한다. 예를들어 4.06㎜ 두께의 실리콘 판(130) 또는 실리콘 전극판(140)이 4㎜의 두께가 되도록 그라인딩한다. 그라인딩 휠(74)은 2단계의 압력으로 그라인딩하는데, 초기 130∼160㎛/min의 하강 압력으로 소정 두께 그라인딩한 후 90∼120㎛/min의 하강 압력으로 그라인딩하며, 이때 스테이지(72)는 170∼230rpm의 속도로 회전한다. 또한, 그라인딩 휠(75)은 2800∼3200rpm의 속도로 회전하고, 그라인딩 대상물이 10∼30㎛의 두께로 제거되도록 한다. 예를들어 그라인딩 휠(74)에 의해 1차 그라인딩된 4㎜ 두께의 실리콘 판(130) 또는 실리콘 전극판(130)이 3.98㎜의 두께가 되도록 그라인딩한다. 그라인딩 휠(75)은 3단계의 압력으로 그라인딩하는데, 초기 25∼35㎛/min의 하강 압력으로 소정 두께 그라인딩한 후 15∼20㎛/min의 하강 압력으로 그라인딩하며, 압력을 가하지 않고 그라인딩 휠(75)만을 회전하여 그라인딩 면을 다듬는다. 이때 스테이지(73)는 100∼130rpm의 속도로 회전한다. 그리고, 압력을 가하지 않고 그라인딩 면을 다듬는 공정은 약 10초 정도로 실시하고, 그라인딩 후 그라인딩 휠(75)을 50∼70㎛/min의 속도로 약 10초 정도의 시간동안 상승시킨다. 물론, 그라인딩 휠(74 및 75)의 상기 그라인딩 조건은 다양하게 변형 가능하다. 예를들어 실리콘 판(130) 또는 실리콘 전극판(140)의 두께를 고려하여 그라인딩하여 제거하려는 두께에 따라 회전 속도, 제거량 및 그라인딩 압력 등을 조절할 수 있다.Each of the grinding wheels 74 and 75 is installed so as to partially contact the stages 72 and 73 and have a slight inclination. For example, the grinding wheels 74 and 75 are installed so as to be in half contact with the center portion of the stages 72 and 73 and to be inclined toward the part in contact with the stages 72 and 73. The grinding wheels 74 and 75 are provided with a diameter smaller than the diameters of the stages 71, 72 and 73, for example, rotate in a clockwise direction. Further, the lower surface of each of the grinding wheels 74 and 75 is provided with grinding members of different sizes, for example, segments to which diamond particles are attached. The lower surface of the grinding wheel 74 is provided with segments to which rough diamond particles having 200 to 400 mesh are attached, and the lower surface of the grinding wheel 75 has fine diamond having 1000 to 3000 mesh. Segments with particles attached are installed. Therefore, the rough grinding process is performed by the grinding wheel 74 and the fine grinding process is performed by the grinding wheel 75. Here, it is preferable that the coarse diamond segment has 325 mesh, and the fine diamond segment has 2000 mesh. This allows coarse grinding and fine grinding by two grinding wheels 74 and 75 in one machine. In addition, each of the grinding wheels 74 and 75 has different rotation speeds, removal amounts, pressures, and the like, and respective grinding conditions will be described below. First, the grinding wheel 74 is rotated at a speed of 2300 ~ 2700rpm, so that the grinding object, that is, the silicon plate 130 or silicon electrode plate 140 is removed to a thickness of 50 ~ 70㎛. For example, 4.06 mm thick silicon plate 130 or silicon electrode plate 140 is ground to be 4 mm thick. The grinding wheel 74 grinds at a pressure of two stages. The grinding wheel 74 grinds to a predetermined thickness at a lower pressure of 130 to 160 µm / min and then to a lower pressure of 90 to 120 µm / min, where the stage 72 is 170 Rotate at a speed of ˜230 rpm. In addition, the grinding wheel 75 is rotated at a speed of 2800 ~ 3200rpm, so that the grinding object is removed to a thickness of 10 ~ 30㎛. For example, the 4 mm thick silicon plate 130 or silicon electrode plate 130 ground by the grinding wheel 74 is ground to be 3.98 mm thick. The grinding wheel 75 grinds at a pressure of three stages. The grinding wheel 75 grinds to a predetermined thickness at a falling pressure of 25 to 35 µm / min, and then to a falling pressure of 15 to 20 µm / min. 75) Only rotate to smooth the grinding surface. At this time, the stage 73 rotates at a speed of 100 to 130 rpm. Then, the process of trimming the grinding surface without applying pressure is performed for about 10 seconds, and after grinding, the grinding wheel 75 is raised for a time of about 10 seconds at a speed of 50 to 70 µm / min. Of course, the grinding conditions of the grinding wheels 74 and 75 can be variously modified. For example, in consideration of the thickness of the silicon plate 130 or the silicon electrode plate 140, the rotation speed, the removal amount and the grinding pressure may be adjusted according to the thickness to be removed by grinding.

상기한 그라인딩 장비를 이용한 적어도 2회의 그라인딩 공정에 의해 와이어 에 의해 절단된 실리콘 판(130)과 실리콘 전극판(140)의 상부면과 하부면의 표면을 평탄화시킨다. 즉, 그라인딩 휠(74)를 이용한 거친 그라인딩 공정에 의해 와이어 소잉에 의한 와이어 소우 마크(wire saw mark)를 제거하여 표면 평탄도를 향상시키고, 그라인딩 휠(75)를 이용한 고운 그라인딩 공정에 의해 거친 그라인딩 공정에 의해 발생될 수 있는 그라인딩 휠 마크(grinding wheel mark)를 제거하여 표면 거칠기를 줄이게 된다.The surfaces of the upper and lower surfaces of the silicon plate 130 and the silicon electrode plate 140 cut by the wires are planarized by at least two grinding processes using the grinding equipment. That is, the surface flatness is improved by removing the wire saw mark by the wire sawing by the rough grinding process using the grinding wheel 74, and the rough grinding by the fine grinding process using the grinding wheel 75. Surface roughness is reduced by eliminating grinding wheel marks that may be generated by the process.

도 9(a) 및 도 9(b)는 종래의 그라인딩 공정과 본 발명에 따른 그라인딩 공정을 실시한 후 실리콘 전극판의 표면 사진으로서, 종래의 그라인딩 공정 후에는 도 9(a)에 도시된 바와 같이 깊고 넓은 그라인딩 휠 마크가 생성되지만, 본 발명에 따른 거친 그라인딩 공정과 고운 그라인딩 공정 후에는 도 9(b)에 도시된 바와 같이 그라인딩 휠 마크가 현저하게 감소되는 것을 알 수 있다.9 (a) and 9 (b) are photographs of the surface of the silicon electrode plate after the conventional grinding process and the grinding process according to the present invention, and as shown in FIG. 9 (a) after the conventional grinding process. Although a deep and wide grinding wheel mark is generated, it can be seen that after the rough grinding process and the fine grinding process according to the present invention, the grinding wheel mark is significantly reduced as shown in FIG. 9 (b).

도 10 및 도 11은 종래의 그라인딩 공정과 본 발명에 따른 그라인딩 공정을 실시한 후 실리콘 전극판 표면의 그라인딩 휠 마크에 의한 표면 거칠기를 측정한 그래프이다. 도 10 및 도 11의 (a), (b) 및 (c) 각각은 실리콘 전극판의 중앙부, 중앙부와 외곽부 사이, 그리고 외곽부의 표면 거칠기를 측정한 것으로, 각 도면의 세로축은 ㎛ 단위의 깊이를 나타내고, 가로축은 ㎜ 단위의 폭을 나타낸다. 도시된 바와 같이 종래의 그라인딩 공정 후 실리콘 전극판 전체적으로 그라인딩 휠 마크의 깊이가 실리콘 전극판의 표면(세로축의 0.00)보다 0.5㎛ 이상, 심하게는 1㎛ 이상 깊게 나타나고, 표면 거칠기도 나쁜것을 알 수 있다. 이에 비해 본 발명에 따른 그라인딩 공정 후에는 실리콘 전극판의 중앙으로부터 외곽까지 전체적으로 그라인딩 휠 마크가 다량 제거되어 그 깊이가 매우 얕아지고, 표면 거칠기도 종래보다 향상됨을 알 수 있다.10 and 11 are graphs of surface roughness measured by grinding wheel marks on a surface of a silicon electrode plate after performing a conventional grinding process and a grinding process according to the present invention. (A), (b) and (c) of FIGS. 10 and 11 respectively measure the surface roughness of the center portion, the center portion and the outer portion, and the outer portion of the silicon electrode plate. The horizontal axis represents the width in mm. As shown in the drawing, the depth of the grinding wheel mark on the silicon electrode plate as a whole appears to be 0.5 μm or more and more than 1 μm deeper than the surface of the silicon electrode plate (0.00 of the vertical axis), and the surface roughness is also bad. . On the contrary, after the grinding process according to the present invention, the grinding wheel mark is removed from the center of the silicon electrode plate as a whole, so that the depth is very shallow and the surface roughness is improved.

그라인딩 공정 후, 그라인딩 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 더 수행할 수 있다. 이때, 세정 공정은 더블 스크러버 공정 또는 롤러타입 스크러버 브러시를 이용할 수 있다. 더블 스크러버 공정은 상하부 영역에 브러시가 마련된 더블 스크러버 장비를 이용하여 웨이퍼 상하면의 불순물을 동시에 제거할 수 있다.After the grinding process, a cleaning process for removing particles and sludge generated during the grinding process may be further performed. At this time, the cleaning process may use a double scrubber process or a roller type scrubber brush. In the double scrubber process, impurities on the upper and lower surfaces of the wafer may be removed at the same time by using a double scrubber device having a brush in the upper and lower regions.

S161 및 S162 : 실리콘 판(130)의 내측벽면 및/또는 외측벽면을 가공하여 도 12에 도시된 바와 같이 실리콘 링 부재(150)를 제작하고, 홀 천공을 통해 도 13에 도시된 바와 같이 실리콘 전극판(140)에 복수의 관통홀(141)을 제작한다. S161 and S162: by processing the inner wall and / or outer wall surface of the silicon plate 130 to produce a silicon ring member 150 as shown in Figure 12, through the hole drilling as shown in Figure 13 silicon electrode A plurality of through holes 141 are manufactured in the plate 140.

실리콘 링 부재(150)는 실리콘 에지링이 사용되는 용도에 따라 다양한 형태의 가공 공정에 의해 제작될 수 있다. 본 실시 예에서는 실리콘 판(130)의 내측벽면의 일부를 제거하여 계단형의 단차(도 12의 A 영역)를 갖는 실리콘 링 부재(150)를 제작하였다. 즉, 본 실시 예에 따른 실리콘 링 부재(150)는 그 내측 중앙에 제 1 지름을 갖는 관통홀과 관통홀 상측에 제 1 지름보다 큰 제 2 지름을 갖는 홈을 포함한다. 물론 이에 한정되지 않고, 가공 공정에 의해 실리콘 링 부재(150)는 필요에 따라 연장 돌기, 오목홈을 포함하는 다양한 패턴을 포함할 수도 있다. 중심이 비어 있는 실리콘 판(130)의 내외측면의 가공은 그라인딩 공정을 통해 수행되는 것이 바람직하다. 이때, 실리콘 판(130)의 가공은 CNC 장비 또는 MCT(Machining Center Tool) 장비를 이용하는 것이 바람직하다. 그리고, 가공 공정 후에 가공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 가공 공정 후에 제작된 실리콘 링 부재(150)의 불량 검사를 수행할 수도 있다.The silicon ring member 150 may be manufactured by various types of processing processes depending on the use of the silicon edge ring. In this embodiment, a part of the inner wall surface of the silicon plate 130 is removed to produce a silicon ring member 150 having a stepped step (area A in FIG. 12). That is, the silicon ring member 150 according to the present exemplary embodiment includes a through hole having a first diameter at an inner center thereof and a groove having a second diameter larger than the first diameter at an upper side of the through hole. Of course, the present invention is not limited thereto, and the silicon ring member 150 may include various patterns including extension protrusions and recessed grooves as necessary. Processing of the inner and outer surfaces of the silicon plate 130 having an empty center is preferably performed through a grinding process. At this time, the silicon plate 130 is preferably used for CNC equipment or machining center tool (MCT) equipment. In addition, a cleaning process for removing particles and sludge generated during the processing process may be performed after the processing process. In addition, a defect inspection of the silicon ring member 150 manufactured after the machining process may be performed.

또한, 실리콘 전극판(140)에 복수의 관통홀(141)을 제작하기 이전에 실리콘 전극판(140)의 외경을 규격에 맞게 재그라인딩하는 것이 바람직하다. 이는 앞선 코어링에 의해 제작된 실리콘 중심 원통(120c)의 외경은 실리콘 에지링에 의해 제한되기 때문에 원하는 외경에 맞도록 실리콘 전극판(140)의 외경을 다시 가공하는 것이 바람직하다. 물론 실리콘 전극판(140) 외경의 그라인딩은 코어링 공정후 실리콘 중심 원통(120c) 레벨에서 수행될 수도 있다. 이때, 실리콘 전극판(140)의 외경의 가공은 CNC 장비를 사용하는 것이 바람직하다. 그리고, 외경의 가공 후에 실리콘 전극판(140)을 세정하고, 검사를 수행할 수 있다. 실리콘 전극판(140)의 외경을 가공한 후 실리콘 전극판(140)을 천공 장비의 기판 상에 본딩시킨다. 즉, 홀 천공을 위한 유리 기판 상에 실리콘 전극판(140)을 본딩한다. 그리고, 드릴 또는 초음파를 이용한 천공 공정을 통해 복수의 관통홀(141)을 형성한다. 여기서, 초음파를 이용한 천공 공정은 수백개 이상의 홀을 동시에 천공할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고, 천공 공정을 통해 실리콘 전극판(140) 전체에 홀을 형성할 수 있다. 물론 실리콘 전극판(140)의 직경이 클 경우에는 실리콘 전극판(140)을 복수의 영역으로 분할한 다음 각 영역 별로 천공 공정을 수행할 수 있다. 이후, 천공 공정 후에 천공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 복수의 관통홀(141)이 형성된 실리콘 전극판(140)의 불량 검사를 수행할 수도 있다.In addition, before manufacturing the plurality of through holes 141 in the silicon electrode plate 140, it is preferable to regrind the outer diameter of the silicon electrode plate 140 according to a standard. Since the outer diameter of the silicon center cylinder 120c produced by the above-mentioned coring is limited by the silicon edge ring, it is preferable to reprocess the outer diameter of the silicon electrode plate 140 to match the desired outer diameter. Of course, grinding of the outer diameter of the silicon electrode plate 140 may be performed at the silicon center cylinder 120c level after the coring process. At this time, the machining of the outer diameter of the silicon electrode plate 140 is preferably using a CNC equipment. After the processing of the outer diameter, the silicon electrode plate 140 may be cleaned and inspected. After processing the outer diameter of the silicon electrode plate 140, the silicon electrode plate 140 is bonded on the substrate of the drilling equipment. That is, the silicon electrode plate 140 is bonded on the glass substrate for hole drilling. Then, a plurality of through holes 141 are formed through a drilling process using a drill or ultrasonic waves. Here, the drilling process using ultrasonic waves can improve productivity because it can drill several hundred or more holes at the same time. In addition, holes may be formed in the entire silicon electrode plate 140 through a drilling process. Of course, when the diameter of the silicon electrode plate 140 is large, the silicon electrode plate 140 may be divided into a plurality of regions, and then a perforation process may be performed for each region. Thereafter, a cleaning process for removing particles and sludge generated during the drilling process may be performed after the drilling process. In addition, a defect inspection of the silicon electrode plate 140 having the plurality of through holes 141 may be performed.

S171 및 S172 : 실리콘 링 부재(150)를 형성하고 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 실리콘 링 부재(150) 및 실리콘 전극판(140)의 그라인딩 휠 마크를 더욱 완화하고 데미지를 제거하기 위한 에칭 공정 및 클리닝 공정을 수행한다.S171 and S172: After forming the silicon ring member 150 and forming the plurality of through holes 141 in the silicon electrode plate 140, the grinding wheel marks of the silicon ring member 150 and the silicon electrode plate 140 are further added. Etching and cleaning processes are performed to mitigate and remove damage.

에칭 공정은 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬 또는 HNO3와 같은 산성 케미컬을 사용한다. 그리고, 에칭 공정 후에는 SC1(NH4O+H2O2+H2O)을 이용한 클리닝 공정을 수행한다. 또한, 에칭 공정과 클리닝 공정 사이에는 린싱 공정을 실시한다. 이러한 에칭 공정 및 클리닝 공정에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 그라인딩 휠 마크가 더욱 완화되고 데미지가 제거된다.The etching process uses acidic chemicals such as HNO 3 or alkali based chemicals including KOH and / or NaOH. After the etching process, a cleaning process using SC1 (NH 4 O + H 2 O 2 + H 2 O) is performed. In addition, a rinsing step is performed between the etching step and the cleaning step. By the etching process and the cleaning process, the grinding wheel mark of the silicon ring member 150 or the silicon electrode plate 140 is further alleviated and damage is removed.

실리콘 링 부재(150) 및 실리콘 전극판(140)의 에칭 공정 및 클리닝 공정을 더욱 상세히 설명하면 다음과 같다. 먼저, 초순수(Deionized Water)를 이용하여 실리콘 링 부재(150) 및 실리콘 전극판(140)을 상온에서 300초 정도 린싱(rinsing)한 후 KOH, H2O2 및 초순수가 1:1:15 정도로 혼합된 혼합 용액을 이용하여 65∼75℃의 온도에서 300초 정도 1차 에칭 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 1차 에칭 용액을 린싱한 후 45%의 KOH 용액을 이용하여 60∼70℃의 온도에서 300초 정도 2차 에칭 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 2차 에칭 용액을 린싱한 후 NH4O, H2O2 및 H2O가 1:1:10으로 혼합 된 SC1 용액을 이용하여 65∼75℃의 온도에서 300초 정도 클리닝 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 클리닝 용액을 린싱하고, 35∼55℃의 초순수에 30초 정도 실리콘 링 부재(150) 또는 실리콘 전극판(140)을 담근 후 서서히 들어올려 건조시킨 후 70∼90℃의 온도에서 100초 정도 에어 드라이 공정을 수행한다. 상기 에칭 공정과 클리닝 공정은 미세 먼지가 발생되지 않는 클린 룸 내에서 수행되는 것이 바람직하다. 이는 후속되는 공정이 클린 룸 내에서 수행되기 때문이다.The etching process and the cleaning process of the silicon ring member 150 and the silicon electrode plate 140 will be described in more detail as follows. First, the silicon ring member 150 and the silicon electrode plate 140 are rinsed at room temperature for about 300 seconds by using deionized water, and then KOH, H 2 O 2 and ultrapure water are about 1: 1: 15. The primary etching process is performed for about 300 seconds using the mixed solution mixed at a temperature of 65 ~ 75 ℃. Subsequently, after rinsing the primary etching solution for about 300 seconds at room temperature using ultrapure water, a secondary etching process is performed for about 300 seconds at a temperature of 60 to 70 ° C. using a 45% KOH solution. Subsequently, after rinsing the secondary etching solution at room temperature for about 300 seconds using ultrapure water, using a SC1 solution in which NH 4 O, H 2 O 2 and H 2 O were mixed at 1: 1: 10, Carry out a cleaning process at a temperature of about 300 seconds. Subsequently, rinse the cleaning solution for about 300 seconds at room temperature using ultrapure water, soak the silicone ring member 150 or the silicon electrode plate 140 for about 30 seconds in 35 to 55 ° C ultrapure water, and then slowly lift and dry the resulting solution. The air drying process is performed at a temperature of ˜90 ° C. for about 100 seconds. The etching process and the cleaning process are preferably performed in a clean room where no fine dust is generated. This is because the subsequent process is performed in a clean room.

도 14(a) 및 도 14(b)는 에칭 공정을 실시하기 이전 및 이후의 실리콘 링 부재의 평면 사진으로서, 에칭 공정을 실시하기 이전에는 도 14(a)에 도시된 바와 같이 그라인딩 휠 마크가 일부 잔류하며 실리콘 링 부재(150) 또는 실리콘 전극판(140)에 데미지가 발생할 수 있고, 에칭 공정을 실시한 후에는 도 14(b)에 도시된 바와 같이 그라인딩 휠 마크 및 데미지가 거의 완전히 제거된다.14 (a) and 14 (b) are planar photographs of the silicon ring member before and after the etching process. Before the etching process, the grinding wheel mark is applied as shown in FIG. 14 (a). Some residual and damage may occur to the silicon ring member 150 or the silicon electrode plate 140, and after performing the etching process, the grinding wheel mark and damage are almost completely removed as shown in FIG. 14 (b).

도 15는 45% KOH 용액의 70℃에서의 에칭 시간에 따른 에칭 두께를 나타낸 그래프로서, 약 0.72㎛/min의 에칭률을 보인다.FIG. 15 is a graph showing the etch thickness with etching time at 70 ° C. of a 45% KOH solution, showing an etch rate of about 0.72 μm / min.

S181 및 S182 :도너 킬링 공정을 수행하여 실리콘 링 부재(150) 및 실리콘 전극판(140) 내의 저항을 안정화시킨다.S181 and S182: The donor killing process is performed to stabilize the resistance in the silicon ring member 150 and the silicon electrode plate 140.

도너 킬링 공정은 실리콘 링 부재(150) 및 실리콘 전극판(140)의 열처리를 통해 이들 내부의 도펀트를 제거하는 공정이다. 열처리시에는 퍼니스 타입 또는 오븐 타입 및 벨트 타입을 포함하는 열처리 기구가 사용될 수 있다. 그리고, 열처리 는 400∼1000℃의 온도에서 실시한다. 이때, 열처리시 실리콘 링 부재(150) 및 실리콘 전극판(140)이 오염되는 것을 방지하는 것이 효과적이다.The donor killing process is a process of removing dopants therein through heat treatment of the silicon ring member 150 and the silicon electrode plate 140. In the heat treatment, a heat treatment apparatus including a furnace type or an oven type and a belt type may be used. And heat processing is performed at the temperature of 400-1000 degreeC. At this time, it is effective to prevent the silicon ring member 150 and the silicon electrode plate 140 from being contaminated during the heat treatment.

상기 도너 킬링 공정에 의해 실리콘 링 부재(150)의 저항을 안정화시킨 다음 실리콘 링 부재(150)의 저항을 측정하고, 실리콘 링의 이력 관리를 위해 레이저 마킹을 실시한다.The donor killing process stabilizes the resistance of the silicon ring member 150, measures the resistance of the silicon ring member 150, and performs laser marking for history management of the silicon ring.

S191 및 S192 : 폴리싱 공정을 통해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 외부 표면을 평탄화시키고 표면 거칠기를 줄여 실리콘 에지링 및 실리콘 전극을 제작한다.S191 and S192: through the polishing process to planarize the outer surface of the silicon ring member 150 and the silicon electrode plate 140 and reduce the surface roughness to produce a silicon edge ring and a silicon electrode.

폴리싱 공정은 먼저, 단차 폴리싱 공정을 통해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 단차 영역의 폴리싱을 실시하여 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å 이하로 유지할 수 있다. 즉, 실리콘 링 부재(150)의 내측면 및 단차 표면(관통홀과 홈 영역)을 폴리싱하고, 실리콘 전극판(140)의 상측면(표면)과 하측면(이면)을 폴리싱한다. 그리고, 클리닝 공정을 실시한 후 실리콘 링 부재(150) 및 실리콘 전극판(140)을 폴리싱한다. 이후 클리닝 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 에지링 및 실리콘 전극을 제작한다.The polishing process may first improve the flatness by polishing the stepped regions of the silicon ring member 150 and the silicon electrode plate 140 through the step polishing process, and may maintain the surface roughness at 5 kPa or less. That is, the inner surface and the step surface (through hole and groove region) of the silicon ring member 150 are polished, and the upper surface (surface) and lower surface (back surface) of the silicon electrode plate 140 are polished. After the cleaning process, the silicon ring member 150 and the silicon electrode plate 140 are polished. A cleaning process is then performed to remove the slurry and particles. Through this, a silicon edge ring and a silicon electrode according to the present embodiment are manufactured.

이어서, 제작 완료된 실리콘 에지링 및 실리콘 전극의 규격을 측정하고, 파이널 클리닝 공정을 수행한다. 실리콘 에지링 및 실리콘 전극의 규격 측정을 위하여 3D 인스펙션을 실시하는 것이 바람직하다. 그리고, 파이널 클리닝 후에 육안 검 사를 실시한다. 육안 검사로는 표면 검사 및 에지 칩핑 검사를 수행하고, 이를 통해 파티클 및 딥 스크레치를 검사할 수 있다. Subsequently, the size of the fabricated silicon edge ring and the silicon electrode is measured, and a final cleaning process is performed. It is preferable to perform 3D inspection for the measurement of the size of the silicon edge ring and the silicon electrode. After the final cleaning, a visual inspection is performed. Visual inspection can perform surface inspection and edge chipping inspection, which allows inspection of particles and deep scratches.

물론 본 발명의 일 실시 예에 따른 실리콘 전극은 이에 한정되지 않고, 실리콘 전극의 전체 직경이 상기 실리콘 중심 원통의 직경보다 클 경우에는 복수의 몸체를 이용하여 실리콘 전극을 제작할 수 있다.Of course, the silicon electrode according to an embodiment of the present invention is not limited thereto, and when the total diameter of the silicon electrode is larger than the diameter of the silicon central cylinder, the silicon electrode may be manufactured using a plurality of bodies.

한편, 상기 실시 예에서는 적어도 2회의 그라인딩 공정과 에칭 및 클리닝 공정을 실시하는 것으로 설명되었으나, 에칭 및 클리닝 공정은 선택적으로 실시할 수 있다. 즉, 에칭 및 클리닝 공정을 실시하지 않고 적어도 2회의 그라인딩 공정만을 실시할 수도 있다. 이는 그라인딩 공정 후 표면 평탄화 및 결함 양상에 따라 에칭 및 클리닝 공정을 선택적으로 실시할 수 있음을 의미한다.Meanwhile, in the above embodiment, it has been described that at least two grinding processes and etching and cleaning processes are performed, but the etching and cleaning processes may be selectively performed. That is, at least two grinding processes may be performed without performing the etching and cleaning processes. This means that after the grinding process, the etching and cleaning process may be selectively performed according to the surface planarization and defect appearance.

도 16은 상술한 본 발명의 일 실시 예에 따른 방법에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도이다.16 is a cross-sectional conceptual view of a plasma etching apparatus having a silicon material manufactured according to the method according to an embodiment of the present invention described above.

플라즈마 식각 장치는 실리콘 소재로 앞서 설명한 제작 방법으로 제작된 실리콘 에지링(220)과 실리콘 상부 전극(230)을 구비한다.The plasma etching apparatus includes a silicon edge ring 220 and a silicon upper electrode 230 made of a silicon material by the manufacturing method described above.

도 16에 도시된 바와 같이 플라즈마 식각 장치는 챔버(200)와, 웨이퍼(201)가 안치되는 하부 전극(210)과, 하부 전극(210) 상에 안치된 웨이퍼(201)의 가장자리 영역에 마련된 실리콘 에지링(220)과, 하부 전극(210)에 상측에 마련되고 샤워헤드 일체형의 실리콘 상부 전극(230)과, 하부 전극(210)과 실리콘 상부 전극(230) 에 전원을 공급하는 제 1 및 제 2 전원 공급부(240, 250)를 구비한다. As shown in FIG. 16, the plasma etching apparatus includes silicon provided in a chamber 200, a lower electrode 210 on which the wafer 201 is placed, and an edge region of the wafer 201 on the lower electrode 210. First and second edges 220 and the lower electrode 210 are provided on the upper side and supply the power to the upper showerhead integrated silicon upper electrode 230 and the lower electrode 210 and the silicon upper electrode 230. 2 power supply parts 240 and 250 are provided.

본 실시 예에서는 상기 실리콘 링(220)과 실리콘 상부 전극(230)의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 플라즈마의 균일도를 더욱 증대시킬 뿐만 아니라 파티클의 발생을 최소화할 수 있다. In the present embodiment, the surface roughness of the silicon ring 220 and the silicon upper electrode 230 may be similar to the surface roughness of the wafer to further increase the uniformity of the plasma and minimize the generation of particles.

본 실시예의 제작 방법에 따라 제조된 실리콘 링(220) 및 실리콘 상부 전극(230)은 그 사용처가 상술한 식각 장치에 한정되지 않고, 다양한 플라즈마 처리 장치에 적용될 수 있다.The silicon ring 220 and the silicon upper electrode 230 manufactured according to the manufacturing method of the present embodiment are not limited to the etching apparatus described above, but may be applied to various plasma processing apparatuses.

본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms. That is, the above embodiments are provided to make the disclosure of the present invention complete and to fully inform those skilled in the art of the scope of the present invention, and the scope of the present invention should be understood by the claims of the present application. .

도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도.1 is a flow chart illustrating a method of manufacturing a silicon material according to an embodiment of the present invention.

도 2는 실리콘 잉곳의 개략 사시도.2 is a schematic perspective view of a silicon ingot.

도 3은 크로핑 후의 실리콘 원통의 개략 사시도.3 is a schematic perspective view of a silicon cylinder after cropping.

도 4는 실리콘 원통 및 실리콘 중심 원통의 개략 사시도.4 is a schematic perspective view of a silicon cylinder and a silicon center cylinder.

도 5는 와이어 소잉 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.5 is a schematic perspective view of a silicon plate and a silicon electrode plate after wire sawing.

도 6은 그라인딩 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.6 is a schematic perspective view of a silicon plate and a silicon electrode plate after grinding;

도 7은 그라인딩 장비의 개략 평면도.7 is a schematic plan view of the grinding equipment.

도 8는 진공홀이 형성된 스테이지의 개략 평면도.8 is a schematic plan view of a stage in which a vacuum hole is formed.

도 9는 종래와 본 발명에 따른 그라인딩 후의 평면 사진.9 is a planar photograph after grinding according to the prior art and the present invention.

도 10은 종래의 그라인딩 후의 결함 양상을 설명하기 위한 그래프.10 is a graph for explaining a defect aspect after conventional grinding.

도 11은 본 발명에 따른 그라인딩 후의 결함 양상을 설명하기 위한 그래프.11 is a graph for explaining a defect aspect after grinding according to the present invention.

도 12는 실리콘 링 부재의 개략 사시도.12 is a schematic perspective view of a silicon ring member.

도 13은 관통홀이 형성된 후의 실리콘 전극판의 개략 사시도.Fig. 13 is a schematic perspective view of the silicon electrode plate after the through holes are formed.

도 14는 에칭 이전 및 에칭 이후의 평면 사진.14 is a planar photograph before and after etching;

도 15는 45% KOH 용액을 이용한 에칭 시간에 따른 제거 두께를 나타낸 그래프.FIG. 15 is a graph showing removal thickness with etching time using 45% KOH solution. FIG.

도 16은 본 발명에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도.16 is a cross-sectional conceptual view of a plasma etching apparatus having a silicon material manufactured according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110 : 잉곳 120 : 실리콘 원통110: ingot 120: silicon cylinder

130 : 실리콘 판 140 : 실리콘 전극판130: silicon plate 140: silicon electrode plate

141 : 관통홀 150 : 실리콘 링 부재141: through hole 150: silicon ring member

200 : 챔버 201 : 웨이퍼200: chamber 201: wafer

210 : 하부 전극 220 : 실리콘 링210: lower electrode 220: silicon ring

230 : 실리콘 상부 전극 240, 250 : 전원 공급부230: silicon upper electrode 240, 250: power supply

Claims (14)

실리콘 잉곳을 마련하는 단계;Preparing a silicon ingot; 상기 실리콘 잉곳의 중심부를 코어링하여 실리콘 원통과 실리콘 중심 원통을 제작하는 단계;Coring a central portion of the silicon ingot to produce a silicon cylinder and a silicon center cylinder; 상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계;Cutting the silicon cylinder to form a hollow silicon plate, and cutting the silicon central cylinder to form a silicon electrode plate; 적어도 2회의 그라인딩 공정을 실시하여 상기 실리콘 판 및 실리콘 전극판을 평탄화하는 단계; 및Performing at least two grinding processes to planarize the silicon plate and the silicon electrode plate; And 상기 실리콘 판을 가공하여 실리콘 링 부재를 제작하고, 상기 실리콘 전극판에 복수의 관통홀을 형성하는 단계를 포함하며,Manufacturing the silicon ring member by processing the silicon plate, and forming a plurality of through holes in the silicon electrode plate; 상기 적어도 2회의 그라인딩 공정은 그라인딩 휠의 회전 속도, 압력, 세그먼트를 조절하여 실시하여 제 1 거칠기로 1차 그라인딩한 후 상기 제 1 거칠기보다 낮은 제 2 거칠기로 2차 그라인딩하고,The at least two grinding processes are performed by adjusting the rotation speed, pressure, and segment of the grinding wheel to first grind to a first roughness, and then to second grind to a second roughness lower than the first roughness, 상기 1차 그라인딩 공정은 상기 2차 그라인딩 공정보다 낮은 회전 속도, 높은 압력 및 거친 세그먼트로 실시하여 상기 실리콘 판 및 실리콘 전극판을 더 두껍게 제거하는 실리콘 소재의 제조 방법.And the primary grinding process is performed at a lower rotation speed, higher pressure, and coarse segments than the secondary grinding process to remove the silicon plate and the silicon electrode plate thicker. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서, 상기 1차 및 2차 그라인딩 공정은 상기 실리콘 판 및 실리콘 전극판을 회전하면서 실시하고, 상기 실리콘 판 및 실리콘 전극판의 회전 속도는 상기 1차 그라인딩 공정에서 상기 2차 그라인딩 공정보다 빠른 실리콘 소재의 제조 방법.The method of claim 1, wherein the primary and secondary grinding process is carried out while rotating the silicon plate and the silicon electrode plate, the rotational speed of the silicon plate and the silicon electrode plate is higher than the secondary grinding process in the primary grinding process Fast silicone material manufacturing method. 청구항 1에 있어서, 상기 1차 그라인딩 공정은 제 1 압력으로 그라인딩한 후 상기 제 1 압력보다 낮은 제 2 압력으로 그라인딩하는 실리콘 소재의 제조 방법.The method of claim 1, wherein the first grinding process grinds to a first pressure and then grinds to a second pressure lower than the first pressure. 청구항 1에 있어서, 상기 2차 그라인딩 공정은 제 1 압력으로 그라인딩하고 제 1 압력보다 낮은 제 2 압력으로 그라인딩한 후 압력을 가하지 않고 그라인딩하는 실리콘 소재의 제조 방법.The method of claim 1, wherein the secondary grinding process grinds to a first pressure, grinds to a second pressure lower than the first pressure, and then grinds without applying pressure. 청구항 1에 있어서, 상기 그라인딩 공정 후 에칭 및 클리닝 공정을 실시하는 단계를 더 포함하는 실리콘 소재의 제조 방법.The method of claim 1, further comprising performing an etching and cleaning process after the grinding process. 청구항 9에 있어서, 상기 에칭 공정은 KOH, NaOH, HNO3중 어느 하나를 이용하여 실시하는 실리콘 소재의 제조 방법.The method of claim 9, wherein the etching step is performed using any one of KOH, NaOH, and HNO 3 . 청구항 9에 있어서, 상기 클리닝 공정은 SC1(NH4O+H2O2+H2O)을 이용하여 실시하는 실리콘 소재의 제조 방법.The method of claim 9, wherein the cleaning process is performed using SC1 (NH 4 O + H 2 O 2 + H 2 O). 청구항 9에 있어서, 상기 에칭 공정은 서로 다른 에칭 용액을 이용하여 적어 도 2회 실시하는 실리콘 소재의 제조 방법.The method of claim 9, wherein the etching step is performed at least twice using different etching solutions. 청구항 12에 있어서, 상기 에칭 공정은 KOH, H2O2 및 초순수가 혼합된 혼합 용액을 이용하여 1차 에칭 공정을 실시한 후 45%의 KOH 용액을 이용하여 2차 에칭 공정을 실시하는 실리콘 소재의 제조 방법.The method of claim 12, wherein the etching process is a silicon material of performing a secondary etching process using a 45% KOH solution after the first etching process using a mixed solution of KOH, H 2 O 2 and ultrapure water Manufacturing method. 청구항 9에 있어서, 상기 클리닝 공정을 실시한 후 초순수를 이용하여 리프팅 공정을 실시하고, 에어 드라이 공정을 수행하는 단계를 더 포함하는 실리콘 소재의 제조 방법.The method of claim 9, further comprising: performing a lifting process using ultrapure water after performing the cleaning process, and performing an air drying process.
KR1020070085543A 2007-08-24 2007-08-24 Method of manufacturing a silicon matter for plasma processing apparatus KR100918076B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070085543A KR100918076B1 (en) 2007-08-24 2007-08-24 Method of manufacturing a silicon matter for plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085543A KR100918076B1 (en) 2007-08-24 2007-08-24 Method of manufacturing a silicon matter for plasma processing apparatus

Publications (2)

Publication Number Publication Date
KR20090020906A KR20090020906A (en) 2009-02-27
KR100918076B1 true KR100918076B1 (en) 2009-09-22

Family

ID=40688127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085543A KR100918076B1 (en) 2007-08-24 2007-08-24 Method of manufacturing a silicon matter for plasma processing apparatus

Country Status (1)

Country Link
KR (1) KR100918076B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102183A1 (en) * 2013-12-30 2015-07-09 하나머티리얼즈(주) Monocrystalline silicon part for plasma-processing device of improved durability, and production method for same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101984223B1 (en) * 2014-10-22 2019-09-03 하나머티리얼즈(주) A Cathode Electrode for Plasma Apparatus and Preparation Method Thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066450A (en) * 1998-01-26 1999-08-16 윤종용 Method for manufacturing the cathode of the plasma etching apparatus and the cathode manufactured accordingly
KR20050006157A (en) * 2002-04-17 2005-01-15 램 리서치 코포레이션 Silicon parts for plasma reaction chambers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066450A (en) * 1998-01-26 1999-08-16 윤종용 Method for manufacturing the cathode of the plasma etching apparatus and the cathode manufactured accordingly
KR20050006157A (en) * 2002-04-17 2005-01-15 램 리서치 코포레이션 Silicon parts for plasma reaction chambers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102183A1 (en) * 2013-12-30 2015-07-09 하나머티리얼즈(주) Monocrystalline silicon part for plasma-processing device of improved durability, and production method for same

Also Published As

Publication number Publication date
KR20090020906A (en) 2009-02-27

Similar Documents

Publication Publication Date Title
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
KR100858441B1 (en) Method for manufacturing silicon ring
JP2007053178A (en) Method of manufacturing silicon wafer
JP2007204286A (en) Method for manufacturing epitaxial wafer
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
JP2003229392A (en) Method for manufacturing silicon wafer, silicon wafer and soi wafer
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR19990087978A (en) Ultraflat silicon semiconductor wafer and process for the production of semiconductor wafers
KR101485830B1 (en) Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof
KR100918076B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
KR100922620B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
KR20190040328A (en) Silicon wafer polishing method, silicon wafer manufacturing method, and silicon wafer
KR100922621B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
KR100867389B1 (en) Method of manufacturing a silicon matter for plasma processing apparatus
KR100779728B1 (en) Method for manufacturing silicon matter for plasma processing apparatus
JP2006120819A (en) Semiconductor wafer and manufacturing method therefor
US11515263B2 (en) Method of producing laser-marked silicon wafer and laser-marked silicon wafer
JP7172878B2 (en) Method for measuring resistivity of single crystal silicon
KR101515373B1 (en) Preparation Method of Single Crystal Silicon Componet with Improved Durability for Plasma Appratus
JP2003142434A (en) Method of manufacturing mirror-surface wafer
CN113302718B (en) Method for producing silicon epitaxial wafer and silicon epitaxial wafer
JP2003203890A (en) Method for manufacturing silicon wafer
JP2002134521A (en) Heat treatment method for silicon semiconductor substrate
KR20020034475A (en) Production method of semiconductor wafer
KR20070094407A (en) Method of manufacturing wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 10