KR102658293B1 - 이중 입력 신호 처리를 위한 디스플레이 유닛 - Google Patents
이중 입력 신호 처리를 위한 디스플레이 유닛 Download PDFInfo
- Publication number
- KR102658293B1 KR102658293B1 KR1020207036135A KR20207036135A KR102658293B1 KR 102658293 B1 KR102658293 B1 KR 102658293B1 KR 1020207036135 A KR1020207036135 A KR 1020207036135A KR 20207036135 A KR20207036135 A KR 20207036135A KR 102658293 B1 KR102658293 B1 KR 102658293B1
- Authority
- KR
- South Korea
- Prior art keywords
- control block
- matrix
- pixels
- display unit
- electroluminescent
- Prior art date
Links
- 238000012545 processing Methods 0.000 title description 4
- 230000009977 dual effect Effects 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 81
- 239000011159 matrix material Substances 0.000 claims abstract description 63
- 230000003068 static effect Effects 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 2
- JGYXJOBBROGMLL-UHFFFAOYSA-N (1,5-dimethylpyrazol-3-yl)methanamine Chemical compound CC1=CC(CN)=NN1C JGYXJOBBROGMLL-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- FQIJPHXWIONJLF-JKOKRWQUSA-N 2-[(1r,2s)-2-[5-[[(2s)-azetidin-2-yl]methoxy]pyridin-3-yl]cyclopropyl]ethanol Chemical compound OCC[C@H]1C[C@@H]1C1=CN=CC(OC[C@H]2NCC2)=C1 FQIJPHXWIONJLF-JKOKRWQUSA-N 0.000 description 10
- 101100148251 Drosophila melanogaster ana3 gene Proteins 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000006386 memory function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100537098 Mus musculus Alyref gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101150095908 apex1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 전계발광 디스플레이 유닛(1)에 관한 것으로, 라인들 및 칼럼들의 매트릭스 배열에 따라 기판 상에 배열된 복수의 픽셀들로 형성된 전계발광 픽셀들의 매트릭스(38)로서, 각 픽셀은 적어도 하나의 기본 발광 구역(225, 325, 425)에 의해 형성되는, 전계발광 픽셀들의 매트릭스(38); 픽셀들의 매트릭스(38) 상에 디스플레이될 수 있는 그래픽 및/또는 영숫자 데이터 스트림을 제어하도록 구성된, 제 1 제어 블록(2); 픽셀들의 매트릭스(38) 상에 디스플레이될 수 있는, 주기적으로 리프레시되는 비디오 데이터 스트림을 제어하도록 구성된, 제 2 제어 블록(3); 기준 전압을 생성하기 위한 유닛(4)으로서, 상기 데이터 스트림은 정적이고 필요에 따라 재프로그래밍될 수 있거나, 상기 비디오 데이터 스트림의 리프레시 주파수와 독립적인 리프레시 주파수로 주기적으로 리프레시될 수 있는, 유닛(4);을 포함하며, 각각의 기본 발광 구역은, 제 1 제어 블록(2)에 의해 어드레싱된 정적 메모리 및 제 2 제어 블록(3)에 의해 어드레싱된 동적 메모리에 연결되고, 제 1 제어 블록(2) 및 제 2 제어 블록(3)은 동일한 픽셀들의 매트릭스(38) 상에서 데이터를 교대로 또는 동시에 디스플레이할 수 있도록 구성된다.
Description
본 발명은 전자공학 분야, 및 보다 구체적으로는 매트릭스 디스플레이 유닛들의 분야에 관한 것이다. 본 발명은 LED, OLED 또는 기타 유형의 매트릭스 디스플레이 유닛에 관한 것이다. 이러한 매트릭스 디스플레이 유닛을 사용하면 이미지들을 동적 또는 정적으로 디스플레이하거나 이러한 두 가지 디스플레이 유형들을 오버레이할 수 있으며, 이중 디스플레이를 가능하게 하기 위해, 이는 각 하위-픽셀의 새로운 아키텍처를 포함한다.
인터페이스 상에서 원하는 정적 또는 동적 디스플레이의 유형에 따라 상이한 아키텍처를 각 하위-픽셀 상에서 구현하는 매트릭스 디스플레이 유닛 시스템들이 알려져 있다.
Proc. SPIE 8042, Display Technologies and Applications for Defense, Security, and Avionics V에 게시된 Wacyk 등의 간행물 "Ultra High Resolution AMOLED"; 및 Enhanced and Synthetic Vision 2011, 80420B (doi: 10.1117/12.886520)는 아날로그 메모리 유형의 아키텍처를 갖는 활성 매트릭스 유형의 회로를 기재한다. 이러한 유형의 회로는 비디오 이미지 소스들을 디스플레이하는 데 완벽하게 적합하며, 이는 이러한 회로들은 정보를 손실하지 않기 위해 25Hz 내지 125Hz의 주기적인 어드레싱을 필요로 하기 때문이다. 반면에 이러한 회로에서 정적 디스플레이는 그의 아키텍처가 동적 디스플레이 전용이므로 과도한 소비를 발생시킨다.
그 다음 SID 2017 Digest (p. 1125-1128)에 게시된 Uwe Vogel 등의 간행물 "Ultra-low Power OLED Microdisplay for Extended Battery Life"는 SRAM(Static Random Access) 유형의 메모리 셀 매트릭스 회로를 기재한다. 이러한 회로에서, 이미지는 메모리 매트릭스로 메모리에 저장되고 메모리 매트릭스의 상태는 디스플레이될 데이터가 변경될 때만 변경된다. 이러한 유형의 회로는 주기적으로 리프레시될 필요가 없으며, 이는 그래픽 유형의 디스플레이들에 완벽하게 적합한 정적 디스플레이이다. 주요 이점들은 정적 이미지들에 대한 소비가 적거나 변경률이 낮을 뿐만 아니라 비디오 컨트롤러를 통과하지 않고 마이크로컨트롤러에 의해 직접 매트릭스의 어드레싱이 가능하다는 것이다.
WO 2014/108741은 동일한 디스플레이 유닛 상에 동적 또는 정적 소스의 디스플레이를 생성하기 위해 2개의 정적 및 동적 모드들을 오버레이하는 방법을 기재한다. 유닛은 디스플레이 매트릭스 상에 디스플레이하기 위해 신호들을 적응시키기 위한 데이터 처리 유닛을 포함한다. 데이터의 후-처리는 오버레이의 생성을 가능하게 하지만 이는 동적 디스플레이 유닛을 기반으로 한다; 결과적으로 유닛의 에너지 소비는 상당하게 유지된다. 이미지들의 오버레이를 위한 또 다른 유닛은 US 2002/0093472에 기재된다.
전술한 바와 같이, 본 발명의 하나의 목적은 예를 들어 정적 모드에 대해 매우 낮은 소비를 갖는 디스플레이 유닛을 제안함으로써 상기 언급된 종래 기술의 결점들을 적어도 부분적으로 개선하는 것이며, 또한 아주 좋은 화질의 동적 디스플레이(비디오 모드)를 가능하게 하는 것이다. 또한 이러한 디스플레이 유닛는 비디오 모드의 이미지들 상에 (오버레이 모드의) 그래픽 이미지들을 쉽게 오버레이할 수 있어야 한다.
비디오 모드에서 이미지들 상으로의 그래픽 이미지들의 오버레이를 가능하게 하는 한 가지 분명한 방법은 적절한 리프레시율로 비디오 화질 이미지들을 디스플레이하기 위해 SRAM 매트릭스 유형 회로가 있는 화면을 사용하고 메모리 어드레싱 레벨들 및 속도를 최적화하는 것이다. 그러나 이러한 솔루션에는 여러 가지 어려움들이 있다. 특히, 좋은 화질의 비디오 이미지를 디스플레이하기 위해서는 하위-픽셀당 최소한 8비트, 또는 10비트의 코딩이 필요하다. 그러나 현재 사용가능한 CMOS 기술들(130nm의 분해능을 갖는 200mm의 실리콘 웨이퍼)을 사용하면 픽셀 크기들이 너무 크다. 예를 들어, 오직 4비트의 레벨을 갖는 위에 인용된 Vogel 등의 논문에 기재된 것과 같은 하위-픽셀은 12μmx12μm를 측정하는 반면, 위에 인용된 Wacyk 등의 간행물에 기재된 것과 같은 AMOLED 스크린들은 현재 4μmx4μm 크기의 하위-픽셀들을 갖는다.
본 발명에 따르면, 문제는 2개의 어드레싱 모드들을 갖는 기본 전계발광 발광 구역들의 매트릭스를 사용하여 해결된다: 바람직하게는 표준화된, 비디오 유형 인터페이스를 사용하는 제 1 모드("비디오 모드"로 알려짐)로서, (일반적으로 8 내지 10비트의 그레이 레벨들 및 일반적으로 30Hz 내지 120Hz, 바람직하게는 60Hz 내지 120Hz의 좋은 리프레시율(또한 리프레시 주파수로 알려짐)을 갖는) 좋은 화질의 비디오 이미지들을 디스플레이하는 것을 가능하게 하나, 이미지를 영구 메모리에 보관할 필요는 없는, 제 1 모드, 및 바람직하게는 표준화된(예: SPI 유형), 데이터 유형 인터페이스를 사용하는 제 2 모드("그래픽 모드"로 알려짐)로서, 상기 그래픽 모드는 적은 수의 그레이 레벨들(예: 하위-픽셀 당 1 또는 2비트)만을 필요로 하고, 메모리에 저장된 이미지는 단독으로 디스플레이되거나 비디오 인터페이스에 의해 디스플레이 유닛에 입력된 비디오 이미지와 오버레이될 수 있는, 제 2 모드. 본 명세서에서 표현 "그레이 레벨"은 상기 발광의 색상에 관계없이 기본 전계발광 발광 구역에 의한 발광 강도 레벨을 지정한다는 점에 유의한다. 각각의 기본 전계발광 발광 구역은 하위-픽셀 또는 픽셀일 수 있다. 각 기본 전계발광 발광 구역은 2개의 독립적인 메모리들을 갖는다: 그래픽 데이터를 위한 유리하게는 SRAM 유형의 정적 메모리, 비디오 스트림의 데이터를 위한 동적, 아날로그 메모리; 상기 동적 메모리는 용량일 수 있다.
비디오 모드의 경우, 데이터는 동기식 데이터이며 주기적으로 리프레시(업데이트)되며, 상기 리프레시는 일반적으로 클록에 의해 제어된다.
그래픽 모드의 경우, 이미지는 정적일 수 있으며 필요에 따라 재프로그래밍(즉, 업데이트)될 수 있으며(즉, 각 기본 발광 구역은 정적 메모리에 새 데이터를 저장한 후 그의 정적 메모리의 내용이 변경될 때만 새 데이터를 전송하여 리프레시될 수 있으며), 또는 주기적으로 리프레시된다. 첫 번째 경우, 이는 클록에 의존하지 않는 비동기 데이터와 관련이 있으며; 두 번째 경우에 이는 동기 데이터와 관련이 있을 수 있다.
그래픽 이미지가 주기적으로 리프레시되는 경우, 이미지 리프레시율은 낮을 수 있으며, 특히 0.1Hz(또는 0Hz)보다 낮을 수 있다; 이는 유리하게는 0.1Hz 내지 1Hz 정도이지만 10Hz보다 높은 주파수에 도달할 수 있다. 그래픽 데이터의 리프레시 동안, 일부 기본 발광 구역들의 경우 이러한 업데이트된 데이터가 새로 저장된 데이터로 대체된 이전 데이터와 동일하더라도, 업데이트된 데이터는 모든 정적 메모리들에 동시에 저장된다. 리프레시 빈도는 고정되거나 가변적일 수 있다. 그래픽 데이터 리프레시 빈도는 비디오 데이터의 빈도와 무관하다; 유리하게는 그보다 낮지만 더 높을 수도 있다.
본 발명의 목적은 전계발광 디스플레이 유닛이며, 전계발광 디스플레이 유닛은:
- 라인들 및 칼럼들의 매트릭스 배열에 따라, 기판 상에 배열된 복수의 픽셀들로 형성된 전계발광 픽셀들의 매트릭스로서, 각 픽셀은 적어도 하나의 기본 발광 구역에 의해 형성되는, 상기 전계발광 픽셀들의 매트릭스;
- 상기 픽셀의 정적 메모리를 사용하여 상기 픽셀들의 매트릭스 상에 디스플레이될 수 있는 그래픽 및/또는 영숫자 데이터 스트림을 제어하도록 구성된 제 1 제어 블록;
- 상기 픽셀의 동적 메모리를 사용하여 상기 픽셀들의 매트릭스 상에 디스플레이될 수 있는 비디오 데이터 스트림을 제어하도록 구성된 제 2 제어 블록;
- 기준 전압을 생성하기 위한 유닛을 포함하며,
- 각각의 기본 발광 구역은 상기 제 1 제어 블록에 의해 어드레싱된 정적 메모리 및 상기 제 2 제어 블록에 의해 어드레싱된 동적 메모리에 연결되며,
- 상기 제 1 제어 블록 및 상기 제 2 제어 블록은 상기 동일한 픽셀들의 매트릭스 상에서 데이터를 교대로 또는 동시에 디스플레이할 수 있도록 구성되는 것을 특징으로 한다.
상기 제 1 제어 블록 및 상기 제 2 제어 블록은 상기 비디오 데이터 스트림만 또는 상기 그래픽 및/또는 영숫자 데이터 스트림만 상기 픽셀들의 매트릭스 상에 디스플레이할 수 있거나 상기 그래픽 및/또는 영숫자 데이터 스트림을 상기 비디오 데이터 스트림 상에 오버레이할 수 있도록 구성된다.
상기 제 1 제어 블록은 예를 들어 "선택" 라인들 및 "데이터" 칼럼들의 제 1 시스템을 통해 픽셀들의 정적 메모리 매트릭스들을 향해 이미지들을 전송하도록 구성된다.
상기 제 1 제어 블록은 클록을 포함하거나 클록에 의해 제어될 수 있다.
상기 제 2 제어 블록은,
- 상기 전계발광 픽셀들의 매트릭스의 이러한 목적을 위해 제공된 상기 칼럼들의 어드레싱을 위한 시스템을 제어하는 수평 시프트 레지스터를 향하여 비디오 데이터 스트림을 전송하며,
- 상기 전계발광 픽셀들의 매트릭스의 이러한 목적을 위해 제공된 상기 라인들의 어드레싱을 위한 시스템을 제어하는 라인 구동 소자를 향하여 명령 신호를 전송한다.
제 2 제어 블록은 클록을 포함하거나 클록에 의해 제어되어야 하며, 비디오 데이터 스트림은 동기 데이터 스트림이다.
본 발명에 따르면, 각각의 기본 발광 구역은 비디오 데이터를 위한 동적 메모리, 바람직하게는 용량을 포함한다. 각각의 기본 발광 구역은 정적 디스플레이를 위한 또는 더 낮은 리프레시율 및/또는 더 낮은 수의 강도 레벨들을 갖는, 바람직하게는 SRAM 유형인, 적어도 하나, 바람직하게는 복수(예를 들어 2개 또는 3개)의 정적 메모리들에 연결되며; 상기 데이터는 동적 메모리를 통과하는 비디오 데이터보다 낮은 시간적 및/또는 시각적 분해능을 갖는 그래픽 및/또는 영숫자 데이터, 정적 이미지들 또는 비디오 데이터일 수 있다.
본 발명의 바람직한 유닛에서, 상기 제 1 및 제 2 제어 블록들은, 상기 제 1 제어 블록이 상기 제 2 제어 블록보다 낮은 발광 강도 레벨들의 다수의 비트들을 갖도록 구성된다. 유리하게는, 상기 제 1 제어 블록은 3 내지 8비트의 발광 강도 레벨들 상에 구성되며/되거나 상기 제 2 제어 블록은 적어도 8 비트의 발광 강도 레벨들 상에 구성되며; 예를 들어, 제 2 제어 블록은 10, 12 또는 심지어 14비트의 발광 레벨들 상에 구성될 수 있다. 유리하게는, 상기 제 2 제어 블록은 상기 제 1 제어 블록보다 높은 리프레시율을 갖는다. 상기 리프레시율은 바람직하게는 적어도 25Hz, 더 바람직하게는 적어도 30Hz, 더욱 더 바람직하게는 적어도 60Hz, 및 최적으로는 적어도 90Hz이며/이거나 상기 제 2 제어 유닛은 정적 디스플레이를 위한 그래픽 및/또는 영숫자 데이터를 저장하기 위한 메모리 유닛을 포함한다.
이하에서는 본 발명을 첨부된 도면을 참조한 비제한적인 실시예들을 통하여 더 상세히 설명한다:
도 1은 비디오 스트림 및/또는 그래픽 데이터의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 2a는 비디오 스트림의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 2b는 그래픽 데이터의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 3은 제 1 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 4는 제 2 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 5는 제 3 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 6은 픽셀 회로들의 입력부들 S1 내지 S4에 인가되는 발광 시간의 제어 신호들의 타이밍 차트이다.
도 7은 대안적인 실시예를 갖는 하위-픽셀의 배선도를 나타낸다.
도 1은 비디오 스트림 및/또는 그래픽 데이터의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 2a는 비디오 스트림의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 2b는 그래픽 데이터의 디스플레이를 위한 장치를 도시하는 디스플레이 소자의 아키텍처의 일반적인 도면이다.
도 3은 제 1 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 4는 제 2 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 5는 제 3 실시예에 대한 하위-픽셀의 배선도를 나타낸다.
도 6은 픽셀 회로들의 입력부들 S1 내지 S4에 인가되는 발광 시간의 제어 신호들의 타이밍 차트이다.
도 7은 대안적인 실시예를 갖는 하위-픽셀의 배선도를 나타낸다.
도 1은 전계발광 기본 발광 구역들의 단일 매트릭스 상에서 구현되는 2개의 상이한 디스플레이 모드들에 관한 것으로, 이는 도 1의 참조 번호 38을 갖는다. 특히, 이는 OLED 유형의 픽셀들의 매트릭스에 관한 것일 수 있으며, 본 설명은 본 발명이 무기 반도체들 또는 발광 다이오드들(LED)을 사용하는 전계발광 픽셀들의 매트릭스에도 적용됨을 알면서 이러한 경우를 언급한다. 단색 전계발광 스크린의 픽셀들의 매트릭스의 경우, 각 기본 발광 구역은 일반적으로 픽셀에 해당한다; 컬러 스크린의 경우, 각 픽셀은 복수의 개별 어드레싱 하위-픽셀들로 분해되고, 상기 하위-픽셀들은 기본 발광 구역들에 대응한다.
도 1은 2개의 개별 이미지 채널들, 즉 (디지털 데이터의 수신 스트림을 갖는) 비디오로 지칭되는 채널 및 (디지털 데이터의 수신 스트림을 갖는) 그래픽으로 지칭되는 데이터의 채널을 갖는, 본 발명에 따른 장치(1)의 아키텍처의 일반적인 도면을 기재한다. 상기 두 채널들은 픽셀에서만 연결된다; 비디오 및 그래픽 채널들 각각은 기본 발광 구역에서 고유한 어드레싱 시스템 및 별도의 배선을 갖는다. 상기 아키텍처는 정상 전류에서 각 기본 발광 구역(즉, 각 OLED 하위-픽셀)을 제어하도록 설계되었지만, (도면에 도시되지 않는) 약간의 수정들에 의해 전압 제어에도 동일하게 적용될 수 있다. 비디오 채널에서, 각 기본 발광 구역에 대해 수신 디지털 비디오 신호는 카운터, 전류 소스, 기준 전압 생성기, 및 선택사양적으로 칼럼들(columns)의 비교기들과 연관된 보정 테이블을 포함하는 시스템 덕분에 그레이 레벨들에 해당하는 아날로그 신호로 변환된다. 이렇게 획득된 아날로그 비디오 신호는 기본 발광 구역과 연관된 동적 메모리에 일시적으로 저장된다. 그래픽 데이터 채널은 상기 메모리 유형에 대한 쓰기 절차 (및 선택사양적으로 읽기)를 통해 SRAM 유형의 직접-액세스 디지털 라이브 메모리 매트릭스를 어드레싱한다.
보다 구체적으로, 유닛의 비디오 블록은 카운터(예: 8비트) 및 카운터의 값들을 비디오 데이터와 비교하는 각 칼럼의 끝에 있는 비교기를 포함한다. 동시에 카운터는 가중 전류 소스들의 시스템(즉, 기준 전압 생성기)을 제공한다. 카운터 및 비디오 데이터의 값들이 같으면, 생성기의 기준 전압이 먼저 칼럼의 버퍼 메모리로 전송되고, 그 다음 이후 사이클 동안 칼럼을 통해 기본 발광 구역으로 전송된다. 카운터와 기준 전압 생성기 사이에는 비선형 보정(감마 계수)을 적용하기 위한 변환 테이블이 있을 수 있다; 이 경우 기준 전압 생성기에 더 많은 수의 비트들을 갖는 것이 유용할 수 있다.
기준 전압 생성기는 입력부에 인가된 값에 비례하는 전류를 기본 발광 구역에 도입하는 전압을 생성한다.
도 2a는 전계발광 픽셀들의 매트릭스(38) 상의 비디오 스트림(31)의 디스플레이를 위한 비디오 채널의 회로를 도시한다. 이러한 도면은 상기 디스플레이 모드에서 사용되지 않을 제어 블록(2)으로 알려진 제 1 블록을 도시하며, 그의 동작은 제 2 디스플레이 모드와 관련하여 아래에서 설명될 것이다. 제 2 블록(3)은 픽셀들의 매트릭스(38) 상에서 그의 디스플레이까지 비디오 스트림(31)을 관리하는 것을 가능하게 한다. 디지털 데이터 스트림인 상기 비디오 스트림(31)은 수평 시프트 레지스터 디멀티플렉서(34)를 향해 전송된 다음, (아날로그 데이터 스트림을 생성하는) 디지털 비교기(35)를 향해 전송된 다음, 샘플링 및 유지 회로(36)를 향해 전송된 다음, 마지막으로 픽셀들의 매트릭스(38)의 수직 게이트들을 향해 전송된다. 상기 제 2 블록(3)에서, 제어 신호(32)는 픽셀들의 매트릭스(38)의 수평 라인들 상에 순서들을 부여하는 라인 구동 소자(37)(일반적으로 수직 시프트 레지스터 또는 디멀티플렉서 또는 수직 어드레싱 테이블)를 공급할 수 있게 하는 시퀀서(33)로 전송된다.
기준 전압 생성 유닛(4)은 기준 전압을 생성한다. 기준 전압 생성 유닛(4)은 신호(45)를 룩업 테이블(look-up table)(약어 "LUT"로 알려짐)(42)로 보내는 8비트를 갖는 카운터 모듈(41)을 포함하며, 선택사양적이나 권장되게는, 이는 비선형 인코딩을 가능하게 한다. 룩업 테이블(42)로부터 나오는 값은 10비트로 코딩된 기준 전압 생성기(44)를 향해 전송된다. 기준 전압 생성기(44)는 10 비트에 가중된 전류 소스(43)를 제공하기 위한 또 다른 입력부를 포함한다. 전압 생성기(44)의 출력 기준 전압(47)은 제 2 제어 블록(3)의 샘플링 및 유지 회로(36)에 공급한다.
도 1과 관련된 동작은 디지털 비교기 어셈블리(35), 카운터(41), (선택사양적인) 룩업 테이블(42) 및 기준 전압 생성기(44)에 의해 각 칼럼의 끝에서 아날로그 신호로 변환되고 픽셀들의 매트릭스(38)로 전송되는 디지털 데이터 스트림인 비디오 스트림(31)을 기반으로 한다. 상기 스트림 유형은 즉각적인 디스플레이를 위해 신속한 처리를 필요로 한다. 비디오 스트림(31)은 디스플레이될 정보를 픽셀들의 매트릭스(38)의 각 픽셀에 어드레싱하기 위해 디멀티플렉서(34)에 의해 분해된다. 시퀀서(33)는 각 픽셀에 대한 정보를 디스플레이하는 순서를 수직 시프트 레지스터(37)로 전송한다. 상기 순서는 다음 유형일 수 있는 제어 신호(32)를 기반으로 한다:
ㆍ 픽셀 클록(PCLK): 픽셀 클록이 각 픽셀 상에서 변경된다.
ㆍ 수평 동기화(HSYNC): 프레임의 라인이 전송됨을 나타내는 특수 신호이다.
ㆍ 수직 동기화(VSYNC): 상기 신호는 전체 프레임 전송 후 전송된다. 상기 신호는 종종 전체 프레임이 전송되었음을 나타내는 수단이다.
도 2b는 상기 전계발광 픽셀들의 매트릭스(38) 상에 그래픽 데이터를 디스플레이하기 위한 장치(1)를 도시하는 아키텍처의 일반적인 도면이다. 상기 아키텍처는 위에서 언급한 제 1 제어 블록(2)을 포함하며, 이는 공지되고 메모리 회로들에 사용되는 방식으로, 신호들을 디코딩할 수 있고, 신호들을 디코딩하고 신호들을 픽셀들의 매트릭스(38)의 정적 메모리들을 향해 전송하기 위한 신호 프로세서(123)로 신호들을 전송할 수 있는 모듈(122)을 향해 전송되는 직렬 데이터 버스(121)를 포함한다. 상기 신호 프로세서(123)는 제 1 제어 블록(2)에 대한 라인들 및 칼럼들의 신호를 생성하는 제어 유닛이다. 이는 신호 생성기나 마이크로컨트롤러, 또는 더 복잡한 시스템들의 경우에는 마이크로프로세서와 관련될 수 있다.
본 명세서에서, 특정 실시예에 대하여, 전계발광 픽셀들의 매트릭스(38) 상에서의 상기 그래픽 및/또는 영숫자 데이터(131)의 디스플레이를 설명한다. 제 1 제어 블록(2)은 그래픽 및/또는 영숫자 데이터 신호(131)를 제 2 제어 블록(3)의 어드레싱 테이블(132)을 향해 전송한다. 어드레싱 테이블(132)은 전계발광 픽셀의 매트릭스(38)의 칼럼들의 어드레싱을 제어하는 수평 어드레싱 테이블이며; 어드레싱 테이블(132)은 수평 어드레싱 신호(133)를 수신한다. 또한, 제 2 제어 블록(3)은 전계발광 디스플레이 유닛(38)의 라인들의 어드레싱을 제어하는 수직 어드레싱 신호(134)를 수신하는 라인 구동 소자(137)(수직 시프트 레지스터 또는 디멀티플렉서 또는 수직 어드레싱 테이블)를 포함한다. 또한, 픽셀들의 매트릭스(38)는 기준 전압 생성 유닛으로 지칭되는 유닛(4)으로부터 오는 기준 전압을 수신한다. 상기 마지막 유닛(4)은 기준 전압 생성기(44), 전류 소스 모듈(43) 및 선택사양적으로 PWM 신호 생성기(145)로 지칭되는 펄스 폭 변조를 포함한다.
도 2b와 관련된 동작은 느린 디스플레이 과정에서 디지털 처리를 수행하고 픽셀에서 SRAM 유형 메모리를 구현한다. 정보는 제 1 제어 블록(2)에서 분해되며, 모든 정보, 데이터(131) 및 어드레싱 신호들(133 및 134)은 픽셀들의 매트릭스(38) 상에 그래픽 데이터를 디스플레이할 수 있게 한다. 기준 전압들(147)(본 명세서에서, Vref, Vref1 및 Vref2)은 기준 전압 생성기(44)에 의해 생성된다. 기준 전압들(147)은 게이트를 구동하는 트랜지스터들의 전류 또는 출력 전압의 값, 따라서 픽셀들의 매트릭스(38) 상의 전류 또는 전압의 값을 정의한다. 따라서 기준 전압들은 전계발광 픽셀들의 매트릭스에 공통이며 그레이 레벨들을 정의하기 위해 연속 신호들을 제공한다. 특히, 상기 전압들은 각 픽셀에서 공급을 유지하고 메모리에 저장된 값들에 대한 비교를 가능하게 한다.
도 1, 도 2a 및 도 2b는 데이터 스트림들의 관리에 의해 구별되는 동적 또는 정적 디스플레이에 대한 구현 모드들에 대응하고 따라서 픽셀들의 매트릭스 상에 디스플레이되는 정보의 리프레시 빈도에 의해 구별된다. 본 발명에 따른 유닛의 아키텍처는 동일한 픽셀들의 매트릭스(38) 상에서 상기 2개의 기능들을 결합한다.
픽셀들의 매트릭스(38)의 아키텍처는 수평 및 수직으로 정렬된 복수의 픽셀들을 포함한다. 이러한 실시예에서, 각각의 픽셀은 기본 발광 구역들로서 4개의 하위-픽셀들을 포함한다; 상기 하위-픽셀들은 주로 적색, 녹색 및 청색일 수 있는 반면, 제 4 하위-픽셀은 백색 또는 임의의 다른 색상의 보색일 수 있다. 분명히, 픽셀 당 3개의 하위-픽셀들만이 제공될 수 있거나, 각 픽셀이 단 하나의 기본 발광 구역으로부터 형성되도록 제공될 수도 있다.
위에서 나타낸 바와 같이, 각 기본 전계발광 발광 구역은 2개의 독립적인 메모리들, 즉 그래픽 데이터를 위한 정적 메모리 및 비디오 스트림의 데이터를 위한 동적 메모리를 갖는다. 도 3, 도 4, 도 5 및 도 7은 기본 전계발광 발광 구역에서의 회로들의 실시예들을 도시하며, 특히 정적 또는 동적 유형 메모리 유닛들과 관련된 구조 및 동작은 아래에서 더 자세히 설명될 것이다.
도 3은 제 1 실시예에 따른 단 하나의 기본 발광 구역(290)(즉, 하위-픽셀 일 수 있음)의 배선도(200)를 도시한다. 회로는 3개의 부분들, 하나는 동적 부분(270), 다른 하나는 정적 부분(280), 및 하위-픽셀(290) 상의 디스플레이를 포함한다.
회로의 동적 부분(270)은 아날로그 신호 형태인 비디오 스트림(31) 및 트랜지스터 SW1(205)의 게이트 상의 시퀀서(33)로부터의 선택 전압(47)의 도착을 포함한다. 트랜지스터(205)의 캐소드는 트랜지스터 TANA1(215)의 게이트뿐만 아니라 커패시터(210)를 공급한다. 트랜지스터 TANA1(215)의 애노드는 전압 VANA에 연결된다. 트랜지스터 TANA1(215)의 캐소드는 디스플레이 하위-픽셀(290)에 연결된다. 상기 하위-픽셀은 OLED 소자(225)에 연결된 트랜지스터 SW2(220)로 구성된다. 트랜지스터 SW2(220)는 그 자체로도 선택사양적이며 예를 들어 OLED 소자(225)의 발광을 변조하는 것을 가능하게 한다.
그래픽 데이터를 디스플레이하기 위한 회로의 정적 부분(280)(도 3에서 점선으로 원으로 표시됨)은 트랜지스터 TANA3(240)와 병렬인 트랜지스터 TANA2(235)에 트랜지스터 SW3(245)가 직렬로 연결되며, 상기 트랜지스터 TANA3(240)은 트랜지스터 SW4(250)와 직렬이다. TANA2(235) 및 TANA3(240)의 애노드들은 TANA1(215)의 애노드에 연결되고 SW3(245) 및 SW4(250)의 캐소드들은 (SW2가 선택 사항인 경우) SW2(220) 또는 TANA1(215)의 캐소드에 연결된다. TANA2(235) 및 TANA3(240)의 게이트들 각각은 기준 전압 Vref(147)에 연결된다. 2개의 트랜지스터들 SW3(245) 및 SW4(250)의 게이트들 각각은 SRAM 셀 유형 메모리 기능(255 및 260)에 의해 제어된다. 메모리 셀은 일반적으로 6개의 트랜지스터들 유형이다. 도면 상에서, 수직 어드레싱 신호(134)(라인 어드레싱 신호) 및 데이터 라인(131)에 의해 각각 공급되는 BL("비트 라인") 및 WL("워드 라인") 입력들만이 사용된다. 메모리의 프로그래밍은 각 SRAM 셀의 BL 칼럼 상에 디지털 신호 '0' 또는 '1'을 설정하고 BLB("Bit Line Bar") 칼럼 상에 반대 디지털 신호 '1' 또는 '0'을 설정하여 수행된다. 그 후, WL("워드 라인") 신호 상에서 일반적으로 양의 펄스 신호가 SRAM 유형 셀의 메모리에 BL 및 BLB 신호들을 저장한다.
도 3에 따른 회로는 3개의 상이한 방식들로 사용될 수 있다. 첫 번째 사용은 본질적으로 동적 부분(270)을 포함하는 비디오 모드이며, 즉, 메모리는 매트릭스의 모든 곳에서 레벨 0으로 설정되고 데이터는 비디오 인터페이스에 의해서만 전송되며, 즉, 픽셀은 비디오 데이터 채널에 의해서만 제어된다. 비디오 스트림(31)은 SW1(205)의 애노드를 공급한다. 트랜지스터는 전압 Vselect가 트랜지스터가 디스플레이 하위-픽셀(290)을 스위치 온하도록 허용할 때만 전도된다. 커패시터 CS(210)은 선택사항이지만 적극 권장된다: 커패시터 CS(210)은 TANA1(215)의 단자들에 대한 공급 시간이 경과하는 동안 전압 유지뿐만 아니라 과부하를 제한할 수 있다; 따라서 커패시터 CS(210)은 동적 메모리와 동일한 역할을 한다. 이는 특히 비디오 스트림의 리프레시 주파수가 충분히 높은 경우에, 상기 커패시터(210)가 트랜지스터 TANA1(215)의 운반 용량으로 작동적으로 대체될 수 있는 경우에만 발생할 것이다. 정적 부분(280)은 상기 비디오 동작 모드에서 공급되지 않고, 상기 부분에서 전류가 순환하지 않는다.
두 번째 사용은 본질적으로 정적 부분(280)을 포함하는 그래픽 모드이다. SRAM 셀들(245 및 250)의 메모리 기능은 트랜지스터 SW3(245) 및 SW4(250)의 개방 또는 폐쇄를 유지하는 것을 가능하게 한다. SW3(245) 및 SW4(250)의 제어된 개구들은 기준 전압 Vref(147)가 OLED 소자(225)까지 통과할 수 있게 한다. TANA2(235) 및 TANA3(240)의 병렬 어셈블리는 2비트에서 아날로그 대 디지털 변환기의 기능을 갖는다. 변환기는 다음과 같이 4개의 가능한 모드들을 활성화한다:
모드 00: 2개의 트랜지스터들 SW3(245) 및 SW4(250)이 전도되지 않을 때, 순수 동적 모드에서 앞서 언급한 바와 같이 회로에서 통과하는 전류는 null이다.
모드 01: 트랜지스터 SW4(250)가 전도되고, 상대 전류가 하위-픽셀(290)을 디스플레이하는 유닛으로 보내진다.
모드 10: 트랜지스터 SW3(245)가 전도되고, 상대 전류가 하위-픽셀(290)을 디스플레이하는 유닛으로 보내진다.
모드 11: 트랜지스터들 SW3(245) 및 SW4(250)가 전도되고, 상대 전류가 하위-픽셀(290)을 디스플레이하는 유닛으로 보내진다.
세 번째 사용은 오버레이라고 지칭되는 혼합 모드이다: 동적 채널(270)에 의한 비디오 신호와 정적 부분(280)에 의한 그래픽 신호가 모두 적용된다. 따라서 OLED의 전류는 두 신호들 모두의 오버레이에 해당한다; 하위-픽셀(290)의 디스플레이는 TANA1(215)뿐만 아니라 SW3(245)와 직렬로 연결된 TANA2(235) 및 SW4(250)와 직렬로 연결된 TANA3(240)에 의해 형성된 변환기에 의해 제어된다.
도 3에 도시된 도면은 2개의 SRAM 유형 메모리 셀들(255 및 260)을 사용함으로써 그래픽 부분에 대해 4개의 레벨들(2 비트)을 갖는 디스플레이의 유리한 실시예를 제안한다; 도 3에 도시된 도면은 비트 수 및 가능한 모드들에서 아날로그-디지털 변환기의 용량을 증가시킬 추가 메모리 셀들(예를 들어 3, 4 또는 5개의 SRAM 셀)을 포함할 수 있다.
위에 도시된 아키텍처는 OLED(225)에 일정한 전류를 공급하도록 설계되었지만, 이는 약간의 수정들을 통해 전압 공급기에도 동일하게 적용될 수 있다.
도 4는 하위-픽셀들 중 하나에서의 배열의 제 2 실시예(300)를 설명한다. 회로는 3개의 부분들, 즉 동적 부분(370)을 위한 제 1 부분, 정적 부분(380)을 위한 제 2 부분 및 하위-픽셀(390) 상의 디스플레이를 위한 제 3 부분을 포함한다. 동적 부분(370)은 애노드 상의 비디오 스트림(31)의 아날로그 신호 및 트랜지스터 SW1(305)의 게이트 상의 라인 선택 전압(47)의 도착을 포함한다. 트랜지스터(305)의 캐소드는 또 다른 트랜지스터 TANA(315)의 게이트뿐만 아니라 (동적 메모리로서 작동하는) 캐패시터(310)를 공급한다. 트랜지스터 TANA1(315)의 애노드는 전압 Vana에 연결된다. 트랜지스터 TANA1(315)의 캐소드는 하위-픽셀(390) 디스플레이에 연결된다. 상기 하위-픽셀(390) 디스플레이는 OLED 소자(325)를 포함하는 어셈블리에 연결된 (선택사양적인) 트랜지스터 SW2(320)을 포함한다.
정적 부분(380)(도 4에서 점선으로 원으로 표시됨)은 트랜지스터 SW1(305)의 캐소드에 그들의 캐소드에 의해 연결된 2개의 트랜지스터들 SW3(345) 및 SW4(350)로 구성된다. 상기 2개의 트랜지스터들의 애노드는 각각 기준 전압(147) Vref1 및 Vref2에 연결된다. 2개의 트랜지스터들 SW3 및 SW4의 게이트들 각각은 SRAM 셀(355 및 360) 유형의 메모리 기능에 의해 제어된다. 메모리 셀은 6개 이상의 트랜지스터들의 유형이다. 도 3, 도 4, 도 5 및 도 7에서 BL("비트 라인") 및 WL("워드 라인") 입력들은 각각 수직 어드레싱 신호(134)용 라인 및 데이터 신호(131)용 라인에 의해 공급된다.
SRAM 셀(355 및 360)의 출력은 각각의 트랜지스터들(345 및 350)이 전도되도록 할 수 있게 하고, OLED를 위한 전류 소스인 트랜지스터 TANA(315)의 게이트에 사전결정된 전압 Vref가 인가된다; 특정 전류 소스들이 필요하지 않지만 레벨 당 하나의 SRAM 셀을 제공할 필요가 있다(제 1 실시예에서와 같이 비트 당이 아님). 이는 4개의 전류 소스들의 경우에 대한 다음 표에 나와 있다: 트랜지스터들 SW3(345) 및 SW4(350)이 전도될 때 기준 전압들 Vref1 및 Vref2은 트랜지스터 TANA 상에 있다:
| 레벨 | SRAM1 | SRAM2 | SRAM3 | SRAM4 | Vgate (TANA) |
| 0 | 0 | 0 | 0 | 0 | 비디오 데이터 |
| 1 | 1 | 0 | 0 | 0 | VRef1 |
| 2 | 0 | 1 | 0 | 0 | VRef2 |
| 3 | 0 | 0 | 1 | 0 | VRef3 |
| 4 | 0 | 0 | 0 | 1 | VRef4 |
도 4에 따른 회로는 3개의 상이한 방식들로 사용될 수 있다. 제 1 사용 모드에 따르면 회로의 동적 부분(370)만이 사용된다. 비디오 스트림(31)은 SW1(305)의 애노드를 공급한다. 트랜지스터는 전압 Vselect이 트랜지스터가 디스플레이 부분(390)을 스위치 온하도록 허용할 때만 전도된다. 커패시터 CS(310)는 TANA1(315)의 게이트 공급에 대한 시간 경과 동안 전압을 유지하는 것을 가능하게 한다. 정적 부분(380)은 공급되지 않고, 전압은 상기 부분에서 순환하지 않는다. 제 2 사용 모드에 따르면 회로의 정적 부분(380)만이 사용된다. SRAM 셀들(345 및 350)의 메모리 기능은 트랜지스터들 SW3(345) 및 SW4(350)의 개방 또는 폐쇄를 유지하는 것을 가능하게 한다.
회로에 존재하는 메모리 셀들의 수에 따라, 디스플레이 부분(390)은 예를 들어 위의 표에 나타낸 바와 같이 TANA(315) 상에 인가되는 다양한 전압들에 반응한다. 이러한 사용 모드에서, 트랜지스터 TANA의 게이트의 전압 상태는 반드시 알려지지는 않으며, 트랜지스터가 차단된 상태를 유지하는 높은 임피던스의 경우일 수 있다. 이러한 문제를 극복하기 위해 출원인은 트랜지스터 TANA를 초기화하기 위해 전압 Vselect를 사용할 것을 제안한다. 이를 위해 그래픽 모드의 경우에만, 전압 Vselect는 시퀀서(33)에 의해 제어되지 않고 기준 전압 생성 유닛(4)에서 나온다. 전압 Vselect의 신호는 메모리 셀들에 기록하기 전에 트랜지스터 TANA를 재초기화하는 것을 가능하게 한다.
제 3 사용 모드는 오버레이라고 지칭되는 혼합 모드로, 회로의 정적 부분(280)과 동적 부분(270)을 모두 포함한다. 하위-픽셀(290)의 디스플레이는 TANA(315)에 의해 형성된 변환기에 의해 제어된다. 이 경우, 디스플레이 부분(390)은 비디오 스트림(31)의 신호와 다양한 메모리 셀들(355 및 360)로부터 나오는 스트림 모두를 통과시킬 수 있다.
나타낸 바와 같이, 본 명세서에서는 하위-픽셀들(290)의 디스플레이가 전류에 의해 제어되는 회로들이 기재되나, 회로들은 약간의 수정들에 의해 전압이 제어될 수 있다.
도 5는 4비트의 그레이 레벨들을 갖는 특정 경우에 대해 하위-픽셀들 중 하나에서의 회로의 배열의 제 3 실시예(400)를 기재한다. 회로는 3개의 부분들, 동적 디스플레이를 위한 제 1 부분(470), 정적 디스플레이를 위한 제 2 부분(480), 및 하위-픽셀(490) 상의 디스플레이를 위한 제 3 부분을 포함한다. 동적 부분(470)은 트랜지스터 SW2(405)의 애노드 상의 비디오 스트림(31)의 아날로그 신호의 도착 및 트랜지스터 SW2(405)의 게이트 상의 라인 선택 전압(47)의 도착을 포함한다. 트랜지스터(405)의 캐소드는 트랜지스터 TANA(415)의 게이트뿐만 아니라 (동적 메모리로서 작용하는) 캐패시터(410)를 공급한다. 트랜지스터 TANA(415)의 애노드는 전압 VANA에 연결된다. 트랜지스터 TANA(415)의 캐소드는 하위-픽셀(490) 디스플레이에 연결된다. 상기 하위-픽셀(490) 디스플레이는 OLED 소자(425)에 연결된 트랜지스터 SW2(420)로 구성된다. 정적 부분(480)(도 5에서 점선으로 원으로 표시됨)은 그의 캐소드에 의해 트랜지스터 TANA(415)의 게이트에 연결된 트랜지스터 SW1(435)로 구성된다. 트랜지스터 SW1(435)의 애노드는 기준 전압 Vref(147)에 연결된다. 트랜지스터 SW1(435)의 캐소드는 병렬로 배열된 트랜지스터들(440, 445, 450, 455, 및 460)의 애노드로부터 오는 5개의 신호들에 의해 제어된다.
이러한 실시예에서 그리고 4비트의 그레이 레벨들을 포함하는 예로서, 4개의 제어 신호들(146, S1, S2, S3, 및 S4)는 그의 애노드 상에 각각 배열된 셀 메모리들(441, 446, 451, 및 456)로부터 오는 데이터를 SW1(435)의 게이트를 향해 전송할 수 있게 하는 4개의 트랜지스터들(440, 445, 450, 및 455)의 게이트들을 제어한다. 제 5 트랜지스터(460)는 그의 캐소드에 의해 SW1(435)의 애노드에 연결되고 그의 애노드 상의 아날로그 공급기 VANA 및 그의 게이트 상의 신호 Vreset를 포함한다. 메모리 셀은 6개 이상의 트랜지스터들을 갖는 유형일 수 있다. 디스플레이 부분(480)의 하위-픽셀(425)은 오직 한 레벨의 휘도로 동작하므로, 그레이 레벨들이 생성되는 것은 상기 디스플레이 부분(480)의 발광 시간을 제어함으로써 이루어진다.
도 5에 따른 회로는 3개의 상이한 방식들로 사용될 수 있다. 제 1 사용 모드에 따르면 회로의 동적 부분(470)만이 사용된다. 비디오 스트림(31)은 SW2(405)의 애노드를 공급한다. 트랜지스터는 (모듈(33)로부터 오는) 전압 Vselect가 트랜지스터가 디스플레이 부분(490)을 스위치 온하도록 허용할 때에만 전도된다. 캐패시터 CS(410)는 TANA(415)의 단자에 공급되는 시간 경과 동안 전압을 유지할 수 있게 한다. 정적 부분(480)은 로직 레벨이 1인 신호들(S1, S2, S3, 및 S4)을 전송하며, 메모리 셀들의 레벨은 커패시터 CS(410)의 샘플링 용량의 전압에 영향을 미치지 않으므로 비디오 스트림(31)의 신호에 영향을 주지 않는다.
제 2 사용 모드에 따르면 회로의 정적 부분(480)만이 사용된다. 메모리 셀들(441, 446, 451, 및 456)에서의 기록은 완전히 무작위로 수행된다. 디스플레이 부분(490)에서 가시적인 플리커의 영향을 방지하기 위해, 신호의 리프레시 주파수는 85Hz보다 높거나 12ms보다 낮아야 한다. 메모리 셀의 기록 시간 및 발광과 관련된 간섭을 제한하기 위해 약 120Hz의 더 높은 주파수를 사용하는 것이 바람직하다. 이러한 사용 모드에서, 트랜지스터 TANA의 게이트의 전압 상태는 반드시 알 수 있는 것은 아니며, 트랜지스터가 차단된 상태를 유지하는 높은 임피던스의 경우일 수 있다. 이러한 문제를 극복하기 위해, 출원인은 트랜지스터 TANA를 초기화하기 위해 전압 Vselect를 사용할 것을 제안한다. 이를 위해 그래픽 모드의 경우에만, 전압 Vselect는 시퀀서(33)에 의해 제어되지 않고 기준 전압(147) 생성기(44))에서 나온다.
전압 Vselect의 신호는 메모리 셀들에 기록하기 전에 트랜지스터 TANA를 재초기화하는 것을 가능하게 한다.
제 3 사용 모드는 오버레이라고 하는 혼합 모드로, 회로의 정적 부분(480)과 동적 부분(470)을 모두 포함한다. 동적 부분(270)은 샘플링 용량 CS(410) 상에 비디오 스트림(31)의 신호를 전송한다. 용량 상의 전압 레벨은 동적 부분(470)의 비디오 스트림(31) 상의 정적 부분(480)의 디스플레이를 강제할 메모리 셀들(441, 446, 451, 및 456)로부터 오는 데이터에 의해 강제될 수 있다. 전압 Vselect는 수직 시프트 레지스터(37)를 통해 시퀀서(33)의 신호의 특징들을 취한다.
도 6은 2개의 전도들 사이에서 트랜지스터 TANA를 차단하기 위해 픽셀 회로들의 입력부들 S1 내지 S4에 인가되는 발광 시간의 제어 신호들(146)의 타이밍 차트를 설명한다. 상기 타이밍 차트는 예로서 도시된다. 상기 타이밍 차트는 4개의 제어 신호들(146, S1, S2, S3, 및 S4)에 의해 변조된 4비트의 그레이 레벨들을 포함한다. 타이밍 차트는 제어 신호들 S1, S2, S3, 및 S4을 그레이 레벨의 비트에 의해 설명한다. S1에 의해 생성된 발광 시간은 S4까지의 그레이 레벨의 제 1 그레이 레벨에, S2에 의해 생성된 발광 시간은 그레이 레벨의 제 2 그레이 레벨에 해당한다. S1, S2, S3 및 S4가 1이면 최대 휘도에 도달한다. T/Td 비율을 통해 휘도를 변경하는 수단이 추가될 수 있다; 그레이 레벨들은 1로 유지된다. S1, S2, S3, 및 S4를 제어하는 제어 신호들(146)은 기준 전압 생성 유닛(4) 및 더욱 특히는 펄스 폭 (약칭 PWM) 유형 신호 생성기(145)에 의해 생성된다.
또한, 도 6은 전압 Vselect의 신호를 도시한다. 상기 변조된 신호는 실제로 메모리 셀들에 기록하기 전에 TANA의 게이트를 재초기화하는 것을 가능하게 한다. 이러한 신호는 마지막 두 가지 실시예들에 적용된다.
도시된 도면은 유리한 실시예를 제안하지만, 그레이 레벨들의 수를 증가시키기 위해 추가 메모리 셀들로 구성될 수 있다.
도 7은 제 1 실시예의 변형예(500)를 도시하지만 3개의 실시예들에서 제공될 수 있다. 상기 변형예는 실시예들 각각에서 SW2의 게이트에 연결된 메모리 셀(505)을 추가하는 것으로 구성된다. OLED의 편광 모드, 전압 또는 전류, 및 SRAM 유형 메모리들을 구현하는 실시예에 관계없이, 상기 메모리 셀은 픽셀 상에 그래픽 채널만 남기기 위해 픽셀의 비디오 데이터를 스위치 오프하는 것을 가능하게 한다. 이렇게 수정하면 오버레이 모드를 더 쉽게 구현할 수 있다. 실시예들 모두는 기준 전압 생성 유닛(4)에 의해 이상적으로 생성되는 기준 전압들 또는 강도들(47)을 사용한다. 공급기 또는 아날로그/디지털 변환기 전압들을 통해 국부적으로 상기 기준 강도들 또는 전압들을 생성할 수 있다. 상기 선택은 상기 기준 전압들을 구성하기 위해 하위-픽셀들 전기 소자들의 각 어셈블리 상에 통합하는 것을 포함한다.
실시예들 모두는 OLED 전류 구동을 사용한다. 전압 구동의 경우, PMOS 유형으로 도시된 트랜지스터들 모두는 NMOS 트랜지스터들로 교체되어야 한다.
전압 VANA는 일반적으로 1.0V 내지 3.3V(예: 1.8V) 정도이고, 전압 Vcath는 일반적으로 -2V 내지 -9V(예: -8V) 정도이다.
스크린이 비디오 데이터와 동시에 그래픽 데이터를 디스플레이하도록 구성될 때, 그래픽 데이터는 (도 4에 도시된 실시예에서) 우선순위 또는 (도 3, 도 5 및 도 7에 도시된 실시예에서) 오버레이를 가질 수 있다; 상기 마지막 경우에 OLED 다이오드의 전류들이 함께 추가된다.
보다 구체적으로, 도 4와 관련하여 기재된 실시예에서, 신호 Vselect에 의해 픽셀을 기록하는 동안, 트랜지스터들 SW3 및 SW4에 의해 그래픽 데이터에 연결된 기준 전압들 Vref1 및 Vref2은 블록(36)에 의해 제어되는 전압(305)과 균형을 이룬다. 기록 후, 트랜지스터 SW1은 개방되고, 따라서 그래픽 값은 용량 CS 상에 기록되고 따라서 비디오 신호보다 우선한다. 상기 동작 모드에서 전압들 Vref1 및 Vref2는 변하기 쉬우며, 이는 일부 경우들에 그래픽 디스플레이 상에 가시적인 영향을 미칠 수 있다. 이 경우 전압들 Vref1 및 Vref2에 의한 구동이 비디오 전압들(305)에 의한 구동보다 우선하기 때문에, 블록(37)의 임피던스가 블록(36)의 임피던스보다 훨씬 낮으면 상기 효과가 최소화될 수 있다.
1: 본 발명에 따른 장치 2: 제1 제어 블록
3: 제2 제어 블록 (비디오 스트림의 관리)
4: 기준 전압 생성 유닛 31: 비디오 스트림
32: 제어 신호 33: 시퀀서
34: 수평 시프트 레지스터 35: 디지털 비교기
36: 샘플링 및 유지 회로 37: 수직 시프트 레지스터
38: 픽셀들의 매트릭스 41: 카운터 모듈
42: 룩업 테이블 43: 전류 소스
44: 기준 전압 생성기 45: 41로부터의 신호
47: 44로부터의 출력 기준 전압 121: 직렬 데이터 버스
122: 디코더 모듈 123: 신호 프로세서
131: 데이터 신호 132: 수평 어드레싱 테이블
133: 수평 어드레싱 신호 134: 수직 어드레싱 신호
137: 수직 어드레싱 테이블 145: PWM 신호 생성기
146: 제어 신호들 147: 기준 전압들
200: 하위-픽셀의 전기 회로 205: 트랜지스터
210: 커패시터 215, 220: 트랜지스터
235, 240, 245, 250: 트랜지스터 270: 회로(200)의 동적 부분
255, 260: 정적 메모리 (SRAM 또는 레지스터)
280: 회로(200)의 정적 부분 290: 하위-픽셀
300: 본 발명에 따른 장치 305: 트랜지스터
310: 커패시터 315, 320: 트랜지스터
325: OLED 소자 345, 350: 트랜지스터
355, 360:정적 메모리 (SRAM 셀 또는 레지스터)
370: 회로(300)의 동적 부분 380: 회로(300)의 정적 부분
390: 하위-픽셀 400: 본 발명에 따른 장치
405, 415: 트랜지스터 410: 커패시터
420, 435: 트랜지스터 425: OLED 소자
440,445, 450,455, 460: 트랜지스터 470: 회로(400)의 동적 부분
480: 회로(400)의 정적 부분 490: 하위-픽셀
441,446, 451,456: 정적 메모리 (SRAM 또는 레지스터)
500: 본 발명에 따른 장치
505: 정적 메모리 (SRAM 또는 레지스터)
3: 제2 제어 블록 (비디오 스트림의 관리)
4: 기준 전압 생성 유닛 31: 비디오 스트림
32: 제어 신호 33: 시퀀서
34: 수평 시프트 레지스터 35: 디지털 비교기
36: 샘플링 및 유지 회로 37: 수직 시프트 레지스터
38: 픽셀들의 매트릭스 41: 카운터 모듈
42: 룩업 테이블 43: 전류 소스
44: 기준 전압 생성기 45: 41로부터의 신호
47: 44로부터의 출력 기준 전압 121: 직렬 데이터 버스
122: 디코더 모듈 123: 신호 프로세서
131: 데이터 신호 132: 수평 어드레싱 테이블
133: 수평 어드레싱 신호 134: 수직 어드레싱 신호
137: 수직 어드레싱 테이블 145: PWM 신호 생성기
146: 제어 신호들 147: 기준 전압들
200: 하위-픽셀의 전기 회로 205: 트랜지스터
210: 커패시터 215, 220: 트랜지스터
235, 240, 245, 250: 트랜지스터 270: 회로(200)의 동적 부분
255, 260: 정적 메모리 (SRAM 또는 레지스터)
280: 회로(200)의 정적 부분 290: 하위-픽셀
300: 본 발명에 따른 장치 305: 트랜지스터
310: 커패시터 315, 320: 트랜지스터
325: OLED 소자 345, 350: 트랜지스터
355, 360:정적 메모리 (SRAM 셀 또는 레지스터)
370: 회로(300)의 동적 부분 380: 회로(300)의 정적 부분
390: 하위-픽셀 400: 본 발명에 따른 장치
405, 415: 트랜지스터 410: 커패시터
420, 435: 트랜지스터 425: OLED 소자
440,445, 450,455, 460: 트랜지스터 470: 회로(400)의 동적 부분
480: 회로(400)의 정적 부분 490: 하위-픽셀
441,446, 451,456: 정적 메모리 (SRAM 또는 레지스터)
500: 본 발명에 따른 장치
505: 정적 메모리 (SRAM 또는 레지스터)
Claims (16)
- 전계발광 디스플레이 유닛(1)으로서,
- 라인들 및 칼럼들의 매트릭스 배열에 따라 기판 상에 배열된 복수의 픽셀들로 형성된 전계발광 픽셀들의 매트릭스(38)로서, 각 픽셀은 적어도 하나의 기본 발광 구역(225, 325, 425)에 의해 형성되고, 각각의 기본 발광 구역은 두 개의 독립적인 메모리인, 정적 메모리 및 동적 메모리와 연결되는, 상기 전계발광 픽셀들의 매트릭스(38);
- 상기 픽셀들의 매트릭스(38) 상에 그래픽 이미지 및/또는 영숫자가 일정하게 디스플레이될 수 있게 그래픽 및/또는 영숫자 데이터의 신호를 제어하도록 구성된, 제 1 제어 블록(2);
- 상기 픽셀들의 매트릭스(38) 상에 주기적으로 리프레시하면서 디스플레이될 수 있는, 비디오 데이터의 신호를 제어하도록 구성된, 제 2 제어 블록(3)으로서, 상기 제 2 제어 블록 및 상기 비디오 데이터의 리프레시는 클록에 의해 제어되는, 상기 제 2 제어 블록(3);
- 기준 전압을 생성하기 위한 유닛(4)으로서, 상기 그래픽 및/또는 영숫자 데이터는 상기 픽셀들의 매트릭스(38) 상에 디스플레이될 때, 재프로그래밍되어 새로운 그래픽 및/또는 영숫자 데이터로 갱신되기 전까진 정적으로 계속 유지되거나, 또는 상기 그래픽 및/또는 영숫자 데이터의 신호가 상기 비디오 데이터의 신호의 리프레시율과 독립적인 리프레시율로 주기적으로 리프레시될 수 있게 기준 전압을 생성하는, 상기 유닛(4);을 포함하며,
상기 전계발광 디스플레이 유닛(1)은:
- 각각의 기본 발광 구역은, 상기 제 1 제어 블록(2)에 의해 어드레싱된 정적 메모리 및 상기 제 2 제어 블록(3)에 의해 어드레싱된 동적 메모리에 연결되고,
- 상기 제 1 제어 블록(2) 및 제 2 제어 블록(3)은, 동일한 픽셀들의 매트릭스(38) 상에서 상기 그래픽 및/또는 영숫자 데이터 및 상기 비디오 데이터 중 어느 하나를, 또는 둘 모두를 동시에 디스플레이할 수 있도록 구성되고,
- 각각의 기본 발광 구역은 그래픽 및/또는 영숫자 데이터를 위한 상기 정적 메모리와 연결되고,
- 상기 정적 메모리는 트랜지스터의 게이트를 제어하고, 상기 트랜지스터는 상기 기준 전압을 이용하여 유기 발광 다이오드(OLED) 소자의 전류를 정의하는, 전계발광 디스플레이 유닛(1). - 제 1 항에 있어서,
상기 제 1 제어 블록(2) 및 제 2 제어 블록(3)은, 상기 픽셀들의 매트릭스(38) 상에 상기 비디오 데이터만 또는 상기 그래픽 및/또는 영숫자 데이터만 디스플레이할 수 있거나, 상기 그래픽 및/또는 영숫자 데이터를 상기 비디오 데이터가 디스플레이되는 영상 위에 겹쳐서 디스플레이할 수 있도록 구성되는, 전계발광 디스플레이 유닛(1). - 제 1 항에 있어서,
각각의 기본 발광 구역(225, 325, 425)이 연결된 상기 동적 메모리는 비디오 데이터를 위한 커패시터인, 전계발광 디스플레이 유닛(1). - 제 1 항에 있어서,
상기 제 1 제어 블록은 상기 정적 메모리에 새 데이터를 저장한 후 상기 정적 메모리의 내용이 변경될 때만 새 데이터를 전송하여 이미지를 리프레시하도록 구성되는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 제어 블록(2)은,
상기 전계발광 픽셀들의 매트릭스(38) 상에서 상기 그래픽 및/또는 영숫자 데이터를 디스플레이하기 위해,
- 상기 전계발광 픽셀들의 매트릭스(38)의 정적 메모리의 어드레싱을 제어하는 어드레싱 테이블(132)을 향하여:
- 그래픽 및/또는 영숫자 데이터 신호(131), 및
- 수평 어드레싱 신호(133)를 전송하며;
- 라인 구동 소자(137)를 향하여 상기 전계발광 디스플레이 유닛(38)의 수평 라인들의 수직 어드레싱을 제어하는 수직 어드레싱 신호(134)를 전송하도록 구성되는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 2 제어 블록(3)은,
상기 전계발광 픽셀들의 매트릭스(38) 상의 상기 비디오 데이터의 디스플레이를 위해,
- 상기 전계발광 픽셀들의 매트릭스(38)의 수직 칼럼들의 수평 어드레싱을 제어하는 수평 시프트 레지스터를 향하여 비디오 데이터를 전송하며,
- 상기 전계발광 픽셀들의 매트릭스(38)의 수평 라인들의 어드레싱을 제어하는 라인 구동 소자(37)를 향하여 제어 신호(32)를 전송하는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 제어 블록(2) 및 제 2 제어 블록(3)은, 상기 제 1 제어 블록이 상기 제 2 제어 블록(3)보다 더 높은 발광 휘도 레벨들의 다수의 비트들을 갖도록 구성되는, 전계발광 디스플레이 유닛(1). - 제 7 항에 있어서,
상기 제 2 제어 블록은 각각의 기본 발광 구역이 적어도 8비트의 발광 휘도 레벨로 발광할 수 있도록 구성되며, 및/또는 상기 제 1 제어 블록은 각각의 기본 발광 구역이 2 내지 6비트의 발광 휘도 레벨들로 발광할 수 있도록 구성되는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 2 제어 블록(3)은 상기 제 1 제어 블록(2)보다 높은 리프레시율(refresh rate)을 갖는, 전계발광 디스플레이 유닛(1). - 제 9 항에 있어서,
상기 제 2 제어 블록(3)은 25 Hz 이상의 리프레시율을 가지며, 및/또는
상기 제 1 제어 블록(2)은 정적 디스플레이를 위한 상기 그래픽 및/또는 영숫자 데이터를 저장하기 위한 메모리 유닛을 포함하는, 전계발광 디스플레이 유닛(1). - 제 9 항에 있어서,
상기 제 1 제어 블록(2)은 0 Hz 내지 10 Hz 사이의 리프레시율을 갖는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
각각의 기본 발광 구역은 복수의 정적 메모리들과 연결되는, 전계발광 디스플레이 유닛(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 정적 메모리는 SRAM(Static Random Access) 유형, 또는 레지스터 유형의 것인, 전계발광 디스플레이 유닛(1). - 제 10 항에 있어서,
상기 제 1 제어 블록은 60Hz 이상의 리프레시율을 갖는, 전계발광 디스플레이 유닛(1). - 제 10 항에 있어서,
상기 제 1 제어 블록은 적어도 90Hz 의 리프레시율을 갖는, 전계발광 디스플레이 유닛(1). - 제 11 항에 있어서,
상기 제 2 제어 블록은 0.1Hz 내지 1Hz의 리프레시율을 갖는, 전계발광 디스플레이 유닛(1).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1854079A FR3081251B1 (fr) | 2018-05-16 | 2018-05-16 | Dispositif d'affichage permettant de traiter un double signal d'entree |
| FR1854079 | 2018-05-16 | ||
| PCT/FR2019/051100 WO2019220055A1 (fr) | 2018-05-16 | 2019-05-15 | Dispositif d'affichage permettant de traiter un double signal d'entree |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210006992A KR20210006992A (ko) | 2021-01-19 |
| KR102658293B1 true KR102658293B1 (ko) | 2024-04-18 |
Family
ID=63834089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207036135A KR102658293B1 (ko) | 2018-05-16 | 2019-05-15 | 이중 입력 신호 처리를 위한 디스플레이 유닛 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11514841B2 (ko) |
| EP (1) | EP3794578A1 (ko) |
| JP (1) | JP7478671B2 (ko) |
| KR (1) | KR102658293B1 (ko) |
| CN (1) | CN112106130B (ko) |
| FR (1) | FR3081251B1 (ko) |
| WO (1) | WO2019220055A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11626153B2 (en) * | 2021-06-07 | 2023-04-11 | Omnivision Technologies, Inc. | Low power static random-access memory |
| CN115512651B (zh) * | 2022-11-22 | 2023-04-14 | 苏州珂晶达电子有限公司 | 一种微显示无源阵列的显示驱动系统及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093472A1 (en) * | 2001-01-18 | 2002-07-18 | Takaji Numao | Display, portable device, and substrate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1285258B1 (it) * | 1996-02-26 | 1998-06-03 | Cselt Centro Studi Lab Telecom | Dispositivo di manipolazione di sequenze video compresse. |
| JP3261519B2 (ja) * | 1996-06-11 | 2002-03-04 | 株式会社日立製作所 | 液晶表示装置 |
| US5952991A (en) * | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| US6597329B1 (en) * | 1999-01-08 | 2003-07-22 | Intel Corporation | Readable matrix addressable display system |
| JP4552069B2 (ja) | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP2002351430A (ja) * | 2001-05-30 | 2002-12-06 | Mitsubishi Electric Corp | 表示装置 |
| JP3603832B2 (ja) | 2001-10-19 | 2004-12-22 | ソニー株式会社 | 液晶表示装置およびこれを用いた携帯端末装置 |
| JP3798370B2 (ja) | 2001-11-29 | 2006-07-19 | 株式会社半導体エネルギー研究所 | 表示装置及びこれを用いた表示システム |
| US7696952B2 (en) * | 2002-08-09 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Display device and method of driving the same |
| JP5270120B2 (ja) * | 2007-07-25 | 2013-08-21 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | デュアルディスプレイ装置 |
| JP5086766B2 (ja) * | 2007-10-18 | 2012-11-28 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
| US8502758B2 (en) * | 2009-12-10 | 2013-08-06 | Young Electric Sign Company | Apparatus and method for mapping virtual pixels to physical light elements of a display |
| US10102828B2 (en) | 2013-01-09 | 2018-10-16 | Nxp Usa, Inc. | Method and apparatus for adaptive graphics compression and display buffer switching |
| KR102034055B1 (ko) * | 2013-03-19 | 2019-10-21 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
| US9653029B2 (en) * | 2014-08-05 | 2017-05-16 | Apple Inc. | Concurrently refreshing multiple areas of a display device using multiple different refresh rates |
| US11157111B2 (en) * | 2017-08-29 | 2021-10-26 | Sony Interactive Entertainment LLC | Ultrafine LED display that includes sensor elements |
-
2018
- 2018-05-16 FR FR1854079A patent/FR3081251B1/fr active Active
-
2019
- 2019-05-15 WO PCT/FR2019/051100 patent/WO2019220055A1/fr unknown
- 2019-05-15 US US17/050,477 patent/US11514841B2/en active Active
- 2019-05-15 KR KR1020207036135A patent/KR102658293B1/ko active IP Right Grant
- 2019-05-15 CN CN201980031461.6A patent/CN112106130B/zh active Active
- 2019-05-15 JP JP2020564480A patent/JP7478671B2/ja active Active
- 2019-05-15 EP EP19737162.8A patent/EP3794578A1/fr active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093472A1 (en) * | 2001-01-18 | 2002-07-18 | Takaji Numao | Display, portable device, and substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210006992A (ko) | 2021-01-19 |
| FR3081251A1 (fr) | 2019-11-22 |
| JP2021524602A (ja) | 2021-09-13 |
| EP3794578A1 (fr) | 2021-03-24 |
| CN112106130A (zh) | 2020-12-18 |
| US20210241679A1 (en) | 2021-08-05 |
| JP7478671B2 (ja) | 2024-05-07 |
| FR3081251B1 (fr) | 2020-06-05 |
| WO2019220055A1 (fr) | 2019-11-21 |
| US11514841B2 (en) | 2022-11-29 |
| CN112106130B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7123220B2 (en) | Self-luminous display device | |
| US8031140B2 (en) | Display device and driving method thereof | |
| US8274455B2 (en) | Pixel driving circuit for a display device and a driving method thereof | |
| EP1821282A2 (en) | Display device and driving method thereof | |
| US20060077138A1 (en) | Organic light emitting display and driving method thereof | |
| KR100858614B1 (ko) | 유기전계발광표시장치 및 그의 구동방법 | |
| US8605080B2 (en) | Organic electroluminescent display device and method of driving the same | |
| US20080246701A1 (en) | Organic light emitting display and its driving method | |
| KR20200091062A (ko) | 표시 장치 및 그 구동 방법 | |
| KR102658293B1 (ko) | 이중 입력 신호 처리를 위한 디스플레이 유닛 | |
| US8072398B2 (en) | Electroluminescence display device having a look-up table and driving method thereof | |
| KR101166824B1 (ko) | 유기 전계발광표시장치 및 이의 구동방법 | |
| US8248438B2 (en) | EL display device for reducing pseudo contour | |
| US8400378B2 (en) | Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel | |
| KR20150004554A (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
| KR20210010739A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| KR101957354B1 (ko) | 데이터 변환 장치 및 방법, 평판 표시 장치의 구동 장치 및 구동 방법 | |
| KR101344796B1 (ko) | 능동 매트릭스 디스플레이 디바이스에서의 디스플레이 방법 | |
| KR20140075040A (ko) | 유기 발광 표시 장치 및 그의 구동 방법 | |
| KR20210083946A (ko) | 발광표시장치 및 이의 구동방법 | |
| KR20210018665A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| KR102652623B1 (ko) | Oled 표시 장치의 구동 방법 | |
| KR20070101545A (ko) | 표시 장치 | |
| KR102542826B1 (ko) | 표시 장치 및 그의 구동 방법 | |
| KR20230102896A (ko) | 발광표시장치 및 이의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |